[go: up one dir, main page]

CN102800707B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102800707B
CN102800707B CN201210166810.5A CN201210166810A CN102800707B CN 102800707 B CN102800707 B CN 102800707B CN 201210166810 A CN201210166810 A CN 201210166810A CN 102800707 B CN102800707 B CN 102800707B
Authority
CN
China
Prior art keywords
film
semiconductor
semiconductor device
layer
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210166810.5A
Other languages
English (en)
Other versions
CN102800707A (zh
Inventor
井上尚也
金子贵昭
林喜宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102800707A publication Critical patent/CN102800707A/zh
Application granted granted Critical
Publication of CN102800707B publication Critical patent/CN102800707B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P14/3434—
    • H10P14/6905—
    • H10P14/69433—
    • H10W20/056—
    • H10W20/074—
    • H10W20/40—
    • H10W20/42—
    • H10W20/47—
    • H10W20/48—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体器件及其制造方法。本发明使得能够降低半导体元件的导通电阻而不会妨碍半导体器件中的防扩散膜的功能，该半导体器件具有使用布线层中的布线作为栅电极并且具有与防扩散膜在同一层中的栅极绝缘膜的半导体元件。第一布线和栅电极嵌入在包括第一布线层的绝缘层的表面层中。防扩散膜形成在第一布线层和第二布线层之间。通过在防扩散膜的上面上与栅电极重叠的区域中以及该区域周围形成凹陷；并且减薄该部分来形成栅极绝缘膜。

Description

半导体器件及其制造方法
相关申请的交叉引用
通过引用将包括说明书、附图和摘要的2011年5月25日提交的日本专利申请No.2011-117374的公开整体并入这里。
技术领域
本发明涉及一种具有在多层布线层中的半导体元件的半导体器件以及该半导体器件的制造方法。
背景技术
作为晶体管的一种，存在使用化合物半导体的薄膜的晶体管。例如，在专利文献1和2中，描述了一种在衬底上形成化合物半导体的薄膜以及通过使用该薄膜形成晶体管的方法。
在专利文献3中进一步描述了一种在布线层中形成半导体膜并且通过使用布线层中的布线和半导体膜形成晶体管的方法。在该晶体管中，位于半导体膜下的布线被用作栅电极并且在布线层之间的防扩散膜被用作栅极绝缘膜。
[现有技术文献]
[专利文献]
[专利文献1]
日本未审查专利公开No.2007-96055
[专利文献2]
日本未审查专利公开No.2007-123861
[专利文献3]
日本未审查专利公开No.2010-141230
发明内容
诸如晶体管的半导体元件的所要求的特性之一是减小导通电阻。本发明人已经发现了在专利文献3中描述的技术中存在下述问题。防扩散膜要求特定的厚度以保持防扩散功能。因此，如果仅将防扩散膜用作栅极绝缘膜，则栅极绝缘膜的厚度超过特定水平。在该情况下，限制了半导体器件中的导通电阻的减小。
本发明使得能够提供一种半导体器件，其具有：多层布线层，该多层布线层包括第一布线层和位于第一布线层上的第二布线层；第一布线，其嵌入到第一布线层中；栅电极，其嵌入到第一布线层中；栅极绝缘膜，其形成在第一布线层和第二布线层之间并且位于栅电极上；防扩散膜，其形成在第一布线层和第二布线层之间并且位于第一布线上；半导体膜，其形成在第一布线层和第二布线层之间并且位于栅极绝缘膜上；以及通孔，其嵌入在第二布线层中并且耦合到半导体膜，其中栅极绝缘膜比防扩散膜更薄。
通过本发明，栅极绝缘膜与防扩散膜形成在同一层中但是比防扩散膜更薄。因此，能够减少半导体元件的导通电阻而不会妨碍防扩散膜的功能。
本发明使得能够提供一种半导体器件，其具有：多层布线层，该多层布线层包括第一布线层和位于第一布线层上的第二布线层；第一布线，其嵌入到第一布线层中；栅电极，其嵌入到第一布线层中；栅极绝缘膜，其形成在第一布线层和第二布线层之间并且位于栅电极上；防扩散膜，其形成在第一布线层和第二布线层之间并且位于第一布线上；半导体膜，其形成在第一布线层和第二布线层之间并且位于栅极绝缘膜上；以及通孔，其嵌入在第二布线层中并且耦合到半导体器件，其中栅极绝缘膜具有绝缘材料层，该绝缘材料层包括与防扩散膜不同材料。
通过本发明，栅极绝缘膜与防扩散膜形成在同一层中但是包括与防扩散膜不同的材料。因此，能够减少半导体元件的电阻而不会妨碍防扩散膜的功能。
本发明使得能够提供一种用于制造半导体器件的方法，该方法包括下述步骤：形成第一层间绝缘膜；将第一布线和栅电极嵌入到第一层间绝缘膜中；在第一层间绝缘膜上、在第一布线上，并且在栅电极上形成防扩散膜；减薄位于栅电极上的防扩散膜；在防扩散膜上并且在所述栅电极上形成半导体膜；在防扩散膜并且在半导体膜上形成第二层间绝缘膜；以及在第二层间绝缘膜中形成耦合到半导体膜的通孔。
本发明使得能够提供一种用于制造半导体器件的方法，该方法包括下述步骤：形成第一层间绝缘膜；将第一布线和栅电极嵌入到第一层间绝缘膜中；在第一层间绝缘膜上、在第一布线上，并且在栅电极上形成防扩散膜；移除位于栅电极上的防扩散膜；在所述栅电极上形成绝缘材料层，该绝缘材料层包括与防扩散膜不同的绝缘材料；在绝缘材料层上形成半导体膜；在防扩散膜上并且在半导体膜上形成第二层间绝缘膜；以及在第二层间绝缘膜中形成耦合到半导体膜的通孔。
通过本发明，在具有使用布线层中的布线作为栅电极并且具有与防扩散膜在同一层中的栅极绝缘膜的半导体元件的半导体器件中，能够减少半导体元件的导通电阻而不会妨碍防扩散膜的功能。
附图说明
图1是示出根据第一实施例的半导体器件的构造的截面图。
图2是图1中所示的晶体管200的平面图。
图3A和图3B是示出图1中所示的半导体器件的制造方法的截面图。
图4A和图4B是示出图1中所示的半导体器件的制造方法的截面图。
图5是示出根据第二实施例的半导体器件的构造的截面图。
图6A和图6B是示出图5中所示的半导体器件的制造方法的截面图。
图7是示出图5中所示的半导体器件的制造方法的截面图。
图8是示出根据第三实施例的半导体器件的构造的截面图。
图9A和图9B是示出图8中所示的半导体器件的制造方法的截面图。
图10是示出图8中所示的半导体器件的制造方法的截面图。
图11是示出根据第四实施例的半导体器件的构造的截面图。
图12A和图12B是示出图11中所示的半导体器件的制造方法的截面图。
图13是示出图11中所示的半导体器件的制造方法的截面图。
图14是示出根据第五实施例的半导体器件的构造的截面图。
图15A和图15B是示出图14中所示的半导体器件的制造方法的截面图。
图16是示出根据第六实施例的半导体器件的构造的截面图。
图17A和图17B是示出图16中所示的半导体器件的制造方法的截面图。
图18是示出根据第七实施例的半导体器件的构造的截面图。
图19是图18中所示的半导体器件的平面图。
图20是示出根据第八实施例的半导体器件的构造的截面图。
图21是示出根据第九实施例的半导体器件的构造的截面图。
图22是示出根据第十实施例的半导体器件的构造的截面图。
图23是图22中所示的半导体器件的电路图。
图24是示出图22和图23中所示的半导体器件的整个构造的平面图。
图25是示出图22的修改示例的视图。
具体实施方式
下面参考附图说明根据本发明的实施例。这里，在所有附图中，相同的元件由相同的附图标记表示并且适当地省略说明。
（第一实施例）
图1是示出根据第一实施例的半导体器件的构造的截面图。半导体器件具有第一布线层150、第二布线层170、第一布线154、栅电极210、栅极绝缘膜230、防扩散膜160、半导体膜220和通孔184。第二布线层170位于第一布线层150上。第一布线层150和第二布线层170构成多层布线层的至少一部分。多层布线层形成在诸如硅衬底（附图中未示出）的半导体衬底上。诸如晶体管的元件形成在半导体衬底上。在下面参考另一实施例描述这样的半导体衬底和晶体管。
包括第一布线层150的绝缘膜和包括第二布线层170的绝缘膜例如为氧化硅或者具有比氧化硅低的介电常数（例如，相对介电常数为2.7或更小）的低介电常数绝缘层。低介电常数绝缘层例如为诸如SiOC膜、SiOCH膜或者SiLK（注册商标）的含碳膜、HSQ（氢倍半硅氧烷）、MHSQ（甲基化氢倍半硅氧烷）、MSQ（甲基倍半硅氧烷）膜、或者其多孔膜。
第一布线层150形成在防扩散膜140上。防扩散膜140包括与防扩散膜160类似的材料（将在下面进行详细的描述）。第一布线154和栅电极210嵌入在包括第一布线层150的绝缘层的表面层中。在本实施例中，通过同一步骤形成第一布线154和栅电极210。因此，第一布线154和栅电极210具有相同的深度并且包括相同的材料，例如，包含铜作为主要成分（95%或更多）的金属材料。
防扩散膜160形成在第一布线层150和第二布线层170之间。防扩散膜160包括绝缘材料，该绝缘材料包含从Si、C和N的组中选择的至少两种元素。例如，防扩散膜160是SiN膜、SiCN膜或者SiC膜。这里，防扩散膜160也可以是通过层叠其中的至少两种形成的层叠膜。例如，防扩散膜160的厚度为10nm或更大至150nm或更小。
栅极绝缘膜230与防扩散膜160形成在同一层中。栅极绝缘膜230在平面视图中与栅电极210重叠。栅极绝缘膜230比防扩散膜160更薄。在本实施例中，通过在防扩散膜160的上面上与电极210重叠的区域中以及其周围形成凹陷；并且减薄该部分来形成栅极绝缘膜230。例如，栅极绝缘膜230的厚度为5nm或更大至100nm或更小。
半导体膜220形成在栅极绝缘膜230和位于周围的防扩散膜160上。例如，半导体膜220的厚度为10nm或更大至300nm或更小。半导体膜220具有氧化物半导体膜，例如InGaZnO（IGZO）层、InZnO层、ZnO层、ZnAlO层、ZnCuO层、NiO层、SnO层或者CuO。半导体膜220可以是氧化物半导体膜的单层结构或者上述氧化物半导体膜和另外的层的层叠结构。后一种情况的示例是IGZO/Al2O3/IGZO/Al2O3的层叠膜。此外，半导体膜220可以为多晶硅层或者非晶硅层。
源极和漏极形成在半导体膜220中。当半导体膜220是氧化物半导体膜时，源极和漏极例如通过引入氧缺陷来形成，但是也可以通过引入杂质来形成。当半导体膜220是多晶硅层或者非晶硅层时，通过引入杂质形成源极和漏极。例如，源极和漏极的宽度为50nm或更大至500nm或更小。
插入在半导体膜220中的源极和漏极之间的区域成为沟道区域。在平面视图中，沟道区域与栅电极210和栅极绝缘膜230重叠。在进一步的平面视图中，防扩散膜160中的其中形成凹陷以形成栅极绝缘膜230的区域与半导体膜220中将成为源极和漏极的区域以及通孔184重叠。
在半导体膜220上进一步形成硬掩膜240（第二硬掩膜）。当在蚀刻时选择性地保留半导体膜220时使用硬掩膜240。因此，硬掩膜240和半导体膜220的平面形状相同。硬掩膜240的材料可以是任何材料，只要其是对于半导体膜220具有蚀刻选择性的材料。硬掩膜240具有例如包括与防扩散膜160相同的材料的层。该层具有例如与防扩散膜160相同的厚度。或者，硬掩膜240可以是通过按顺序将包括与防扩散膜160相同材料的层与位于该层上的另外的层（例如，SiO2层或SiOCH层）堆叠而形成的层叠膜。在该情况下，例如，另外的层的厚度是10nm或更大至200nm或更小。
布线188和两个布线186形成在第二布线层170中。布线188通过通孔189耦合到第一布线154并且两个布线186通过通孔184分别耦合半导体膜220的源极/漏极。布线186和布线188是通过同一步骤形成的。因此，布线186和布线188包括相同的材料，例如，包含铜作为主要成分（95%或更多）的金属材料。
在附图中所示的示例中，布线和通孔中的每一个具有双镶嵌结构。这里，一层的布线和通孔至少可以具有单镶嵌结构。然后，阻挡金属膜156、185、187和212形成在沟槽或孔的侧壁上以嵌入布线和通孔。阻挡金属膜156、185、187和212包括例如Ti、Ta、Ru、W、其氮化物或者其氧化物。这里，阻挡金属膜156、185、187和212可以是由这样的材料形成的单层或通过层叠两个或更多层形成的层。层叠结构的示例是TiN（上层）/Ti（下层）或者Ta（上层）/TaN（下层）的层叠结构。
这里，用于每个布线的材料和用于每个阻挡金属膜的材料的组合不限于上述示例。例如，至少一个布线层可以包括Al。
在上述构造中，栅电极210、栅极绝缘膜230和半导体膜220构成晶体管200（第二晶体管）。即，在本实施例中，有源元件形成在多层布线层中。
图2是图1中所示的晶体管200的平面图。在附图中所示的示例中，半导体膜220的其中形成一个晶体管200的区域具有矩形形状。两个通孔184耦合到半导体膜220的两个短边的附近。
图3A、图3B、图4A和图4B是示出图1中所示的半导体装置的制造方法的截面图。首先，如图3A中所示，晶体管等形成在半导体衬底（在附图中未示出）上并且进一步地，下层布线层（在附图中未示出）形成在半导体衬底上。接下来，防扩散膜140形成在布线层上。接下来，用作第一布线层150的绝缘膜形成在防扩散膜140上。接下来，通孔和布线槽形成在绝缘膜中。
接下来，阻挡金属膜156和212形成在通孔和布线槽的底面和侧壁以及用作第一布线层150的绝缘膜上。通过例如溅射方法形成阻挡金属膜156和212。接下来，金属膜通过例如镀覆方法形成在通孔和布线槽中并且形成在用作第一布线层150的绝缘膜上。接下来，通过例如CMP方法移除用作第一布线层150的绝缘膜上的金属膜和阻挡金属膜。以该方式，形成第一布线层150。第一布线层150包括第一布线154、通孔152和栅电极210。
接下来，在第一布线层150上形成防扩散膜160。通过例如CVD方法形成防扩散膜。
接下来，如图3B中所示，抗蚀剂图案50形成在防扩散膜160上。抗蚀剂图案50具有开口。该开口位于形成栅极绝缘膜230的区域上。接下来，通过使用抗蚀剂图案50作为掩膜蚀刻防扩散膜160。以该方式，在防扩散膜160中形成凹陷。然后，该凹陷的底部成为栅极绝缘膜230。
接下来，如图4A中所示，移除抗蚀剂图案50。接下来，在防扩散膜160的包括在栅极绝缘膜230上的整个面上形成半导体膜222。当半导体膜222包括InGaZnO、InZnO、ZnO、ZnAlO、ZnCuO、NiO、SnO或CuO的氧化物半导体膜时，通过例如溅射方法形成半导体膜222。在该情况下，半导体衬底100被加热到400℃或更低的温度。同时，当半导体膜222是多晶硅层或者非晶硅层时，通过例如等离子体CVD方法形成半导体膜222。
接下来，在半导体膜222上形成用作硬掩膜240的绝缘层。例如，当硬掩膜240具有与防扩散膜160相同的层时，该层通过与防扩散膜160相同的方法来形成。当硬掩膜240进一步具有氧化硅层时，通过例如CVD方法形成氧化硅层。接下来，在绝缘层上形成抗蚀剂图案并且通过使用抗蚀剂图案作为掩膜蚀刻绝缘层。以该方式，形成硬掩膜240。接下来，如果需要的话，则移除抗蚀剂图案。
接下来，如图4B中所示，通过使用硬掩膜240作为掩膜蚀刻半导体膜222。以该方式，形成半导体膜220。半导体膜220形成在栅极绝缘膜230上并且也形成在位于栅极绝缘膜230周围的防扩散膜160上。在该步骤中，位于第一布线154上的半导体膜222也被移除。
接下来，在半导体膜220中形成源极和漏极。接下来，在防扩散膜160上并且在硬掩膜240上形成用作第二布线层170的绝缘膜。接下来，在绝缘膜中形成通孔和布线槽。在于用作第二布线层170的绝缘膜中形成通孔的步骤中，硬掩膜240和防扩散膜160还用作蚀刻停止部。特别地，当硬掩膜240具有与防扩散膜160相同的材料和厚度的膜时，能够容易地确定刺穿位于通孔的底部的防扩散膜160和硬掩膜240的步骤中的条件。
接下来，通过还原等离子体（例如，氢等离子体）处理或者通过含氮等离子体（例如，氨等离子体）处理被应用到半导体膜220的其中半导体膜220暴露在通孔的底面上的区域。以该方式，源极和漏极形成在半导体膜220中。
接下来，阻挡金属膜185和187形成在通孔和布线槽的底面和侧壁以及用作第二布线层170的绝缘膜上。通过例如溅射方法形成阻挡金属膜185和187。接下来，通过例如镀覆方法在通孔和布线槽中以及在用作第二布线层170的绝缘膜上形成金属膜。接下来，通过例如CMP方法移除用作第一布线层150的绝缘膜上的金属膜和阻挡金属膜。以该方式，形成第二布线层170。第二布线层170包括布线186和188以及通孔184和189。以该方式，形成图1中所示的半导体器件。
下面说明本实施例的功能和效果。在本实施例中，晶体管200的栅极绝缘膜230比防扩散膜160更薄。因此，能够在维持防扩散膜160的防扩散功能的同时，降低晶体管200的导通电阻。在本实施例中，特别地，通过减薄防扩散膜160形成栅极绝缘膜230。因此，能够减少用于形成栅极绝缘膜230的额外的步骤的数目。
（第二实施例）
图5是示出根据第二实施例的半导体器件的构造的截面图并且对应于第一实施例中的图1。半导体器件除了其具有硬掩膜172（第一硬掩膜）之外具有与根据第一实施例的半导体器件类似的构造。
在本实施例中，硬掩膜172位于第二布线层170和防扩散膜160之间。在平面视图中，硬掩膜172覆盖防扩散膜160的除了栅极绝缘膜230之外的部分。即，当在防扩散膜160中形成凹陷和形成栅极绝缘膜230时，硬掩膜172用作硬掩膜。硬掩膜172包括与包括第二布线层170的材料类似的材料并且例如为SiO2膜或者SiOCH膜。硬掩膜172的厚度例如为10nm或更大或者100nm或更小。
图6A、图6B和图7是示出图5中所示的半导体装置的制造方法的截面图。首先，如图6A中所示，形成防扩散膜140、第一布线层150和防扩散膜160。用于形成这些层和膜的方法与第一实施例类似。接下来，例如通过CVD方法在防扩散膜160上形成用作硬掩膜172的绝缘膜。接下来，在绝缘膜上形成抗蚀剂图案（附图中未示出）并且通过使用抗蚀剂图案作为掩膜蚀刻绝缘膜。以该方式，形成硬掩膜172。硬掩膜172具有开口。开口位于形成栅极绝缘膜230的区域上。
接下来，如图6B中所示，通过使用硬掩膜172作为掩膜蚀刻防扩散膜160。以该方式，在防扩散膜160中形成凹陷。然后，凹陷的底部成为栅极绝缘膜230。
接下来，如图7中所示，在栅极绝缘膜230上并且在硬掩膜172上形成图4A中所示的半导体膜222和硬掩膜240。接下来，通过使用硬掩膜240作为掩膜蚀刻半导体膜222。以该方式，形成半导体膜220。半导体膜220形成在栅极绝缘膜230上并且也形成在位于栅极绝缘膜230周围的硬掩膜172上。
接下来的步骤与第一实施例类似。
在本实施例中也能够获得与第一实施例类似的效果。此外，当形成半导体膜220时，硬掩膜172用作掩膜。因此，能够将半导体膜220图案化为想要的形状而不会失败。
同时，硬掩膜172包括与包括第二布线层170的绝缘膜类似的材料。因此，即使在没有移除硬掩膜172时，硬掩膜172能够被视为第二布线层170的一部分并且因此能够抑制硬掩膜172影响半导体器件的特性（例如，布线之间的寄生电容）。
（第三实施例）
图8是示出根据第三实施例的半导体器件的构造的截面图并且对应于第一实施例中的图1。根据本实施例的半导体器件除了栅极绝缘膜230的构造之外具有与根据第一实施例的半导体器件类似的构造。
在本实施例中，栅极绝缘膜230包括与防扩散膜160不同的材料作为与防扩散膜160不同的膜。即，从栅电极210上移除防扩散膜160的整个层并且替代地形成绝缘材料层作为栅极绝缘膜230。用于栅极绝缘膜230的材料具有比用于防扩散膜160的材料更高的介电常数。栅极绝缘膜230包括例如SiN层、具有钙钛矿结构的复合金属氧化物层、或者从由Si、Al、Hf、Zr、Ta和Ti组成的组选择的一种或多种金属的氧化物的层。此外，栅极绝缘膜230比防扩散膜160更薄。栅极绝缘膜230的厚度例如为5nm或更大至100nm或更小。
栅极绝缘膜230在平面视图中具有与半导体膜220相同的形状。即，通过与半导体膜220相同的步骤形成栅极绝缘膜230的平面形状。更具体地，在防扩散膜160中形成开口。该开口位于栅电极210上和周围。栅极绝缘膜230和半导体膜220形成在于防扩散膜160中形成的开口中并且形成在该开口周围的防扩散膜160上。然后，在半导体膜220上形成硬掩膜240。
图9A、图9B和图10是示出图8中所示的半导体器件的制造方法的截面图。首先，如图9A中所示，形成防扩散膜140、第一布线层150、防扩散膜160和抗蚀剂图案50。用于形成这些膜和层的方法与第一实施例类似。接下来，通过使用抗蚀剂图案50作为掩膜蚀刻防扩散膜160。以该方式，在防扩散膜160中形成开口。
接下来，如图9B中所示，移除抗蚀剂图案50。接下来，绝缘材料层232和半导体膜222按这个顺序形成在包括在栅电极210上的开口中并且形成在防扩散膜160的整个面上。接下来，在半导体膜222上形成硬掩膜240。
接下来，如图10中所示，通过使用硬掩膜240作为掩膜蚀刻半导体膜222和绝缘材料层232。以该方式，形成半导体膜220和栅极绝缘膜230。
接下来的步骤与第一实施例类似。
在本实施例中也能够获得与第一实施例类似的效果。此外，由于栅极绝缘膜230包括与防扩散膜160不同的材料，因此能够扩展调整栅极绝缘膜230的介电常数的容许度。
（第四实施例）
图11是示出根据第四实施例的半导体器件的构造的截面图并且对应于第三实施例中的图8。该半导体器件除了其具有硬掩膜172之外类似于根据第三实施例的半导体器件。如已经在第二实施例中说明的，硬掩膜172位于防扩散膜160和第二布线层170之间并且当形成用于将栅极绝缘膜230嵌入到防扩散膜160中的开口时用作硬掩膜。这里，栅极绝缘膜230、半导体膜220和硬掩膜240也形成在硬掩膜172的位于开口附近的部分上。
图12A、图12B和图13是示出图11中所示的半导体器件的制造方法的截面图。首先，如图12A中所示，形成防扩散膜140、第一布线层150和防扩散膜160。用于形成这些膜和层的方法与第三实施例类似。接下来，通过例如CVD方法在防扩散膜160上形成用作硬掩膜172的绝缘膜。接下来，在绝缘膜上形成抗蚀剂图案（附图中未示出）并且通过使用该抗蚀剂图案作为掩膜蚀刻绝缘膜。以该方式，形成硬掩膜172。硬掩膜172具有开口。
接下来，如图12B中所示，通过使用硬掩膜172作为掩膜蚀刻防扩散膜160。以该方式，在防扩散膜160中形成开口。开口位于栅电极210上。
接下来，如图13中所示，在包括栅电极210的开口上并且在硬掩膜172上形成图9B中所示的绝缘材料层232、半导体膜222和硬掩膜240。接下来，通过使用硬掩膜240作为掩膜蚀刻半导体膜222和绝缘材料层232。以该方式，形成半导体膜220和栅极绝缘膜230。
接下来的步骤与第三实施例类似。
在本实施例中也能够获得与第三实施例类似的效果。此外，当形成栅极绝缘膜230和半导体膜220时，硬掩膜172用作掩膜。因此，能够将栅极绝缘膜230和半导体膜220图案化为想要的形状而不会失败。
（第五实施例）
图14是示出根据第五实施例的半导体器件的构造的截面图。该半导体器件除了栅极绝缘膜230具有防扩散膜162和绝缘材料膜233的层叠结构之外，具有与根据第一实施例的半导体器件类似的构造。
通过减薄防扩散膜160位于栅电极210上的部分形成防扩散膜162。绝缘材料膜233包括与第三实施例中的栅极绝缘膜230类似的材料并且其外缘位于防扩散膜162周围的防扩散膜160上。此外，半导体膜220和硬掩膜240在平面视图中具有与绝缘材料膜233相同的形状。
图15A和图15B是示出图14中所示的半导体器件的制造方法的截面图。首先，如图15A中所示，形成防扩散膜140、第一布线层150和防扩散膜160。用于形成防扩散膜140、第一布线层150和防扩散膜160的方法与第一实施例类似。接下来，在防扩散膜160上形成抗蚀剂图案50并且通过使用抗蚀剂图案50作为掩膜蚀刻防扩散膜160。以该方式，形成防扩散膜162。
接下来，如图15B中所示，移除抗蚀剂图案50。绝缘材料层和半导体膜按这个顺序形成在防扩散膜160的包括在防扩散膜162上的整个面上。接下来，在半导体膜上形成硬掩膜240。接下来，通过使用硬掩膜240作为掩膜蚀刻半导体膜和绝缘材料层。以该方式，形成半导体膜220和绝缘材料膜233。
接下来的步骤与第一实施例类似。
在本实施例中也能够获得与第一实施例类似的效果。此外，由于栅极绝缘膜230形成在防扩散膜162和绝缘材料膜233的层叠结构中，因此能够在栅极绝缘膜230维持防扩散功能的同时，扩展调整栅极绝缘膜230的介电常数的容许度。
（第六实施例）
图16是示出根据第六实施例的半导体器件的构造的截面图。该半导体器件除了其具有硬掩膜172之外具有与根据第五实施例的半导体器件类似的构造。在本实施例中，绝缘材料膜233的外缘位于硬掩膜172上。
图17A和图17B是示出图16中所示的半导体器件的制造方法的截面图。关于附图中所示的制造方法，该制造方法除了使用硬掩膜172来替代抗蚀剂图案50之外，与根据第五实施例的半导体器件的制造方法类似。具体地，如图17A中所示，形成防扩散膜140、第一布线层150和防扩散膜160。接下来，在防扩散膜160上形成硬掩膜172并且通过使用该硬掩膜172作为掩膜蚀刻防扩散膜160。以该方式，形成防扩散膜162。
接下来，绝缘材料层和半导体膜按这个顺序形成在硬掩膜172上并且形成在防扩散膜162上。接下来，在半导体膜上形成硬掩膜240。接下来，通过使用硬掩膜240作为掩膜蚀刻半导体膜和绝缘材料层。以该方式，形成半导体膜220和绝缘材料膜233。
接下来的步骤与第五实施例相同。
在本实施例中也能够获得与第五实施例类似的效果。此外，当形成栅极绝缘膜230和半导体膜220时，使用硬掩膜172作为掩膜。因此，能够将栅极绝缘膜230和半导体膜220图案化为想要的形状而不会失败。
（第七实施例）
图18是示出根据第七实施例的半导体器件的构造的截面图。图19是图18中所示的半导体器件的平面图。在该半导体器件中，层的层叠结构包括晶体管200，这与第一实施例类似。然而，栅电极210的平面布局具有梳状形状。因此，用作源极布线的布线186（186b）和用作漏极布线的布线186（186a）在半导体膜220插入在梳状栅电极210的齿之间的部分上交替地延伸。然后为布线186中的每一个形成多个通孔184。两个布线186的平面布局中的每一个也具有梳状形状。即，根据本实施例的晶体管200具有梳状布局。
在本实施例中，也能够获得与第五实施例类似的效果。此外，由于晶体管200具有梳状布局并且能够加宽有效沟道宽度，因此能够增加晶体管200的导通电流。
在这里的本实施例中，包括晶体管200的层的层叠结构可以是第二至第六实施例中所示的结构中的任何一个。
（第八实施例）
图20是示出根据第八实施例的半导体器件的构造的截面图。半导体器件除了其具有电容元件202来替代晶体管200之外，具有与根据第一实施例的半导体器件类似的构造。
电容元件202是MIS型的电容元件并且被构造为使得分别耦合到晶体管200中的源极、沟道区域和漏极的通孔184可以耦合到同一布线186。因此，电容元件202能够通过与晶体管200相同的方法来形成。
在本实施例中，能够在多层布线层中形成MIS型电容元件202。因此，能够通过同一步骤在同一层中形成第一实施例中所示的晶体管200和根据本实施例的电容元件202。
在这里的本实施例中，包括电容元件202的层的层叠结构可以是第二至第六实施例中所示的任何结构。
（第九实施例）
图21是示出根据第九实施例的半导体器件的构造的截面图。该半导体器件除了其具有二极管204来替代晶体管200之外，具有与根据第一实施例的半导体器件类似的构造。
二极管204被构造为使得可以通过通孔183短路第一实施例中的晶体管200的栅电极210和耦合到半导体膜220的源极的布线182。通孔183与通孔181通过同一步骤形成。即，通孔181和183以及布线182具有双镶嵌结构。
在本实施例中，能够在多层布线层中形成二极管204。然后能够通过同一步骤在同一层中形成至少第一实施例中所示的晶体管或者第八实施例中所示的电容元件202，以及形成根据本实施例的二极管204。
在这里的本实施例中，包括二极管204的层的层叠结构可以是第二至第六实施例中所示的任何结构。
（第十实施例）
图22是示出根据第十实施例的半导体器件的构造的截面图。半导体器件具有半导体衬底10和多层布线层10。
在半导体衬底10中形成器件隔离膜20以及晶体管12和14。此外，在器件隔离膜20上形成无源元件（例如，电阻元件）16。通过同一步骤形成无源元件16与晶体管12的栅电极。
在多层布线层100中形成第一至第七实施例中所示的晶体管200、第八实施例中所示的电容元件202和第九实施例中所示的二极管204中的至少一个。在附图中所示的示例中，形成第四实施例（图11）中所示的晶体管200。晶体管200的平面形状大于晶体管12和14的平面形状。这里，半导体器件具有与晶体管200处于同一层中的二极管204，但是在附图中没有示出。
在附图中所示的示例中，第一布线层150位于局部布线层102的最上层中作为用于形成电路的布线层，并且第二布线层170位于全局布线层104的最下层中作为用于布线电源布线和接地布线的布线。布线194穿过层间绝缘膜190形成在第二布线层170上。布线194是Al布线并且通过通孔192耦合到第二布线层170的布线（例如，布线188）。阻挡金属膜形成在布线194的底面和顶面中的每一个上。阻挡金属膜是包含Ti作为主要成分的金属膜、金属的氮化物膜，或者金属膜和氮化物膜的层叠膜。这里，在布线194的同一层中，形成电极焊盘（将在下面进行描述的电源焊盘400、接地焊盘402和I/O焊盘410）。
这里，包括局部布线层102的布线层中的每一个比包括全局布线层104的布线层中的每一个更薄。则局部布线层102中的布线的每一个也比全局布线层104中的布线的每一个更薄。
晶体管14的漏极（或源极）通过形成在局部布线层102中的通孔和布线耦合到第一布线154。晶体管12的漏极通过形成在局部布线层102中的通孔和布线耦合到栅电极210。晶体管12和14构成将在下面描述的内部电路300和302。这里，晶体管12在平面视图中与晶体管200的半导体膜220重叠。
图23是图22中所示的半导体器件的电路图。在本实施例中，半导体器件具有电源焊盘400、接地焊盘402和I/O焊盘410。电源焊盘400是用于将电源电压（Vdd）提供到半导体器件的焊盘并且接地焊盘402是用于将地电势提供到半导体器件的焊盘。I/O焊盘410是用于将信号输入到半导体器件和从半导体器件输出信号的焊盘。
内部电路300和302形成在半导体器件中。内部电路300和302中的每一个通过晶体管200中的每一个耦合到电源焊盘400中的每一个。即，晶体管200构成电源电路的一部分。在本实施例中，内部电路300和302接收彼此不同的电源电压，并且因此通过彼此不同的晶体管200耦合到彼此不同的电源焊盘400。
此外，内部电路300和302中的每一个耦合到I/O焊盘410中的每一个并且通过I/O焊盘410中的每一个将信号输出到外部和从外部输入信号。内部电路300和302中的每一个耦合到接地焊盘402。二极管204中的每一个耦合在I/O焊盘410中的每一个与接地焊盘402之间，从而从I/O焊盘410中的每一个朝向接地焊盘402的方向可以表示正向方向。即，二极管204中的每一个是用于保护内部电路300免受ESD等的保护元件并且被并行地耦合到内部电路300。
图24是示出图22和图23中所示的半导体器件的整个构造的平面图。如图中所示，半导体器件具有矩形形状。多个电源焊盘沿着侧边设置。电源焊盘中的每一个是电源焊盘400、接地焊盘402和I/O焊盘410中的任何一个。
此外，在平面视图中，形成内部电路300、晶体管200和电容元件202的区域形成在由电源焊盘400、接地焊盘402和I/O焊盘410围绕的区域中。即，电源焊盘400、接地焊盘402和I/O焊盘410与内部电路300、晶体管200和电容元件202重叠。
图25是示出图22的修改示例的视图。在图中，第一布线层150和第二布线层170两者都形成在全局布线层104中。然后通过Al布线形成布线188和186。电源焊盘400、接地焊盘402和I/O焊盘410与布线186和188形成在同一层中。
在本实施例中，内部电路300和302的电源电路被构造为具有晶体管200，并且二极管204用作内部电路300和302的保护元件。因此，能够将内部电路300和302在平面视图中与电源电路和保护元件重叠。结果，能够进一步减小半导体器件的尺寸。
在上面已经参考附图描述了根据本发明的实施例，但是这些是本发明的示例并且也能够采用除了上述构造之外的各种构造。

Claims (43)

1.一种半导体器件，包括：
多层布线层，所述多层布线层包括第一布线层和位于所述第一布线层上的第二布线层；
第一布线，所述第一布线嵌入在所述第一布线层中；
栅电极，所述栅电极嵌入在所述第一布线层中；
栅极绝缘膜，所述栅极绝缘膜形成在所述第一布线层和所述第二布线层之间并且位于所述栅电极上；
防扩散膜，所述防扩散膜形成在所述第一布线层和所述第二布线层之间并且位于所述第一布线上；
半导体膜，所述半导体膜形成在所述第一布线层和所述第二布线层之间并且位于所述栅极绝缘膜上；以及
通孔，所述通孔嵌入在所述第二布线层中并且耦合到所述半导体膜，
其中，所述栅极绝缘膜比所述防扩散膜薄，
其中所述防扩散膜和所述栅极绝缘膜是相同的绝缘膜，并且所述防扩散膜在与所述栅电极重叠的区域中及其周围具有凹陷。
2.根据权利要求1所述的半导体器件，
其中所述防扩散膜包括SiN、SiCN或SiC。
3.根据权利要求1或2所述的半导体器件，
其中所述半导体器件具有第一硬掩膜，所述第一硬掩膜位于所述防扩散膜中的除了所述栅极绝缘膜之外的部分上。
4.根据权利要求3所述的半导体器件，
其中所述第一硬掩膜是SiO2膜或SiCOH膜。
5.根据权利要求1或2所述的半导体器件，
其中所述第一布线和所述栅电极包括相同的材料。
6.根据权利要求1或2所述的半导体器件，
其中所述半导体器件具有形成在半导体衬底中的第一晶体管。
7.根据权利要求6所述的半导体器件，
其中所述第一晶体管在平面视图中与所述半导体膜重叠。
8.根据权利要求1或2所述的半导体器件，
其中所述栅极绝缘膜、所述栅电极和所述半导体膜构成第二晶体管。
9.根据权利要求8所述的半导体器件，
其中所述半导体器件具有内部电路，并且
其中电源焊盘形成在所述多层布线层中的最上布线层中并且将电源电压提供给所述内部电路，并且
其中所述内部电路通过所述第二晶体管耦合到所述电源焊盘。
10.根据权利要求1或2所述的半导体器件，
其中所述半导体膜具有源极和漏极；所述源极和所述栅电极短路；并且所述源极、所述漏极、所述栅极绝缘膜和所述栅电极构成二极管。
11.根据权利要求10所述的半导体器件，
其中所述半导体器件包括：
内部电路；
I/O焊盘，所述I/O焊盘形成在所述多层布线层中的最上布线层中并且将信号提供给所述内部电路；以及
接地焊盘，所述接地焊盘形成在所述最上布线层中并且将地电势提供给所述内部电路，并且
其中所述二极管耦合在所述I/O焊盘和所述接地焊盘之间，从而从所述I/O焊盘朝向所述接地焊盘的方向可以是正向方向。
12.根据权利要求1或2所述的半导体器件，
其中所述栅电极、所述栅极绝缘膜和所述半导体膜构成电容元件。
13.根据权利要求1或2所述的半导体器件，
其中所述半导体膜是氧化物半导体膜。
14.根据权利要求13所述的半导体器件，
其中所述氧化物半导体膜是InGaZnO层、InZnO层、ZnO层、ZnAlO层、ZnCuO层、NiO、SnO或CuO。
15.根据权利要求1或2所述的半导体器件，
其中所述半导体器件具有第二硬掩膜，所述第二硬掩膜形成在所述半导体膜上并且具有与所述半导体膜相同的平面形状。
16.根据权利要求15所述的半导体器件，
其中所述第二硬掩膜的材料与所述防扩散膜的材料相同；并且所述第二硬掩膜具有与所述防扩散膜相同厚度的层。
17.一种半导体器件，包括：
半导体衬底；
多层布线层，所述多层布线层形成在所述半导体衬底上并且包括第一布线层和位于所述第一布线层上的第二布线层，第一布线嵌入在所述第一布线层中；
栅电极，所述栅电极嵌入在所述第一布线层中；
栅极绝缘膜，所述栅极绝缘膜形成在所述第一布线层和所述第二布线层之间并且位于所述栅电极上；
防扩散膜，所述防扩散膜形成在所述第一布线层和所述第二布线层之间并且位于所述第一布线上；
半导体膜，所述半导体膜形成在所述第一布线层和所述第二布线层之间并且位于所述栅极绝缘膜上；以及
通孔，所述通孔嵌入在所述第二布线层中并且耦合到所述半导体器件，
其中，所述栅极绝缘膜具有绝缘材料层，所述绝缘材料层包括与所述防扩散膜不同的材料，
其中所述防扩散膜在与所述栅电极重叠的区域中及其周围具有凹陷。
18.根据权利要求17所述的半导体器件，
其中所述防扩散膜没有形成在所述栅电极上，并且
其中所述栅极绝缘膜包括所述绝缘材料层。
19.根据权利要求18所述的半导体器件，
其中所述防扩散膜还形成在所述栅电极上，
其中位于所述栅电极上的所述防扩散膜比位于所述第一布线上的所述防扩散膜薄，
其中所述绝缘材料层形成在位于所述栅电极上的所述防扩散膜上，并且
其中并且所述栅极绝缘膜具有位于所述栅电极上的所述防扩散膜和所述绝缘材料层。
20.根据权利要求17至19中的任何一项所述的半导体器件，
其中所述绝缘材料层包括具有比所述防扩散膜高的介电常数的材料。
21.根据权利要求20所述的半导体器件，
其中所述绝缘材料层包括SiN层、具有钙钛矿结构的复合金属氧化物层、或者从由Si、Al、Hf、Zr、Ta和Ti组成的组选择的一种或多种金属的氧化物的层。
22.根据权利要求17至19中的任何一项所述的半导体器件，
其中所述半导体膜的形状在平面视图中与所述栅极绝缘膜的形状相同。
23.根据权利要求17至19中的任何一项所述的半导体器件，
其中所述半导体器件具有第一硬掩膜，所述第一硬掩膜位于所述防扩散膜上。
24.根据权利要求17至19中的任何一项所述的半导体器件，
其中所述第一布线和所述栅电极包括相同的材料。
25.根据权利要求17至19中的任何一项所述的半导体器件，
其中所述半导体器件具有形成在所述半导体衬底中的第一晶体管。
26.根据权利要求25所述的半导体器件，
其中所述第一晶体管在平面视图中与所述半导体膜重叠。
27.根据权利要求17至19中的任何一项所述的半导体器件，
其中所述栅极绝缘膜、所述栅电极和所述半导体膜构成第二晶体管。
28.根据权利要求27所述的半导体器件，
其中所述半导体器件具有内部电路，并且
其中电源焊盘形成在所述多层布线层中的最上布线层中并且将电源电压提供给所述内部电路，并且
其中所述内部电路通过所述第二晶体管耦合到所述电源焊盘。
29.根据权利要求17至19中的任何一项所述的半导体器件，
其中所述半导体膜具有源极和漏极；所述源极和所述栅电极短路；并且所述源极、所述漏极、所述栅极绝缘膜和所述栅电极构成二极管。
30.根据权利要求29所述的半导体器件，
其中所述半导体器件包括：
内部电路；
I/O焊盘，所述I/O焊盘形成在所述多层布线层中的最上布线层中并且将信号提供给所述内部电路；以及
接地焊盘，所述接地焊盘形成在所述最上布线层中并且将地电势提供给所述内部电路，并且
其中所述二极管耦合在所述I/O焊盘和所述接地焊盘之间，从而从所述I/O焊盘朝向所述接地焊盘的方向可以是正向方向。
31.根据权利要求17至19中的任何一项所述的半导体器件，
其中所述栅电极、所述栅极绝缘膜和所述半导体膜构成电容元件。
32.根据权利要求17至19中的任何一项所述的半导体器件，
其中所述半导体膜是氧化物半导体膜。
33.根据权利要求32所述的半导体器件，
其中所述氧化物半导体膜是InGaZnO层、InZnO层、ZnO层、ZnAlO层、ZnCuO层、NiO、SnO或CuO。
34.根据权利要求17至19中的任何一项所述的半导体器件，
其中所述半导体器件具有第二硬掩膜，所述第二硬掩膜形成在所述半导体膜上并且具有与所述半导体膜相同的平面形状。
35.根据权利要求34所述的半导体器件，
其中所述第二硬掩膜的材料与所述防扩散膜的材料相同；并且所述第二硬掩膜具有与所述防扩散膜相同厚度的层。
36.一种用于制造半导体器件的方法，包括以下步骤：
在半导体衬底上形成第一层间绝缘膜；
将第一布线和栅电极嵌入在所述第一层间绝缘膜中；
在所述第一层间绝缘膜上、在所述第一布线上，并且在所述栅电极上形成防扩散膜；
减薄位于所述栅电极上的防扩散膜，使得所述防扩散膜在与所述栅电极重叠的区域中及其周围具有凹陷；
在所述防扩散膜上并且在所述栅电极上形成半导体膜；
在所述防扩散膜上并且在所述半导体膜上形成第二层间绝缘膜；以及
在所述第二层间绝缘膜中形成耦合到所述半导体膜的通孔。
37.根据权利要求36所述的用于制造半导体器件的方法，
其中在形成所述半导体膜的步骤中，所述半导体膜还形成在所述防扩散膜上，并且
在形成所述半导体膜的步骤之后并且在形成所述第二层间绝缘膜的步骤之前，所述方法包括下述步骤：
在所述半导体膜上形成硬掩膜图案；以及
在使用所述硬掩膜图案作为掩膜的同时，通过选择性地移除所述半导体膜来移除位于所述第一布线上的所述半导体膜。
38.根据权利要求36所述的用于制造半导体器件的方法，包括下述步骤：
在减薄所述防扩散膜的步骤与形成所述半导体膜的步骤之间，在所述栅电极上的所述防扩散膜上形成绝缘材料层，所述绝缘材料层包括与所述防扩散膜不同的绝缘材料，
其中在形成所述半导体膜的步骤中，所述半导体膜形成在所述绝缘材料层上。
39.根据权利要求37所述的用于制造半导体器件的方法，
其中所述硬掩膜图案的材料与所述防扩散膜的材料相同，并且所述硬掩膜图案具有与所述防扩散膜厚度相同的层。
40.根据权利要求38所述的用于制造半导体器件的方法，
其中在形成所述绝缘材料层的步骤中，所述绝缘材料层还形成在所述防扩散膜上，
其中在形成所述半导体膜的步骤中，所述半导体膜还形成在所述防扩散膜上的所述绝缘材料层上，
在形成所述半导体膜的步骤之后并且在形成所述第二层间绝缘膜的步骤之前，所述方法包括下述步骤：
在所述半导体膜上形成硬掩膜图案；以及
在使用所述硬掩膜图案作为掩膜的同时，通过选择性地移除所述半导体膜、所述绝缘材料层来移除位于所述第一布线上的所述半导体膜和所述绝缘材料层。
41.一种用于制造半导体器件的方法，包括下述步骤：
在半导体衬底上形成第一层间绝缘膜；
将第一布线和栅电极嵌入在所述第一层间绝缘膜中；
在所述第一层间绝缘膜上、在所述第一布线上并且在所述栅电极上形成防扩散膜；
移除位于所述栅电极上及其周围的防扩散膜使得所述防扩散膜具有凹陷；
在所述栅电极上形成绝缘材料层，所述绝缘材料层包括与所述防扩散膜不同的绝缘材料；
在所述绝缘材料层上形成半导体膜；
在所述防扩散膜上并且在所述半导体膜上形成第二层间绝缘膜；以及
在所述第二层间绝缘膜中形成耦合到所述半导体膜的通孔。
42.根据权利要求41所述的用于制造半导体器件的方法，
其中在形成所述绝缘材料层的步骤中，所述绝缘材料层还形成在所述防扩散膜上，
其中在形成所述半导体膜的步骤中，所述半导体膜还形成在所述防扩散膜上的所述绝缘材料层上，
在形成所述半导体膜的步骤之后并且在形成所述第二层间绝缘膜的步骤之前，所述方法包括下述步骤：
在所述半导体膜上形成硬掩膜图案；以及
在使用所述硬掩膜图案作为掩膜的同时，通过选择性地移除所述半导体膜、所述绝缘材料层来移除位于所述第一布线上的所述半导体膜和所述绝缘材料层。
43.根据权利要求42所述的用于制造半导体器件的方法，
其中所述硬掩膜图案的材料与所述防扩散膜的材料相同，并且所述硬掩膜图案具有与所述防扩散膜厚度相同的层。
CN201210166810.5A 2011-05-25 2012-05-25 半导体器件及其制造方法 Expired - Fee Related CN102800707B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-117374 2011-05-25
JP2011117374A JP5731904B2 (ja) 2011-05-25 2011-05-25 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN102800707A CN102800707A (zh) 2012-11-28
CN102800707B true CN102800707B (zh) 2017-03-01

Family

ID=47199765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210166810.5A Expired - Fee Related CN102800707B (zh) 2011-05-25 2012-05-25 半导体器件及其制造方法

Country Status (4)

Country Link
US (3) US8901553B2 (zh)
JP (1) JP5731904B2 (zh)
CN (1) CN102800707B (zh)
TW (1) TWI569411B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187181A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置及びその製造方法
TWI664731B (zh) * 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
JP2015035506A (ja) 2013-08-09 2015-02-19 株式会社東芝 半導体装置
JP2015038925A (ja) 2013-08-19 2015-02-26 株式会社東芝 半導体装置
JP6240017B2 (ja) * 2014-03-31 2017-11-29 株式会社東芝 半導体装置及びその製造方法
KR102481037B1 (ko) 2014-10-01 2022-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선층 및 그 제작 방법
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
US10985278B2 (en) * 2015-07-21 2021-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10304772B2 (en) 2017-05-19 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with resistive element
CN110678974B (zh) * 2017-06-02 2023-11-28 株式会社半导体能源研究所 半导体装置、电子构件及电子设备
US10515896B2 (en) * 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
US10515852B2 (en) 2017-11-09 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with resistive element
US11482622B2 (en) * 2018-12-10 2022-10-25 Intel Corporation Adhesion structure for thin film transistor
TWI743977B (zh) * 2020-09-04 2021-10-21 瑞昱半導體股份有限公司 二極體及其半導體結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274409A (ja) * 2000-03-28 2001-10-05 Sanyo Electric Co Ltd 半導体装置及びそれを用いた表示装置
CN1755466A (zh) * 2004-09-29 2006-04-05 财团法人工业技术研究院 一种制作电子装置的方法
CN101375406A (zh) * 2006-01-30 2009-02-25 夏普株式会社 薄膜晶体管和具备该薄膜晶体管的有源矩阵基板以及显示装置
WO2011033911A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60103677A (ja) * 1983-11-11 1985-06-07 Seiko Instr & Electronics Ltd 薄膜トランジスタの製造方法
JPH02260459A (ja) * 1989-03-30 1990-10-23 Ricoh Co Ltd 入力保護回路
JP2003100757A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置およびその製造方法
JP3981026B2 (ja) * 2003-01-30 2007-09-26 株式会社東芝 多層配線層を有する半導体装置およびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP2008060243A (ja) * 2006-08-30 2008-03-13 Nec Electronics Corp 半導体装置およびその製造方法
US8093150B2 (en) * 2006-09-19 2012-01-10 Infineon Technologies Ag Methods of manufacturing semiconductor devices and structures thereof
JP5059784B2 (ja) * 2006-12-27 2012-10-31 ルネサスエレクトロニクス株式会社 半導体装置
US8017522B2 (en) * 2007-01-24 2011-09-13 International Business Machines Corporation Mechanically robust metal/low-κ interconnects
JP2009049340A (ja) * 2007-08-23 2009-03-05 Epson Imaging Devices Corp 電気光学装置及びその製造方法
JP2009063603A (ja) * 2007-09-04 2009-03-26 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP5337414B2 (ja) * 2008-06-24 2013-11-06 株式会社ジャパンディスプレイ 表示装置およびその製造方法
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5502339B2 (ja) * 2009-02-17 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274409A (ja) * 2000-03-28 2001-10-05 Sanyo Electric Co Ltd 半導体装置及びそれを用いた表示装置
CN1755466A (zh) * 2004-09-29 2006-04-05 财团法人工业技术研究院 一种制作电子装置的方法
CN101375406A (zh) * 2006-01-30 2009-02-25 夏普株式会社 薄膜晶体管和具备该薄膜晶体管的有源矩阵基板以及显示装置
WO2011033911A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20160240625A1 (en) 2016-08-18
US20120298986A1 (en) 2012-11-29
TW201310613A (zh) 2013-03-01
JP2012248582A (ja) 2012-12-13
TWI569411B (zh) 2017-02-01
US20150056762A1 (en) 2015-02-26
US9349844B2 (en) 2016-05-24
US8901553B2 (en) 2014-12-02
JP5731904B2 (ja) 2015-06-10
CN102800707A (zh) 2012-11-28

Similar Documents

Publication Publication Date Title
CN102800707B (zh) 半导体器件及其制造方法
US8664769B2 (en) Semiconductor device
CN103165605B (zh) 半导体器件和制造该半导体器件的方法
JP5981711B2 (ja) 半導体装置および半導体装置の製造方法
JP5781720B2 (ja) 半導体装置及び半導体装置の製造方法
JP6113500B2 (ja) 半導体装置及び半導体装置の製造方法
CN105762134A (zh) 集成电路设备和形成集成电路设备的方法
JP6356536B2 (ja) 半導体装置の製造方法
JP5856227B2 (ja) 半導体装置
JP2013197533A (ja) 記憶装置及びその製造方法
TW201841331A (zh) 半導體裝置
US20120261749A1 (en) Semiconductor device and method of manufacturing the same
US8013385B2 (en) Semiconductor device
JP6084357B2 (ja) 半導体装置
JP6072858B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170301

Termination date: 20180525

CF01 Termination of patent right due to non-payment of annual fee