[go: up one dir, main page]

JP2011205630A - パルス信号出力回路およびシフトレジスタ - Google Patents

パルス信号出力回路およびシフトレジスタ Download PDF

Info

Publication number
JP2011205630A
JP2011205630A JP2011045420A JP2011045420A JP2011205630A JP 2011205630 A JP2011205630 A JP 2011205630A JP 2011045420 A JP2011045420 A JP 2011045420A JP 2011045420 A JP2011045420 A JP 2011045420A JP 2011205630 A JP2011205630 A JP 2011205630A
Authority
JP
Japan
Prior art keywords
transistor
terminal
pulse signal
signal output
output circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011045420A
Other languages
English (en)
Other versions
JP2011205630A5 (ja
JP5628069B2 (ja
Inventor
Kiyoko Amano
聖子 天野
Kohei Toyotaka
耕平 豊高
Hiroyuki Miyake
博之 三宅
Aya Miyazaki
彩 宮崎
Hideaki Shishido
英明 宍戸
Koji Kusunoki
紘慈 楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011045420A priority Critical patent/JP5628069B2/ja
Publication of JP2011205630A publication Critical patent/JP2011205630A/ja
Publication of JP2011205630A5 publication Critical patent/JP2011205630A5/ja
Application granted granted Critical
Publication of JP5628069B2 publication Critical patent/JP5628069B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using Schottky type FET MESFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/42—Out-of-phase gating or clocking signals applied to counter stages
    • H03K23/44—Out-of-phase gating or clocking signals applied to counter stages using field-effect transistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10P14/46—
    • H10W90/00—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Shift Register Type Memory (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Logic Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electronic Switches (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】開示する発明の一態様は、安定して動作することが可能なパルス信号出力回路及びそれを含むシフトレジスタを提供することを課題の一とする。
【解決手段】開示する発明の一態様のパルス信号出力回路は、第１乃至第１０のトランジスタを有し、第１のトランジスタおよび第３のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、第６のトランジスタのＷ／Ｌよりも大きく、第５のトランジスタのＷ／Ｌは、第６のトランジスタのＷ／Ｌよりも大きく、第５のトランジスタのＷ／Ｌは、第７のトランジスタのＷ／Ｌと等しく、第３のトランジスタのＷ／Ｌは、第４のトランジスタのＷ／Ｌよりも大きくする。これによって、安定して動作することが可能なパルス信号出力回路及びそれを含むシフトレジスタを提供することができる。
【選択図】図１

Description

開示する発明は、パルス信号出力回路およびシフトレジスタに関する。
液晶表示装置などに用いられているように、ガラス基板などの平板に形成されるトランジスタは、主にアモルファスシリコン又は多結晶シリコンなどの半導体材料を用いて作製される。アモルファスシリコンを用いたトランジスタは、電界効果移動度が低いもののガラス基板の大面積化に対応することができる。一方、多結晶シリコンを用いたトランジスタは、電界効果移動度が高いもののレーザアニールなどの結晶化工程が必要であり、ガラス基板の大面積化には必ずしも適応しないといった特性を有している。
これに対し、半導体材料として酸化物半導体を用いるトランジスタが注目されている。例えば、半導体材料として酸化亜鉛又はＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いてトランジスタを作製し、画像表示装置のスイッチング素子として用いる技術が特許文献１及び特許文献２で開示されている。
酸化物半導体をチャネル形成領域に用いたトランジスタは、アモルファスシリコンを用いたトランジスタよりも高い電界効果移動度が得られている。また、酸化物半導体膜は、スパッタ法などによって３００℃以下の温度での膜形成が可能であり、多結晶シリコンを用いたトランジスタよりも作製が容易である。
このような酸化物半導体を用いて作製されたトランジスタは、液晶ディスプレイ、エレクトロルミネセンスディスプレイ又は電子ペーパーなどの表示装置の画素部及び駆動回路を構成するスイッチング素子に適用されることが期待されている。例えば、上記の酸化物半導体を用いて作製されたトランジスタによって表示装置の画素部及び駆動回路を構成する技術が非特許文献１で開示されている。
ただし、上記の酸化物半導体を用いて作製されたトランジスタは、全てｎチャネル型トランジスタである。そのため、酸化物半導体を用いて作製したトランジスタを用いて駆動回路を構成する場合、当該駆動回路は、ｎチャネル型トランジスタのみによって構成されることになる。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
Ｔ．Ｏｓａｄａ，他８名，「Ｄｅｖｅｌｏｐｍｅｎｔ ｏｆ Ｄｒｉｖｅｒ−Ｉｎｔｅｇｒａｔｅｄ Ｐａｎｅｌ ｕｓｉｎｇ Ａｍｏｒｐｈｏｕｓ Ｉｎ−Ｇａ−Ｚｎ−Ｏｘｉｄｅ ＴＦＴ」，ＳＩＤ ’０９ ＤＩＧＥＳＴ，ｐｐ．１８４−１８７（２００９）
表示装置等に用いられる駆動回路は、パルス信号出力回路を含むシフトレジスタなどによって構成される。当該シフトレジスタが単極性のトランジスタによって構成される場合、動作が不安定になるなどの問題が生じることがある。
上述の問題に鑑み、本発明の一態様は、安定して動作することが可能なパルス信号出力回路及びそれを含むシフトレジスタを提供することを課題の一とする。
本発明の一態様は、第１乃至第１０のトランジスタを有し、第１のトランジスタの第１の端子と、第２のトランジスタの第１の端子と、第１の出力端子と、は電気的に接続され、第３のトランジスタの第１の端子と、第４のトランジスタの第１の端子と、第２の出力端子と、は電気的に接続され、第５のトランジスタの第１の端子と、第６のトランジスタの第１の端子と、第７のトランジスタの第１の端子と、は電気的に接続され、第１のトランジスタのゲート端子と、第３のトランジスタのゲート端子と、第７のトランジスタの第２の端子と、は電気的に接続され、第２のトランジスタのゲート端子と、第４のトランジスタのゲート端子と、第６のトランジスタのゲート端子と、第８のトランジスタの第１の端子と、第９のトランジスタの第１の端子と、は電気的に接続され、第８のトランジスタの第２の端子と、第１０のトランジスタの第１の端子とは、電気的に接続され、第１のトランジスタおよび第３のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、第６のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも大きく、第５のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、第６のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも大きく、第５のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、第７のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌと等しく、第３のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、第４のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも大きいパルス信号出力回路である。
上記のパルス信号出力回路において、第１のトランジスタの第２の端子、および第３のトランジスタの第２の端子には、第１のクロック信号が入力され、第８のトランジスタのゲート端子には、第２のクロック信号が入力され、第１０のトランジスタのゲート端子には、第３のクロック信号が入力され、第２のトランジスタの第２の端子、第４のトランジスタの第２の端子、第６のトランジスタの第２の端子、および第９のトランジスタの第２の端子には、第１の電位が与えられ、第５のトランジスタの第２の端子、第７のトランジスタのゲート端子、および第１０のトランジスタの第２の端子には、第１の電位より高い第２の電位が与えられ、第５のトランジスタのゲート端子および第９のトランジスタのゲート端子には、第１のパルス信号が入力され、第１の出力端子または第２の出力端子から、第２のパルス信号を出力する場合がある。
また、容量素子を有し、容量素子は、第２のトランジスタのゲート端子と、第４のトランジスタのゲート端子と、第６のトランジスタのゲート端子と、第８のトランジスタの第１の端子と、第９のトランジスタの第１の端子と、に電気的に接続されている場合がある。
上記において、第１１のトランジスタを有し、第１１のトランジスタの第１の端子は、第２のトランジスタのゲート端子と、第４のトランジスタのゲート端子と、第６のトランジスタのゲート端子と、第８のトランジスタの第１の端子と、第９のトランジスタの第１の端子と、に電気的に接続され、第１１のトランジスタの第２の端子は、第８のトランジスタの第２の端子と、第９のトランジスタの第１の端子と、容量素子と、に電気的に接続され、第８のトランジスタ及び第１０のトランジスタのチャネル幅Ｗは、第１１のトランジスタのチャネル幅Ｗよりも小さい場合がある。
また、上記のパルス信号出力回路において、第１１のトランジスタの第２の端子には、第２の電位が与えられ、第１１のトランジスタのゲート端子には第３のパルス信号が入力される場合がある。
また、上記のパルス信号出力回路を複数用いてシフトレジスタを構成することができる。より具体的には、例えば、上記第１１のトランジスタを有しないパルス信号出力回路を２個、上記第１１のトランジスタを有するパルス信号出力回路をｎ個（ｎ：自然数）有するｎ段のシフトレジスタであって、第１１のトランジスタを有しないパルス信号出力回路の第８のトランジスタまたは第１０のトランジスタのチャネル幅Ｗは、第１１のトランジスタを有するパルス信号出力回路の第８のトランジスタまたは第１０のトランジスタのチャネル幅Ｗより大きい構成とする場合がある。
また、上記のパルス信号出力回路またはシフトレジスタを構成する複数のトランジスタのいずれかに、酸化物半導体を用いるのが好適である。また、上記のパルス信号出力回路を複数用いて、シフトレジスタを構成することができる。
なお、上記において、酸化物半導体を用いてトランジスタを構成することがあるが、開示する発明はこれに限定されない。酸化物半導体と同等のオフ電流特性が実現できる材料、例えば、炭化シリコンをはじめとするワイドギャップ材料（より具体的には、例えば、エネルギーギャップＥｇが３ｅＶより大きい半導体材料）などを適用しても良い。
なお、本明細書等において「上」や「下」という用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」という表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。
また、本明細書等において「電極」や「配線」という用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」という用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いることができるものとする。
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
安定して動作することが可能なパルス信号出力回路及びそれを含むシフトレジスタを提供することができる。
パルス信号出力回路、およびシフトレジスタの構成例を示す図。 シフトレジスタのタイミングチャート。 パルス信号出力回路の動作を説明する図。 パルス信号出力回路の動作を説明する図。 パルス信号出力回路、およびシフトレジスタの構成例を示す図。 シフトレジスタのタイミングチャート。 パルス信号出力回路の動作を説明する図。 パルス信号出力回路の動作を説明する図。 パルス信号出力回路、およびシフトレジスタの構成例を示す図。 トランジスタの構成例を示す図。 トランジスタの作製方法の例を示す図。 半導体装置の一形態を説明する図。 電子機器を示す図。 シフトレジスタのタイミングチャート。
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
なお、本明細書等における「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。
（実施の形態１）
本実施の形態では、パルス信号出力回路、およびパルス信号出力回路を含むシフトレジスタの構成例およびその動作に関して図１乃至図４を参照して説明する。
〈回路構成〉
はじめに、パルス信号出力回路、およびパルス信号出力回路を含むシフトレジスタの回路構成例について図１を参照して説明する。
本実施の形態で示すシフトレジスタは、第１のパルス信号出力回路１０＿１〜第ｎのパルス信号出力回路１０＿ｎ（ｎは２以上の自然数）と、クロック信号を伝達する第１の信号線１１〜第４の信号線１４を有する（図１（Ａ）参照）。第１の信号線１１には第１のクロック信号ＣＬＫ１が与えられ、第２の信号線１２には第２のクロック信号ＣＬＫ２が与えられ、第３の信号線１３には第３のクロック信号ＣＬＫ３が与えられ、第４の信号線１４に第４のクロック信号ＣＬＫ４が与えられる。
クロック信号は、一定の間隔でＨ信号（高電位）とＬ信号（低電位）を繰り返す信号である。ここでは、第１のクロック信号ＣＬＫ１〜第４のクロック信号ＣＬＫ４は、１／４周期ずつ遅延した信号とする。本実施の形態では、上記クロック信号を利用して、パルス信号出力回路の制御等を行う。
第１のパルス信号出力回路１０＿１〜第ｎのパルス信号出力回路１０＿ｎは、それぞれ、第１の入力端子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端子２５、第１の出力端子２６、第２の出力端子２７を有する（図１（Ｂ）参照）。
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の信号線１１〜第４の信号線１４のいずれかと電気的に接続される。例えば、第１のパルス信号出力回路１０＿１は、第１の入力端子２１が第１の信号線１１と電気的に接続され、第２の入力端子２２が第２の信号線１２と電気的に接続され、第３の入力端子２３が第３の信号線１３と電気的に接続されている。また、第２のパルス信号出力回路１０＿２は、第１の入力端子２１が第２の信号線１２と電気的に接続され、第２の入力端子２２が第３の信号線１３と電気的に接続され、第３の入力端子２３が第４の信号線１４と電気的に接続されている。なお、ここでは、第ｎのパルス信号出力回路１０＿ｎと接続される信号線が、第２の信号線１２、第３の信号線１３、第４の信号線１４である場合を示しているが、第ｎのパルス信号出力回路１０＿ｎと接続される信号線は、ｎの値によって異なるものになる。このため、ここで示す構成はあくまでも一例に過ぎないことを付記する。
また、本実施の形態で示すシフトレジスタの第ｍのパルス信号出力回路（ｍは２以上の自然数）において、第４の入力端子２４は第（ｍ−１）のパルス信号出力回路の第１の出力端子２６と電気的に接続され、第５の入力端子２５は第（ｍ＋２）のパルス信号出力回路の第１の出力端子２６と電気的に接続され、第１の出力端子２６は第（ｍ＋１）のパルス信号出力回路の第４の入力端子２４と電気的に接続され、第２の出力端子２７はＯＵＴ（ｍ）に信号を出力する。
例えば、第３のパルス信号出力回路１０＿３では、第４の入力端子２４は第２のパルス信号出力回路１０＿２の第１の出力端子２６と電気的に接続され、第５の入力端子２５は第５のパルス信号出力回路１０＿５の第１の出力端子２６と電気的に接続され、第１の出力端子２６は第４のパルス信号出力回路１０＿４の第４の入力端子２４及び第１のパルス信号出力回路１０＿１の第５の入力端子２５と電気的に接続されている。
また、第１のパルス信号出力回路１０＿１では、第４の入力端子２４に第５の配線１５からの第１のスタートパルス（ＳＰ１）が入力される。また、第ｋのパルス信号出力回路１０＿ｋ（ｋは２以上ｎ以下の自然数）では、第４の入力端子２４に前段の出力パルスが入力される。また、第（ｎ−１）のパルス信号出力回路１０（ｎ−１）では、第５の入力端子２５に第２のスタートパルス（ＳＰ２）が入力される。また、第ｎのパルス信号出力回路１０＿ｎでは、第５の入力端子２５に第３のスタートパルス（ＳＰ３）が入力される。なお、第２のスタートパルス（ＳＰ２）及び第３のスタートパルス（ＳＰ３）は、外部より入力される信号としてもよいし、回路内部で生成される信号としてもよい。
次に、第１のパルス信号出力回路１０＿１〜第ｎのパルス信号出力回路１０＿ｎの具体的な構成に関して説明する。
第１のパルス信号出力回路１０＿１〜第ｎのパルス信号出力回路１０＿ｎの各々は、第１のトランジスタ１０１〜第４のトランジスタ１０４で構成されるパルス信号生成回路２００と、第５のトランジスタ１０５〜第７のトランジスタ１０７で構成される第１の入力信号生成回路２０１と、第８のトランジスタ１０８〜第１１のトランジスタ１１１で構成される第２の入力信号生成回路２０２と、を含む（図１（Ｃ）参照）。また、上述した第１の入力端子２１〜第５の入力端子２５に加え、第１の電源線３１および第２の電源線３２から、第１のトランジスタ１０１〜第１１のトランジスタ１１１に信号が供給される。
パルス信号生成回路の具体的な構成例は次の通りである。
第１のトランジスタ１０１の第１の端子（ソース端子とドレイン端子の一方、以下同じ）と、第２のトランジスタ１０２の第１の端子と、第１の出力端子２６は電気的に接続される。同様に、第３のトランジスタ１０３の第１の端子と、第４のトランジスタ１０４の第１の端子と、第２の出力端子２７は電気的に接続される。そして、第１のトランジスタ１０１のゲート端子と、第３のトランジスタ１０３のゲート端子と、第１の入力信号生成回路の出力端子と、は電気的に接続される。また、第２のトランジスタ１０２のゲート端子と、第４のトランジスタ１０４のゲート端子と、第２の入力信号生成回路の出力端子と、は電気的に接続される。
第１のトランジスタ１０１の第２の端子（ソース端子とドレイン端子の他方、以下同じ）と、第３のトランジスタの第２の端子とは電気的に接続され、第１のクロック信号ＣＬＫ１がノードに入力される。また、第１のトランジスタ１０１の第２の端子と、第３のトランジスタの第２の端子は、パルス信号出力回路の第１の入力端子２１としても機能する。第２のトランジスタ１０２の第２の端子には、第１の電源線３１を介して第１の電位（例えば、低電位ＶＳＳ）が与えられ、第４のトランジスタ１０４の第２の端子には、第１の電源線３１を介して第１の電位が与えられる。
第１の入力信号生成回路の具体的な構成例は次の通りである。
第５のトランジスタ１０５の第１の端子と、第６のトランジスタ１０６の第１の端子と、第７のトランジスタ１０７の第１の端子と、は電気的に接続される。また、第７のトランジスタ１０７の第２の端子は、第１の入力信号生成回路の出力端子として機能する。また、第５のトランジスタ１０５のゲート端子は、第１の入力信号生成回路の第１の入力端子として機能すると共に、パルス信号出力回路の第４の入力端子２４としても機能する。
第５のトランジスタ１０５の第２の端子には、第２の電源線３２を介して第２の電位が与えられ、第６のトランジスタ１０６の第２の端子には、第１の電源線３１を介して第１の電位が与えられ、第５のトランジスタ１０５のゲート端子には、前段からのパルス信号（第１のパルス信号出力回路ではスタートパルス信号）が入力される。第６のトランジスタ１０６のゲート端子には、第２の入力信号生成回路の出力信号が入力される。また、第６のトランジスタ１０６のゲート端子は、第１の入力信号生成回路の第２の入力端子として機能する。第７のトランジスタ１０７のゲート端子には第２の電源線３２を介して第２の電位が与えられる。
なお、本実施の形態では、第７のトランジスタ１０７を設けているが、第７のトランジスタ１０７を設けない構成としても良い。第７のトランジスタ１０７を設ける場合には、ブートストラップ動作に起因して生じうる第５のトランジスタ１０５の第１の端子の電位上昇を抑制できる。つまり、第５のトランジスタ１０５のゲートとソースの間（またはゲートとドレインの間）の領域に大きな電圧が加わることを防止できるため、第５のトランジスタ１０５の劣化を抑制することができる。
第２の入力信号生成回路の具体的な構成例は次の通りである。
第１０のトランジスタ１１０の第２の端子と、第８のトランジスタ１０８の第１の端子とは電気的に接続される。また、第８のトランジスタの第２の端子と、第１１のトランジスタの第２の端子と、第９のトランジスタの第１の端子とは電気的に接続されて第２の入力信号生成回路の出力端子として機能する。
第１１のトランジスタ１１１の第１の端子と、第１０のトランジスタ１１０の第１の端子には、第２の電源線３２を介して第２の電位が与えられる。第９のトランジスタ１０９の第２の端子には、第１の電源線３１を介して第１の電位が与えられる。第１１のトランジスタ１１１のゲート端子には２段後ろからのパルス信号が入力される。また、第１１のトランジスタ１１１のゲート端子は、第２の入力信号生成回路の第１の入力端子として機能すると共に、パルス信号出力回路の第５の入力端子２５としても機能する。第８のトランジスタ１０８のゲート端子には第２のクロック信号ＣＬＫ２が入力される。また、第８のトランジスタ１０８のゲート端子は、第２の入力信号生成回路の第２の入力端子として機能すると共に、パルス信号出力回路の第２の入力端子２２としても機能する。第９のトランジスタ１０９のゲート端子には前段からのパルス信号（第１のパルス信号出力回路ではスタートパルス信号）が入力される。また、第９のトランジスタ１０９のゲート端子は、第２の入力信号生成回路の第３の入力端子として機能すると共に、パルス信号出力回路の第４の入力端子２４としても機能する。第１０のトランジスタ１１０のゲート端子には第３のクロック信号ＣＬＫ３が入力される。また、第１０のトランジスタ１１０のゲート端子は、第２の入力信号生成回路の第４の入力端子として機能すると共に、パルス信号出力回路の第３の入力端子２３としても機能する。
なお、上述したパルス信号出力回路の各構成（パルス信号生成回路、第１の入力信号生成回路、および、第２の入力信号生成回路の構成例など）は一例にすぎず、開示する発明がこれに限定されるものではない。
本実施の形態の以下の説明では、図１（Ｃ）に示すパルス信号出力回路において第１のトランジスタ１０１のゲート端子と、第３のトランジスタ１０３のゲート端子と、第１の入力信号生成回路の出力端子と、の接続により構成されるノードを、ノードＡとする。また、第２のトランジスタ１０２のゲート端子と、第４のトランジスタ１０４のゲート端子と、第２の入力信号生成回路の出力端子と、の接続により構成されるノードを、ノードＢとする。
上記ノードＡと第１の出力端子２６との間には、ブートストラップ動作を好適に行うための容量素子を設けても良い。また、上記ノードＢの電位を保持するために、ノードＢに電気的に接続された容量素子を設けてもよい。
図１（Ｃ）において、第１のトランジスタ１０１および第３のトランジスタ１０３のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、第６のトランジスタ１０６のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも大きいことが好ましい。
また、図１（Ｃ）において、第５のトランジスタ１０５のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、第６のトランジスタ１０６のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも大きいことが好ましい。また、第５のトランジスタ１０５のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、第７のトランジスタ１０７のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌと等しいことが好ましい。または、第５のトランジスタ１０５のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、第７のトランジスタ１０７のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも大きいことが好ましい。
また、図１（Ｃ）において、第３のトランジスタ１０３のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、第４のトランジスタ１０４のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも大きいことが好ましい。
また、図１（Ｃ）において、第８のトランジスタ１０８及び第１０のトランジスタ１１０のチャネル幅（Ｗ）は、第１１のトランジスタ１１１のチャネル幅（Ｗ）よりも小さいことが好ましい。
なお、第１のトランジスタ１０１〜第１１のトランジスタ１１１には、酸化物半導体を用いるのが好適である。酸化物半導体を用いることにより、トランジスタのオフ電流を低減することができる。また、非晶質シリコンなどと比較して、オン電流および電界効果移動度を高めることが出来る。また、トランジスタの劣化を抑制することができる。これにより、消費電力が小さく、高速動作が可能で、動作の正確性が高められた電子回路が実現する。なお、酸化物半導体を用いたトランジスタについては後の実施の形態において詳述するから、ここでは省略する。
〈動作〉
次に、図１に示すシフトレジスタの動作について図２乃至図４および図１４を参照して説明する。具体的には、図２に示すタイミングチャート中の、第１の期間５１〜第６の期間５６の各期間における動作を、図３および図４を用いて説明する。タイミングチャート中、ＣＬＫ１〜ＣＬＫ４はそれぞれクロック信号を示し、ＳＰ１は第１のスタートパルスを示し、ＯＵＴ１〜ＯＵＴ４は、第１のパルス信号出力回路１０＿１〜第４のパルス信号出力回路１０＿４の第２の出力端子からの出力を示し、ノードＡおよびノードＢはそれぞれノードＡおよびノードＢの電位を示し、ＳＲＯＵＴ１〜ＳＲＯＵＴ４は、第１のパルス信号出力回路１０＿１〜第４のパルス信号出力回路１０＿４の第１の出力端子からの出力を示す。
なお、以下の説明において、第１のトランジスタ１０１〜第１１のトランジスタ１１１は、全てｎチャネル型のトランジスタであるものとする。また、図３および図４において、トランジスタが実線で表現されている場合には、当該トランジスタが導通状態（オン状態）にあることを表し、破線で表現されている場合には、当該トランジスタが非導通状態（オフ状態）にあることを表すものとする。
代表的に、第１のパルス信号出力回路１０＿１の動作について説明する。第１のパルス信号出力回路１０＿１の構成は、上述の通りである。また、入力される各信号、供給される各電位の関係も上述の通りである。なお、以下の説明では、各入力端子および各電源線に与えられる高電位（Ｈレベル、Ｈ信号などとも呼ぶ）は全てＶＤＤとし、低電位（Ｌレベル、Ｌ信号などとも呼ぶ）は全てＶＳＳとする。
第１の期間５１において、ＳＰ１がＨレベルであるから、第１のパルス信号出力回路１０＿１の第４の入力端子２４として機能する第５のトランジスタ１０５のゲート端子と第９のトランジスタ１０９のゲート端子に高電位が与えられ、第５のトランジスタ１０５と第９のトランジスタ１０９は導通状態になる。第１の期間５１においてはＣＬＫ３もＨレベルであるため、第１０のトランジスタ１１０もオン状態となる。また、第７のトランジスタ１０７のゲート端子には高電位が与えられているため、第７のトランジスタ１０７もオン状態となる（図３（Ａ）参照）。
第５のトランジスタ１０５と第７のトランジスタ１０７がオン状態となることにより、ノードＡの電位は上昇する。また、第９のトランジスタ１０９がオン状態となることにより、ノードＢの電位は下降する。第５のトランジスタ１０５の第２の端子の電位はＶＤＤであるため、第５のトランジスタ１０５の第１の端子の電位は、第２の端子の電位から第５のトランジスタ１０５のしきい値電圧分低下した値（ＶＤＤ−Ｖｔｈ１０５）となる。そして、第７のトランジスタ１０７のゲート端子の電位がＶＤＤであるため、第７のトランジスタ１０７のしきい値電圧Ｖｔｈ１０７がＶｔｈ１０５以上の場合には、ノードＡの電位は（ＶＤＤ−Ｖｔｈ１０７）となって第７のトランジスタ１０７がオフ状態となる。一方、Ｖｔｈ１０７がＶｔｈ１０５未満の場合には、第７のトランジスタ１０７はオン状態を保ったまま、ノードＡの電位は（ＶＤＤ−Ｖｔｈ１０５）まで上昇する。以下、第１の期間５１におけるノードＡの電位の到達点（最高電位）をＶＡＨとする。
ノードＡの電位がＶＡＨになると、第１のトランジスタ１０１および第３のトランジスタ１０３がオン状態となる。ここで、ＣＬＫ１はＬレベルであるため、第１の出力端子２６および第２の出力端子２７からはＬレベルが出力される。
第２の期間５２においては、ＣＬＫ１の電位がＬレベルからＨレベルに切り替わる。ここで、第１のトランジスタ１０１および第３のトランジスタ１０３はオン状態であるため、第１の出力端子２６の電位および第２の出力端子２７の電位が上昇する。さらに、第１のトランジスタ１０１のゲート端子とソース端子（またはドレイン端子）との間には容量が存在し、これによってゲート端子とソース端子（またはドレイン端子）とが容量結合されている。同様に、第３のトランジスタ１０３のゲート端子とソース端子（またはドレイン端子）との間には容量が存在し、これによってゲート端子とソース端子（またはドレイン端子）とが容量結合されている。したがって、第１の出力端子２６の電位および第２の出力端子２７の電位の上昇と共に、浮遊状態であるノードＡの電位が上昇することになる（ブートストラップ動作）。ノードＡの電位は最終的にＶＤＤ＋Ｖｔｈ１０１より高くなり、第１の出力端子２６の電位および第２の出力端子２７の電位はＶＤＤ（Ｈレベル）となる（図２および図３（Ｂ）参照）。
また、第２の期間５２においては、第９のトランジスタ１０９がオン状態であるため、ノードＢもＬレベルに維持されている。このため、第１の出力端子２６がＬレベルからＨレベルに変化する際の、容量結合に起因するノードＢの電位変動を抑制し、これによる不具合の発生を防止できる。
なお、上述のように第２の期間５２において、第２の出力端子２７の電位をＨレベルとする場合、第２の出力端子２７の電位を確実にＶＤＤ（Ｈレベル）まで上昇させるためには、第３のトランジスタ１０３をオン状態とさせるために第３のトランジスタのゲート電圧（Ｖｇｓ）を十分に大きくする必要がある。第３のトランジスタ１０３のＶｇｓが小さい場合、第３のトランジスタに係るドレイン電流が小さくなるため、指定された期間内（ここでは、第２の期間内）に、第２の出力端子２７の電位をＶＤＤ（Ｈレベル）まで上昇させるのに時間がかかってしまう。これにより、第２の出力端子２７の波形の立ち上がりが鈍り、誤動作の原因となる。
ところで、第２の期間５２における第３のトランジスタ１０３のＶｇｓの大きさは、第１の期間５１におけるノードＡの電位によって決まる。そのため、第３のトランジスタ１０３のＶｇｓを大きくするためには、第１の期間５１のうちにノードＡの電位をできるだけ大きくする必要がある（回路設計上、最大でＶＤＤ−Ｖｔｈ１０５またはＶＤＤ−Ｖｔｈ１０７）。第１の出力端子２６と第１のトランジスタ１０１のＶｇｓについても、同様のことが言える。
そのため、第５のトランジスタ１０５のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、第６のトランジスタ１０６のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも大きいことが好ましい。第５のトランジスタ１０５のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌを、第６のトランジスタ１０６のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも大きくすることにより、第１の期間５１でのノードＡの電位を、より短い時間で、ＶＤＤ−Ｖｔｈ１０５またはＶＤＤ−Ｖｔｈ１０７まで上昇させることができる。また、第１の期間５１では、第６のトランジスタ１０６はオフ状態となっているが、第５のトランジスタ１０５のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌを、第６のトランジスタ１０６のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも大きくすることにより、第６のトランジスタ１０６におけるリーク電流（Ｉｏｆｆ）を小さくすることができるため、ノードＡの電位を、より短い時間でＶＤＤ−Ｖｔｈ１０５まで上昇させることができる。
また、トランジスタの微細化によりチャネル長Ｌが小さくなると、しきい値電圧のシフトが生じて第６のトランジスタ１０６がノーマリオン化する場合もある。このような場合でも、第６のトランジスタ１０６のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌを第５のトランジスタ１０５のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも小さくすることにより、第６のトランジスタ１０６のオン抵抗を第５のトランジスタ１０５のオン抵抗よりも大きくできる。これにより、ノードＡの電位をＶＤＤ−Ｖｔｈ１０５またはＶＤＤ−Ｖｔｈ１０７により近い電位にすることができる。
また、第５のトランジスタ１０５のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、第７のトランジスタ１０７のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌと概ね等しいことが好ましい。概ね等しいとは、製造誤差やばらつきに起因する多少の差を有している場合があることを想定した上で、等しいとみなせる場合のことである。第５のトランジスタ１０５および第７のトランジスタ１０７のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌを等しくすることにより、第５のトランジスタ１０５および第７のトランジスタ１０７の電流供給能力を等しくすることができるため、ノードＡの電位を効率よく上昇させることができる。なお、第５のトランジスタ１０５および第７のトランジスタ１０７のしきい値電圧Ｖｔｈは、概ね等しいことが望ましい。
なお、第５のトランジスタ１０５のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、トランジスタ特性、クロック周波数、第１のトランジスタ１０１および第３のトランジスタ１０３のゲート容量、シフトレジスタの動作電圧などによって決めることができる。
また、第６のトランジスタ１０６のチャネル幅Ｗが大きくなると、第６のトランジスタ特性がノーマリオン化した場合、リーク電流が増加するため、ノードＡの電位降下につながってしまう。または、第５のトランジスタ１０５によるノードＡの充電の妨げとなってしまう。さらに、高速動作が必要な場合に、ノードＢの電位の下降を短時間で行い、ノードＡの充電を短時間で行う必要がある。このような場合、第６のトランジスタの電位を短時間で下降させる必要がある。
したがって、第５のトランジスタのチャネル幅Ｗよりも、第６のトランジスタのチャネル幅Ｗを小さくすることにより、ノードＡの電位の変位を防止することができる。また、ノードＢの負荷を低減することができる。このように、トランジスタの特性や駆動仕様に合わせて、第５のトランジスタ１０５、第６のトランジスタ１０６および第７のトランジスタ１０７のサイズを決定することによって、効率のよいシフトレジスタを実現することができる。
第３の期間５３においては、ＳＰ１がＬレベルとなり、第５のトランジスタ１０５と第９のトランジスタ１０９がオフ状態となる。また、ＣＬＫ１がＨレベルに維持され、ノードＡの電位も変化しないため、第１の出力端子２６および第２の出力端子２７からはＶＤＤ（Ｈレベル）が出力される（図３（Ｃ）参照）。なお、第３の期間５３ではノードＢが浮遊状態となるが、第１の出力端子２６の電位も変化しないため、容量結合による不具合は無視できる程度である。
第４の期間５４においては、ＣＬＫ２およびＣＬＫ３がＨレベルとなるため、ノードＢの電位が短時間で上昇する。また、ＣＬＫ１がＬレベルとなる。その結果、第２のトランジスタ１０２および第４のトランジスタ１０４がオン状態となり、第１の出力端子２６および第２の出力端子２７の電位が短時間で下降する（図４（Ａ）参照）。また、第６のトランジスタ１０６がオン状態となるので、ノードＡの電位がＬレベルとなる。これにより、第１のトランジスタ１０１および第３のトランジスタ１０３がオフ状態となるので、第１の出力端子２６および第２の出力端子２７の電位はＬレベルとなる。
第４の期間５４において、ノードＡの電位は、ＣＬＫ１がＨレベルとなる第６の期間の前まで（つまり第４の期間５４および第５の期間５５中）に、確実にＶＳＳとする必要がある。第５の期間５５中に、ノードＡの電位がＶＳＳまで下降していないと、第３のトランジスタ１０３のゲートとソース間の容量結合によって、再びノードＡは電位が上昇し、第１のトランジスタ１０１および第３のトランジスタ１０３がオン状態となり、第１の出力端子２６および第２の出力端子２７に電荷が流れ、誤動作となるおそれがある。
そのため、第１のトランジスタ１０１、第３のトランジスタ１０３および第６のトランジスタ１０６の関係を、式（１）乃至式（７）のように決めることで、負荷に起因する動作の不具合を低減し、動作の安定化を図ることができる。
（１）
（２）
（３）
（４）
（５）

（６）
（７）
上式において、ｔＣＫＨとはＣＬＫ１のＨレベルの期間、即ち第２の期間５２および第３の期間５３に相当し、ｔＣＫＬとはＣＬＫ１のＬレベルの期間、即ち、第４の期間５４および第５の期間５５に相当し、ｔｏｆｆとはノードＡがＶＳＳまで放電するのに要する時間に相当する。つまり、ｔＣＫＬ期間内のうちｔｏｆｆの時間を使ってノードＡの電位をＶＳＳまで下降させることになる。ｔｏｆｆは第４の期間５４および第５の期間５５の中であれば、たとえば、第４の期間５４＿１でも第４の期間５４＿１〜５４＿３でも第４の期間５４＿１〜５４＿５でもよい（図１４参照）。好ましくは第４の期間５４および第５の期間５５の１／２の期間に相当する第４の期間５４＿１〜５４＿３である。ｔＣＫＬに対してｔｏｆｆをあまりに短く設定すると、ノードＡの電位を早く下降させるために第６のトランジスタ１０６のチャネル幅Ｗサイズを大きくする必要があり、ｔｏｆｆを長く設定すると次のクロックの信号Ｈが入るまでにノードＡの電位をＶＳＳまで放電しきれず誤動作となる可能性があるためである。つまり、ｔｏｆｆは、クロック信号の周波数等を考慮して決定する必要がある。なお、図１４に示すタイミングチャートは、一部の期間（例えば、第４の期間５４＿１〜５４＿５）を誇張して示しているが、図２に示すタイミングチャートと大きく変わるところはない。
また、Ｃ１０１およびＣ１０３はそれぞれ第１のトランジスタ１０１および第３のトランジスタ１０３のゲート容量を示し、ＶｆとはノードＡの第３の期間５３での電位を示す。
式（２）に示すｉ１０６は、第６のトランジスタ１０６のドレイン電流を示している。これより第６のトランジスタ１０６のサイズ（例えば、Ｗ／Ｌ）を決定することができる。即ち、第６のトランジスタ１０６のサイズは、ＣＬＫ１の動作周波数、第１のトランジスタ１０１と第３のトランジスタ１０３のサイズ、およびノードＡの電位によって決めることができる。
例えば、ＣＬＫ１の動作周波数が高い場合、ノードＡの電位はより早く下降させる必要があるため、式（１）よりｔｏｆｆを小さくすることが必要になり、そのため、ｉ１０６を大きくする必要が生じる。そこで、ｉ１０６に合わせて式（２）よりＷ１０６を計算し、Ｗサイズを決定することができる。
一方、第１のトランジスタ１０１および第３のトランジスタ１０３のサイズが小さい場合には、ｉ１０６は小さくて良いため、式（２）より、Ｗ１０６は小さくなる。ところで、第３のトランジスタ１０３は、出力負荷の充放電に使用しているため、第３のトランジスタのサイズを大きくすることにより、放電の際に、第４のトランジスタ１０４だけでなく、第３のトランジスタ１０３においても放電することができるため、出力の電位の下降を短時間で行うことができる。したがって、ノードＡの電位を緩やかに下降させると、第３のトランジスタ１０３はオン状態であるため、第４のトランジスタ１０４だけで放電するよりも、出力の電位の下降を短時間で行うことができる。このように、トランジスタの特性や駆動仕様に合わせて第６のトランジスタ１０６のサイズを決定することによって、効率のよいシフトレジスタを実現することができる。
また、第４の期間５４において、ＣＬＫ１がＨレベルからＬレベルになると同時に、第５の入力端子２５にパルス信号（ＳＲＯＵＴ３）が入力され、第１１のトランジスタ１１１がオン状態となる。第１１のトランジスタ１１１がオン状態となることで、ノードＢの電位がＶＤＤ−Ｖｔｈ１１１まで充電され、第２のトランジスタ１０２、第４のトランジスタ１０４および第６のトランジスタ１０６がオン状態となる。第２のトランジスタ１０２および第４のトランジスタ１０４がオン状態となることで、第１の出力端子２６および第２の出力端子２７の電位はＶＳＳとなる。また、第１のトランジスタ１０１および第３のトランジスタ１０３はオフ状態となる。
このとき、ノードＢの充電は第１１のトランジスタ１１１を通じて行われると共に、第１０のトランジスタ１１０、第８のトランジスタ１０８を通じて行われる。第１０のトランジスタ１１０および第８のトランジスタ１０８のゲートは、それぞれ第３の入力端子２３および第２の入力端子２２に接続されており、ゲート容量はそのまま第３の入力端子２３および第２の入力端子２２の負荷になる。
なお、本実施の形態において示すシフトレジスタにおいて、クロック線に接続するトランジスタの負荷は、シフトレジスタの全段数÷４×（第３のトランジスタ１０３のＬｏｖ＋第１のトランジスタ１０１のＬｏｖ＋第１０のトランジスタ１１０のゲート容量＋第８のトランジスタ１０８のゲート容量）、で表現される。また、ゲート容量は、ε０×ε×（Ｌ×Ｗ）／ｔｏｘで表現される。なお、Ｌｏｖとは、トランジスタのソース電極層又はドレイン電極層と半導体層とが重畳する領域のチャネル長方向における長さを表している。
クロック線に接続されるゲート容量を減らすため、第８のトランジスタ１０８及び第１０のトランジスタ１１０のチャネル幅（Ｗ）は、第１１のトランジスタ１１１のチャネル幅（Ｗ）よりも小さいことが好ましい。これにより、クロック線の負荷を低減することができ、高速動作させることができる。また、第１０のトランジスタ１１０および第８のトランジスタ１０８のチャネル幅（Ｗ）を減少させることによって、レイアウト面積を縮小させることができる。
第５の期間５５においては、第５の入力端子２５（つまりＳＲＯＵＴ３）の電位がＨレベルを保持することにより、ノードＢの電位が保持される。このため、第２のトランジスタ１０２、第４のトランジスタ１０４および第６のトランジスタ１０６のオン状態が保持されて、第１の出力端子２６および第２の出力端子２７の電位がＬレベルに保持される（図４（Ｂ）参照）。
第６の期間５６においては、第５の入力端子２５（つまりＳＲＯＵＴ３）がＬレベルとなり、第１１のトランジスタ１１１がオフ状態となる。このとき、ノードＢは、上述の電位を保持したまま浮遊状態となる。これにより、第２のトランジスタ１０２、第４のトランジスタ１０４および第６のトランジスタ１０６のオン状態が継続する（図４（Ｃ）参照）。なお、ノードＢの電位は、通常、トランジスタのオフ電流等に起因して下降するが、十分にオフ電流が小さいトランジスタ（例えば、酸化物半導体を用いたトランジスタ）を適用する場合には、このような問題は生じない。また、ノードＢの電位の下降を緩和するために、容量素子を設けても良い。
なお、その後の期間において、ＣＬＫ２とＣＬＫ３とが共にＨレベルとなる場合には、第８のトランジスタ１０８と第１０のトランジスタ１１０がオン状態となり、定期的にノードＢに電位が与えられる。このため、オフ電流の比較的大きなトランジスタを用いる場合であっても、パルス信号出力回路の誤動作を防止できる。
なお、シフトレジスタからの出力（ＯＵＴ１〜ＯＵＴ４など）については、電位の上昇時を重視する場合と、電位の下降時を重視する場合がある。例えば、電位の上昇によってデータを確定させる場合（例えば、データの書き込みを行う場合など）には、電位の上昇時が重視される。また、電位の下降によってデータを確定させる場合には、電位の下降時が重視される。
電位の上昇によってデータを確定させる場合には、電位の上昇に要する時間を短くする必要がある。そのためには、第３のトランジスタ１０３のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌを、第４のトランジスタ１０４のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも大きくすることが好ましい。
電位の下降によってデータを確定させる場合には、電位の下降に要する時間を短くする必要がある。そのためには、第３のトランジスタ１０３のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌを、第４のトランジスタ１０４のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも大きくすることが好ましい。
但し、開示する発明の一態様では、ノードＡの電位を第３のトランジスタ１０３のゲートとソース間の容量結合を利用したブートストラップ動作によって所定の電位まで上昇させることにより、第３のトランジスタ１０３をオン状態とし、Ｈレベル信号を出力させる。そのため、第３のトランジスタ１０３のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌが十分に大きくなければ、シフトレジスタの出力するＨレベルの電位が、ＶＤＤまで上がりきらないという問題が生じうるから、第３のトランジスタ１０３のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、十分に大きくすることが望ましい。
なお、本実施の形態において示すシフトレジスタは、第ｍのパルス信号出力回路から出力されるパルスと第（ｍ＋１）のパルス信号出力回路から出力されるパルスが半分重なる駆動方法を採用している。このため、当該駆動方法を採用しない場合と比較して、配線の充電に使用できる時間を長くすることができる。つまり、当該駆動方法によって、大きな負荷に耐え、高い周波数で動作するパルス信号出力回路が提供される。
（実施の形態２）
本実施の形態では、先の実施の形態において示したパルス信号出力回路、およびシフトレジスタとは異なる態様の構成例およびその動作に関して図５乃至図８を参照して説明する。
〈回路構成〉
はじめに、パルス信号出力回路、およびパルス信号出力回路を含むシフトレジスタの回路構成例について図５を参照して説明する。
本実施の形態で示すシフトレジスタの構成は、先の実施の形態において示したシフトレジスタの構成に近似している。相違点の一は、第１のパルス信号出力回路１０＿１〜第ｎのパルス信号出力回路１０＿ｎは、第３の入力端子２３を有しない点である（図５（Ａ）乃至図５（Ｃ）参照）。つまり、一のパルス信号出力回路には、二種類のクロック信号が入力される。その他の構成については先の実施の形態と同様である。
第１のパルス信号出力回路１０＿１〜第ｎのパルス信号出力回路１０＿ｎは、第３の入力端子２３を有しないため、これと接続される第１０のトランジスタを有しない（図５（Ｃ）参照）。そして、これに伴い、図１に示す第２の入力信号生成回路２０２と図５に示す第２の入力信号生成回路２０３の接続関係は一部異なっている。
具体的には、第１のパルス信号出力回路１０＿１〜第ｎのパルス信号出力回路１０＿ｎの各々は、第１のトランジスタ１０１〜第４のトランジスタ１０４で構成されるパルス信号生成回路２００と、第５のトランジスタ１０５〜第７のトランジスタ１０７で構成される第１の入力信号生成回路２０１と、第８のトランジスタ１０８、第９のトランジスタ１０９および第１１のトランジスタ１１１で構成される第２の入力信号生成回路２０３と、を含む。また、上述した第１の入力端子２１〜第５の入力端子２５に加え、第１の電源線３１および第２の電源線３２から、第１のトランジスタ１０１〜第１１のトランジスタ１１１に信号が供給される。
第２の入力信号生成回路２０３の具体的な構成例は次の通りである。
第８のトランジスタ１０８の第２の端子と、第１１のトランジスタ１１１の第２の端子と、第９のトランジスタ１０９の第１の端子とは電気的に接続されて第２の入力信号生成回路の出力端子として機能する。
第１１のトランジスタ１１１の第１の端子と、第８のトランジスタ１０８の第１の端子には、第２の電源線３２を介して第２の電位が与えられる。第９のトランジスタ１０９の第２の端子には、第１の電源線３１を介して第１の電位が与えられる。第１１のトランジスタ１１１のゲート端子にはパルス信号が入力される。また、第１１のトランジスタ１１１のゲート端子は、第２の入力信号生成回路の第１の入力端子として機能すると共に、パルス信号出力回路の第５の入力端子２５としても機能する。第８のトランジスタ１０８のゲート端子には第２のクロック信号ＣＬＫ２が入力される。また、第８のトランジスタ１０８のゲート端子は、第２の入力信号生成回路の第２の入力端子として機能すると共に、パルス信号出力回路の第２の入力端子２２としても機能する。第９のトランジスタ１０９のゲート端子にはパルス信号が入力される。また、第９のトランジスタ１０９のゲート端子は、第２の入力信号生成回路の第３の入力端子として機能すると共に、パルス信号出力回路の第４の入力端子２４としても機能する。
なお、上述した構成は一例にすぎず、開示する発明がこれに限定されるものではない。
本実施の形態の以下の説明では、先の実施の形態と同様、図５（Ｃ）に示すパルス信号出力回路において第１のトランジスタ１０１のゲート端子と、第３のトランジスタ１０３のゲート端子と、第１の入力信号生成回路の出力端子と、の接続により構成されるノードを、ノードＡとする。また、第２のトランジスタ１０２のゲート端子と、第４のトランジスタ１０４のゲート端子と、第８のトランジスタ１０８の第２の端子と、第１１のトランジスタ１１１の第２の端子と、第９のトランジスタ１０９の第１の端子と、の接続により構成されるノードを、ノードＢとする。
上記ノードＡと第１の出力端子２６との間には、ブートストラップ動作を好適に行うための容量素子を設けても良い。また、上記ノードＢの電位を保持するために、ノードＢに電気的に接続された容量素子を設けてもよい。
なお、第１のトランジスタ１０１〜第９のトランジスタ１０９、第１１のトランジスタ１１１には、酸化物半導体を用いるのが好適である。酸化物半導体を用いることにより、トランジスタのオフ電流を低減することができる。また、非晶質シリコンなどと比較して、オン電流および電界効果移動度を高めることが出来る。また、トランジスタの劣化を抑制することができる。これにより、消費電力が小さく、高速動作が可能で、動作の正確性が高められた電子回路を実現することが可能となる。なお、酸化物半導体を用いたトランジスタについては後の実施の形態において詳述するから、ここでは省略する。
〈動作〉
次に、図５に示すシフトレジスタの動作について図６乃至図８を参照して説明する。具体的には、図６に示すタイミングチャート中の、第１の期間５１〜第５の期間５５の各期間における動作を、図７および図８を用いて説明する。タイミングチャート中、ＣＬＫ１〜ＣＬＫ４はそれぞれクロック信号を示し、ＳＰ１は第１のスタートパルスを示し、ＯＵＴ１〜ＯＵＴ４は、第１のパルス信号出力回路１０＿１〜第４のパルス信号出力回路１０＿４の第２の出力端子からの出力を示し、ノードＡおよびノードＢはそれぞれノードＡおよびノードＢの電位を示し、ＳＲＯＵＴ１〜ＳＲＯＵＴ４は、第１のパルス信号出力回路１０＿１〜第４のパルス信号出力回路１０＿４の第１の出力端子からの出力を示す。
なお、以下の説明において、第１のトランジスタ１０１〜第９のトランジスタ１０９、第１１のトランジスタ１１１は、全てｎチャネル型のトランジスタであるものとする。また、図７および図８において、トランジスタが実線で表現されている場合には、当該トランジスタが導通状態（オン状態）にあることを表し、破線で表現されている場合には、当該トランジスタが非導通状態（オフ状態）にあることを表すものとする。
代表的に、第１のパルス信号出力回路１０＿１の動作について説明する。第１のパルス信号出力回路１０＿１の構成は、上述の通りである。また、入力される各信号、供給される各電位の関係も上述の通りである。なお、以下の説明では、各入力端子および各電源線に与えられる高電位（Ｈレベル、Ｈ信号などとも呼ぶ）は全てＶＤＤとし、低電位（Ｌレベル、Ｌ信号などとも呼ぶ）は全てＶＳＳとする。
第１の期間５１において、ＳＰ１がＨレベルであるから、第１のパルス信号出力回路１０＿１の第４の入力端子２４として機能する第５のトランジスタ１０５のゲート端子と第９のトランジスタ１０９のゲート端子に高電位が与えられ、第５のトランジスタ１０５と第９のトランジスタ１０９は導通状態になる。また、第７のトランジスタ１０７のゲート端子には高電位が与えられているため、第７のトランジスタ１０７もオン状態となる（図７（Ａ）参照）。
第５のトランジスタ１０５と第７のトランジスタ１０７がオン状態となることにより、ノードＡの電位は上昇する。また、第９のトランジスタ１０９がオン状態となることにより、ノードＢの電位は下降する。ノードＡの電位がＶＡＨ（ＶＡＨ＝ＶＤＤ−Ｖｔｈ１０５−Ｖｔｈ１０７）にまで達すると、第５のトランジスタ１０５および第７のトランジスタ１０７がオフ状態となり、ノードＡは、ＶＡＨを維持したまま浮遊状態となる。
ノードＡの電位がＶＡＨになると、第１のトランジスタ１０１および第３のトランジスタ１０３がオン状態となる。ここで、ＣＬＫ１はＬレベルであるため、第１の出力端子２６および第２の出力端子２７からはＬレベル信号が出力される。
第２の期間５２においては、ＣＬＫ１の電位がＬレベルからＨレベルに切り替わる。ここで、第１のトランジスタ１０１および第３のトランジスタ１０３はオン状態であるため、第１の出力端子２６の電位および第２の出力端子２７の電位が上昇する。さらに、第１のトランジスタ１０１のゲート端子とソース端子（またはドレイン端子）との間には容量が存在し、これによってゲート端子とソース端子（またはドレイン端子）とが容量結合されている。同様に、第３のトランジスタ１０３のゲート端子とソース端子（またはドレイン端子）との間には容量が存在し、これによってゲート端子とソース端子（またはドレイン端子）とが容量結合されている。したがって、第１の出力端子２６の電位および第２の出力端子２７の電位の上昇と共に、浮遊状態であるノードＡの電位が上昇することになる（ブートストラップ動作）。ノードＡの電位は最終的にＶＤＤ＋Ｖｔｈ１０１より高くなり、第１の出力端子２６の電位および第２の出力端子２７の電位はＶＤＤ（Ｈレベル）となる（図６および図７（Ｂ）参照）。
第３の期間５３においては、ＣＬＫ２の電位がＨレベルとなり、第８のトランジスタ１０８がオン状態となる。これにより、ノードＢの電位が上昇する。ノードＢの電位の上昇により、第２のトランジスタ１０２、第４のトランジスタ１０４、および第６のトランジスタ１０６がオン状態となり、ノードＡの電位が下降する。このため、第１の出力端子２６の電位および第２の出力端子２７の電位はＬレベルとなる（図７（Ｃ）参照）。
第４の期間５４においては、ＣＬＫ２の電位がＬレベルとなり、第８のトランジスタ１０８がオフ状態となるが、第５の入力端子２５（つまりＳＲＯＵＴ３）の電位がＨレベルとなるため、第１１のトランジスタ１１１がオン状態となる。このため、ノードＡの電位とノードＢの電位は第３の期間５３の電位が保持されて、第１の出力端子２６の電位および第２の出力端子２７の電位はＬレベルに保持される（図８（Ａ）参照）。
第５の期間５５においては、第５の入力端子２５（つまりＳＲＯＵＴ３）の電位がＬレベルとなり、ノードＢの電位が保持される。このため、第２のトランジスタ１０２、第４のトランジスタ１０４および第６のトランジスタ１０６のオン状態が保持されて、第１の出力端子２６および第２の出力端子２７の電位がＬレベルに保持される（図８（Ｂ）参照）。
なお、ノードＢの電位は、通常、トランジスタのオフ電流等に起因して下降するが、十分にオフ電流が小さいトランジスタ（例えば、酸化物半導体を用いたトランジスタ）を適用する場合には、このような問題は生じない。また、ノードＢの電位の下降を緩和するために、容量素子を設けても良い。この場合に設けられた容量素子は、第２のトランジスタ１０２のゲート端子と、第４のトランジスタ１０４のゲート端子と、第６のトランジスタ１０６のゲート端子と、第８のトランジスタ１０８の第１の端子と、第９のトランジスタ１０９の第１の端子と、に電気的に接続される。
なお、その後の期間において、ＣＬＫ２の電位がＨレベルとなる場合には、第８のトランジスタ１０８がオン状態となり、定期的にノードＢに電位が与えられる。このため、オフ電流の比較的大きなトランジスタを用いる場合であっても、パルス信号出力回路の誤動作を防止できる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、先の実施の形態において示したパルス信号出力回路、およびシフトレジスタとは異なる態様の構成例に関して図９を参照して説明する。
本実施の形態で示すシフトレジスタの構成は、先の実施の形態において示したシフトレジスタの構成に近似している。相違点の一は、第ｎのパルス信号出力回路１０＿ｎの後段に、第１のダミーパルス信号出力回路１０＿Ｄ１および第２のダミーパルス信号出力回路１０＿Ｄ２が接続されている点である（図９（Ａ）参照）。第１のダミーパルス信号出力回路１０＿Ｄ１や第２のダミーパルス信号出力回路１０＿Ｄ２は、第ｎ−１のパルス信号出力回路１０＿ｎ−１や第ｎのパルス信号出力回路１０＿ｎの第５の入力端子２５に、パルス信号を供給する機能を有する。
第１のダミーパルス信号出力回路１０＿Ｄ１や第２のダミーパルス信号出力回路１０＿Ｄ２の後段には、パルス信号出力回路は存在しない。つまり、第１〜第ｎのパルス信号出力回路とは異なり、第１のダミーパルス信号出力回路１０＿Ｄ１や第２のダミーパルス信号出力回路１０＿Ｄ２には後段（この場合、２段後）からのパルス信号が入力されない。このため、第１〜第ｎのパルス信号出力回路における第５の入力端子２５に相当する端子が存在しない（図９（Ｂ）および図９（Ｃ）参照）。また、第５の入力端子２５に関連する第１１のトランジスタ１１１も存在しない（図９（Ｃ）参照）。
ダミーパルス信号出力回路（第１〜第２のダミーパルス信号出力回路）の機能は、正規段のパルス信号出力回路（第ｎ−１〜第ｎのパルス信号出力回路）に適切なパルス信号を出力することであるから、ダミーパルス信号出力回路には、そのノードＢを十分に充電できる能力が必要となる。ここで、第１〜第ｎのパルス信号出力回路では、クロック信号の入力に起因する消費電力を低減するために、第８のトランジスタ１０８および第１０のトランジスタ１１０のサイズを小さくし（例えば、チャネル幅Ｗ、またはチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌを小さくし）、第１１のトランジスタ１１１によって充電能力を確保する構成を取るのが有効である。一方で、ダミーパルス信号出力回路には第１１のトランジスタ１１１が存在しないから、第１１のトランジスタ１１１による充電能力を補うことができる程度に、第８のトランジスタ１０８および第１０のトランジスタ１１０のサイズを大きくすることが必要になる。
具体的には、例えば、第１〜第２のダミーパルス信号出力回路の第８のトランジスタまたは第１０のトランジスタのチャネル幅Ｗ（またはチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌ）を、第１〜第ｎのパルス信号出力回路の第８のトランジスタまたは第１０のトランジスタのチャネル幅Ｗ（またはチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌ）より大きくすればよい。このような構成を採用することで、正規段のパルス信号出力回路（第ｎ−１〜第ｎのパルス信号出力回路）における消費電力を低減しつつ、適切な動作を確保したシフトレジスタが実現される。
なお、ダミーパルス信号出力回路の基本的な構成は、上記相違点を除き、先の実施の形態において示したパルス信号出力回路と同様である。具体的には、第１のパルス信号出力回路１０＿１〜第ｎのパルス信号出力回路１０＿ｎの各々は、第１のトランジスタ１０１〜第４のトランジスタ１０４で構成されるダミーパルス信号生成回路２０４と、第５のトランジスタ１０５〜第７のトランジスタ１０７で構成される第１の入力信号生成回路２０５と、第８のトランジスタ１０８〜第１０のトランジスタ１１０で構成される第２の入力信号生成回路２０６と、を含む。また、第１の電源線３１および第２の電源線３２から、第１のトランジスタ１０１〜第１０のトランジスタ１１０に信号が供給される。
また、ダミーパルス信号出力回路の動作についても、後段の出力が入力されない点を除いて先の実施の形態において示したパルス信号出力回路と同様である。よって、詳細については先の実施の形態を参酌することが可能である。なお、第１０のトランジスタ１１０は、設けても良いし設けなくとも良い。また、ダミーパルス信号出力回路では、少なくとも正規段のパルス信号出力回路（第ｎ−１〜第ｎのパルス信号出力回路）への出力が確保されればよいから、出力端子は２系統に限らず、１系統としても良い。つまり、第１の出力端子２６または第２の出力端子２７を省略することが可能である。なお、この場合には、省略される出力端子に付随するトランジスタ（例えば、第２の出力端子２７を省略する場合には、第３のトランジスタ１０３および第４のトランジスタ１０４）は、適宜省略すればよい。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、上記実施の形態で述べたパルス信号出力回路やシフトレジスタに適用できるトランジスタの例につき、図１０を参照して説明する。なお、トランジスタの構造は特に限定されず、例えば、トップゲート構造またはボトムゲート構造、スタガ型またはプレーナ型など、適当な構造を採用することができる。また、トランジスタはチャネル形成領域を一つ有するシングルゲート構造でも、チャネル形成領域を二つ以上有するマルチゲート構造であっても良い。また、チャネル領域の上下にゲート絶縁層を介して配置された２つのゲート電極層を有する構造でもよい。
図１０（Ａ）乃至図１０（Ｄ）には、トランジスタの断面構造の例を示す。図１０（Ａ）乃至図１０（Ｄ）に示すトランジスタは、半導体として酸化物半導体を用いるものである。酸化物半導体を用いることのメリットは、簡単なプロセス、低温のプロセスで、高い移動度と低いオフ電流が実現できることといえる。
図１０（Ａ）に示すトランジスタ４１０は、ボトムゲート構造のトランジスタの一例であり、逆スタガ型トランジスタともいう。
トランジスタ４１０は、絶縁表面を有する基板４００上の、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを含む。また、酸化物半導体層４０３に接する絶縁層４０７が設けられている。絶縁層４０７上にはさらに保護絶縁層４０９が形成されている。
図１０（Ｂ）に示すトランジスタ４２０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造のトランジスタの一例であり、逆スタガ型トランジスタともいう。
トランジスタ４２０は、絶縁表面を有する基板４００上の、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、チャネル保護層として機能する絶縁層４２７、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを含む。また、保護絶縁層４０９が設けられている。
図１０（Ｃ）に示すトランジスタ４３０は、ボトムゲート型のトランジスタの一例である。トランジスタ４３０は、絶縁表面を有する基板４００上の、ゲート電極層４０１、ゲート絶縁層４０２、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、及び酸化物半導体層４０３を含む。また、酸化物半導体層４０３に接する絶縁層４０７が設けられている。絶縁層４０７上にはさらに保護絶縁層４０９が形成されている。
トランジスタ４３０においては、ゲート絶縁層４０２は基板４００及びゲート電極層４０１上に接して設けられ、また、ゲート絶縁層４０２上には、ソース電極層４０５ａ、ドレイン電極層４０５ｂが接して設けられている。そして、ゲート絶縁層４０２、及びソース電極層４０５ａ、ドレイン電極層４０５ｂ上に酸化物半導体層４０３が設けられている。
図１０（Ｄ）に示すトランジスタ４４０は、トップゲート構造のトランジスタの一例である。トランジスタ４４０は、絶縁表面を有する基板４００上の、絶縁層４３７、酸化物半導体層４０３、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、ゲート絶縁層４０２、及びゲート電極層４０１を含む。そして、ソース電極層４０５ａ、ドレイン電極層４０５ｂにそれぞれ配線層４３６ａ、配線層４３６ｂが接して設けられている。
本実施の形態では、上述のとおり、半導体層として酸化物半導体層４０３を用いる。酸化物半導体層４０３に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｇａ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系や、一元系金属酸化物であるＩｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などがある。また、上記酸化物半導体にＳｉＯ２を添加してもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、少なくともＩｎとＧａとＺｎを含む酸化物であり、その組成比に特に制限はない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
また、酸化物半導体層４０３には、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、ｍ：非自然数）で表記される酸化物半導体を用いることができる。ここで、Ｍは、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）およびコバルト（Ｃｏ）から選ばれた一または複数の金属元素を示す。例えば、Ｍとしては、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
酸化物半導体層４０３を用いたトランジスタ４１０、トランジスタ４２０、トランジスタ４３０、トランジスタ４４０は、オフ電流を極めて小さくすることが可能である。よって、これをパルス信号出力回路やシフトレジスタに用いることで、各ノードの電位保持が容易になり、パルス信号出力回路やシフトレジスタの誤動作の確率を極めて低く抑えることができる。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はない。例えば、液晶表示装置などに用いられるガラス基板や、石英基板などを用いることができる。また、シリコンウェハ上に絶縁層を形成した基板などを用いても良い。
ボトムゲート構造のトランジスタ４１０、トランジスタ４２０、トランジスタ４３０において、下地となる絶縁層を基板とゲート電極層の間に設けてもよい。当該絶縁層は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜により形成することができる。
ゲート電極層４０１は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、その構造は、単層構造としても良いし、積層構造としても良い。
ゲート絶縁層４０２は、プラズマＣＶＤ法やスパッタ法などを用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜などから選ばれた一又は複数の膜により形成することができる。例えば、第１のゲート絶縁層としてプラズマＣＶＤ法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン膜（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層としてスパッタ法により膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン膜（ＳｉＯｘ（ｘ＞０））を形成して、合計膜厚３００ｎｍ程度のゲート絶縁層とすることができる。
ソース電極層４０５ａ、ドレイン電極層４０５ｂは、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。例えば、アルミニウムや銅などの金属層と、チタン、モリブデン、タングステンなどの高融点金属層との積層構造とすることができる。ヒロックやウィスカーの発生を防止する元素（シリコン、ネオジム、スカンジウムなど）が添加されたアルミニウム材料を用いることで耐熱性を向上させても良い。
また、ソース電極層４０５ａ、ドレイン電極層４０５ｂ（これと同じ層で形成される配線層を含む）となる導電膜として、導電性の金属酸化物膜を用いても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する場合がある）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたもの、などを用いることができる。
ソース電極層４０５ａ、ドレイン電極層４０５ｂに接する配線層４３６ａ、配線層４３６ｂについては、ソース電極層４０５ａ、ドレイン電極層４０５ｂと同様の材料を用いて形成することができる。
絶縁層４０７、絶縁層４２７、絶縁層４３７としては、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。
保護絶縁層４０９としては、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。
また、保護絶縁層４０９上には、トランジスタ起因の表面凹凸を低減するための平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン等の有機材料を用いることができる。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、酸化物半導体層を含むトランジスタ、およびその作製方法の一例を、図１１を用いて詳細に説明する。
図１１（Ａ）乃至（Ｅ）は、トランジスタの作製工程にかかる断面図である。なお、ここで示すトランジスタ５１０は、図１０（Ａ）に示すトランジスタ４１０と同様の逆スタガ型トランジスタである。
本実施の形態の半導体層に用いる酸化物半導体は、ｎ型不純物である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することによりｉ型（真性）の酸化物半導体、又はｉ型（真性）に限りなく近い酸化物半導体としたものである。
なお、高純度化された酸化物半導体中ではキャリアが極めて少なく、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満となる。また、このようにキャリアが少ないことで、オフ状態における電流（オフ電流）は十分に小さくなる。
具体的には、上述の酸化物半導体層を具備するトランジスタでは、室温（２５℃）におけるチャネル幅１μｍあたりのオフ電流密度を、トランジスタのチャネル長Ｌが１０μｍ、トランジスタのソース−ドレイン間の電圧が３Ｖの条件において、１００ｚＡ／μｍ（１×１０−１９Ａ／μｍ）以下、さらには１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下にすることが可能である。
また、高純度化された酸化物半導体層を具備するトランジスタ５１０は、オン電流の温度依存性がほとんど見られず、オフ電流も非常に小さいままである。
以下、図１１（Ａ）乃至（Ｅ）を用い、基板５０５上にトランジスタ５１０を作製する工程を説明する。
まず、絶縁表面を有する基板５０５上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層５１１を形成する。なお、当該フォトリソグラフィ工程に用いるレジストマスクは、インクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
絶縁表面を有する基板５０５には、上記実施の形態における基板４００と同様の基板を用いることができる。本実施の形態では基板５０５としてガラス基板を用いる。
なお、下地となる絶縁層を基板５０５とゲート電極層５１１との間に設けてもよい。当該絶縁層には、基板５０５からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜などから選ばれた一または複数の膜により形成することができる。
また、ゲート電極層５１１は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、その構造は、単層構造としても良いし、積層構造としても良い。
次いで、ゲート電極層５１１上にゲート絶縁層５０７を形成する。ゲート絶縁層５０７は、プラズマＣＶＤ法やスパッタ法などを用いて形成することができる。また、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜などから選ばれた一又は複数の膜により形成することができる。
なお、ゲート絶縁層５０７、酸化物半導体膜５３０に水素、水酸基及び水分がなるべく含まれないようにするために、酸化物半導体膜５３０の成膜の前処理として、スパッタ装置の予備加熱室でゲート電極層５１１が形成された基板５０５、またはゲート絶縁層５０７までが形成された基板５０５を予備加熱し、基板５０５が吸着している水素、水分などの不純物を脱離させることが好ましい。また、予備加熱室に設ける排気手段は、クライオポンプとすることが好ましい。また、当該予備加熱は、ソース電極層５１５ａ及びドレイン電極層５１５ｂまで形成した基板５０５に対して行っても良い。なお、この予備加熱の処理は省略することもできる。
次いで、ゲート絶縁層５０７上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下の酸化物半導体膜５３０を形成する（図１１（Ａ）参照）。
酸化物半導体膜５３０には、上記実施の形態に示した四元系金属酸化物、三元系金属酸化物、二元系金属酸化物、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などを用いることができる。
酸化物半導体膜５３０をスパッタ法で作製するためのターゲットとしては、特に、Ｉｎ：Ｇａ：Ｚｎ＝１：ｘ：ｙ（ｘは０以上、ｙは０．５以上５以下）の組成比を有するものを用いるのが好適である。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比を有するターゲットなどを用いることができる。また、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比を有するターゲットや、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有するターゲットや、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：０：２［ｍｏｌ数比］の組成比を有するターゲットを用いることもできる。
本実施の形態では、非晶質構造の酸化物半導体層を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物ターゲットを用いるスパッタ法により形成することとする。
金属酸化物ターゲット中の金属酸化物の相対密度は８０％以上、好ましくは９５％以上、さらに好ましくは９９．９％以上とする。相対密度の高い金属酸化物ターゲットを用いることにより、緻密な構造の酸化物半導体層を形成することが可能である。
酸化物半導体膜５３０の形成雰囲気は、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、または、希ガス（代表的にはアルゴン）と酸素との混合雰囲気とするのが好適である。具体的には、例えば、水素、水、水酸基、水素化物などの不純物が、濃度１ｐｐｍ以下（望ましくは濃度１０ｐｐｂ以下）にまで除去された高純度ガス雰囲気を用いるのが好適である。
酸化物半導体膜５３０の形成の際には、例えば、減圧状態に保持された処理室内に被処理物を保持し、被処理物の温度が１００℃以上５５０℃未満、好ましくは２００℃以上４００℃以下となるように被処理物を熱する。または、酸化物半導体膜５３０の形成の際の被処理物の温度は、室温（２５℃±１０℃（１５℃以上３５℃以下））としてもよい。そして、処理室内の水分を除去しつつ、水素や水などが除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体膜５３０を形成する。被処理物を熱しながら酸化物半導体膜５３０を形成することにより、酸化物半導体層に含まれる不純物を低減することができる。また、スパッタによる損傷を軽減することができる。処理室内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどを用いることができる。また、ターボポンプにコールドトラップを加えたものを用いてもよい。クライオポンプなどを用いて排気することで、処理室から水素や水などを除去することができるため、酸化物半導体膜５３０中の不純物濃度を低減できる。
酸化物半導体膜５３０の形成条件としては、例えば、被処理物とターゲットの間との距離が１７０ｍｍ、圧力が０．４Ｐａ、直流（ＤＣ）電力が０．５ｋＷ、雰囲気が酸素（酸素１００％）雰囲気、またはアルゴン（アルゴン１００％）雰囲気、または酸素とアルゴンの混合雰囲気、といった条件を適用することができる。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）を低減でき、膜厚分布も均一となるため好ましい。酸化物半導体膜５３０の厚さは、１ｎｍ以上５０ｎｍ以下、好ましくは１ｎｍ以上３０ｎｍ以下、より好ましくは１ｎｍ以上１０ｎｍ以下とする。このような厚さの酸化物半導体膜５３０を用いることで、微細化に伴う短チャネル効果を抑制することが可能である。ただし、適用する酸化物半導体材料や、半導体装置の用途などにより適切な厚さは異なるから、その厚さは、用いる材料や用途などに応じて選択することもできる。
なお、酸化物半導体膜５３０をスパッタ法により形成する前には、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、形成表面（例えばゲート絶縁層５０７の表面）の付着物を除去するのが好適である。ここで、逆スパッタとは、通常のスパッタにおいては、スパッタターゲットにイオンを衝突させるところを、逆に、処理表面にイオンを衝突させることによってその表面を改質する方法のことをいう。処理表面にイオンを衝突させる方法としては、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、被処理物付近にプラズマを生成する方法などがある。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などによる雰囲気を適用してもよい。
次いで、酸化物半導体膜５３０を第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。なお、当該フォトリソグラフィ工程に用いるレジストマスクは、インクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
なお、ゲート絶縁層５０７にコンタクトホールを形成する場合、その工程は酸化物半導体膜５３０の加工と同時に行うことができる。
酸化物半導体膜５３０のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜５３０のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸とを混合させた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
その後、酸化物半導体層に対して、熱処理（第１の熱処理）を行い、酸化物半導体層５３１を得る（図１１（Ｂ）参照）。この第１の熱処理によって酸化物半導体層中の過剰な水素（水や水酸基を含む）を除去し、酸化物半導体層の構造を整え、エネルギーギャップ中の欠陥準位を低減することができる。第１の熱処理の温度は、例えば、３００℃以上５５０℃未満、または４００℃以上５００℃以下とする。
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体層は大気に触れさせず、水や水素の混入が生じないようにする。
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置とは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置とは、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。酸素を含む雰囲気において第１の熱処理を行うことで、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためである。
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
いずれにしても、第１の熱処理によって不純物を低減し、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体層を形成することで、極めて優れた特性のトランジスタを実現することができる。
ところで、上述の熱処理（第１の熱処理）には水素や水などを除去する効果があるから、当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理や、脱水素化処理は、酸化物半導体膜５３０の形成後、島状の酸化物半導体層に加工する前において行うことも可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。
なお、第１の加熱処理は、上記以外に、ソース電極層及びドレイン電極層を形成した後、ソース電極層及びドレイン電極層上に絶縁層を形成した後、などのタイミングにおいて行うことができる。
次いで、ゲート絶縁層５０７、及び酸化物半導体層５３１上に、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。ソース電極層、及びドレイン電極層に用いる導電膜としては、上記実施の形態において示した材料を用いることができる。
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層５１５ａ、ドレイン電極層５１５ｂを形成した後、レジストマスクを除去する（図１１（Ｃ）参照）。
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いるとよい。なお、トランジスタのチャネル長（Ｌ）は、ソース電極層とドレイン電極層の間隔によって決定される。このため、チャネル長（Ｌ）が２５ｎｍ未満のトランジスタの作製に用いるマスク形成時の露光には、数ｎｍ〜数１０ｎｍと波長の短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いるのが望ましい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長（Ｌ）を、１０ｎｍ以上１０００ｎｍ（１μｍ）以下とすることも可能であり、回路の動作速度を高めることが可能である。また、微細化によって、半導体装置の消費電力を低減することも可能である。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成されたレジストマスクは異なる厚さの領域を有し、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工するための複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。これにより、露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
なお、導電膜のエッチングの際には、酸化物半導体層５３１がエッチングにより分断されることのないように、エッチング条件を最適化することが望まれる。しかしながら、導電膜のみをエッチングし、酸化物半導体層５３１を全くエッチングしないという条件を得ることは難しく、導電膜のエッチングの際に、酸化物半導体層５３１の一部がエッチングされ溝部（凹部）が形成されることもある。
導電膜のエッチングには、ウェットエッチング、ドライエッチングのいずれを用いても良い。なお、素子の微細化という観点からはドライエッチングを用いるのが好適である。エッチングガスやエッチング液については被エッチング材料に応じて適宜選択することができる。本実施の形態では、導電膜としてチタン膜を用い、酸化物半導体層５３１にはＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料を用いているため、例えばウェットエッチングを適用する場合には、エッチャントとしてアンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）を用いることができる。
次いで、亜酸化窒素（Ｎ２Ｏ）、窒素（Ｎ２）、またはアルゴン（Ａｒ）などのガスを用いたプラズマ処理を行い、露出している酸化物半導体層の表面に付着した水素や水などを除去するのが望ましい。当該プラズマ処理を行う場合は、処理後、大気に触れない条件で、保護絶縁膜となる絶縁層５１６を形成する。
絶縁層５１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、絶縁層５１６に水や水素等の不純物を混入させない方法を用いて形成することが望ましい。絶縁層５１６に水素が含まれると、その水素の酸化物半導体層への侵入や、水素による酸化物半導体層中の酸素の引き抜きなどが生じ、酸化物半導体層のバックチャネルが低抵抗化（ｎ型化）して寄生チャネルが形成されるおそれがあるからである。また、絶縁層５１６には、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いるのが望ましい。
本実施の形態では、絶縁層５１６として膜厚２００ｎｍの酸化シリコン膜を、スパッタ法を用いて成膜する。成膜時の基板温度は、室温（２５℃）以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。
酸化物半導体膜５３０の成膜時と同様に、絶縁層５１６の成膜室内の残留水分を除去するためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜することにより、絶縁層５１６に含まれる不純物の濃度を低減できる。また、絶縁層５１６の成膜室内の残留水分を除去するための排気手段として、ターボポンプにコールドトラップを加えたものを用いても良い。
絶縁層５１６の成膜に用いるスパッタガスは、水素や水などの不純物が除去された高純度ガスであることが望ましい。
次いで、不活性ガス雰囲気下、または酸素雰囲気下で第２の熱処理を行う。第２の熱処理の温度は、２００℃以上４５０℃以下、望ましくは２５０℃以上３５０℃以下とする。例えば、窒素雰囲気下で２５０℃、１時間の熱処理を行えばよい。第２の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減することができる。また、絶縁層５１６から酸化物半導体層５３１への酸素の供給により、該酸化物半導体層５３１の酸素欠損を補填して、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体層を形成することもできる。
なお、本実施の形態では、絶縁層５１６の形成後に第２の熱処理を行っているが、第２の熱処理のタイミングはこれに限定されない。例えば、第１の熱処理に続けて第２の熱処理を行っても良いし、第１の熱処理に第２の熱処理を兼ねさせても良い。
上述のように、第１の熱処理および第２の熱処理によって、酸化物半導体層５３１を、その主成分以外の不純物が極力含まれないように高純度化し、ｉ型（真性）化することができる。
以上の工程でトランジスタ５１０が形成される（図１１（Ｄ）参照）。
なお、絶縁層５１６上には、さらに保護絶縁層５０６を形成するのが望ましい（図１１（Ｅ）参照）。保護絶縁層５０６は、水素や水などの、外部からの侵入を防止する。保護絶縁層５０６としては、例えば、窒化シリコン膜、窒化アルミニウム膜などを用いることができる。成膜方法は特に限定されないが、ＲＦスパッタ法は量産性がよいため、保護絶縁層５０６の成膜方法として適している。
なお、保護絶縁層５０６の形成後には、さらに、大気中、１００℃以上２００℃以下、１時間以上３０時間以下の条件で、熱処理を行ってもよい。
このように、本実施の形態を用いて作製した、高純度化された酸化物半導体層を含むトランジスタは、オフ電流が極めて小さいという特徴を有している。このため、このトランジスタを用いることにより、ノードの電位保持が容易になる。よって、これをパルス信号出力回路やシフトレジスタに用いることで、パルス信号出力回路やシフトレジスタの誤動作の確率を極めて低く抑えることができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態６）
上記実施の形態１乃至実施の形態３で一例を示したシフトレジスタを用いて、表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
表示装置に用いる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を適用することができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
図１２（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、第１の基板４００１と第２の基板４００６によって封止されている。図１２（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ、４０１８ｂから供給されている。
図１２（Ｂ）及び図１２（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図１２（Ｂ）及び図１２（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に信号線駆動回路４００３が実装されている。図１２（Ｂ）及び図１２（Ｃ）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また図１２（Ｂ）及び図１２（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図１２（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図１２（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１２（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもしくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また、第１の基板上に設けられた画素部は、トランジスタを複数有しており、該トランジスタとして、先の実施の形態で例示したトランジスタを適用してもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いると良い。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理が不要となる。このため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明は、カラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子では、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。当該メカニズムから、このような発光素子は電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子には、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
以上に例示する表示装置に、実施の形態１または実施の形態２で示したパルス信号出力回路を適用することで、様々な機能を有する表示装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態７）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図１３（Ａ）は、本明細書に開示する半導体装置を少なくとも一部品として実装して作製したノート型のパーソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード３００４などによって構成されている。
図１３（Ｂ）は、本明細書に開示する半導体装置を少なくとも一部品として実装して作製した携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用の付属品としてスタイラス３０２２がある。
また、本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。図１３（Ｃ）は該電子ペーパーを一部品として実装して作製した電子書籍である。図１３（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１３（Ｃ）では表示部２７０５）に文章を表示し、左側の表示部（図１３（Ｃ）では表示部２７０７）に画像を表示することができる。
また、図１３（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図１３（Ｄ）は、本明細書に開示する半導体装置を少なくとも一部品として実装して作製した携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成されている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２８０８などを備えている。また、筐体２８００には、携帯型情報端末の充電を行う太陽電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８０１内部に内蔵されている。
また、表示パネル２８０２はタッチパネルを備えており、図１３（Ｄ）には映像表示されている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能である。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図１３（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット２８１１に記録媒体を挿入することで、より大量のデータ保存及び移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図１３（Ｅ）は本明細書に開示する半導体装置を少なくとも一部品として実装して作製したデジタルビデオカメラであり、本体３０５１、第１の表示部３０５７、接眼部３０５３、操作スイッチ３０５４、第２の表示部３０５５、バッテリー３０５６などによって構成されている。
図１３（Ｆ）は、本明細書に開示する半導体装置を少なくとも一部品として実装したテレビジョン装置の一例を示している。テレビジョン装置９６００では、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
１１ 信号線
１２ 信号線
１３ 信号線
１４ 信号線
１５ 配線
２１ 入力端子
２２ 入力端子
２３ 入力端子
２４ 入力端子
２５ 入力端子
２６ 出力端子
２７ 出力端子
３１ 電源線
３２ 電源線
５１ 期間
５２ 期間
５３ 期間
５４ 期間
５５ 期間
５６ 期間
１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１０５ トランジスタ
１０６ トランジスタ
１０７ トランジスタ
１０８ トランジスタ
１０９ トランジスタ
１１０ トランジスタ
１１１ トランジスタ
２００ パルス信号生成回路
２０１ 第１の入力信号生成回路
２０２ 第２の入力信号生成回路
２０３ 第２の入力信号生成回路
２０４ ダミーパルス信号生成回路
２０５ 第１の入力信号生成回路
２０６ 第２の入力信号生成回路
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁層
４０３ 酸化物半導体層
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０７ 絶縁層
４０９ 保護絶縁層
４１０ トランジスタ
４２０ トランジスタ
４２７ 絶縁層
４３０ トランジスタ
４３６ａ 配線層
４３６ｂ 配線層
４３７ 絶縁層
４４０ トランジスタ
５０５ 基板
５０６ 保護絶縁層
５０７ ゲート絶縁層
５１０ トランジスタ
５１１ ゲート電極層
５１５ａ ソース電極層
５１５ｂ ドレイン電極層
５１６ 絶縁層
５３０ 酸化物半導体膜
５３１ 酸化物半導体層
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部
３０５６ バッテリー
３０５７ 表示部
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４０１８ ＦＰＣ
４０１８ａ ＦＰＣ
４０１８ｂ ＦＰＣ
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド

Claims (9)

  1. 第１乃至第１０のトランジスタを有し、
    前記第１のトランジスタの第１の端子と、前記第２のトランジスタの第１の端子と、第１の出力端子と、は電気的に接続され、
    前記第３のトランジスタの第１の端子と、前記第４のトランジスタの第１の端子と、第２の出力端子と、は電気的に接続され、
    前記第５のトランジスタの第１の端子と、前記第６のトランジスタの第１の端子と、前記第７のトランジスタの第１の端子と、は電気的に接続され、
    前記第１のトランジスタのゲート端子と、前記第３のトランジスタのゲート端子と、前記第７のトランジスタの第２の端子と、は電気的に接続され、
    前記第２のトランジスタのゲート端子と、前記第４のトランジスタのゲート端子と、前記第６のトランジスタのゲート端子と、前記第８のトランジスタの第１の端子と、前記第９のトランジスタの第１の端子と、は電気的に接続され、
    前記第８のトランジスタの第２の端子と、前記第１０のトランジスタの第１の端子とは、電気的に接続され、
    前記第１のトランジスタおよび前記第３のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、前記第６のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも大きく、
    前記第５のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、前記第６のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも大きく、
    前記第５のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、前記第７のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌと等しく、
    前記第３のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、前記第４のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも大きいパルス信号出力回路。
  2. 前記第１のトランジスタの第２の端子、および前記第３のトランジスタの第２の端子には、第１のクロック信号が入力され、
    前記第８のトランジスタのゲート端子には、第２のクロック信号が入力され、
    前記第１０のトランジスタのゲート端子には、第３のクロック信号が入力され、
    前記第２のトランジスタの第２の端子、前記第４のトランジスタの第２の端子、前記第６のトランジスタの第２の端子、および前記第９のトランジスタの第２の端子には、第１の電位が与えられ、
    前記第５のトランジスタの第２の端子、前記第７のトランジスタのゲート端子、および前記第１０のトランジスタの第２の端子には、前記第１の電位より高い第２の電位が与えられ、
    前記第５のトランジスタのゲート端子および前記第９のトランジスタのゲート端子には、第１のパルス信号が入力され、
    前記第１の出力端子または前記第２の出力端子から、第２のパルス信号を出力する請求項１に記載のパルス信号出力回路。
  3. 容量素子を有し、
    前記容量素子は、前記第２のトランジスタのゲート端子と、前記第４のトランジスタのゲート端子と、前記第６のトランジスタのゲート端子と、前記第８のトランジスタの第１の端子と、前記第９のトランジスタの第１の端子と、に電気的に接続される請求項１または２に記載のパルス信号出力回路。
  4. 第１１のトランジスタを有し、
    前記第１１のトランジスタの第１の端子は、前記第２のトランジスタのゲート端子と、前記第４のトランジスタのゲート端子と、前記第６のトランジスタのゲート端子と、前記第８のトランジスタの第１の端子と、前記第９のトランジスタの第１の端子と、に電気的に接続され、
    前記第８のトランジスタ及び前記第１０のトランジスタのチャネル幅Ｗは、前記第１１のトランジスタのチャネル幅Ｗよりも小さい請求項１乃至３のいずれか一に記載のパルス信号出力回路。
  5. 前記第１１のトランジスタの第２の端子には、前記第２の電位が与えられ、
    前記第１１のトランジスタのゲート端子には第３のパルス信号が入力される請求項４に記載のパルス信号出力回路。
  6. 請求項１乃至５に記載のパルス信号出力回路を複数用いたシフトレジスタ。
  7. 請求項１乃至３のいずれか一に記載のパルス信号出力回路を２個、請求項４または５に記載のパルス信号出力回路をｎ個（ｎ：自然数）有するｎ段のシフトレジスタであって、
    請求項１乃至３に記載のパルス信号出力回路の前記第８のトランジスタまたは前記第１０のトランジスタのチャネル幅Ｗは、前記請求項４または５に記載のパルス信号出力回路の前記第８のトランジスタまたは前記第１０のトランジスタのチャネル幅Ｗより大きいシフトレジスタ。
  8. 前記複数のトランジスタのいずれかに酸化物半導体が用いられた、請求項１乃至５のいずれか一に記載のパルス信号出力回路。
  9. 前記複数のトランジスタのいずれかに酸化物半導体が用いられた、請求項６または７に記載のシフトレジスタ。
JP2011045420A 2010-03-02 2011-03-02 半導体装置、表示モジュール及び電子機器 Active JP5628069B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011045420A JP5628069B2 (ja) 2010-03-02 2011-03-02 半導体装置、表示モジュール及び電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010045884 2010-03-02
JP2010045884 2010-03-02
JP2011045420A JP5628069B2 (ja) 2010-03-02 2011-03-02 半導体装置、表示モジュール及び電子機器

Related Child Applications (5)

Application Number Title Priority Date Filing Date
JP2012162842A Division JP5111680B2 (ja) 2010-03-02 2012-07-23 半導体装置
JP2012267996A Division JP5442836B2 (ja) 2010-03-02 2012-12-07 半導体装置、表示モジュール、及び電子機器
JP2014178648A Division JP5671650B1 (ja) 2010-03-02 2014-09-03 半導体装置及び表示装置
JP2014178652A Division JP5671651B1 (ja) 2010-03-02 2014-09-03 半導体装置及び表示装置
JP2014178644A Division JP5671649B1 (ja) 2010-03-02 2014-09-03 半導体装置及び表示装置

Publications (3)

Publication Number Publication Date
JP2011205630A true JP2011205630A (ja) 2011-10-13
JP2011205630A5 JP2011205630A5 (ja) 2014-04-03
JP5628069B2 JP5628069B2 (ja) 2014-11-19

Family

ID=44531347

Family Applications (16)

Application Number Title Priority Date Filing Date
JP2011045420A Active JP5628069B2 (ja) 2010-03-02 2011-03-02 半導体装置、表示モジュール及び電子機器
JP2012162842A Active JP5111680B2 (ja) 2010-03-02 2012-07-23 半導体装置
JP2012267996A Active JP5442836B2 (ja) 2010-03-02 2012-12-07 半導体装置、表示モジュール、及び電子機器
JP2014178644A Active JP5671649B1 (ja) 2010-03-02 2014-09-03 半導体装置及び表示装置
JP2014178648A Active JP5671650B1 (ja) 2010-03-02 2014-09-03 半導体装置及び表示装置
JP2014178652A Active JP5671651B1 (ja) 2010-03-02 2014-09-03 半導体装置及び表示装置
JP2014256928A Active JP5873160B2 (ja) 2010-03-02 2014-12-19 半導体装置及び表示装置
JP2016004882A Active JP6078664B2 (ja) 2010-03-02 2016-01-14 半導体装置及び表示装置
JP2017004832A Active JP6105827B1 (ja) 2010-03-02 2017-01-16 半導体装置及び半導体装置の作製方法
JP2017039082A Withdrawn JP2017147018A (ja) 2010-03-02 2017-03-02 半導体装置
JP2018187480A Active JP6721652B2 (ja) 2010-03-02 2018-10-02 半導体装置
JP2020105270A Active JP6961760B2 (ja) 2010-03-02 2020-06-18 半導体装置
JP2021168060A Withdrawn JP2022023125A (ja) 2010-03-02 2021-10-13 半導体装置
JP2023071480A Active JP7481535B2 (ja) 2010-03-02 2023-04-25 半導体装置
JP2024071610A Active JP7549174B2 (ja) 2010-03-02 2024-04-25 半導体装置
JP2024147366A Active JP7777644B2 (ja) 2010-03-02 2024-08-29 半導体装置

Family Applications After (15)

Application Number Title Priority Date Filing Date
JP2012162842A Active JP5111680B2 (ja) 2010-03-02 2012-07-23 半導体装置
JP2012267996A Active JP5442836B2 (ja) 2010-03-02 2012-12-07 半導体装置、表示モジュール、及び電子機器
JP2014178644A Active JP5671649B1 (ja) 2010-03-02 2014-09-03 半導体装置及び表示装置
JP2014178648A Active JP5671650B1 (ja) 2010-03-02 2014-09-03 半導体装置及び表示装置
JP2014178652A Active JP5671651B1 (ja) 2010-03-02 2014-09-03 半導体装置及び表示装置
JP2014256928A Active JP5873160B2 (ja) 2010-03-02 2014-12-19 半導体装置及び表示装置
JP2016004882A Active JP6078664B2 (ja) 2010-03-02 2016-01-14 半導体装置及び表示装置
JP2017004832A Active JP6105827B1 (ja) 2010-03-02 2017-01-16 半導体装置及び半導体装置の作製方法
JP2017039082A Withdrawn JP2017147018A (ja) 2010-03-02 2017-03-02 半導体装置
JP2018187480A Active JP6721652B2 (ja) 2010-03-02 2018-10-02 半導体装置
JP2020105270A Active JP6961760B2 (ja) 2010-03-02 2020-06-18 半導体装置
JP2021168060A Withdrawn JP2022023125A (ja) 2010-03-02 2021-10-13 半導体装置
JP2023071480A Active JP7481535B2 (ja) 2010-03-02 2023-04-25 半導体装置
JP2024071610A Active JP7549174B2 (ja) 2010-03-02 2024-04-25 半導体装置
JP2024147366A Active JP7777644B2 (ja) 2010-03-02 2024-08-29 半導体装置

Country Status (7)

Country Link
US (8) US8442183B2 (ja)
JP (16) JP5628069B2 (ja)
KR (5) KR101828961B1 (ja)
CN (2) CN105553462B (ja)
DE (5) DE112011106202B4 (ja)
TW (8) TWI704770B (ja)
WO (1) WO2011108678A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018022143A (ja) * 2016-07-22 2018-02-08 株式会社半導体エネルギー研究所 表示装置および電子機器
JP2022104935A (ja) * 2011-12-05 2022-07-12 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
WO2010137197A1 (ja) * 2009-05-28 2010-12-02 シャープ株式会社 シフトレジスタ
WO2011070929A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
DE112011100749B4 (de) * 2010-03-02 2015-06-11 Semiconductor Energy Laboratory Co., Ltd. Impulssignal-Ausgangsschaltung und Schieberegister
KR101828961B1 (ko) 2010-03-02 2018-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 신호 출력 회로 및 시프트 레지스터
KR101838628B1 (ko) * 2010-03-02 2018-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 신호 출력 회로 및 시프트 레지스터
KR101805228B1 (ko) 2010-05-21 2017-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 출력 회로, 시프트 레지스터, 및 표시 장치
US8718224B2 (en) 2011-08-05 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
JP6204004B2 (ja) 2011-08-31 2017-09-27 株式会社半導体エネルギー研究所 二次電池の作製方法
JP2013093565A (ja) 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体装置
US8995607B2 (en) 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
JP6285150B2 (ja) 2012-11-16 2018-02-28 株式会社半導体エネルギー研究所 半導体装置
US9041453B2 (en) 2013-04-04 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Pulse generation circuit and semiconductor device
KR102187047B1 (ko) 2013-07-10 2020-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 구동 회로, 및 표시 장치
US9424950B2 (en) 2013-07-10 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105874524B (zh) 2013-12-02 2019-05-28 株式会社半导体能源研究所 显示装置
US9349751B2 (en) 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI882810B (zh) * 2014-02-21 2025-05-01 日商半導體能源研究所股份有限公司 半導體裝置
US9698170B2 (en) * 2014-10-07 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
CN104464628B (zh) * 2014-12-18 2017-01-18 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
CN106356030B (zh) * 2015-07-17 2019-06-28 群创光电股份有限公司 栅极驱动电路
CN105096865B (zh) * 2015-08-06 2018-09-07 京东方科技集团股份有限公司 移位寄存器的输出控制单元、移位寄存器及其驱动方法以及栅极驱动装置
CN104966506B (zh) * 2015-08-06 2017-06-06 京东方科技集团股份有限公司 一种移位寄存器、显示面板的驱动方法及相关装置
CN105225635B (zh) * 2015-10-20 2018-03-23 信利（惠州）智能显示有限公司 阵列基板行驱动电路、移位寄存器、阵列基板及显示器
CN105609072B (zh) * 2016-01-07 2018-03-27 武汉华星光电技术有限公司 栅极驱动电路和使用栅极驱动电路的液晶显示器
CN105448266B (zh) * 2016-01-07 2018-01-12 武汉华星光电技术有限公司 栅极驱动电路和使用栅极驱动电路的液晶显示器
TWI594223B (zh) * 2016-09-07 2017-08-01 友達光電股份有限公司 陣列基板與應用其之顯示裝置
TWI637184B (zh) * 2017-07-28 2018-10-01 大陸商北京集創北方科技股份有限公司 Touch screen test method, touch screen test system and automatic test device
CN107481659B (zh) * 2017-10-16 2020-02-11 京东方科技集团股份有限公司 栅极驱动电路、移位寄存器及其驱动控制方法
JP2019090927A (ja) * 2017-11-15 2019-06-13 シャープ株式会社 走査信号線駆動回路およびそれを備えた表示装置
CN108039150B (zh) * 2017-11-16 2020-05-19 武汉华星光电半导体显示技术有限公司 移位寄存电路及移位寄存单元
CN108364601B (zh) * 2018-03-07 2020-07-07 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN108364622B (zh) * 2018-04-24 2020-11-06 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、驱动装置和显示装置
TWI665847B (zh) * 2018-11-20 2019-07-11 聯陽半導體股份有限公司 電源切換系統
JP7520831B2 (ja) 2019-06-28 2024-07-23 株式会社半導体エネルギー研究所 表示装置
TWI714293B (zh) * 2019-10-03 2020-12-21 友達光電股份有限公司 移位暫存電路
KR102712061B1 (ko) * 2019-11-15 2024-10-04 삼성디스플레이 주식회사 표시 장치
JP7560007B2 (ja) * 2020-03-16 2024-10-02 京東方科技集團股▲ふん▼有限公司 表示基板、製作方法及び表示装置
WO2021203424A1 (zh) 2020-04-10 2021-10-14 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN114270431B (zh) * 2020-06-04 2023-06-02 京东方科技集团股份有限公司 显示基板、制作方法和显示装置
CN112530937B (zh) * 2020-12-02 2022-09-27 Tcl华星光电技术有限公司 一种静电保护电路和显示面板
JP7625446B2 (ja) * 2021-03-10 2025-02-03 キオクシア株式会社 メモリシステムおよび制御方法
KR102744905B1 (ko) 2022-12-30 2024-12-19 한국전자기술연구원 저온 공정으로 제작 가능한 박막 트랜지스터, 그 제조방법 및 이를 포함하는 트랜지스터 소자 및 전자 기기
CN117496860A (zh) * 2023-06-27 2024-02-02 惠州华星光电显示有限公司 栅极驱动电路及显示面板
CN119649750A (zh) * 2024-12-30 2025-03-18 武汉华星光电半导体显示技术有限公司 栅极驱动装置及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005037842A (ja) * 2003-07-18 2005-02-10 Semiconductor Energy Lab Co Ltd 表示装置
JP2008107807A (ja) * 2006-09-29 2008-05-08 Semiconductor Energy Lab Co Ltd 液晶表示装置および電子機器
JP2008122939A (ja) * 2006-10-17 2008-05-29 Semiconductor Energy Lab Co Ltd パルス出力回路、シフトレジスタ並びに表示装置
JP2008281671A (ja) * 2007-05-09 2008-11-20 Sony Corp 画素回路および表示装置
JP2011030171A (ja) * 2009-06-30 2011-02-10 Semiconductor Energy Lab Co Ltd パルス出力回路、シフトレジスタ

Family Cites Families (204)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5164383U (ja) 1974-11-15 1976-05-20
JPS5164383A (en) 1974-12-02 1976-06-03 Japan Aviation Electron Teikochikahensochi
JPS5180029U (ja) 1974-12-17 1976-06-25
JPS5180029A (ja) 1975-01-08 1976-07-13 Katsuji Fujiwara Eaabento
JPS5671650U (ja) 1979-11-07 1981-06-12
JPS5671650A (en) 1979-11-15 1981-06-15 Akebono Brake Ind Co Ltd Liquid pressure controller for double piping in brake system of vehicle
FR2524714B1 (fr) 1982-04-01 1986-05-02 Suwa Seikosha Kk Transistor a couche mince
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63242020A (ja) * 1987-03-30 1988-10-07 Toshiba Corp ブ−トストラツプ回路
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH02268019A (ja) * 1989-04-08 1990-11-01 Nec Yamagata Ltd 論理回路
JPH03293641A (ja) 1990-04-12 1991-12-25 Sharp Corp アクティブマトリクス表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US6126743A (en) * 1993-03-12 2000-10-03 Sumitomo Chemical Company, Limited Process for producing dielectrics and fine single crystal powders and thin film capacitor
US5410583A (en) 1993-10-28 1995-04-25 Rca Thomson Licensing Corporation Shift register useful as a select line scanner for a liquid crystal display
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
GB2343068B (en) * 1998-10-21 2000-12-13 Lg Philips Lcd Co Ltd Shift register
KR100438525B1 (ko) * 1999-02-09 2004-07-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3556533B2 (ja) 1999-07-27 2004-08-18 シャープ株式会社 レベルシフタ回路
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4761643B2 (ja) * 2001-04-13 2011-08-31 東芝モバイルディスプレイ株式会社 シフトレジスタ、駆動回路、電極基板及び平面表示装置
JP4785271B2 (ja) 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
TW582005B (en) 2001-05-29 2004-04-01 Semiconductor Energy Lab Pulse output circuit, shift register, and display device
KR100803163B1 (ko) 2001-09-03 2008-02-14 삼성전자주식회사 액정표시장치
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
KR100753365B1 (ko) 2001-10-16 2007-08-30 삼성전자주식회사 쉬프트 레지스터 및 이를 갖는 액정표시장치
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7023410B2 (en) 2002-04-08 2006-04-04 Samsung Electronics Co., Ltd. Liquid crystal display device
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
AU2003240026A1 (en) 2002-06-15 2003-12-31 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4425547B2 (ja) 2003-01-17 2010-03-03 株式会社半導体エネルギー研究所 パルス出力回路、シフトレジスタ、および電子機器
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7369111B2 (en) * 2003-04-29 2008-05-06 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same
KR100913303B1 (ko) 2003-05-06 2009-08-26 삼성전자주식회사 액정표시장치
US20070151144A1 (en) 2003-05-06 2007-07-05 Samsung Electronics Co., Ltd. Detergent comprising the reaction product an amino alcohol, a high molecular weight hydroxy aromatic compound, and an aldehydye
JP3675457B2 (ja) 2003-06-19 2005-07-27 セイコーエプソン株式会社 昇圧クロック生成回路及び半導体装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101032945B1 (ko) 2004-03-12 2011-05-09 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101057891B1 (ko) * 2004-05-31 2011-08-19 엘지디스플레이 주식회사 쉬프트 레지스터
KR101137852B1 (ko) * 2004-05-31 2012-04-20 엘지디스플레이 주식회사 구동 회로가 내장된 액정 표시 패널
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
CN100334806C (zh) * 2004-06-30 2007-08-29 统宝光电股份有限公司 移位暂存器与使用其的移位暂存器组
US7239179B2 (en) * 2004-08-05 2007-07-03 Sony Corporation Level conversion circuit, power supply voltage generation circuit, shift circuit, shift register circuit, and display apparatus
US6970530B1 (en) * 2004-08-24 2005-11-29 Wintek Corporation High-reliability shift register circuit
KR101057297B1 (ko) * 2004-08-31 2011-08-22 엘지디스플레이 주식회사 내장형 게이트 드라이버 및 이를 구비한 표시장치
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
KR101074402B1 (ko) * 2004-09-23 2011-10-17 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP2006164477A (ja) 2004-12-10 2006-06-22 Casio Comput Co Ltd シフトレジスタ、該シフトレジスタの駆動制御方法及び該シフトレジスタを備えた表示駆動装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
JP4993544B2 (ja) 2005-03-30 2012-08-08 三菱電機株式会社 シフトレジスタ回路
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
KR101157241B1 (ko) * 2005-04-11 2012-06-15 엘지디스플레이 주식회사 게이트 드라이버 및 그 구동 방법
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR101107714B1 (ko) 2005-04-22 2012-01-25 엘지디스플레이 주식회사 쉬프트 레지스터 및 이의 구동방법
CN101694766A (zh) 2005-05-02 2010-04-14 株式会社半导体能源研究所 发光器件、以及电子器具
EP2264690A1 (en) 2005-05-02 2010-12-22 Semiconductor Energy Laboratory Co, Ltd. Display device and gray scale driving method with subframes thereof
JP5190722B2 (ja) 2005-05-20 2013-04-24 Ｎｌｔテクノロジー株式会社 ブートストラップ回路並びにこれを用いたシフトレジスタ、走査回路及び表示装置
US7324123B2 (en) 2005-05-20 2008-01-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR101137847B1 (ko) * 2005-06-30 2012-04-20 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 액정표시장치
TWI278183B (en) * 2005-07-01 2007-04-01 Au Optronics Corp Shift register and level shifter thereof
JP3767630B2 (ja) 2005-07-13 2006-04-19 株式会社日立製作所 液晶表示装置
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US20070206642A1 (en) * 2005-11-10 2007-09-06 X-Emi, Inc. Bidirectional active signal management in cables and other interconnects
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
KR101192777B1 (ko) 2005-12-02 2012-10-18 엘지디스플레이 주식회사 쉬프트 레지스터
US7612770B2 (en) * 2005-12-15 2009-11-03 Tpo Displays Corp. Systems for displaying images
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
KR101424794B1 (ko) 2006-01-07 2014-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치와, 이 반도체장치를 구비한 표시장치 및전자기기
JP5164383B2 (ja) * 2006-01-07 2013-03-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
TWI325132B (en) 2006-02-10 2010-05-21 Au Optronics Corp Shift register capable of self feedback
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
CN101024487A (zh) * 2006-02-16 2007-08-29 罗门哈斯公司 用硼氢化物生成氢气的方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5079350B2 (ja) 2006-04-25 2012-11-21 三菱電機株式会社 シフトレジスタ回路
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
TWI338877B (en) * 2006-05-04 2011-03-11 Chi Mei El Corp A shift register circuit and a pull high element thereof
US7443202B2 (en) 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7832647B2 (en) 2006-06-30 2010-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101243807B1 (ko) * 2006-06-30 2013-03-18 엘지디스플레이 주식회사 쉬프트 레지스터
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4932415B2 (ja) 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
TWI857906B (zh) 2006-09-29 2024-10-01 日商半導體能源研究所股份有限公司 半導體裝置
JP4990034B2 (ja) * 2006-10-03 2012-08-01 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
TWI427602B (zh) 2006-10-17 2014-02-21 Semiconductor Energy Lab 脈衝輸出電路、移位暫存器及顯示裝置
JP4968671B2 (ja) * 2006-11-27 2012-07-04 Ｎｌｔテクノロジー株式会社 半導体回路、走査回路、及びそれを用いた表示装置
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5090008B2 (ja) * 2007-02-07 2012-12-05 三菱電機株式会社 半導体装置およびシフトレジスタ回路
CN100583295C (zh) * 2007-02-09 2010-01-20 群康科技(深圳)有限公司 移位寄存器及液晶显示装置
KR101337256B1 (ko) 2007-02-14 2013-12-05 삼성디스플레이 주식회사 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
TWI337003B (en) 2007-04-16 2011-02-01 Hannstar Display Corp Shift register apparatus and shift register thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
TWI373019B (en) * 2007-05-09 2012-09-21 Chunghwa Picture Tubes Ltd Shift register and shift register apparatus therein
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
GB2452279A (en) 2007-08-30 2009-03-04 Sharp Kk An LCD scan pulse shift register stage with a gate line driver and a separate logic output buffer
GB2452278A (en) 2007-08-30 2009-03-04 Sharp Kk A scan pulse shift register for an active matrix LCD display
TWI385626B (zh) * 2007-09-07 2013-02-11 Chimei Innolux Corp 位移暫存器及液晶顯示器
EP2189988B1 (en) 2007-09-12 2012-12-12 Sharp Kabushiki Kaisha Shift register
CN101388253B (zh) * 2007-09-14 2011-07-27 群康科技(深圳)有限公司 移位寄存器及液晶显示器
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI334144B (en) 2008-01-09 2010-12-01 Au Optronics Corp Shift register
JP5163145B2 (ja) * 2008-01-22 2013-03-13 セイコーエプソン株式会社 出力回路および電子機器
JP2009193981A (ja) 2008-02-12 2009-08-27 Toyama Prefecture 半導体集積回路装置
JP5151585B2 (ja) 2008-03-18 2013-02-27 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
JP4835626B2 (ja) 2008-04-03 2011-12-14 ソニー株式会社 シフトレジスタ回路、表示パネル及び電子機器
JP2009302631A (ja) 2008-06-10 2009-12-24 Hitachi Ulsi Systems Co Ltd 半導体集積回路装置
US8314765B2 (en) 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
JP2010033690A (ja) 2008-06-30 2010-02-12 Mitsubishi Electric Corp シフトレジスタ回路
JP4582216B2 (ja) 2008-07-12 2010-11-17 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
JP2010045884A (ja) 2008-08-11 2010-02-25 Meidensha Corp モータ駆動装置および電流検出方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101472771B1 (ko) * 2008-12-01 2014-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US8330702B2 (en) * 2009-02-12 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, display device, and electronic device
CN101504829B (zh) 2009-03-23 2011-07-27 友达光电股份有限公司 具有双向稳压功能的液晶显示装置及移位寄存器
WO2010134486A1 (ja) * 2009-05-20 2010-11-25 シャープ株式会社 シフトレジスタ
WO2010137197A1 (ja) * 2009-05-28 2010-12-02 シャープ株式会社 シフトレジスタ
BRPI1013283A2 (pt) 2009-06-15 2019-04-09 Sharp Kk registro de deslocamento e dispositivo de exibicao
WO2010146743A1 (ja) 2009-06-15 2010-12-23 シャープ株式会社 シフトレジスタおよび表示装置
WO2010147032A1 (ja) * 2009-06-18 2010-12-23 シャープ株式会社 半導体装置
WO2011043451A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Shift register and display device
KR101763660B1 (ko) * 2009-12-18 2017-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 구동 방법
KR101838628B1 (ko) * 2010-03-02 2018-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 신호 출력 회로 및 시프트 레지스터
KR101828961B1 (ko) * 2010-03-02 2018-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 신호 출력 회로 및 시프트 레지스터
DE112011100749B4 (de) 2010-03-02 2015-06-11 Semiconductor Energy Laboratory Co., Ltd. Impulssignal-Ausgangsschaltung und Schieberegister
KR101805228B1 (ko) * 2010-05-21 2017-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 출력 회로, 시프트 레지스터, 및 표시 장치
JP5766012B2 (ja) * 2010-05-21 2015-08-19 株式会社半導体エネルギー研究所 液晶表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005037842A (ja) * 2003-07-18 2005-02-10 Semiconductor Energy Lab Co Ltd 表示装置
JP2008107807A (ja) * 2006-09-29 2008-05-08 Semiconductor Energy Lab Co Ltd 液晶表示装置および電子機器
JP2008122939A (ja) * 2006-10-17 2008-05-29 Semiconductor Energy Lab Co Ltd パルス出力回路、シフトレジスタ並びに表示装置
JP2008281671A (ja) * 2007-05-09 2008-11-20 Sony Corp 画素回路および表示装置
JP2011030171A (ja) * 2009-06-30 2011-02-10 Semiconductor Energy Lab Co Ltd パルス出力回路、シフトレジスタ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022104935A (ja) * 2011-12-05 2022-07-12 株式会社半導体エネルギー研究所 半導体装置
JP7238188B2 (ja) 2011-12-05 2023-03-13 株式会社半導体エネルギー研究所 半導体装置
JP2018022143A (ja) * 2016-07-22 2018-02-08 株式会社半導体エネルギー研究所 表示装置および電子機器
US11205387B2 (en) 2016-07-22 2021-12-21 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP7008439B2 (ja) 2016-07-22 2022-01-25 株式会社半導体エネルギー研究所 表示装置および電子機器
US11881177B2 (en) 2016-07-22 2024-01-23 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US12307978B2 (en) 2016-07-22 2025-05-20 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Also Published As

Publication number Publication date
US11942170B2 (en) 2024-03-26
TW202518851A (zh) 2025-05-01
US20190392914A1 (en) 2019-12-26
JP6961760B2 (ja) 2021-11-05
KR20150023051A (ko) 2015-03-04
JP5111680B2 (ja) 2013-01-09
JP2017147018A (ja) 2017-08-24
US20240212774A1 (en) 2024-06-27
JP6105827B1 (ja) 2017-03-29
KR20170054581A (ko) 2017-05-17
JP2015035810A (ja) 2015-02-19
JP2023106396A (ja) 2023-08-01
TW201843934A (zh) 2018-12-16
US20140301045A1 (en) 2014-10-09
TWI631823B (zh) 2018-08-01
US8442183B2 (en) 2013-05-14
JP7481535B2 (ja) 2024-05-10
DE112011100756B4 (de) 2016-09-15
JP2016119137A (ja) 2016-06-30
DE112011106208B4 (de) 2025-07-17
US9396812B2 (en) 2016-07-19
CN105553462B (zh) 2019-12-13
JP5671649B1 (ja) 2015-02-18
KR20170015576A (ko) 2017-02-08
TWI857352B (zh) 2024-10-01
JP2024164242A (ja) 2024-11-26
KR20130014524A (ko) 2013-02-07
JP5671651B1 (ja) 2015-02-18
JP2024106996A (ja) 2024-08-08
US20130250529A1 (en) 2013-09-26
KR101828960B1 (ko) 2018-02-13
US10340021B2 (en) 2019-07-02
CN102783030B (zh) 2016-01-13
TWI532316B (zh) 2016-05-01
JP5671650B1 (ja) 2015-02-18
DE112011106202B4 (de) 2023-10-05
US20220284976A1 (en) 2022-09-08
JP7549174B2 (ja) 2024-09-10
KR101706292B1 (ko) 2017-02-14
KR101807734B1 (ko) 2017-12-11
TWI664817B (zh) 2019-07-01
US8693617B2 (en) 2014-04-08
TW202046642A (zh) 2020-12-16
DE112011106101B3 (de) 2022-03-24
TWI779333B (zh) 2022-10-01
DE112011106185B3 (de) 2023-05-04
JP2015043574A (ja) 2015-03-05
JP2019012585A (ja) 2019-01-24
TWI704770B (zh) 2020-09-11
JP2020167434A (ja) 2020-10-08
US20110216876A1 (en) 2011-09-08
KR101828961B1 (ko) 2018-02-13
JP2013066234A (ja) 2013-04-11
TW202306321A (zh) 2023-02-01
JP7777644B2 (ja) 2025-11-28
US20260018224A1 (en) 2026-01-15
DE112011100756T5 (de) 2013-03-14
JP6078664B2 (ja) 2017-02-08
TW201220689A (en) 2012-05-16
JP2017117511A (ja) 2017-06-29
KR101570853B1 (ko) 2015-11-20
TWI584591B (zh) 2017-05-21
US20160314851A1 (en) 2016-10-27
US11348653B2 (en) 2022-05-31
TW201631895A (zh) 2016-09-01
CN105553462A (zh) 2016-05-04
TW201724751A (zh) 2017-07-01
CN102783030A (zh) 2012-11-14
JP5628069B2 (ja) 2014-11-19
JP2022023125A (ja) 2022-02-07
WO2011108678A1 (en) 2011-09-09
JP6721652B2 (ja) 2020-07-15
KR20170054582A (ko) 2017-05-17
JP5442836B2 (ja) 2014-03-12
JP2015043575A (ja) 2015-03-05
JP5873160B2 (ja) 2016-03-01
TW201939896A (zh) 2019-10-01
JP2015119484A (ja) 2015-06-25
JP2012253789A (ja) 2012-12-20

Similar Documents

Publication Publication Date Title
JP7549174B2 (ja) 半導体装置
JP5646368B2 (ja) 半導体装置及び電子機器
JP5638423B2 (ja) パルス信号出力回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141001

R150 Certificate of patent or registration of utility model

Ref document number: 5628069

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250