[go: up one dir, main page]

KR100803163B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100803163B1
KR100803163B1 KR1020010053920A KR20010053920A KR100803163B1 KR 100803163 B1 KR100803163 B1 KR 100803163B1 KR 1020010053920 A KR1020010053920 A KR 1020010053920A KR 20010053920 A KR20010053920 A KR 20010053920A KR 100803163 B1 KR100803163 B1 KR 100803163B1
Authority
KR
South Korea
Prior art keywords
pull
gate
transistor
driving circuit
input node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020010053920A
Other languages
English (en)
Other versions
KR20030020185A (ko
Inventor
이동호
전진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010053920A priority Critical patent/KR100803163B1/ko
Priority to JP2002003713A priority patent/JP4163416B2/ja
Priority to CNB021020523A priority patent/CN1308906C/zh
Priority to US10/183,129 priority patent/US7522145B2/en
Publication of KR20030020185A publication Critical patent/KR20030020185A/ko
Application granted granted Critical
Publication of KR100803163B1 publication Critical patent/KR100803163B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로서, 특히 본 발명의 장치는 기판 상의 표시영역에 매트릭스상으로 배열된 복수의 픽셀전극들과, 복수의 픽셀전극들에 각각 대응하는 복수의 박막 트랜지스터들과, 복수의 픽셀전극들 중 홀수번째 컬럼과 짝수번째 컬럼 사이에 각각 배치되고, 대응하는 홀수번째 컬럼과 짝수번째 컬럼의 박막 트랜지스터들이 공통으로 연결된 복수의 데이터 라인들과, 복수의 픽셀전극들 중 각 로우들에 대응하여 배치되고, 대응하는 로우 중 홀수번째 박막트랜지스터들이 공통으로 연결된 복수의 제 1 게이트 라인들과, 복수의 픽셀전극들 중 각 로우들에 대응하여 배치되고, 대응하는 로우 중 짝수번째 박막트랜지스터들이 공통으로 연결된 복수의 제 2 게이트 라인들과, 복수의 데이터 라인들을 구동하기 위한 데이터 구동회로와, 표시영역의 일측 주변영역에 배치되고, 복수의 제 1 게이트 라인들을 구동하기 위한 제 1 게이트 구동회로와, 제 1 게이트 구동회로와 표시영역을 중심으로 좌우 대칭되도록 상기 표시영역의 타측 주변영역에 배치되고, 복수의 제 2 게이트라인들을 구동하기 위한 제 2 게이트 구동회로를 포함한다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY APPARATUS}
도 1은 종래의 게이트 구동회로가 집적된 비대칭형 액정표시모듈의 개략도.
도 2는 본 발명에 의한 듀얼 게이트 구동회로가 집적된 대칭형 액정표시모듈의 바람직한 일 실시예의 개략도.
도 3은 도 2의 필름케이블과 연결하기 위한 외부단자부의 레이아웃도.
도 4는 도 2의 액정표시모듈의 블럭도.
도 5는 도 4의 각부 파형도.
도 6은 도 4의 게이트 구동회로의 각 스테이지의 바람직한 일 실시예의 회로도.
도 7은 도 4의 게이트 구동회로의 각 스테이지의 바람직한 다른 실시예의 회로도.
도 8은 본 발명에 의한 대칭형 액정표시장치의 표시영역 및 게이트 구동회로의 레이아웃도.
도 9 내지 도 13은 도 8의 각 층 레이아웃도.
도 14는 본 발명에 의한 듀얼 게이트 구동회로가 집적된 대칭형 액정표시모듈의 다른 실시예의 개략도.
도 15는 본 발명에 의한 듀얼 게이트 구동회로가 집적된 대칭형 액정표시모 듈의 또 다른 실시예의 개략도.
<도면의 주요부분에 대한 부호의 설명>
100 : 하부기판
102 : 상북시판
104 : 표시영역 106 : 주변영역
108, 108a, 108b : 제 1 게이트 구동회로
110, 110a, 110b : 제 2 게이트 구동회로
112 : 데이터 구동회로 114 : 외부연결단자
116 : 필름 케이블 120, 132 : 풀업수단
122, 134 : 풀다운수단 124, 136 : 풀업구동수단
126, 138 : 풀다운구동수단 128 : 플로팅 방지수단
130 : 턴온방지수단
본 발명은 액정표시장치에 관한 것으로서, 특히 a-Si(아몰퍼스 실리콘) AM-LCD(Active Matrix Liquid Crystal Display)의 글라스 기판 상에 표시영역을 중심으로 제 1 및 제 2 게이트 구동회로를 좌우 대칭이 되도록 배치함으로써 설치의 편리성을 향상시킬 수 있는 액정표시장치에 관한 것이다.
최근 들어 정보 처리 기기는 다양한 형태, 다양한 기능, 더욱 빨라진 정보 처리 속도를 갖도록 급속하게 발전되고 있다. 이러한 정보 처리 기기는 사용자 인터페이스를 위하여 디스플레이 장치를 필요로 한다.
최근에 액정표시장치가 대표적인 CRT방식의 디스플레이 장치에 비하여, 경량, 소형이면서, 고해상도, 저전력 및 친환경적인 잇점을 가지며 풀컬러화가 가능하여 차세대 디스플레이 장치로 부각되고 있다.
도 1에 도시한 바와 같이, AM-LCD는 픽셀 어레이가 형성된 유리기판(10) 상의 표시영역(11)의 주변에 데이터 구동회로(12) 및 게이트 구동회로(14)를 형성하고, 단자부(16)와 통합 인쇄회로기판(20)을 필름 케이블(18)로 연결한다. 이와 같은 구조는 제조 원가를 절감하고 구동회로의 일체화로 전력손실을 최소화할 수 있다.
그러나, 표시영역(11)의 일측에만 게이트 구동회로(14)가 배치되므로 표시영역(11)을 중심으로 좌우 비대칭적인 구조를 가지게 된다.
따라서, 이와 같은 액정표시모듈의 비대칭적인 구조 때문에 좌우 대칭적인 구조를 가진 세트의 좌우 폭이 커질 수밖에 없는 문제점이 있다. 특히, 노트북 컴퓨터, 휴대폰 또는 PDA와 같은 휴대장치의 디스플레이로 상기와 같은 액정표시모듈이 제공될 경우에는 세트의 경박단소화를 방해하는 큰 요인으로 작용하게 된다.
본 발명의 제 1 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 글래스 기판의 표시영역 주변의 주변회로부의 배치에 있어서 주변회로들을 좌우 대칭적으로 배치함으로써 세트에 설치시 편리성을 도모할 수 있는 액정표시장치를 제공 하는 데 있다.
본 발명의 제 2 목적은 좌우 대칭성을 고려하여 듀얼 게이트 구동회로를 채택한 액정표시장치를 제공하는 데 있다.
본 발명의 제 3 목적은 듀얼 게이트 구동회로의 채택으로 게이트 라인을 두 배로 확장함으로써 데이터 구동회로의 채널 수를 절반으로 줄일 수 있으므로 데이터 구동회로의 칩수를 줄일 수 있는 액정표시장치를 제공하는 데 있다.
상기한 본 발명의 목적들을 달성하기 위하여 본 발명의 장치는 기판 상의 표시영역에 매트릭스상으로 배열된 복수의 픽셀전극들과, 상기 복수의 픽셀전극들에 각각 대응하고, 대응하는 픽셀전극에 제 1 전류전극이 각각 연결된 복수의 박막 트랜지스터들과, 상기 복수의 픽셀전극들 중 홀수번째 컬럼과 짝수번째 컬럼 사이에 각각 배치되고, 대응하는 홀수번째 컬럼과 짝수번째 컬럼의 박막 트랜지스터들의 제 2 전류전극들이 공통으로 연결된 복수의 데이터 라인들과, 상기 복수의 픽셀전극들 중 각 로우들에 대응하여 배치되고, 대응하는 로우 중 홀수번째 박막트랜지스터들의 게이트 전극들이 공통으로 연결된 복수의 제 1 게이트 라인들과, 상기 복수의 픽셀전극들 중 각 로우들에 대응하여 배치되고, 대응하는 로우 중 짝수번째 박막트랜지스터들의 게이트 전극들이 공통으로 연결된 복수의 제 2 게이트 라인들을 구비한다. 상기 표시영역의 주변영역에는 상기 복수의 데이터 라인들을 구동하기 위한 데이터 구동회로와, 상기 표시영역의 일측 주변영역에 배치되고, 상기 복수의 제 1 게이트 라인들을 구동하기 위한 제 1 게이트 구동회로와. 상기 제 1 게이트 구동회로와 상기 표시영역을 중심으로 좌우 대칭되도록 상기 표시영역의 타측 주변영역에 배치되고, 상기 복수의 제 2 게이트라인들을 구동하기 위한 제 2 게이트 구동회로를 구비한다.
본 발명에서 제 1 및 제 2 게이트 구동회로는 상기 제 1 및 제 2 게이트라인들을 통하여 전파된 시프트신호에 응답하여 서로 지그재그로 복수의 로우라인들이 순차적으로 스캔되도록 구동한다.
본 발명에서 제 1 게이트 구동회로는 상기 데이터 구동회로와 상기 표시영역을 중심으로 대칭되도록 상기 표시영역의 제 2 주변영역의 일측에 배치되고 제 2 게이트 구동회로는 상기 제 1 게이트 구동회로와 상기 표시영역을 중심으로 좌우 대칭되도록 상기 표시영역의 제 2 주변영역의 타측에 배치될 수도 있다.
본 발명에서 제 1 게이트 구동회로는 데이터 구동회로의 일측에 배치되고, 제 2 게이트 구동회로는 제 1 게이트 구동회로와 상기 데이터 구동회로를 중심으로 좌우 대칭되도록 상기 데이터 구동회로의 타측에 배치될 수도 있다.
이하, 첨부한 도면을 참조하여, 본 발명의 일 실시예를 통해 본 발명을 보다 상세하게 설명하고자 한다.
도 2는 본 발명에 의한 듀얼 게이트 구동회로가 집적된 대칭형 액정표시모듈의 바람직한 일 실시예를 나타낸다. 도 2에서 액정표시모듈은 하부기판(100)과 상부기판(102)을 포함한다. 하부기판(100)은 상부기판(102)이 포개지는 제 1 영역(100a)과 포개지지 않은 제 2 영역(100b)으로 구분된다.
제 1 영역(100a)은 표시영역(104)과 주변영역(106)을 포함하고, 표시영역(104)과 주변영역(106)에는 액정이 주입된 다음에 그 주연부가 실링재로 실링된다. 표시영역(104)의 좌우 주변영역(106)에는 제 1 및 제 2 게이트 구동회로들(108, 110)이 좌우 대칭적으로 각각 배치된다.
제 2 영역(100b)에는 데이터 구동회로(112)와 외부연결단자(114)가 형성되고 외부연결단자(114)에는 필름 케이블(116)의 일단이 부착된다. 필름 케이블(116)의 타단은 미도시된 통합인쇄회로기판에 부착된다. 데이터 구동회로(112)는 칩 형태로 제작되어 하부기판 상에 마운팅된다.
도 3에 도시한 바와 같이, 외부연결단자(114)의 개시신호 입력단자(ST), 제 1 클럭신호 입력단자(CK), 제 1 전원전압단자(VOFF or VSS), 제 2 전원전압단자(VON or VDD)의 4개의 단자들(114a)은 제 1 게이트 구동회로(108)에 연결되고, 제 2 클럭신호 입력단자(CKB), 제 1 전원전압단자(VOFF or VSS), 제 2 전원전압단자(VON or VDD)의 3개의 단자들(114b)은 제 2 게이트 구동회로(110)에 연결된다. 외부연결단자(114)의 채널단자들(114c)은 데이터 구동회로에 연결된다.
도 4를 참조하면, 게이트 구동회로(108)는 홀수번째 게이트 라인들(GL1~GLn+1)이 연장된 표시영역의 좌측주변영역에 배치되고 각각 출력단자가 연결된 복수의 쉬프트 레지스터(SRC1~SRCn+1)로 구성된다. 게이트 구동회로(110)는 짝수번째 게이트 라인들(GL2~GLn)이 연장된 표시영역의 우측주변영역에 배치되고 각각 출력단자가 연결된 복수의 쉬프트 레지스터(SCR2~SCRn)로 구성된다.
홀수번째 쉬프트레지스터(SRCi)의 출력은 홀수번째 게이트 라인을 통하여 표시영역 건너편에 배치된 다음 짝수번째 쉬프트 레지스트(SRCj)의 입력단자에 개시 신호로 제공되고, 동시에 이전 짝수번째 쉬프트 레지스터(SRCj-1)의 제어단자에 제어신호로 제공된다. 마찬가지로, 짝수번재 쉬프트 레지스터(SCRj)의 출력은 다음 홀수번째 쉬프트 레지스터(SRCi+1)의 입력단자에 개시신호로 제공되고, 동시에 이전 홀수번째 쉬프트 레지스터(SRCi)의 제어단자에 제어신호로 제공된다.
마지막 홀수번째 쉬프트 레지스터(SRCn+1)는 더미 레지스터로 마지막 짝수번째 쉬프트 레지스터(SRCn)의 제어단자에 제어신호를 제공하기 위하여 부가된다.
도 5는 도 4의 각 회로의 타이밍관계를 나타낸다. 즉, 홀수번째 게이트라인들과 짝수번째 게이트 라인들이 개시신호(ST)에 의해 순차적으로 시프트되면서 클럭신호(CK, CKB)에 동기되어 서로 교호로 액티브되면서 스캔되는 것을 알 수 있다.
하나의 수평라인을 이루는 복수의 픽셀들 중 홀수번째 픽셀들은 대응되는 홀수번째 게이트 라인(GL1)에 의해 구동되고, 짝수번째 픽셀들은 대응하는 짝수번째 게이트 라인(GL2)에 의해 구동된다.
그러므로, 하나의 수평라인의 모든 픽셀들이 표시되기 위해서는 2개의 게이트 라인들(GL1, GL2)이 구동된다. 따라서, 게이트 라인수는 2배로 증가되어 수직해상도가 160 수평라인인 경우에는 320 게이트 라인들이 배치된다.
이와 같은 게이트 구동방식에 의해 수평방향으로 인접한 두 개의 박막트랜지스터들이 하나의 데이터 라인을 공유하고 두 개의 박막 트랜지스트들은 서로 분리된 게이트 라인에 연결된다. 따라서, 같은 수평라인에 있는 픽셀이라도 홀수번째 픽셀들은 제 1 게이트 구동회로에 의해 먼저 충전되고, 짝수번째 픽셀들은 제 2 게이트 구동회로에 의해 1클럭 지연되어 충전된다.
그러므로, 데이터 구동회로는 1수평라인의 컬러 픽셀수가 240개라면 각 픽셀당 RGB 3개의 단위 픽셀을 포함하므로 총 720개의 데이터라인이 필요하게 된다. 따라서, 720개의 데이터 라인을 구동하기 위해서는 데이터 출력단자수가 360개인 데이터 구동칩을 2개 사용하지 않으면 안된다.
그러나, 본 발명에서는 상술한 듀얼 게이트 구동방식에 의해 먼저 홀수번째 360개의 단위픽셀들을 충전시키고, 1클럭 지연 후에 짝수번째 360개의 단위픽셀들을 충전시킬 수 있으므로 데이터 구동라인 수를 720개에서 360개로 줄일 수 있고, 이에 360 데이터 출력단자 수를 가진 하나의 데이터 구동칩만 사용할 수 있다. 그러므로, 데이터 구동칩과 데이터 라인을 연결하기 위한 주변영역의 라인패턴의 설계가 용이해진다.
도 6은 도 4의 게이트 구동회로의 각 스테이지의 바람직한 일 실시예의 회로도를 나타낸다.
도 4의 각 스테이지는 풀업수단(120), 풀다운수단(122), 풀업구동수단(124), 풀다운 구동수단(126), 플로팅 방지수단(128), 턴온방지수단(130)을 포함한다.
풀업수단(120)은 클럭신호 입력단자(CK)에 드레인이 연결되고, 제 1 노드(N1)에 게이트가 연결되고, 출력단자(OUT)에 소오스가 연결된 풀업 NMOS 트랜지스터(NT1)로 구성된다.
풀다운수단(122)은 출력단자(OUT)에 드레인이 연결되고, 제 2 노드(N2)에 게이트가 연결되고 소오스가 제 1 전원전압(VSS)에 연결된 풀다운 NMOS 트랜지스터(NT2)로 구성된다.
풀업구동구단(124)은 캐패시터(C), NMOS 트랜지스터(NT3~NT5)로 구성된다. 캐패시터(C)는 제 1 노드(N1)와 출력단자(OUT) 사이에 연결된다. 트랜지스터(NT3)는 입력단자(IN)에 드레인 및 게이트가 공통으로 결합되고, 제 1 노드에 소오스가 연결된다. 트랜지스터(NT4)는 제 1 노드(N1)에 드레인이 연결되고, 제 2 노드(N2)에 게이트가 연결되고 소오스가 제 1 전원전압(VSS)에 연결된다. 트랜지스터(NT5)는 제 1 노드(N1)에 드레인이 연결되고, 제어단자(CT)에 게이트가 연결되고 소오스가 제 1 전원전압(VSS)에 연결된다.
풀다운구동수단(126)은 두 개의 NMOS 트랜지스터들(NT6, NT7)로 구성된다. 트랜지스터(NT6)는 제 2 전원전압(VDD)에 드레인이 결합되고, 제어단자(CT)에 게이트가 연결되고, 제 2 노드(N2)에 소오스가 연결된다. 트랜지스터(NT7)는 제 2 노드(N2)에 드레인이 연결되고, 입력단자(IN)에 게이트가 연결되고, 소오스가 제 1 전원전압(VSS)에 결합된다.
플로팅 방지수단(128)은 제 2 전원전압(VDD)에 드레인 및 게이트가 공통 연결되고, 제 2 노드(N2)에 소오스가 연결된 NMOS 트랜지스터(NT8)로 구성된다. 트랜지스터(NT8)는 상기 트랜지스터(NT7)의 사이즈에 비해 상대적으로 충분히 작은 사이즈, 예컨대 1 : 20 정도의 사이즈 비로 구성된다.
턴온 방지수단(130)은 제 2 노드(N2)에 드레인이 연결되고, 출력단자(OUT)에 게이트가 연결되고, 제 1 전원전압(VSS)에 소오스가 연결된 NMOS 트랜지스터(NT9)로 구성된다. 트랜지스터(NT9)의 사이즈는 트랜지스터(NT7)의 사이즈에 비해 약 1 : 2의 비를 가진다.
도 5에 도시한 바와 같이, 제 1 클럭신호(CK)와 스캔개시신호(ST)가 게이트 구동회로(108)쉬프트 레지스터(170)에 공급되면, 첫 번째 스테이지(SRC1)에서는 스캔개시신호(ST)의 선단에 응답하여 제 1 클럭신호(CK)의 하이레벨구간을 소정 시간 지연시켜서 출력단자에 연결된 게이트 라인(GL1)에출력신호로 발생한다.
스캔개시신호(ST)의 액티브구간은 제 1 클럭신호(CK)의 하이레벨구간에 비하여 약 1/4주기 앞선 위상을 가진다. 개시신호(ST)의 액티브구간은 펄스 선단, 즉 상승 에지로부터의 셋업타임과 펄스 후단, 즉 하강 에지까지의 홀드타임으로 분할된다.
따라서, 출력신호(OUT1)의 선단은 홀드타임의 시작시점으로부터 소정시간 약 2~4㎲ 지연된 선단, 즉 상승 에지를 가진다. 즉, 제 1 클럭신호(CK)의 액티브구간, 하이레벨구간이 소정 시간만큼 지연되어 출력단자에 나타나게 된다.
풀업구동수단(124)의 캐패시터(C)가 개시신호(ST)의 선단에서 트랜지스터(NT4)가 턴오프된 상태에서부터 트랜지스터(NT3)를 통하여 충전되기 시작하고, 캐패시터(NT3)의 충전전압이 풀업 트랜지스터(NT1)의 게이트 소오스 간 문턱전압 이상으로 충전된 이후에 풀업 트랜지스터(NT1)가 턴온되고, 제 1 클럭신호(CK)의 하이레벨구간이 출력단자에 나타나기 시작하기 때문이다.
출력단자(OUT)에 클럭신호의 하이레벨구간이 나타나기 시작하면, 이 출력전압이 캐패시터(C)에 부트스트랩(BOOTSTRAP)되어 풀업 트랜지스터(NT1)의 게이트 전압이 턴온전압(VDD) 이상으로 상승하게 된다. 따라서, NMOS 트랜지스터인 풀업 트랜지스터(NT1)가 완전(FULL) 도통상태를 유지하게 된다.
한편, 풀다운구동수단(126)은 트랜지스터(NT6)가 턴오프된 상태에서 개시신호(ST)의 선단에서 트랜지스터(NT7)가 턴온되므로, 제 2 노드(N2)의 전위가 제 1 전원전압(VSS)으로 다운된다. 이 때, 플로팅 방지수단(128)의 트랜지스터(NT8)는 턴온상태를 유지하지만, 턴온된 트랜지스터(NT7)의 사이즈가 트랜지스터(NT8)의 사이즈 보다 약 20 배정도 크기 때문에 제 2 노드(N2)는 제 2 전원전압(VDD) 상태에서 제 1 전원전압(VSS)으로 다운되게 된다. 그러므로, 풀다운 트랜지스터(NT2)는 턴온상태에서 턴오프상태로 천이된다.
출력단자(OUT)에 턴온전압(VON=VDD)이 나타나게 되면, 턴온방지수단(130)의 트랜지스터(NT9)가 턴온되어, 제 2 노드(N2)를 제 1 전원전압(VSS)으로 구동하는 능력이 대략 50% 정도 더 증가되게 된다. 그러므로, 출력신호의 상승천이 시에 풀다운 트랜지스터의 드레인 소오스 간 기생 캐패시터에 의해 제 2 노드(N2)의 전압이 상승하게 되는 것을 방지할 수 있다. 따라서, 출력신호의 상승천이 시 풀다운 트랜지스터가 턴온되는 오동작을 확실하게 방지할 수 있다.
출력단자(OUT)의 출력신호(OUT1)는 제 1 클럭신호(CK)의 듀티 기간만큼 지연되어 나타나게 된다.
출력단자(OUT)의 출력신호의 전압이 턴오프전압(VOFF=VSS)상태로 떨어지게 되면, 트랜지스터(NT9)가 턴오프되므로 이에, 트랜지스터(NT8)를 통하여 제 2 노드에 제 2 전원전압(VDD)만 공급되는 상태이므로 제 2 노드(N2)의 전위는 제 1 전원전압(VSS)에서 제 2 전원전압(VDD)으로 상승되기 시작한다. 제 2 노드(N2)의 전위가 상승되기 시작하면, 트랜지스터(NT4)가 턴온되기 시작하고, 이에 캐패시터의 충 전전압은 트랜지스터(NT4)를 통하여 방전되기 시작한다. 그러므로, 풀업 트랜지스터(NT1)도 턴오프되기 시작한다.
이어서, 제어단자(CT)에 제공되는 다음 스테이지의 출력신호가 턴온전압으로 상승하게 되므로 이에, 트랜지스터(NT5, NT6)가 턴온된다. 그러므로, 제 2 노드(N2)의 전위는 트랜지스터(NT6, NT8)에 의해 제공되는 제 2 전원전압(VDD)으로 빠르게 상승되기 시작하고, 제 1 노드(N1)의 전위는 트랜지스터(NT4, NT5)를 통하여 빠르게 제 1 전원전압(VSS)으로 다운되게 된다.
그러므로, 풀업 트랜지스터(NT1)는 턴오프되고, 풀다운 트랜지스터(NT2)는 턴온되어 출력단자(OUT)는 턴온전압(VON)에서 제 2 전원전압(VDD)의 턴오프전압(VOFF)으로 다운된다.
제어단자(CT)에 인가되는 다음 스테이지의 출력신호가 로우 레벨로 하강되어 트랜지스터(NT6)가 턴오프되더라도 제 2 노드(N2)는 트랜지스터(NT8)를 통하여 제 2 전원전압(VDD)으로 바이어스된 상태를 유지하게 되고, 제 1 노드(N1)는 턴온상태를 유지하는 트랜지스터(NT4)를 제 1 전원전압(VSS)으로 바이어스된 상태를 유지한다. 그러므로, 장시간 사용으로 트랜지스터(NT2, NT4)의 스레쉬홀드 전압이 상승되더라도 제 2 노드(N2)의 전위가 제 2 전원전압(VDD)으로 유지되므로 풀다운 트랜지스터(NT2)가 턴오프되는 오동작의 우려가 없이 안정된 동작이 확보된다.
상술한 바와 동일한 동작으로 각 스테이지들(SRC1~SRC4)이 지그재그로 동작하여 게이트 라인들이 순차적으로 구동하게 된다.
도 7은 게이트 구동회로의 각 스테이지의 다른 실시예의 회로 구성을 나타낸 다.
도 7을 참조하면, 스테이지는 풀업수단(132), 풀다운수단(134), 풀업구동수단(136), 풀다운 구동수단(138)을 포함한다.
풀업수단(132)은 클럭신호 입력단자(CK)에 드레인이 연결되고, 제 3 노드(N3)에 게이트가 연결되고, 출력단자(OUT)에 소오스가 연결된 풀업 NMOS 트랜지스터(NT11)로 구성된다.
풀다운수단(134)은 출력단자(OUT)에 드레인이 연결되고, 제 4 노드(N4)에 게이트가 연결되고, 소오스가 제 1 전원전압(VSS)에 연결된 풀다운 NMOS 트랜지스터(NT12)로 구성된다.
풀업구동수단(194)은 캐패시터(C), NMOS 트랜지스터(NT13~NT15)로 구성된다. 캐패시터(C)는 제 3 노드(N3)와 출력단자(OUT) 사이에 연결된다. 트랜지스터(NT13)는 제 2 전원 전압(VDD)에 드레인이 연결되고, 입력단자(IN)에 게이트가 연결되고, 제 3 노드(N3)에 소오스가 연결된다. 트랜지스터(NT14)는 제 3 노드(N3)에 드레인이 연결되고, 제어단자(CT)에 게이트가 연결되고, 소오스가 제 1 전원전압(VSS)에 연결된다. 트랜지스터(NT15)는 제 3 노드(N3)에 드레인이 연결되고, 제 4 노드(N4)에 게이트가 연결되고, 소오스가 제 1 전원전압(VSS)에 연결된다. 이때, 트랜지스터(NT13)의 사이즈는 트랜지스터(NT15)의 사이즈보다 약 2배 정도 크게 형성된다.
풀다운구동수단(138)은 두 개의 NMOS 트랜지스터들(NT16, NT17)로 구성된다. 트랜지스터(NT16)는 제 2 전원전압(VDD)에 드레인과 게이트가 공통으로 결합되고, 제 4 노드(N4)에 소오스가 연결된다. 트랜지스터(NT17)는 제 4 노드(N4)에 드레인 이 연결되고, 제 3 노드(N3)에 게이트가 연결되고, 소오스가 제 1 전원전압(VSS)에 결합된다. 이때, 트랜지스터(NT16)의 사이즈는 트랜지스터(NT17)의 사이즈보다 약 16배 정도 크게 형성된다.
제 1 클럭신호(CK)와 스캔개시신호(ST)가 공급되면, 첫 번째 스테이지에서는 스캔개시신호(ST)의 선단에 응답하여 제 1 클럭신호(CK)의 하이레벨구간을 소정 시간 지연시켜서 출력단자에 출력신호로 발생한다.
스캔개시신호(ST)의 액티브구간은 제 1 클럭신호(CK)의 하이레벨구간에 비하여 약 1/4주기 앞선 위상을 가진다. 개시신호(ST)의 액티브구간은 펄스 선단, 즉 상승 에지로부터의 셋업타임(Ts1)과 펄스 후단, 즉 하강 에지까지의 홀드타임(Ts2)으로 분할된다.
이와 같은 지연특성은 풀업구동수단(194)의 캐패시터(C)가 개시신호(ST)의 선단에서 트랜지스터(NT13)를 통하여 충전되기 시작하고, 캐패시터(C)의 충전전압이 풀업 트랜지스터(NT11)의 게이트 소오스 간 문턱전압 이상으로 충전된 이후에 풀업 트랜지스터(NT11)가 턴온되고, 제 1 클럭신호(CK)의 하이레벨구간이 출력단자에 나타나기 시작하기 때문이다.
출력단자(OUT)에 클럭신호의 하이레벨구간이 나타나기 시작하면, 이 출력전압이 캐패시터(C)에 부트스트랩(BOOTSTRAP)되어 풀업 트랜지스터(NT11)의 게이트 전압이 턴온전압(VDD) 이상으로 상승하게 된다. 따라서, NMOS 트랜지스터인 풀업 트랜지스터(NT11)가 완전(FULL) 도통상태를 유지하게 된다. 이때, 트랜지스터(NT13)의 사이즈는 트래지스터(NT15)의 사이즈보다 약 2배정도 크기 때 문에 개시신호(ST)에 의해 트랜지스터(NT15)가 턴온되더라도 트랜지스터(NT11)를 턴온상태로 천이시킨다.
한편, 풀다운구동수단(138)은 입력신호에 의하여 트랜지스터(NT17)가 턴오프되어 제 4 노드(N4)가 제 2 전원전압(VDD)으로 상승되어 트랜지스터(NT12)를 턴온시킨다. 따라서 출력단자(OUT)의 출력신호의 전압이 제 1 전원전압(VSS) 상태에 있다. 이때, 개시신호에 의하여 트랜지스터(NT17)가 턴온되므로 제 4 노드(N4)의 전위가 제 1 전원전압(VSS)으로 다운된다. 이후 트랜지스터(N16)가 턴온되더라도, 트랜지스터(N17)의 사이즈가 트랜지스터(N16)의 사이즈 보다 약 16배정도 크기 때문에 제 4 노드(N4)는 제 1 전원전압(VSS) 상태로 계속 유지된다. 따라서, 풀다운 트랜지스터(NT12)는 턴온상태에서 턴오프상태로 천이된다.
출력단자(OUT)의 출력신호(OUT1)는 제 1 클럭신호(CK)의 듀티 기간만큼 지연되어 나타나게 된다.
출력단자(OUT)의 출력신호의 전압이 턴오프전압(VOFF=VSS)상태로 떨어지게 되면, 트랜지스터(NT17)가 턴오프되므로 이에, 트랜지스터(NT16)를 통하여 제 4 노드(N4)에 제 2 전원전압(VDD)만 공급되는 상태이므로 제 4 노드(N4)의 전위는 제 1 전원전압(VSS)에서 제 2 전원전압(VDD)으로 상승되기 시작한다. 제 4 노드(N4)의 전위가 상승되기 시작하면, 트랜지스터(NT15)가 턴온되기 시작하고, 이에 캐패시터의 충전전압은 트랜지스터(NT15)를 통하여 방전되기 시작한다. 그러므로, 풀업 트랜지스터(NT11)도 턴오프되기 시작한다.
이어서, 제어단자(CT)에 제공되는 다음 스테이지의 출력신호가 턴온전압으로 상승하게 되므로 이에, 트랜지스터(NT14)가 턴온된다. 이때, 트랜지스터(NT14)의 사이즈는 트랜지스터(NT15)보다 약 2배정도 크기 때문에 제 3 노드(N3)의 전위는 트랜지스터(NT15)만 턴온되었을 때보다 더욱 빠르게 제 1 전원전압(VSS)으로 다운되게 된다.
그러므로, 풀업 트랜지스터(NT11)는 턴오프되고, 풀다운 트랜지스터(NT12)는 턴온되어 출력단자(OUT)는 턴온전압(VON)에서 제 2 전원전압(VDD)의 턴오프전압(VOFF)으로 다운된다.
제어단자(CT)에 인가되는 다음 스테이지의 출력신호가 로우 레벨로 하강되어 트랜지스터(NT14)가 턴오프되더라도 제 4 노드(N4)는 트랜지스터(NT16)를 통하여 제 2 전원전압(VDD)으로 바이어스된 상태를 유지하게 되고, 제 3 노드(N3)는 턴온상태를 유지하는 트랜지스터(NT15)를 제 1 전원전압(VSS)으로 바이어스된 상태를 유지한다. 그러므로, 제 4 노드(N4)의 전위가 제 2 전원전압(VDD)으로 유지되므로 풀다운 트랜지스터(NT12)가 턴오프되는 오동작의 우려가 없이 안정된 동작이 확보된다.
상술한 바와 같이, 다른 실시예에서는 트랜지스터(NT15) 및 트랜지스터(NT17)를 래치 형태로 배치함으로써 제 3 노드(N3) 및 제 4 노드(N4)에서 안정된 상태를 유지할 수 있다. 또한, 일 실시예와 비교하여 두 개의 트랜지스터를 제거할 뿐만 아니라 트랜지스터의 사이즈도 줄임으로써 주변영역에서 쉬프트 레지스터가 차지하는 면적을 10% 정도로 감소시킬 수 있다.
또한, 다른 실시예는 일 실시예에 비하여 스캔개시신호(ST)의 펄스폭에 관계 없이 안정된 동작이 가능하다.
즉, 일 실시예는 스캔개시신호(ST)의 펄스폭이 클럭신호의 펄스폭 보다 좁을 경우에는 클럭신호가 들어오기 전에 캐패시터가 방전을 개시한다. 이 때문에 풀다운 트랜지스터가 턴온되므로 출력이 발생되지 않게 된다. 그러므로, 출력신호가 다음 단에 쉬프트되지 못하므로 동작 불능상태가 될 수 있다.
그러나, 다른 실시예는 스캔개시신호(ST)를 래치하기 때문에 스캔개시신호(ST)의 펄스폭의 광협에 관계없이 안정된 동작이 가능하다.
도 8은 본 발명에 의한 바람직한 일 실시예의 대칭형 액정표시장치의 표시영역 및 게이트 구동회로의 레이아웃도를 나타내고, 도 9 내지 도 13은 도 8의 액정표시장치의 각 층의 레이아웃도를 나타낸다.
도 8의 레이아웃의 각 부분은 도 6의 게이트 구동회로와 동일한 부분은 동일 부호로 처리한다. 제 1 게이트 구동회로(108)의 표시영역에 인접한 부분에 게이트 라인 구동트랜지스터(NT1, NT2)를 배치하고, 가장 멀리 떨어진 부분에 외부신호라인들(CK, VDD, VSS, ST)이 배치된다.
구동트랜지스터 배치영역과 신호라인 배치영역 사이에 제어용 트랜지스터들(NT3, NT4, NT5, NT6, NT7, NT8, NT9)등이 배치된다.
캐패시터(C)는 구동트랜지스터(NT1, NT2)들의 사이에 배치되고, 구동 트랜지스터(NT1)의 게이트 전극 하부 연장부로 제공된 하부전극과, 구동트랜지스터(NT2)의 드레인 전극의 상부 연장부로 제공된 상부전극과 이들 사이에 제공된 게이트 절연막(SiNx)을 포함한다.
유리기판 상에 도 9의 게이트 금속패턴이 배치된다. 게이트 금속패턴은 표시영역의 게이트 라인(GL)과 게이트 구동회로영역의 각 트랜지스터의 게이트 전극과, 캐패시터의 하부전극, 신호라인들, 쉬프트 레지스터의 각 스테이지를 상호 연결하기 위한 일부 신호라인들을 구성한다.
게이트 금속패턴은 게이트 절연층인 SiNx 물질로 도포된다. 도포된 SiNx 물질층 상에 도 10의 아몰퍼스 실리콘 재질의 액티브 패턴이 하부 패턴과 얼라인되어 배치된다. 도 10에서 액티브 패턴 중 SP 표시된 조각들은 하부의 게이트 패턴과 교차되는 소스 패턴을 보호하기 위해 부가되는 더미 패턴들이다. 이러한 부가패턴들은 상부 구조물인 소스패턴이 형성될 표면의 기울기를 완화시킴으로써 상부 소스 금속라인이 끊어지는 것을 방지한다.
도 10의 액티브 패턴 상에 도 11의 소스패턴이 얼라인되어 배치된다. 소스패턴은 표시영역에서 데이터라인 및 화소전극 콘택영역, 게이트 구동영역에서 트랜지스터의 소스 및 드레인전극, 신호라인 일부, 캐패시터의 상부전극을 구성한다.
구동 트랜지스터의 소스 및 드레인 전극은 각각 빗살형으로 서로 마주보며 빗살들이 서로 사이사이에 배치되도록 형성된다.
이와 같은 구동 트랜지스터(NT1, NT2)의 소스 드레인 전극구조는 한정된 면적 내에서 구동 트랜지스터의 채널폭을 증가시킴으로 아몰퍼스 실리콘으로 제작된 트랜지스터의 구동능력을 충분히 확보할 수 있도록 한다.
도 12의 레이아웃은 게이트 금속패턴과 소스패턴을 전기적으로 상호 연결하기 위하여 각 패턴의 콘택홀 영역을 나타낸다. 본 발명에서는 게이트 구동회로영역 에서는 서로 대응하는 게이트 콘택영역과 소스 콘택영역을 서로 인접하여 형성한다.
이와 같이 인접하여 형성된 콘택쌍(CA, CB)은 도 13에 도시한 바와 같이 표시영역에 제공되는 화소전극패턴(PE)와 동시에 제공되는 콘택 패턴(CP)에 의해 상호 전기적으로 연결된다.
즉, 본 발명에서는 게이트 금속패턴과 소스패턴으로 이루어진 신호라인들을 서로 전기적으로 연결하기 위하여 콘택홀을 형성하고 이 콘택홀을 통하여 화소전극 패턴과 동일 재질의 도전물질로 콘택패턴을 형성하여 연결한다.
통상적으로 투과형 액정표시장치에서는 화소전극이 투명도전막(ITO)로 구성되고, 반사형 액정표시장치에서는 금속 반사막으로 구성된다.
그러므로, 투과형인 경우에는 투명 도전막이 콘택패턴으로 제공되므로 금속패턴에 비하여 상태적으로 전기전도도가 떨어진 투명도전막을 사용하더라도 콘택저항으로 인한 게이트 구동회로의 전기적 특성 영향을 최소화하기 위하여 서로 연결되는 콘택홀들을 최재한 인접하여 배치하는 것이 바람직하다.
또한, 미스 얼라인먼트로 인한 콘택저항 증가나 접촉 불량을 방지하기 위하여 콘택홀을 충분히 커버할 수 있도록 콘택 패턴의 사이즈에 충분한 마진을 확보하는 것이 바람직하다.
도 14는 본 발명에 의한 듀얼 게이트 구동회로가 집적된 대칭형 액정표시모듈의 다른 실시예의 개략도를 나타낸다. 다른 실시예의 액정표시모듈은 하부기판(100)과 상부기판(102)을 포함한다. 하부기판(100)은 상부기판(102)이 포 개지는 제 1 영역(100a)과 포개지지 않은 제 2 영역(100b)으로 구분된다.
제 1 영역(100a)은 표시영역(104)과 주변영역(106)을 포함하고, 표시영역(104)과 주변영역(106)에는 액정이 주입된 다음에 그 주연부가 실링재로 실링된다. 표시영역(104)의 좌우 주변영역(106)에는 표시영역의 게이트 라인들과 제 1 및 제 2 게이트 구동회로(108a, 110b)를 연결하기 위한 라인패턴들이 좌우 대칭적으로 각각 배치된다.
제 2 영역(100b)에는 데이터 구동회로(112), 제 1 및 제 2 게이트 구동회로(108a, 110a)와 외부연결단자(114)가 형성되고 외부연결단자(114)에는 필름 케이블(116)의 일단이 부착된다. 필름 케이블(116)의 타단은 미도시된 통합인쇄회로기판에 부착된다. 데이터 구동회로(112)는 칩형태로 제작되어 하부기판상에 마운팅된다.
즉, 상술한 다른 실시예는 제 1 및 제 2 게이트 구동회로(108a, 110a)들이 데이터 구동회로(112)의 좌우에 대칭적으로 배치된 점이 일 실시예의 배치와 다르다.
도 15는 본 발명에 의한 듀얼 게이트 구동회로가 집적된 대칭형 액정표시모듈의 또 다른 실시예의 개략도를 나타낸다. 도 15에서 액정표시모듈은 하부기판(100)과 상부기판(102)을 포함한다. 하부기판(100)은 상부기판(102)이 포개지는 제 1 영역(100a)과 포개지지 않은 제 2 영역(100b)으로 구분된다.
제 1 영역(100a)은 표시영역(104)과 주변영역(106)을 포함하고, 표시영역(104)과 주변영역(106)에는 액정이 주입된 다음에 그 주연부가 실링재로 실링된다. 표시영역(104)의 상부 주변영역(104)에는 제 1 및 제 2 게이트 구동회로(108b, 110b)들이 하나로 통합되어 배치된다. 표시영역(104)의 좌우 주변영역(106)에는 제 1 및 제 2 게이트 구동회로들(108b, 110b)과 표시영역(104)의 게이트 라인들을 연결하기 위한 라인패턴들이 좌우 대칭적으로 각각 배치된다.
제 2 영역(100b)에는 데이터 구동회로(112)와 외부연결단자(114)가 형성되고 외부연결단자(114)에는 필름 케이블(116)의 일단이 부착된다. 필름 케이블(116)의 타단은 미도시된 통합인쇄회로기판에 부착된다. 데이터 구동회로(112)는 칩형태로 제작되어 하부기판상에 마운팅된다.
게이트 구동회로(108b, 110b)들은 하부로부터 상부로 연장된 외부연결단자(114)를 통하여 필름 케이블(116)에 연결된다.
또 다른 실시예는 게이트 구동회로들이 데이터 구동회로와는 반대되는 영역, 즉 상부 주변영역에 배치된다는 점이 일실시예 및 다른 실시예와 다르다.
전체적으로 본 발명의 액정표시모듈은 제 1 및 제 2 게이트 구동회로를 각각 구비하고 이들이 표시영역의 주변영역에 좌우 대칭되게 배치된다는 것이다.
실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이상, 설명한 바와 같이 본 발명에서는 액정표시모듈의 표시영역의 주변영역에 게이트 구동회로를 배치함에 있어서 좌우 대칭적으로 배치하여 좌우 대칭형 액정표시모듈을 구성함으로써, 액정표시모듈이 실장되는 세트의 좌우 폭을 최소화할 수 있도록 한다.

Claims (17)

  1. 기판 상의 표시영역에 매트릭스상으로 배열된 복수의 픽셀전극들;
    상기 복수의 픽셀전극들에 각각 대응하고, 대응하는 픽셀전극에 제 1 전류전극이 각각 연결된 복수의 박막 트랜지스터들;
    상기 복수의 픽셀전극들 중 홀수번째 컬럼과 짝수번째 컬럼 사이에 각각 배치되고, 대응하는 홀수번째 컬럼과 짝수번째 컬럼의 박막 트랜지스터들의 제 2 전류전극들이 공통으로 연결된 복수의 데이터 라인들;
    상기 복수의 픽셀전극들 중 각 로우들에 대응하여 배치되고, 대응하는 로우 중 홀수번째 박막트랜지스터들의 게이트 전극들이 공통으로 연결된 복수의 제 1 게이트 라인들;
    상기 복수의 픽셀전극들 중 각 로우들에 대응하여 배치되고, 대응하는 로우 중 짝수번째 박막트랜지스터들의 게이트 전극들이 공통으로 연결된 복수의 제 2 게이트 라인들;
    상기 복수의 데이터 라인들을 구동하기 위한 데이터 구동회로;
    상기 표시영역의 일측 주변영역에 배치되고, 상기 복수의 제 1 게이트 라인들을 구동하기 위한 제 1 게이트 구동회로; 및
    상기 제 1 게이트 구동회로와 상기 표시영역을 중심으로 좌우 대칭되도록 상기 표시영역의 타측 주변영역에 배치되고, 상기 복수의 제 2 게이트라인들을 구동하기 위한 제 2 게이트 구동회로를 구비한 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 게이트 구동회로는 상기 제 1 및 제 2 게이트라인들을 통하여 전파된 시프트신호에 응답하여 서로 지그재그로 복수의 로우라인들이 순차적으로 스캔되도록 구동하는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서, 상기 제 1 및 제 2 게이트 구동회로 각각은
    복수의 스테이지들을 포함하고, 각 스테이지들의 출력신호에 의해 상기 복수의 게이트 라인들을 순차적으로 선택하고, 제 1 게이트 구동회로에는 제 1 클럭신호가 제공되고, 제 2 게이트 구동회로에는 상기 제 1 클럭신호와 위상이 반전된 제 2 클럭신호가 제공되며,
    상기 각 스테이지는,
    이전 게이트 라인이 연결된 입력단자;
    대응하는 게이트 라인이 연결된 출력단자;
    다음 게이트 라인이 연결된 제어단자;
    대응하는 클럭신호가 입력되는 클럭단자;
    상기 클럭단자와 상기 출력단자 사이에 연결되고, 턴온시에 클럭신호의 듀티 기간동안 상기 대응하는 게이트 라인을 풀업시키는 풀업수단;
    상기 출력단자와 제 1 전원전압 사이에 연결되고, 턴온시에 상기 대응하는 게이트 라인을 상기 제 1 전원전압으로 풀다운시키는 풀다운수단;
    상기 풀업수단의 입력노드에 연결되고, 상기 입력단자에 공급되는 입력신호의 선단에 응답하여 상기 풀업수단을 턴온시키고, 상기 제어단자에 공급되는 제어신호의 선단에 응답하여 상기 풀업수단을 턴오프시키는 풀업구동수단;
    상기 풀다운수단의 입력노드에 연결되고, 상기 입력신호의 선단에 응답하여 상기 풀다운수단을 턴오프시키고, 상기 제어신호의 선단에 응답하여 상기 풀다운수단을 턴온시키는 풀다운구동수단; 및
    상기 풀다운수단의 입력노드와 제 2 전원전압 사이에 연결되고, 상기 풀다운수단의 입력노드에 항상 제 2 전원전압을 연결하여 상기 풀다운 수단의 입력노드가 플로팅되는 것을 방지하는 플로팅 방지수단을 구비한 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서, 상기 각 스테이지는
    상기 풀다운수단의 입력노드와 제 1 전원전압 사이에 연결되고, 상기 출력단자의 출력신호에 응답하여 상기 풀다운수단의 입력노드에 상기 제 1 전원전압을 연결하여 상기 풀다운수단이 턴온되는 것을 방지하는 턴온방지수단을 더 구비한 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서, 상기 턴온방지수단은
    상기 풀다운수단의 입력노드에 드레인이 연결되고, 상기 출력단자에 게이트가 연결되고, 소오스가 제 1 전원전압에 연결된 NMOS 트랜지스터로 구성한 것을 특 징으로 하는 액정표시장치.
  6. 제 5 항에 있어서, 상기 풀업구동수단은
    상기 풀업수단의 입력노드와 상기 출력단자 사이에 연결된 캐패시터;
    상기 입력단자에 드레인 및 게이트가 공통으로 연결되고, 상기 풀업수단의 입력노드에 소오스가 연결된 제 1 트랜지스터;
    상기 풀업수단의 입력노드에 드레인이 연결되고, 상기 풀다운수단의 입력노드에 게이트가 연결되고 소오스가 제 1 전원전압에 연결된 제 2 트랜지스터; 및
    상기 풀업수단의 입력노드에 드레인이 연결되고, 상기 제어단자에 게이트가 연합되고 소오스가 제 1 전원전압에 연결된 제 3 트랜지스터를 구비한 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서, 상기 풀다운구동수단은
    제 2 전원전압에 드레인이 결합되고, 상기 제어단자에 게이트가 연결되고, 상기 풀다운수단의 입력노드에 소오스가 결합된 제 4 트랜지스터; 및
    상기 풀다운수단의 입력노드에 드레인이 연결되고, 상기 입력단자에 게이트가 결합되고, 소오스가 제 1 전원전압에 연결된 제 5 트랜지스터를 구비한 것을 특징으로 하는 액정표시장치.
  8. 제 7 항에 있어서, 상기 플로팅 방지수단은
    상기 제 2 전원전압에 드레인 및 게이트가 연결되고, 상기 풀다운수단의 입력노드에 소오스가 연결된 제 6 트랜지스터로 구성되고,
    상기 제 6 트랜지스터는 상기 제 5 트랜지스터의 사이즈에 비해 상대적으로 충분히 작은 사이즈로 구성된 것을 특징으로 하는 액정표시장치.
  9. 제 8 항에 있어서, 상기 제 5 트랜지스터와 제 6 트랜지스터의 사이즈 비는 약 20 : 1 정도인 것을 특징으로 하는 액정표시장치.
  10. 제 1 항에 있어서, 상기 표시영역의 박막트랜지스터와 게이트 구동회로의 박막 트랜지스터들은 a-Si NMOS TFT로 구성한 것을 특징으로 하는 액정표시장치.
  11. 제 1 항에 있어서, 상기 제 1 및 제 2 게이트 구동회로 각각은
    복수의 스테이지들이 종속 연결되고, 각 스테이지들의 출력신호에 의해 상기 복수의 게이트 라인들을 순차적으로 선택하는 쉬프트 레지스터로 구성하고, 제 1 게이트 구동회로에는 제 1 클럭신호가 제공되고, 제 2 게이트 구동회로에는 상기 제 1 클럭신호와 위상이 반전된 제 2 클럭신호가 제공되며,
    상기 각 스테이지는,
    이전 게이트 라인이 연결된 입력단자;
    대응하는 게이트 라인이 연결된 출력단자;
    다음 게이트 라인이 연결된 제어단자;
    대응하는 클럭신호가 입력되는 클럭단자;
    상기 출력단자에 상기 제 1 및 제 2 클럭신호 중 대응되는 클럭신호를 제공하는 풀업수단;
    상기 출력단자에 제 1 전원전압을 제공하는 풀다운수단;
    상기 풀업수단의 입력노드에 연결되고, 입력신호의 선단에 응답하여 캐패시터를 충전하여 상기 풀업수단을 턴온시키고, 다음 게이트 라인의 구동신호의 선단에 응답하여 상기 캐패시터를 방전시켜서 상기 풀업수단을 턴오프시키는 풀업구동수단; 및
    상기 풀다운수단의 입력노드에 연결되고, 상기 풀업수단의 입력 노드와 연결되어 상기 풀다운수단을 턴오프시키고, 다음 게이트 라인의 구동신호의 선단에 응답하여 상기 풀다운수단을 턴온시키는 풀다운구동수단을 구비한 것을 특징으로 하는 액정표시장치.
  12. 제 11 항에 있어서, 상기 풀업구동수단은
    상기 풀업수단의 입력 노드와 상기 출력단자에 연결된 캐퍼시터;
    드레인이 제 2 전원 전압에 연결되고, 입력신호에 게이트가 연결되고, 상기 풀업수단의 입력노드에 소오스가 연결된 제 1 트랜지스터;
    상기 풀업수단의 입력노드에 드레인이 연결되고, 다음 게이트라인의 구동신호에 게이트가 결합되고, 소오스가 제 1 전원전압에 연결된 제 2 트랜지스터; 및
    상기 풀업수단의 입력노드에 드레인이 연결되고, 상기 풀다운수단의 입력노 드에 게이트가 연결되고, 소오스가 제 1 전원전압에 연결된 제 3 트랜지스터를 구비한 것을 특징으로 하는 액정표시장치.
  13. 제 12 항에 있어서, 상기 제 1 트랜지스터와 제 3 트랜지스터의 사이즈 비는 약 2 : 1 정도인 것을 특징으로 하는 액정표시장치.
  14. 제 13 항에 있어서, 상기 풀다운구동수단은
    제 2 전원전압에 드레인과 게이트가 공통으로 결합되고, 소오스가 상기 풀다운수단의 입력노드에 연결된 제 4 트랜지스터; 및
    상기 풀다운수단의 입력노드에 드레인이 결합되고, 상기 풀업수단의 입력노드에 게이트가 연결되고, 소오스가 제 1 전원전압과 연결된 제 5 트랜지스터를 구비한 것을 특징으로 하는 액정표시장치.
  15. 제 14 항에 있어서, 상기 제 4 트랜지스터와 제 5 트랜지스터의 사이즈 비는 약 16 : 1 정도인 것을 특징으로 하는 액정표시장치.
  16. 기판 상의 표시영역에 매트릭스상으로 배열된 복수의 픽셀전극들;
    상기 복수의 픽셀전극들에 각각 대응하고, 대응하는 픽셀전극에 제 1 전류전극이 각각 연결된 복수의 박막 트랜지스터들;
    상기 복수의 픽셀전극들 중 홀수번째 컬럼과 짝수번째 컬럼 사이에 각각 배 치되고, 대응하는 홀수번째 컬럼과 짝수번째 컬럼의 박막 트랜지스터들의 제 2 전류전극들이 공통으로 연결된 복수의 데이터 라인들;
    상기 복수의 픽셀전극들 중 각 로우들에 대응하여 배치되고, 대응하는 로우 중 홀수번째 박막트랜지스터들의 게이트 전극들이 공통으로 연결된 복수의 제 1 게이트 라인들;
    상기 복수의 픽셀전극들 중 각 로우들에 대응하여 배치되고, 대응하는 로우 중 짝수번째 박막트랜지스터들의 게이트 전극들이 공통으로 연결된 복수의 제 2 게이트 라인들;
    상기 표시영역의 제 1 주변영역에 배치되어 상기 복수의 데이터 라인들을 구동하기 위한 데이터 구동회로;
    상기 데이터 구동회로와 상기 표시영역을 중심으로 대칭되도록 상기 표시영역의 제 2 주변영역의 일측에 배치되고, 상기 복수의 제 1 게이트 라인들을 구동하기 위한 제 1 게이트 구동회로; 및
    상기 제 1 게이트 구동회로와 상기 표시영역을 중심으로 좌우 대칭되도록 상기 표시영역의 제 2 주변영역의 타측에 배치되고, 상기 복수의 제 2 게이트라인들을 구동하기 위한 제 2 게이트 구동회로를 구비한 것을 특징으로 하는 액정표시장치.
  17. 기판 상의 표시영역에 매트릭스상으로 배열된 복수의 픽셀전극들;
    상기 복수의 픽셀전극들에 각각 대응하고, 대응하는 픽셀전극에 제 1 전류전 극이 각각 연결된 복수의 박막 트랜지스터들;
    상기 복수의 픽셀전극들 중 홀수번째 컬럼과 짝수번째 컬럼 사이에 각각 배치되고, 대응하는 홀수번째 컬럼과 짝수번째 컬럼의 박막 트랜지스터들의 제 2 전류전극들이 공통으로 연결된 복수의 데이터 라인들;
    상기 복수의 픽셀전극들 중 각 로우들에 대응하여 배치되고, 대응하는 로우 중 홀수번째 박막트랜지스터들의 게이트 전극들이 공통으로 연결된 복수의 제 1 게이트 라인들;
    상기 복수의 픽셀전극들 중 각 로우들에 대응하여 배치되고, 대응하는 로우 중 짝수번째 박막트랜지스터들의 게이트 전극들이 공통으로 연결된 복수의 제 2 게이트 라인들;
    상기 표시영역의 제 1 주변영역에 배치되어 상기 복수의 데이터 라인들을 구동하기 위한 데이터 구동회로;
    상기 데이터 구동회로의 일측에 배치되고, 상기 복수의 제 1 게이트 라인들을 구동하기 위한 제 1 게이트 구동회로; 및
    상기 제 1 게이트 구동회로와 상기 데이터 구동회로를 중심으로 좌우 대칭되도록 상기 데이터 구동회로의 타측에 배치되고, 상기 복수의 제 2 게이트라인들을 구동하기 위한 제 2 게이트 구동회로를 구비한 것을 특징으로 하는 액정표시장치.
KR1020010053920A 2001-09-03 2001-09-03 액정표시장치 Expired - Lifetime KR100803163B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020010053920A KR100803163B1 (ko) 2001-09-03 2001-09-03 액정표시장치
JP2002003713A JP4163416B2 (ja) 2001-09-03 2002-01-10 液晶表示装置
CNB021020523A CN1308906C (zh) 2001-09-03 2002-01-18 液晶显示装置
US10/183,129 US7522145B2 (en) 2001-09-03 2002-06-26 Liquid crystal display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010053920A KR100803163B1 (ko) 2001-09-03 2001-09-03 액정표시장치

Publications (2)

Publication Number Publication Date
KR20030020185A KR20030020185A (ko) 2003-03-08
KR100803163B1 true KR100803163B1 (ko) 2008-02-14

Family

ID=19713887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010053920A Expired - Lifetime KR100803163B1 (ko) 2001-09-03 2001-09-03 액정표시장치

Country Status (4)

Country Link
US (1) US7522145B2 (ko)
JP (1) JP4163416B2 (ko)
KR (1) KR100803163B1 (ko)
CN (1) CN1308906C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8619007B2 (en) 2005-03-31 2013-12-31 Lg Display Co., Ltd. Electro-luminescence display device for implementing compact panel and driving method thereof

Families Citing this family (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3708467B2 (ja) * 2001-09-26 2005-10-19 株式会社日立製作所 表示装置
GB0217709D0 (en) * 2002-07-31 2002-09-11 Koninkl Philips Electronics Nv Array device with switching circuits
KR100797522B1 (ko) * 2002-09-05 2008-01-24 삼성전자주식회사 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
KR20040055337A (ko) * 2002-12-20 2004-06-26 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 구동장치
JP4425547B2 (ja) * 2003-01-17 2010-03-03 株式会社半導体エネルギー研究所 パルス出力回路、シフトレジスタ、および電子機器
US7319452B2 (en) * 2003-03-25 2008-01-15 Samsung Electronics Co., Ltd. Shift register and display device having the same
JP4390469B2 (ja) * 2003-03-26 2009-12-24 Ｎｅｃエレクトロニクス株式会社 画像表示装置、該画像表示装置に用いられる信号線駆動回路及び駆動方法
KR100965176B1 (ko) * 2003-04-07 2010-06-24 삼성전자주식회사 디지털 엑스레이 디텍터용 어레이 패널 및 이의 제조 방법
US7369111B2 (en) 2003-04-29 2008-05-06 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same
KR100976986B1 (ko) * 2003-11-18 2010-08-19 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시장치
KR100913303B1 (ko) * 2003-05-06 2009-08-26 삼성전자주식회사 액정표시장치
JP3947848B2 (ja) * 2003-06-12 2007-07-25 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2005005227A (ja) * 2003-06-16 2005-01-06 Hitachi Displays Ltd 有機ｅｌ発光表示装置
KR100945581B1 (ko) * 2003-06-23 2010-03-08 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR20050024528A (ko) * 2003-09-03 2005-03-10 삼성전자주식회사 액정표시장치
KR100976979B1 (ko) * 2003-09-17 2010-08-23 삼성전자주식회사 액정 표시 장치
KR100774911B1 (ko) * 2003-10-14 2007-11-09 엘지전자 주식회사 일렉트로 루미네센스 표시장치
KR101001966B1 (ko) 2004-01-07 2010-12-20 삼성전자주식회사 표시장치 및 이의 제조방법
KR101032945B1 (ko) 2004-03-12 2011-05-09 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
US7289594B2 (en) * 2004-03-31 2007-10-30 Lg.Philips Lcd Co., Ltd. Shift registrer and driving method thereof
US20060017666A1 (en) * 2004-07-20 2006-01-26 Lg Electronics Inc. Multi-panel display device and method of driving the same
KR101044920B1 (ko) * 2004-07-28 2011-06-28 엘지디스플레이 주식회사 액정표시장치용 게이트 구동회로 및 이를 이용한액정표시장치
KR101006450B1 (ko) * 2004-08-03 2011-01-06 삼성전자주식회사 액정 표시 장치
JP4584653B2 (ja) 2004-08-31 2010-11-24 ヤマハ株式会社 電子音楽装置及びプログラム
US20060044241A1 (en) * 2004-08-31 2006-03-02 Vast View Technology Inc. Driving device for quickly changing the gray level of the liquid crystal display and its driving method
CN101320754A (zh) * 2004-09-17 2008-12-10 日本电气株式会社 半导体器件
JP2006133285A (ja) * 2004-11-02 2006-05-25 Mitsubishi Electric Corp 表示装置およびその製造方法
KR101112213B1 (ko) * 2005-03-30 2012-02-27 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시장치
KR101213937B1 (ko) * 2005-04-18 2012-12-18 엘지디스플레이 주식회사 일렉트로-루미네센스 표시장치
KR101147125B1 (ko) 2005-05-26 2012-05-25 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치 및 그의 구동방법
JP4671187B2 (ja) * 2005-06-02 2011-04-13 シャープ株式会社 アクティブマトリクス基板およびそれを用いた表示装置
KR101127853B1 (ko) * 2005-08-11 2012-03-22 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
KR100666637B1 (ko) * 2005-08-26 2007-01-10 삼성에스디아이 주식회사 유기 전계발광 표시장치의 발광제어 구동장치
JP4644087B2 (ja) * 2005-09-29 2011-03-02 株式会社 日立ディスプレイズ シフトレジスタ回路及びそれを用いた表示装置
JP2007121767A (ja) * 2005-10-28 2007-05-17 Nec Lcd Technologies Ltd 液晶表示装置
JP4702003B2 (ja) * 2005-11-16 2011-06-15 セイコーエプソン株式会社 液晶装置およびプロジェクタ
JP4722699B2 (ja) * 2005-12-28 2011-07-13 株式会社 日立ディスプレイズ 表示装置
US7430268B2 (en) * 2006-01-05 2008-09-30 Au Optronics Corporation Dynamic shift register with built-in disable circuit
CN100403360C (zh) * 2006-02-08 2008-07-16 友达光电股份有限公司 显示面板的显示阵列
CN100498891C (zh) * 2006-02-14 2009-06-10 友达光电股份有限公司 像素结构、显示面板及显示装置与其驱动方法
KR101206724B1 (ko) * 2006-02-23 2012-11-30 삼성디스플레이 주식회사 표시 장치
JP2007287842A (ja) * 2006-04-14 2007-11-01 Ricoh Co Ltd 半導体装置
US8330492B2 (en) * 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5386069B2 (ja) * 2006-06-02 2014-01-15 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
KR20070121318A (ko) * 2006-06-22 2007-12-27 삼성전자주식회사 액정표시장치 및 이의 구동방법
KR101243807B1 (ko) * 2006-06-30 2013-03-18 엘지디스플레이 주식회사 쉬프트 레지스터
KR101279596B1 (ko) 2006-09-18 2013-06-28 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시장치
TWI857906B (zh) 2006-09-29 2024-10-01 日商半導體能源研究所股份有限公司 半導體裝置
JP4932415B2 (ja) 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
TWI346929B (en) * 2006-10-13 2011-08-11 Au Optronics Corp Gate driver and driving method of liquid crystal display device
TWI427602B (zh) * 2006-10-17 2014-02-21 Semiconductor Energy Lab 脈衝輸出電路、移位暫存器及顯示裝置
KR101192799B1 (ko) 2006-10-19 2012-10-18 엘지디스플레이 주식회사 쉬프트 레지스터
KR101281498B1 (ko) * 2006-10-31 2013-07-02 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
TWI341505B (en) * 2006-11-27 2011-05-01 Chimei Innolux Corp Liquid crystal panel and driving method thereof
US7940365B2 (en) * 2007-01-05 2011-05-10 Apple Inc. Compact display flex and driver sub-assemblies
JP2008185624A (ja) * 2007-01-26 2008-08-14 Sony Corp 駆動装置および駆動方法、並びに表示装置
KR101308455B1 (ko) * 2007-03-07 2013-09-16 엘지디스플레이 주식회사 액정 표시장치
CN101271658B (zh) * 2007-03-23 2011-01-05 旭曜科技股份有限公司 显示面板的驱动方法
TWI364022B (en) * 2007-04-24 2012-05-11 Raydium Semiconductor Corp Scan driver
US8334537B2 (en) * 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP4968681B2 (ja) * 2007-07-17 2012-07-04 Ｎｌｔテクノロジー株式会社 半導体回路とそれを用いた表示装置並びにその駆動方法
KR101423235B1 (ko) * 2008-01-04 2014-07-25 삼성디스플레이 주식회사 화소 구동 회로 및 이를 갖는 표시 장치
CN101546534B (zh) * 2008-03-26 2012-11-21 统宝光电股份有限公司 显示器驱动装置及其方法
KR20090105630A (ko) * 2008-04-03 2009-10-07 삼성전자주식회사 전기 영동 표시 장치 및 그 구동 방법
KR101478248B1 (ko) * 2008-04-11 2014-12-31 삼성전자주식회사 두 개의 게이트로 이루어진 센싱 트랜지스터를 구비한 이미지 센서의 구동방법
TWI390277B (zh) * 2008-05-15 2013-03-21 Au Optronics Corp 具有感應功能的顯示裝置與方法
TWI392908B (zh) * 2008-05-16 2013-04-11 Au Optronics Corp 顯示裝置
TWI375061B (en) * 2008-05-30 2012-10-21 Chimei Innolux Corp Liquid crystal display panel
US8314765B2 (en) 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
US8023611B2 (en) * 2008-09-17 2011-09-20 Au Optronics Corporation Shift register with embedded bidirectional scanning function
US8232947B2 (en) 2008-11-14 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101579815B1 (ko) * 2008-11-27 2015-12-28 삼성디스플레이 주식회사 액정 표시 장치
CN101762915B (zh) * 2008-12-24 2013-04-17 北京京东方光电科技有限公司 Tft-lcd阵列基板及其驱动方法
KR101648714B1 (ko) * 2009-02-18 2016-08-18 삼성디스플레이 주식회사 액정 표시 장치 및 이를 포함하는 표시 장치 세트
KR101752640B1 (ko) 2009-03-27 2017-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
CN101562003B (zh) * 2009-06-03 2011-01-05 友达光电股份有限公司 液晶显示面板及其驱动方法
KR20200011570A (ko) * 2009-06-25 2020-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101785992B1 (ko) 2009-07-24 2017-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8395156B2 (en) * 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
CN102087447B (zh) * 2009-12-04 2013-01-02 深圳华映显示科技有限公司 具双闸极驱动架构的液晶显示装置
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR101828961B1 (ko) 2010-03-02 2018-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 신호 출력 회로 및 시프트 레지스터
TWI406258B (zh) * 2010-03-11 2013-08-21 Chunghwa Picture Tubes Ltd 雙閘極液晶顯示裝置及其驅動方法
KR101213494B1 (ko) * 2010-05-12 2012-12-20 삼성디스플레이 주식회사 입체형 표시장치, 플렉서블 표시장치 및 상기 표시장치들의 제조방법
JP5839896B2 (ja) 2010-09-09 2016-01-06 株式会社半導体エネルギー研究所 表示装置
KR101806494B1 (ko) * 2010-12-31 2017-12-08 삼성디스플레이 주식회사 게이트 구동 회로 및 그것을 포함하는 표시 장치
CN104094338B (zh) * 2012-03-21 2016-04-13 夏普株式会社 有源矩阵基板和具备该有源矩阵基板的显示面板
TWI464728B (zh) 2012-05-30 2014-12-11 Novatek Microelectronics Corp 閘極驅動裝置
KR102022698B1 (ko) * 2012-05-31 2019-11-05 삼성디스플레이 주식회사 표시 패널
CN103489388B (zh) * 2012-06-11 2016-12-14 联咏科技股份有限公司 栅极驱动装置
CN103278951B (zh) * 2012-07-24 2016-12-21 上海天马微电子有限公司 液晶显示装置及其驱动方法
US9171842B2 (en) 2012-07-30 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Sequential circuit and semiconductor device
CN103578392B (zh) * 2012-08-09 2016-07-27 瀚宇彩晶股份有限公司 裸眼式立体显示器及其驱动方法
CN103021369A (zh) * 2012-12-21 2013-04-03 北京京东方光电科技有限公司 液晶显示器的驱动方法
CN103268032B (zh) * 2012-12-28 2016-07-06 上海中航光电子有限公司 一种阵列基板、显示面板和显示装置
CN103151010B (zh) * 2013-02-27 2014-12-10 京东方科技集团股份有限公司 一种移位寄存器和显示装置
TWI650052B (zh) 2013-03-07 2019-02-01 半導體能源研究所股份有限公司 包括顯示裝置的手錶
KR102187047B1 (ko) 2013-07-10 2020-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 구동 회로, 및 표시 장치
CN103915068B (zh) 2013-11-20 2016-04-20 上海中航光电子有限公司 一种液晶显示装置
CN103730093B (zh) * 2013-12-26 2017-02-01 深圳市华星光电技术有限公司 一种阵列基板驱动电路、阵列基板及相应的液晶显示器
KR20150081871A (ko) 2014-01-07 2015-07-15 삼성디스플레이 주식회사 표시 장치
KR102202128B1 (ko) 2014-01-08 2021-01-14 삼성디스플레이 주식회사 액정표시장치와 그 구동방법
CN104464661B (zh) * 2014-11-03 2016-09-21 深圳市华星光电技术有限公司 基于低温多晶硅半导体薄膜晶体管的goa电路
CN104332144B (zh) * 2014-11-05 2017-04-12 深圳市华星光电技术有限公司 液晶显示面板及其栅极驱动电路
CN104392701B (zh) * 2014-11-07 2016-09-14 深圳市华星光电技术有限公司 用于氧化物半导体薄膜晶体管的扫描驱动电路
CN104392700B (zh) 2014-11-07 2016-09-14 深圳市华星光电技术有限公司 用于氧化物半导体薄膜晶体管的扫描驱动电路
CN104537994B (zh) * 2014-12-30 2017-04-12 深圳市华星光电技术有限公司 一种应用于平板显示器的goa驱动电路及平板显示器
CN104517577B (zh) * 2014-12-30 2016-10-12 深圳市华星光电技术有限公司 液晶显示装置及其栅极驱动器
JP2016184098A (ja) * 2015-03-26 2016-10-20 株式会社ジャパンディスプレイ 表示装置
CN104795034B (zh) * 2015-04-17 2018-01-30 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
TWI588699B (zh) * 2015-10-13 2017-06-21 友達光電股份有限公司 感測顯示裝置及其移位暫存器
KR102566782B1 (ko) * 2016-03-09 2023-08-16 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
CN106128401A (zh) * 2016-08-31 2016-11-16 深圳市华星光电技术有限公司 一种双边阵列基板行驱动电路、液晶显示面板、驱动方法
CN106504718A (zh) * 2016-12-29 2017-03-15 深圳市华星光电技术有限公司 一种驱动电路
TWI662326B (zh) * 2018-01-15 2019-06-11 友達光電股份有限公司 顯示面板
CN107818770A (zh) * 2017-10-25 2018-03-20 惠科股份有限公司 显示面板的驱动装置及方法
CN107978293B (zh) * 2018-01-03 2019-12-10 惠科股份有限公司 一种曲面显示面板及曲面显示面板的制作方法
TWI645391B (zh) * 2018-01-19 2018-12-21 友達光電股份有限公司 顯示面板
KR102552037B1 (ko) * 2018-07-06 2023-07-06 엘지디스플레이 주식회사 게이트 회로, 디스플레이 패널 및 디스플레이 장치
WO2020143501A1 (zh) * 2019-01-09 2020-07-16 惠科股份有限公司 显示面板、驱动方法和显示装置
US11348533B1 (en) * 2019-06-13 2022-05-31 Apple Inc. Methods and apparatus for accelerating scan signal fall time to reduce display border width
US11232734B2 (en) * 2019-09-25 2022-01-25 Boe Technology Group Co., Ltd. Shift register unit, driving method, gate driving circuit and display device
CN110610677A (zh) * 2019-09-30 2019-12-24 云谷（固安）科技有限公司 一种显示面板及移动终端
CN113096607A (zh) * 2019-12-23 2021-07-09 深圳市柔宇科技股份有限公司 像素扫描驱动电路、阵列基板与显示终端
KR102868778B1 (ko) * 2020-04-24 2025-10-13 삼성전자주식회사 디스플레이 모듈
KR102811716B1 (ko) * 2020-06-24 2025-05-23 삼성디스플레이 주식회사 스캔 구동 회로 및 그것을 포함하는 표시 장치
KR20220141357A (ko) * 2021-04-12 2022-10-20 삼성디스플레이 주식회사 표시 장치
CN113257134B (zh) * 2021-05-28 2022-06-10 武汉华星光电技术有限公司 显示面板及显示装置
JP2023044353A (ja) * 2021-09-17 2023-03-30 セイコーエプソン株式会社 電気光学装置および電子機器
CN115101540B (zh) * 2022-06-30 2025-05-30 惠科股份有限公司 晶体管结构、栅极驱动电路及其驱动方法和显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0356928A (ja) * 1989-07-26 1991-03-12 Hitachi Ltd 液晶駆動回路
US5410583A (en) * 1993-10-28 1995-04-25 Rca Thomson Licensing Corporation Shift register useful as a select line scanner for a liquid crystal display
KR20000026582A (ko) * 1998-10-21 2000-05-15 구본준, 론 위라하디락사 쉬프트 레지스터 회로
KR20000055633A (ko) * 1999-02-09 2000-09-15 구본준 쉬프트 레지스터 회로
KR20010067469A (ko) * 1999-12-22 2001-07-12 가네꼬 히사시 액정 디스플레이, 그 신호를 전송하는 방법 및 액정 패널

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2593629B1 (fr) * 1986-01-27 1988-03-18 Maurice Francois Ecran d'affichage a matrice active et a redondance lignes et colonnes
US4822142A (en) * 1986-12-23 1989-04-18 Hosiden Electronics Co. Ltd. Planar display device
EP0291252A3 (en) * 1987-05-12 1989-08-02 Seiko Epson Corporation Method of video display and video display device therefor
JPS6437585A (en) * 1987-08-04 1989-02-08 Nippon Telegraph & Telephone Active matrix type display device
DE69027136T2 (de) * 1989-02-10 1996-10-24 Sharp Kk Flüssigkristallanzeigeeinheit und Steuerverfahren dafür
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH07199154A (ja) * 1993-12-29 1995-08-04 Casio Comput Co Ltd 液晶表示装置
US6545653B1 (en) * 1994-07-14 2003-04-08 Matsushita Electric Industrial Co., Ltd. Method and device for displaying image signals and viewfinder
JP3059915B2 (ja) * 1994-09-29 2000-07-04 三洋電機株式会社 表示装置および表示装置の製造方法
TW344043B (en) 1994-10-21 1998-11-01 Hitachi Ltd Liquid crystal display device with reduced frame portion surrounding display area
JP3135810B2 (ja) * 1995-01-31 2001-02-19 シャープ株式会社 画像表示装置
JP3597287B2 (ja) * 1995-11-29 2004-12-02 株式会社半導体エネルギー研究所 表示装置及びその駆動方法
KR100214484B1 (ko) 1996-06-07 1999-08-02 구본준 순차 및 이중스캐닝방식을 위한 티에프티-엘씨디구동회로
JP2937130B2 (ja) * 1996-08-30 1999-08-23 日本電気株式会社 アクティブマトリクス型液晶表示装置
KR100242244B1 (ko) * 1997-08-09 2000-02-01 구본준 스캐닝 회로
JP3063831B2 (ja) * 1997-08-11 2000-07-12 日本電気株式会社 表示装置及びその製造方法
TW491959B (en) * 1998-05-07 2002-06-21 Fron Tec Kk Active matrix type liquid crystal display devices, and substrate for the same
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP2000258748A (ja) * 1999-03-10 2000-09-22 Nec Corp 液晶表示装置
JP3800863B2 (ja) * 1999-06-02 2006-07-26 カシオ計算機株式会社 表示装置
JP3788248B2 (ja) * 2000-03-27 2006-06-21 セイコーエプソン株式会社 デジタル駆動装置およびこれを用いた画像表示装置
KR100752602B1 (ko) * 2001-02-13 2007-08-29 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 액정 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0356928A (ja) * 1989-07-26 1991-03-12 Hitachi Ltd 液晶駆動回路
US5410583A (en) * 1993-10-28 1995-04-25 Rca Thomson Licensing Corporation Shift register useful as a select line scanner for a liquid crystal display
KR20000026582A (ko) * 1998-10-21 2000-05-15 구본준, 론 위라하디락사 쉬프트 레지스터 회로
KR20000055633A (ko) * 1999-02-09 2000-09-15 구본준 쉬프트 레지스터 회로
KR20010067469A (ko) * 1999-12-22 2001-07-12 가네꼬 히사시 액정 디스플레이, 그 신호를 전송하는 방법 및 액정 패널

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8619007B2 (en) 2005-03-31 2013-12-31 Lg Display Co., Ltd. Electro-luminescence display device for implementing compact panel and driving method thereof

Also Published As

Publication number Publication date
JP4163416B2 (ja) 2008-10-08
JP2003076346A (ja) 2003-03-14
CN1308906C (zh) 2007-04-04
KR20030020185A (ko) 2003-03-08
US20030043104A1 (en) 2003-03-06
CN1407527A (zh) 2003-04-02
US7522145B2 (en) 2009-04-21

Similar Documents

Publication Publication Date Title
KR100803163B1 (ko) 액정표시장치
US11315471B2 (en) Shift register unit, driving device, display device and driving method
US11996039B2 (en) Display panel and display device
US20210056925A1 (en) Gate driving circuit and display apparatus having the same
US8102340B2 (en) Liquid crystal display device
CN102782742B (zh) 显示装置
US10431143B2 (en) Shift register, driving method thereof, gate driving circuit and display device
KR102004710B1 (ko) 표시 장치 및 이의 제조 방법
KR100378556B1 (ko) 액정 표시 장치
US20230290289A1 (en) Display panel and display device
KR102866117B1 (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
KR20030095854A (ko) 비정질-실리콘 박막 트랜지스터 게이트 구동 쉬프트레지스터 및 이를 가지는 액정 표시 장치
KR20190115041A (ko) 시프트 레지스터 유닛 및 그 구동 방법, 게이트 구동 회로 및 디스플레이 디바이스
US12456438B2 (en) Gate driving circuit and display device
KR102040659B1 (ko) 스캔 구동부 및 이를 이용한 표시장치
US12475825B2 (en) Display substrate including shift register and display device
CN110426900B (zh) 阵列基板、显示面板及显示装置
KR100902068B1 (ko) 게이트 구동회로 및 이를 갖는 액정표시장치
US6788281B2 (en) Circuit panel and flat-panel display device
US12046212B2 (en) GOA circuit and display panel
KR100830903B1 (ko) 쉬프트 레지스터 및 이를 갖는 액정표시장치
KR20070118386A (ko) 액정표시장치의 구동장치
KR100474056B1 (ko) 회로기판 및 평면표시장치
CN113299215B (zh) 栅极驱动电路
KR100799313B1 (ko) 액정표시장치 및 액티브 매트릭스 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010903

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060831

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20010903

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070920

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080129

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080204

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080205

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110114

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20120116

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130115

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130115

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140129

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20150130

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20180201

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20190129

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20200203

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20210201

Start annual number: 14

End annual number: 14

PC1801 Expiration of term

Termination date: 20220303

Termination category: Expiration of duration