JP2011124360A - 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 - Google Patents

Abstract

【課題】低温での作製が可能で、かつチャネル層において電子移動度の高い薄膜トランジスタを得る。
【解決手段】酸化物半導体層を備えた薄膜トランジスタにおいて、酸化物半導体層１２が、膜厚方向に井戸型ポテンシャルを構成する、井戸型ポテンシャルの井戸部となる第１の電子親和力χ_１を有する第１の領域Ａ_１と、第１の領域Ａ_１よりもゲート電極１６に近い側に配置された、第１の電子親和力χ_１よりも小さい第２の電子親和力χ_２を有する第２の領域Ａ_２と、第１の領域Ａ_１よりもゲート電極１６から離れた側に配置された、第１の電子親和力χ_１よりも小さい第３の電子親和力χ_３を有する第３の領域Ａ_３とを含むものとし、少なくとも第３の領域Ａ_３の酸素濃度を第１の領域Ａ_１の酸素濃度より低いものとする。
【選択図】図２

Description

本発明は、酸化物半導体薄膜を備えた薄膜トランジスタおよびその製造方法に関するものである。また、本発明は、その薄膜トランジスタを用いた表示装置、イメージングセンサーおよびＸ線デジタル撮影装置等の装置に関するものである。

近年、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系（ＩＧＺＯ）の酸化物半導体薄膜をチャネル層に用いた薄膜トランジスタの開発が活発に行われている。上記酸化物半導体薄膜は低温成膜が可能であり、且つアモルファスシリコンよりも高移動度を示し、更に可視光に透明であることからプラスチック板やフィルム等の基板上にフレキシブルな透明薄膜トランジスタを形成することが可能である。

表１に各種トランジスタ特性の移動度、プロセス温度等の比較表を示す。
従来のポリシリコン薄膜トランジスタは１００ｃｍ²／Ｖｓ程度の移動度を得ることが可能だが、プロセス温度が４５０度以上と非常に高いため、耐熱性が高い基板にしか形成できないため、安価、大面積、フレキシブル化には不向きである。また、アモルファスシリコン薄膜トランジスタは３００度程度の比較的低温で形成可能なため基板の選択性はポリシリコンに比べて広いが、せいぜい１ｃｍ²／Ｖｓ程度の移動度しか得られず高精細なディスプレイ用途には不向きである。一方、低温成膜という観点では有機薄膜トランジスタは１００度以下での形成が可能なため、耐熱性の低いプラスティックフィルム基板等を用いたフレキシブルディスプレイ用途等への応用が期待されているが、移動度はアモルファスシリコンと同程度の結果しか得られていない。

すなわち、３００℃程度以下の比較的低温での形成が可能で、かつ１００ｃｍ²／Ｖｓ程度以上の高移動度を有する薄膜トランジスタはこれまで実現されていない。

トランジスタのキャリア移動度を向上させる方法として、電子親和力の異なる異種半導体を接合させ、量子井戸をトランジスタのチャネルとして利用するＨＥＭＴ（High Electron Mobility Transistor:高電子移動度トランジスタ）構造が提案されている。酸化物半導体薄膜トランジスタにおいてはＺｎＯをＺｎＭｇＯで挟みこんだＨＥＭＴ構造デバイスを作製し、１４０ｃｍ²／Ｖｓという高い移動度が得られた文献報告がなされている（非特許文献１）。

また、ＩＧＺＯ系の酸化物半導体薄膜を用いた薄膜トランジスタにおいて、物理量の異なるＩＧＺＯ膜を多層構造にして活性層として用いる薄膜トランジスタが提案されている。特許文献１には、非晶質酸化物を含む活性層が、第１の領域と、第１の領域よりもゲート絶縁膜に近い第２の領域とを含む２層構造となっており、第２の領域の酸素濃度が、第１の領域の酸素濃度より高いことを特徴とする電界効果型トランジスタについて記載がなされている。このような構造にすることにより、ゲート絶縁膜側の活性層の電気抵抗が高くなることから、チャネルが非晶質酸化物の内部に形成され、リーク電流を減らすことが可能であることが記載されている。

特開２００６−１６５５２９号公報

K. Koike, et al., Applied Physics Letters, 87 （2005） 112106.

しかしながら、非特許文献１においては、本発明における、酸素濃度の大小による電子親和力の制御については全く視点に入っておらず、かつ、ＨＥＭＴ構造は全てＭＢＥ（Molecular Beam Epitaxy:分子線エピタキシー）等による単結晶薄膜エピタキシャル成長により形成されている。このような成長法を採用するために、膜と基板の格子不整合を極めて小さくする必要があること、成膜時の基板温度を７００℃超の高温に保持する必要があることから基材の選択性は極めて低いという問題がある。
また、特許文献１記載の発明ではリーク電流を減らすことが可能とされているが、十分なキャリア密度を得ることができず、結果として移動度が十分得られないという問題がある。

本発明は、上記事情に鑑みてなされたものであって、酸化物半導体、特にＩＧＺＯ系の酸化物半導体に関して、低温（３００℃以下）での作製が可能で、かつチャネル層において電子移動度の高い薄膜トランジスタおよびその製造方法を提供することを目的とするものである。また、本発明はチャネル層において高い電子移動度を有する薄膜トランジスタを備えた装置を提供することを目的とするものである。

本発明の薄膜トランジスタは、基板上に、酸化物半導体層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタであって、
前記酸化物半導体層が、膜厚方向に井戸型ポテンシャルを構成する、該井戸型ポテンシャルの井戸部となる第１の電子親和力を有する第１の領域と、該第１の領域よりも前記ゲート電極に近い側に配置された、前記第１の電子親和力よりも小さい第２の電子親和力を有する第２の領域と、前記第１の領域よりも前記ゲート電極から離れた側に配置された、前記第１の電子親和力よりも小さい第３の電子親和力を有する第３の領域とを含み、
少なくとも前記第３の領域の酸素濃度が前記第１の領域の酸素濃度より低いことを特徴とするものである。

図１に半導体電子構造のパラメータを示す。電子親和力（χ）とは、電子を一つ付与するのに要するエネルギーを意味し、半導体の場合は伝導体下端（Ｅ_Ｃ）から真空準位（Ｅ_Ｖａｃ）までのエネルギー差を指す。
電子親和力は図１に示すように、イオン化ポテンシャル（Ｉ）とバンドギャップエネルギー（Ｅｇ）の差から求めることが可能である。イオン化ポテンシャル（Ｉ）は光電子分光測定から、バンドギャップエネルギー（Ｅｇ）は透過スペクトル測定および反射スペクトル測定から得ることが可能である。

すなわち、本発明の薄膜トランジスタは、図２（Ａ）にそのポテンシャル構造を示すように、酸化物半導体層がそのゲート電極側（図２（Ａ）においてはゲート絶縁膜側）から膜厚方向に第２の領域Ａ₂、第１の領域Ａ₁、第３の領域Ａ_３を含み、第１の領域Ａ_１の電子親和力χ_１が、第２の領域Ａ_２および第３の領域Ａ_３の領域の電子親和力χ_２、χ_３よりも大きく井戸型ポテンシャルを構成し、少なくとも第１の領域Ａ_１と第３の領域Ａ_３との電子親和力の大小を、酸素濃度の大小により付与することを特徴としている。

なおここで、「領域」とは、膜厚方向における３次元的な領域（部分）を示すものである。なお、酸化物半導体層の第１〜第３の領域は同種の材料により構成されているものとしている。同種とは、膜を構成する元素種が同一で、カチオン組成比や酸素濃度が異なるもの、または、構成元素の一部に、異なる元素がドーピングされているものを意味する。例えば、互いにＧａ／（Ｉｎ＋Ｇａ）が異なるＩＧＺＯ膜は同種であり、ＩＧＺＯ膜とＺｎの一部にＭｇをドープしたＩＧＺＯ膜とは同種である。

酸化物半導体層は第１〜第３の領域毎に酸素濃度を変化させる、および／または、カチオン（正イオン）組成比を変化させることによって各領域間にポテンシャル差（電子親和力差）をつけることができる。

本発明の薄膜トランジスタにおいては、前記第２の領域の酸素濃度を、前記第１の領域の酸素濃度より低いものであってもよい。
また、本発明の薄膜トランジスタにおいては、前記第１の領域と前記第２の領域とのカチオン組成比、および、前記第１と前記第３の領域とのカチオン組成比がそれぞれ異なるものであってもよい。

また、本発明の薄膜トランジスタは、前記第２の領域および前記第３の領域のバンドギャップが、前記第１の領域のバンドギャップよりも大きいことが望ましい。すなわち、図２（Ｂ）にそのポテンシャル構造を示すように、第２の領域Ａ_２のバンドギャップＥｇ_２および第３の領域Ａ_３のバンドギャップＥｇ_３が、第１の領域Ａ_１のバンドギャップＥｇ_１よりも大きいことが望ましい。

本発明の薄膜トランジスタにおいては、酸化物半導体層は非晶質膜であることが好ましい。
前記酸化物半導体層が非晶質であるかどうかは、Ｘ線回折測定により確認することができる。すなわち、Ｘ線回折測定により、結晶構造を示す明確なピークが検出されなかった場合は、その酸化物半導体層は非晶質であると判断することができる。

本発明の薄膜トランジスタは、前記酸化物半導体層の前記各領域が、Ａｌ、Ｓｃ、Ｔｉ、Ｍｎ、Ｆｅ、Ｇａ、Ｙ、Ｉｎ、Ｓｎ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕからなる群から選ばれた少なくとも１種の元素と、Ｍｇ、Ｃａ、Ｎｉ、Ｚｎ、Ｓｒ、Ｂａからなる群から選ばれた少なくとも１種の元素とを含むものであることが望ましい。

あるいは、本発明の薄膜トランジスタは、前記酸化物半導体層の前記各領域が、少なくともＩｎおよびＧａのいずれか一方の元素を含むものであることが望ましい。

本発明の薄膜トランジスタは、特に、前記酸化物半導体層の前記各領域が、ａ（Ｉｎ₂Ｏ₃）・ｂ（Ｇａ₂Ｏ₃）・ｃ（ＺｎＯ）からなるものであることが望ましい。（ここでａ、ｂ、ｃは、それぞれａ≧０、ｂ≧０、ｃ≧０、かつａ＋ｂ≠０、ｂ＋ｃ≠０、ｃ＋ａ≠０である。）

前記酸化物半導体層において、前記第１の領域のｂ／（ａ＋ｂ）が、前記第２の領域および前記第３の領域のｂ／（ａ＋ｂ）よりも小さいものであることが望ましい。
このとき、さらに前記酸化物半導体層の前記第１の領域のｂ／（ａ＋ｂ）が０．９５以下であることが望ましい。
また、前記酸化物半導体層の前記第２の領域および前記第３の領域のｂ／（ａ+ｂ）が０．５以上であることが望ましい。
特には、前記酸化物半導体層の前記第１の領域のｂ／（ａ＋ｂ）が０．２５、前記第２の領域および前記第３の領域のｂ／（ａ＋ｂ）が０．７５であることが望ましい。

本発明の薄膜トランジスタにおいては、前記基板が可撓性を有するものであることが望ましい。
可撓性を有する基板としては、飽和ポリエステル／ポリエチレンテレフタレート（ＰＥＴ）系樹脂基板、ポリエチレンナフタレート（ＰＥＮ）樹脂基板、架橋フマル酸ジエステル系樹脂基板、ポリカーボネート（ＰＣ）系樹脂基板、ポリエーテルスルフォン（ＰＥＳ）樹脂基板、ポリスルフォン（ＰＳＦ，ＰＳＵ）樹脂基板、ポリアリレート（ＰＡＲ）樹脂基板、環状ポリオレフィン（ＣＯＰ，ＣＯＣ）樹脂基板、セルロース系樹脂基板、ポリイミド（ＰＩ）樹脂基板、ポリアミドイミド（ＰＡＩ）樹脂基板、マレイミド−オレフィン樹脂基板、ポリアミド（ＰＡ）樹脂基板、アクリル系樹脂基板、フッ素系樹脂基板、エポキシ系樹脂基板、シリコーン系樹脂フィルム基板、ポリベンズアゾール系樹脂基板、エピスルフィド化合物による基板、液晶ポリマー（ＬＣＰ）基板、シアネート系樹脂基板、芳香族エーテル系樹脂基板、酸化ケイ素粒子との複合プラスチック材料からなる基板、金属ナノ粒子、無機酸化物ナノ粒子、無機窒化物ナノ粒子などのナノ粒子との複合プラスチック材料からなる基板、金属系・無機系のナノファイバーおよびマイクロファイバーとの複合プラスチック材料からなる基板、カーボン繊維、カーボンナノチューブとの複合プラスチック材料からなる基板、ガラスフェレーク、ガラスファイバー、ガラスビーズとの複合プラスチック材料からなる基板、粘土鉱物や、雲母派生結晶構造を有する粒子との複合プラスチック材料からなる基板、薄いガラスと上記単独有機材料との間に少なくとも１回の接合界面を有する積層プラスチック材料からなる基板、無機層（例えば、ＳｉＯ₂、Ａｌ₂Ｏ₃、ＳｉＯ_xＮ_y）と有機層を交互に積層することで、少なくとも１回以上の接合界面を有するバリア性能を有する複合材料からなる基板、ステンレス基板、ステンレスと異種金属を積層した金属多層基板、アルミニウム基板、表面に酸化処理（例えば、陽極酸化処理）を施すことで、表面の絶縁性を向上してある酸化被膜付きのアルミニウム基板などが挙げられる。

本発明の第１の薄膜トランジスタの製造方法は、基板上に、酸化物半導体層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタの製造方法であって、
前記酸化物半導体層が、膜厚方向に井戸型ポテンシャルを構成する、該井戸型ポテンシャルの井戸部となる第１の電子親和力を有する第１の領域と、該第１の領域よりも前記ゲート電極側に配置された、前記第１の電子親和力よりも小さい第２の電子親和力を有する第２の領域と、該第１の領域よりも前記ゲート電極から離れて配置された、前記第１の電子親和力よりも小さい第３の電子親和力を有する第３の領域とを含む構成となるように、該酸化物半導体層をスパッタ法により成膜する成膜工程を含み、
該成膜工程において、成膜室内を第１の酸素分圧／アルゴン分圧として前記第１の領域を成膜し、前記成膜室内を第２の酸素分圧／アルゴン分圧として前記第２の領域を成膜し、前記成膜室内を前記第１の酸素分圧／アルゴン分圧よりも低い第３の酸素分圧／アルゴン分圧として前記第３の領域を成膜することを特徴とする。

ここで、前記第２の酸素分圧/アルゴン分圧を、前記第１の酸素分圧/アルゴン分圧より小さくすることが望ましい。

本発明の第２の薄膜トランジスタの製造方法は、基板上に、酸化物半導体層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタの製造方法であって、
前記酸化物半導体層が、膜厚方向に井戸型ポテンシャルを構成する、該井戸型ポテンシャルの井戸部となる第１の電子親和力を有する第１の領域と、該第１の領域よりも前記ゲート電極側に配置された、前記第１の電子親和力よりも小さい第２の電子親和力を有する第２の領域と、該第１の領域よりも前記ゲート電極から離れて配置された、前記第１の電子親和力よりも小さい第３の電子親和力を有する第３の領域とを含む構成となるように、該酸化物半導体層をスパッタ法により成膜する成膜工程を含み、
該成膜工程が、前記第１の領域の成膜中および／または該第１の領域を成膜した後に、該第１の領域の成膜面に酸素含有ラジカルを照射する工程を含むことを特徴とする。

本発明の第３の薄膜トランジスタの製造方法は、基板上に、酸化物半導体層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタの製造方法であって、
前記酸化物半導体層が、膜厚方向に井戸型ポテンシャルを構成する、該井戸型ポテンシャルの井戸部となる第１の電子親和力を有する第１の領域と、該第１の領域よりも前記ゲート電極側に配置された、前記第１の電子親和力よりも小さい第２の電子親和力を有する第２の領域と、該第１の領域よりも前記ゲート電極から離れて配置された、前記第１の電子親和力よりも小さい第３の電子親和力を有する第３の領域とを含む構成となるように、該酸化物半導体層をスパッタ法により成膜する成膜工程を含み、
該成膜工程が、前記第１の領域の成膜中および／または第１の領域の成膜後に、オゾン雰囲気中にて該第１の領域の成膜面に紫外線を照射する工程を含むことを特徴とする。

なお、本発明の第１から第３の薄膜トランジスタの製造方法においては、いずれも前記成膜工程の間、成膜基板を大気に曝さないことが望ましい。

本発明の表示装置は、本発明の薄膜トランジスタを備えたことを特徴とするものである。

本発明イメージセンサーは、本発明の薄膜トランジスタを備えたことを特徴とするものである。

本発明のＸ線センサーは、本発明の薄膜トランジスタを備えたことを特徴とするものである。

本発明のＸ線デジタル撮影装置は、本発明のＸ線センサーを備えたことを特徴とするものである。
本発明のＸ線デジタル撮影装置においては、動画撮影を可能とした構成を含むものであることが好ましい。

本発明の薄膜トランジスタは、酸化物半導体層の第１の領域が、より電子親和力の小さな第２および第３の領域に挟まれた構造となっていることから、第１の領域の伝導帯下端が第２および第３の領域の伝導帯下端より低い井戸型ポテンシャル構造を形成し、その結果、第１の領域への電子キャリアの流れ込みが起こり、第１の領域の組成比や酸素欠損量を変化させることなく、キャリア密度を高めることができるので高い移動度を有するものとすることができる。

一般に、酸化物半導体においては、キャリア密度を高めるために、酸素欠損量を増やすことがなされるが、酸素欠損は移動度を低下させる要因となる。本発明においては、井戸層となる第１の領域において酸素欠損量を増やす必要がないので、チャネル層となる第１の領域中における酸素空孔による移動度低下が抑制され移動度を向上させることができる。

酸化物半導体層は、第１〜第３の領域に亘って同種の材料で形成されていることから、チャネル層となる第１の領域が、異種材料と接している場合に比べて界面での欠陥密度が低減され、均一性、安定性、信頼性の観点からも優れた薄膜トランジスタを提供することができる。

本発明において、酸化物半導体層が非晶質膜であれば、３００℃以下の低温で成膜可能であるため、プラスチック基板のような可撓性のある樹脂基板に形成し易い。従って薄膜トランジスタ付プラスチック基板を用いたフレキシブルディスプレイへの適用がより容易となる。さらに、非晶質膜は大面積にわたって均一な膜を形成し易く、多結晶のような粒界が存在しないため素子特性のバラツキを抑えることが容易である。

本発明の表示装置は、高い移動度を有する本発明の薄膜トランジスタを備えているので、低消費電力かつ高品位な表示を実現することができる。

本発明のＸ線センサーは、信頼性に優れた本発明の薄膜トランジスタを備えるため、Ｓ／Ｎが高く、高い感度特性を実現することができる。

本発明のＸ線デジタル撮影装置は、そのＸ線センサーに高い移動度を有するトランジスタを備えているので、軽量かつフレキシブル性を有し、かつ広いダイナミックレンジの画像が得られ、その高速性から特に動画撮影に好適である。

半導体電子構造のパラメータを説明するための図 （Ａ）電子親和力差によるポテンシャル構造を示す図および（Ｂ）バンドギャップエネルギー構造を示す図 （Ａ）トップゲート−トップコンタクト型、（Ｂ）トップゲート−ボトムコンタクト型、（Ｃ）ボトムゲート−トップコンタクト型、（Ｄ）ボトムゲート−ボトムコンタクト型の薄膜トランジスタの構成を模式的に示す断面図 サンプル１〜５についてのＴａｕｃプロットを示す図 図４から導いたバンドギャップエネルギーの組成比依存を示す図 サンプル１〜５についての励起光エネルギーと規格化光電子収率を示す図 図６から求めたイオン化ポテンシャルの組成依存性を示す図 電子親和力の組成依存性を示す図 （Ａ）サンプル６、７、（Ｂ）サンプル８、９についてのＴａｕｃプロットを示す図 図９から導いたバンドギャップエネルギーの酸素分圧／アルゴン分圧依存性を示す図 （Ａ）サンプル６、７、（Ｂ）サンプル８、９についての励起光エネルギーと規格化電子収率を示す図 図１１から導いたイオン化ポテンシャルの酸素分圧／アルゴン分圧依存性を示す図 電子親和力の酸素分圧／アルゴン分圧依存性を示す図 （Ａ）比抵抗、（Ｂ）キャリア密度、（Ｃ）移動度のＧａ／（Ｉｎ＋Ｇａ）依存性をそれぞれ示す図 積層構造、単膜についての（Ａ）比抵抗、（Ｂ）キャリア濃度、（Ｃ）移動度をそれぞれ示す図 ＩＧＺＯ積層膜の（Ａ）積層直後、（Ｂ）２５０℃アニール処理後、（Ｃ）５００℃アニール処理後を示す断面ＳＴＥＭ像 実施形態の液晶表示装置の一部分を示す概略断面図 図１７の液晶表示装置の電気配線の概略構成図 実施形態の有機ＥＬ表示装置の一部分を示す概略断面図 図１９の有機ＥＬ表示装置の電気配線の概略構成図 実施形態のＸ線センサーアレイの一部分を示す概略断面図 図２１のＸ線センサーアレイの電気配線の概略構成図

以下、本発明の実施形態について図を参照して説明する。

＜薄膜トランジスタ＞
図３（Ａ）から（Ｄ）は、本発明の第１〜第４の実施形態の薄膜トランジスタ１〜４の構成を模式的に示す断面図である。図３（Ａ）〜（Ｄ）の各薄膜トランジスタにおいて、共通の要素には同一の符号を付している。

本発明の実施形態に係る薄膜トランジスタ１〜４は、基板１１上に、酸化物半導体層１２と、ソース電極１３と、ドレイン電極１４と、ゲート絶縁膜１５と、ゲート電極１６とを有し、酸化物半導体層１２が、膜厚方向に井戸型ポテンシャルを構成する第１から第３の領域Ａ_１〜Ａ_３を備えている（図３（Ａ）〜（Ｄ）参照）。

第１の領域Ａ_１は、井戸型ポテンシャル（図２（Ａ）参照）の井戸部となる第１の電子親和力χ_１を有する領域であり、第２の領域Ａ_２は、第１の領域Ａ_１よりもゲート電極１６に近い側に配置された、第１の電子親和力χ_１よりも小さい第２の電子親和力χ_２を有する領域であり、第３の領域Ａ_３は、第１の領域Ａ_１よりもゲート電極１６から離れた側に配置された、第１の電子親和力χ_１よりも小さい第３の電子親和力χ_３を有する領域である。

これらの領域Ａ_１〜Ａ_３のポテンシャル差は、各領域間で酸素濃度を変化させることにより、および／またはカチオン組成比を変化させることにより生じさせることができるが、本発明においては、少なくとも第３の領域Ａ_３の酸素濃度を第１の領域Ａ_１の酸素濃度より小さいことを特徴とする。第１の領域Ａ_１の酸素濃度を第３の領域Ａ_３の酸素濃度より大きくすることにより、第１の領域Ａ１の電子親和力χ_１を第３の領域Ａ_３の電子親和力χ_３よりも大きくすることができる。

図３（Ａ）に示す第１の実施形態の薄膜トランジスタ１は、トップゲート−トップコンタクト型のトランジスタであり、図３（Ｂ）に示す第２の実施形態の薄膜トランジスタ２は、トップゲート−ボトムコンタクト型のトランジスタであり、図３（Ｃ）に示す第３の実施形態の薄膜トランジスタ３は、ボトムゲート−トップコンタクト型のトランジスタであり、図３（Ｄ）に示す第４の実施形態の薄膜トランジスタ４は、ボトムゲート−ボトムコンタクト型のトランジスタである。
図３（Ａ）〜（Ｄ）に示す実施形態は、ゲート、ソース、ドレイン電極の、酸化物半導体層に対する配置が異なるが、同一符号を付与されている各要素の機能は同一であり、同様の材料を適応することができる。

以下、各構成要素について詳述する。

（基板）
薄膜トランジスタ１を形成するための基板１１の形状、構造、大きさ等については特に制限はなく、目的に応じて適宜選択することができる。基板の構造は単層構造であってもよいし、積層構造であってもよい。

基板１１としては、例えば、ＹＳＺ（イットリウム安定化ジルコニウム）やガラス等の無機材料、樹脂や樹脂複合材料等からなる基板を用いることができる。
中でも軽量である点、可撓性を有する点から樹脂あるいは樹脂複合材料からなる基板が好ましい。具体的には、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンナフタレート、ポリスチレン、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリベンズアゾール、ポリフェニレンサルファイド、ポリシクロオレフィン、ノルボルネン樹脂、ポリクロロトリフルオロエチレン等のフッ素樹脂、液晶ポリマー、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、アイオノマー樹脂、シアネート樹脂、架橋フマル酸ジエステル、環状ポリオレフィン、芳香族エーテル、マレイミドーオレフィン、セルロース、エピスルフィド化合物等の合成樹脂からなる基板、既述の合成樹脂等と酸化珪素粒子との複合プラスチック材料からなる基板、既述の合成樹脂等と金属ナノ粒子、無機酸化物ナノ粒子もしくは無機窒化物ナノ粒子等との複合プラスチック材料からなる基板、既述の合成樹脂等とカーボン繊維もしくはカーボンナノチューブとの複合プラスチック材料からなる基板、既述の合成樹脂等とガラスフェレーク、ガラスファイバーもしくはガラスビーズとの複合プラスチック材料からなる基板、既述の合成樹脂等と粘土鉱物もしくは雲母派生結晶構造を有する粒子との複合プラスチック材料からなる基板、薄いガラスと既述のいずれかの合成樹脂との間に少なくとも１回の接合界面を有する積層プラスチック基板、無機層と有機層（既述の合成樹脂）を交互に積層することで、少なくとも１回以上の接合界面を有するバリア性能を有する複合材料からなる基板、ステンレス基板またはステンレスと異種金属とを積層した金属多層基板、アルミニウム基板または表面に酸化処理（例えば陽極酸化処理）を施すことで表面の絶縁性を向上させた酸化皮膜付きのアルミニウム基板等を用いることができる。

なお、樹脂基板としては、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、および低吸湿性等に優れていることが好ましい。
樹脂基板は、水分や酸素の透過を防止するためのガスバリア層や、樹脂基板の平坦性や下部電極との密着性を向上するためのアンダーコート層等を備えていてもよい。

また、基板の厚みは５０μｍ以上５００μｍ以下であることが好ましい。基板の厚みが５０μｍ以上であると、基板自体の平坦性がより向上する。基板の厚みが５００μｍ以下であると、基板自体の可撓性がより向上し、フレキシブルデバイス用基板としての使用がより容易となる。なお、基板を構成する材料によって、十分な平坦性および可撓性を有する厚みは異なるため、基板材料に応じてその厚みを設定する必要があるが、概ねその範囲は５０μｍ−５００μｍの範囲となる。

（酸化物半導体層）
酸化物半導体層１２は、既述の通り、第１〜第３の電子親和力χ_１〜χ_３をそれぞれ有する第１〜第３の領域Ａ_１〜Ａ_３を備え、少なくとも第３の領域Ａ_３の酸素濃度を第１の領域Ａ_１の酸素濃度より小さくしたものである。

第１の領域Ａ_１と第２の領域Ａ_２とのポテンシャルの差は第２の領域Ａ_２の酸素濃度を、第１の領域Ａ_１の酸素濃度より低くすることにより達成することができる。各領域が共通の元素および組成比により構成されてなる場合、酸素濃度が高いほど電子親和力が大きい。

積層方向に井戸型ポテンシャルを形成させるためには、各領域間でカチオン組成比を変化させることによっても各領域間の電子親和力を変化させることができる。従って、さらに、第１の領域と第２の領域とのカチオン組成比を異ならせ、第１の領域と第３の領域とのカチオン組成比を異ならせることにより、井戸型ポテンシャルを形成してもよい。なお、酸素濃度の変調とカチオン組成比の変調とを組み合わせて、結果として井戸型ポテンシャルを形成していればよく、例えば、第１の領域の酸素濃度が第２の領域の酸素濃度よりも低く、酸素濃度の違いに起因するポテンシャル差は第２の領域が小さいものであっても、その差以上のポテンシャル差を得ることができるようにカチオン組成比を設定することにより、結果として第１のポテンシャルが第２のポテンシャルよりも低くなるようにすればよい。

なお、図２（Ｂ）に示すように、第２の領域Ａ_２および第３の領域Ａ_３のバンドギャップＥｇ_２、Ｅｇ_３が、第１の領域Ａ_１のバンドギャップＥｇ_１よりも大きいことが望ましい。

酸素濃度の制御は、具体的には第２の領域、および／または第３の領域の成膜時には相対的に酸素分圧の低い条件で成膜をし、第１の領域については成膜時の相対的に酸素分圧が高い条件で成膜をすることにより、あるいは、第１の領域成膜後に酸素ラジカルやオゾンを照射する処理を施すことにより膜の酸化を促進し、第１の領域中の酸素欠損量を低減させるなどにより行うことができる。

なお、第１の領域の酸素欠損量は極めて少なくすることが好ましい。従来酸化物半導体層をチャネル層として用いる場合には、移動度を高めるためにキャリア密度をある程度増やす必要があり、酸素欠損を意図的に形成する、すなわち酸素濃度を低くすることがなされてきた。しかしながら酸素欠損が多いと酸素欠陥自体がキャリアの散乱要因となり移動度の低下を招くという問題があった。本発明ではチャネル層としてのキャリアは、第３の領域、および／または第２の領域から供給されるため、第１の領域の酸素欠損量を極めて少ない状態にしても十分なキャリア密度、それに伴う移動度が得られる。

酸化物半導体層１２は、各領域Ａ_１〜Ａ_３が、Ａｌ、Ｓｃ、Ｔｉ、Ｍｎ、Ｆｅ、Ｇａ、Ｙ、Ｉｎ、Ｓｎ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕからなる群から選ばれた少なくとも１種の元素と、Ｍｇ、Ｃａ、Ｎｉ、Ｚｎ、Ｓｒ、Ｂａからなる群から選ばれた少なくとも１種の元素とを含むものであることが望ましい。
あるいは、酸化物半導体層１２の各領域Ａ_１〜Ａ_３が、少なくともＩｎおよびＧａのいずれか一方の元素を含むものであることが望ましい。

また、特には、酸化物半導体層１２の各領域Ａ_１〜Ａ_３が、
ａ（Ｉｎ₂Ｏ₃）・ｂ（Ｇａ₂Ｏ₃）・ｃ（ＺｎＯ）・・・一般式
からなるものであることが望ましい（ここでａ、ｂ、ｃは、それぞれａ≧０、ｂ≧０、ｃ≧０、かつａ＋ｂ≠０、ｂ＋ｃ≠０、ｃ＋ａ≠０である。）。
このとき、第１の領域Ａ_１のｂ／（ａ＋ｂ）を、第２の領域Ａ_２および第３の領域Ａ_３のｂ／（ａ＋ｂ）よりも小さいものとすることが好ましい。このとき、第１の領域Ａ_１のＧａ／（Ｉｎ＋Ｇａ）（前述の一般式におけるｂ／（ａ＋ｂ）に相当）が０．９５以下であることが望ましい。さらに、このとき、第２の領域Ａ_２および第３の領域Ａ_３のｂ／（ａ+ｂ）が０．５以上であることが望ましい。

第１の領域と第２の領域のｂ／（ａ＋ｂ）の差、および第１の領域と第３の領域のｂ／（ａ＋ｂ）の差を大きくすることにより、伝導帯下端のエネルギー差が大きくなり、効率よく電子キャリアを第１の領域に局在させることが可能となる。

また、本発明における酸化物半導体層を形成する第１の領域のＺｎ／Ｉｎ＋Ｇａ（前述の一般式においては２ｃ／（ａ＋ｂ）に相当）は０．５以下であることが好ましく、第２の領域および第３の領域の２ｃ／（ａ＋ｂ）は０．５以上であることが好ましい。Ｚｎ／（Ｉｎ＋Ｇａ）が大きくなるにつれて光学吸収端が長波長側にシフトし、Ｚｎ／（Ｉｎ＋Ｇａ）が大きくなることによりバンドギャップが狭くなる。そのため第１の領域に相対的にＺｎ／（Ｉｎ＋Ｇａ）の小さなＩＧＺＯ層を配置し、第２の領域および第３の領域に相対的にＺｎ／（Ｉｎ＋Ｇａ）の大きなＩＧＺＯ層を配置することにより伝導帯下端のエネルギー差を得ることができ、電子キャリアを第１領域に局在させることが可能である。Ｚｎ／（Ｉｎ＋Ｇａ）を制御する手法はＧａ／（Ｉｎ＋Ｇａ）の差を大きくした膜に適用させることで、より深い井戸型ポテンシャル構造を形成することが可能であり、当然Ｇａ／（Ｉｎ＋Ｇａ）が各領域で同一の場合においても用いることが可能である。

また、ＩＧＺＯからなる酸化物半導体層のＺｎの一部を、よりバンドギャップの広がる元素イオンをドーピングすることによって、より深い井戸型ポテンシャル構造を得ることができる。具体的には、Ｍｇをドーピングすることにより膜のバンドギャップを大きくすることが可能である。例えば、第２の領域および第３の領域のみにＭｇをドープすることにより、より深い井戸型ポテンシャル構造を形成することができる。また、第１の領域と、第２の領域および第３の領域との間に、ｂ／（ａ＋ｂ）および２ｃ／（ａ＋ｂ）に差を持たせた状態で、各領域にＭｇをドープすることで、Ｉｎ、Ｇａ、Ｚｎのみの組成比を制御した系に比べて、井戸障壁の高さを保ったまま、全体のバンドギャップを広くすることができる。

有機ＥＬに用いられる青色発光層はλ＝４５０ｎｍ程度にピークを持つブロードな発光を示すことから、仮にＩＧＺＯ膜の光学バンドギャップが比較的狭く、その領域に光学吸収を持つ場合には、トランジスタの閾値シフトが起こってしまうという問題が生じる。従って、特に有機ＥＬ駆動用に用いられる薄膜トランジスタとしては、チャネル層に用いる材料のバンドギャップが、より大きいことが好ましい。

ＩＧＺＯにおいてＧａ／（Ｉｎ＋Ｇａ）を大きくすると光学吸収端が短波長側にシフトし、バンドギャップが広がるが、それと同時にＧａ／（Ｉｎ＋Ｇａ）の大きな組成にすることで電気伝導性が低下する。すなわち、Ｇａ／（Ｉｎ＋Ｇａ）の大きなＩＧＺＯ膜を単独で薄膜トランジスタに用いた場合には、求めるようなトランジスタ特性（具体的には、数十〜１００ｃｍ^２／Ｖｓを超えるような移動度）は得られない（図１５参照。）。本発明では、バンドギャップの広いＧａ／（Ｉｎ＋Ｇａ）の大きな酸化物半導体層（第２の領域および第３の領域）で、相対的にバンドギャップの狭い、Ｇａ／（Ｉｎ＋Ｇａ）の小さな酸化物半導体層（第１の領域）を挟み込む構造を用いることにより井戸型のエネルギー構造が形成され、第１の領域にキャリアを局在化させることが可能となる。

第１の領域のキャリア密度は第２の領域または第３の領域の酸素欠損量制御やカチオンドーピングにより任意に制御することができる。キャリア密度を増やしたい際には第２の領域または第３の領域の酸素欠損量を増やす、または相対的に価数の大きなカチオンになりやすい材料（例えばＴｉ、Ｚｒ、Ｈｆ、Ｔａ等）をドーピングすればよい。但し、価数の大きいカチオンをドーピングする場合は、酸化物半導体膜の構成元素数が増えるため、成膜プロセスの単純化、低コスト化の面で不利であることから、酸素濃度（酸素欠損量）により、キャリア密度を制御することが好ましい。

第２の領域、第３の領域のどちらの領域に上記処理を施しても、第１の領域のキャリア密度制御は可能だが、ゲート電極により近い領域に高いキャリア密度を持った層が存在することで移動度劣化、サブスレッシュホルド領域の特性劣化の懸念があることから第３の領域で制御することが好ましい。

なお、３００℃以下の温度で成膜が可能であるという点から、酸化物半導体層は非晶質であることが好ましい。例えば、非晶質ＩＧＺＯ膜は基板温度２００℃以下で成膜可能である。

酸化物半導体層１２のトータルの膜厚（総膜厚）は３０〜２００ｎｍ程度であることが好ましい。

（ソース・ドレイン電極）
ソース電極１３およびドレイン電極１４はいずれも高い導電性を有するものであれば特に制限なく、例えばＡｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ａｇ等の金属、Ａｌ−Ｎｄ、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜等を、単層または２層以上の積層構造として用いることができる。

ソース電極１３およびドレイン電極１４はいずれも、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜すればよい。

ソース電極１３およびドレイン電極１４を、上記金属により構成する場合、成膜性、エッチングやリフトオフ法によるパターンニング性および導電性等を考慮すると、その厚みは、１０ｎｍ以上、１０００ｎｍ以下とすることが好ましく、５０ｎｍ以上、１００ｎｍ以下とすることがより好ましい。

（ゲート絶縁膜）
ゲート絶縁膜１５としては、高い絶縁性を有するものが好ましく、例えばＳｉＯ_２、ＳｉＮ_ｘ、ＳｉＯＮ、Ａｌ_２Ｏ_３、Ｙ_２Ｏ_３、Ｔａ_２Ｏ_５、ＨｆＯ_２等の絶縁膜、またはこれらの化合物を少なくとも二つ以上含む絶縁膜等から構成することができる。

ゲート絶縁膜１５は、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜すればよい。

なお、ゲート絶縁膜１５はリーク電流の低下および電圧耐性の向上のために十分な厚みを有する必要がある一方、厚みが大きすぎると駆動電圧の上昇を招いてしまう。ゲート絶縁膜１５の厚みは、材質にもよるが、１０nｍ〜１０μｍが好ましく、５０ｎｍ〜１０００ｎｍがより好ましく、１００ｎｍ〜４００ｎｍが特に好ましい。

（ゲート電極）
ゲート電極１６としては、高い導電性を有するものであれば特に制限なく、例えばＡｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ａｇ等の金属、Ａｌ−Ｎｄ、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜等を、単層または２層以上の積層構造として用いることができる。

ゲート電極１６は、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜すればよい。

ゲート電極１６を、上記金属により構成する場合、成膜性、エッチングやリフトオフ法によるパターンニング性および導電性等を考慮すると、その厚みは、１０ｎｍ以上、１０００ｎｍ以下とすることが好ましく、５０ｎｍ以上、２００ｎｍ以下とすることがより好ましい。

（薄膜トランジスタの製造方法）
図３（Ａ）に示すトップゲート−トップコンタクト型の薄膜トランジスタ１の製造方法について簡単に説明する。

基板１１を用意し、基板１１上に酸化物半導体層１２を、第３の領域Ａ_３、第１の領域Ａ_１、第２の領域Ａ_２の順にスパッタ法等の成膜手法により成膜する。
次いで酸化物半導体層１２をパターンニングする。パターンニングはフォトリソグラフィーおよびエッチングにより行うことができる。具体的には、残存させる部分にフォトリソグラフィーによりレジストパターンを形成し、塩酸、硝酸、希硫酸、または燐酸、硝酸および酢酸の混合液等の酸溶液によりエッチングすることによりパターンを形成する。

次に、酸化物半導体層１２の上にソース・ドレイン電極１３、１４を形成するための金属膜を形成する。
次いで金属膜をエッチングまたはリフトオフ法により所定の形状にパターンニングし、ソース電極１３およびドレイン電極１４を形成する。この際、ソース・ドレイン電極１３、１４および図示しない、これらの電極に接続する配線を同時にパターンニングすることが好ましい。

ソース・ドレイン電極１３、１４および配線を形成した後、ゲート絶縁膜１５を形成する。ゲート絶縁膜１５はフォトリソグラフィーおよびエッチングによって所定の形状にパターンニング形成される。

ゲート絶縁膜１５を形成した後、ゲート電極１６を形成する。電極膜を成膜後、エッチングまたはリフトオフ法により所定の形状にパターンニングし、ゲート電極１６を形成する。この際、ゲート電極１６およびゲート配線を同時にパターンニングすることが好ましい。

以上の手順により、図３Ａに示す薄膜トランジスタ１を作製することができる。

（酸化物半導体層の成膜工程）
次に、酸化物半導体層の成膜工程について、より詳細に説明する。
酸化物半導体層１２のトータルの膜厚（総膜厚）は３０〜２００ｎｍ程度が好ましく、各領域は大気中に暴露されることなく連続して成膜されることが好ましい。大気中に暴露されることなく連続して成膜されることにより、結果として、より優れたトランジスタ特性を得ることができる。また、成膜工程数を削減できるため、製造コストも低減できる。

本実施形態においては、既述のとおり、酸化物半導体層の第３の領域Ａ_３、第１の領域Ａ_１、第２の領域Ａ_２の順に成膜する。なお、ボトムゲート型の薄膜トランジスタの製造時には、酸化物半導体層は、第２の領域Ａ_２、第１の領域Ａ_１、第３の領域Ａ_３の順に成膜することとなる。

まず、第３の領域Ａ_３を成膜する。ここで、例えば、第３の領域Ａ_３として、Ｇａ／（Ｉｎ＋Ｇａ）＝０．７５、Ｚｎ／（Ｉｎ＋Ｇａ）＝０．５であるＩｎＧａＺｎＯ膜を膜厚１００ｎｍとなるように形成する。

上記のような金属元素の組成比となるように成膜する手法として、スパッタ成膜であればＩｎ、Ｇａ、Ｚｎ、またはこれらの酸化物若しくはこれらの複合酸化物のターゲットを組み合わせて用いた共スパッタであってもよいし、あらかじめ、成膜したＩＧＺＯ膜中の金属元素の組成比が上記となるような複合酸化物ターゲットの単独スパッタであってもよい。成膜中の基板温度は基板に応じて任意に選択してもよいが、フレキシブル基板を用いる場合には基板温度はより室温に近いことが好ましい。

第３の領域のキャリア密度を高める場合は、成膜時の成膜室内の酸素分圧を相対的に低くして、膜中の酸素濃度を低くする。例えば成膜時の酸素分圧／アルゴン分圧を０．００５とする。逆に電子キャリア密度を低くする場合は、成膜時の成膜室内の酸素分圧を相対的に高くする（例えば成膜時の酸素分圧／アルゴン分圧を０．０５とする。）か、成膜中または成膜後に酸素ラジカルを照射するか、オゾン雰囲気中にて該成膜基板表面に紫外線を照射する等により膜中の酸素濃度を高める。

次に、第１の領域の成膜を行う。第１の領域の成膜は、第３の領域の成膜後、一旦成膜を停止し、成膜室内の酸素分圧およびターゲットにかける電力を変更した後、成膜を再開する方法であってもよいし、成膜を停止せず成膜室内の酸素分圧およびターゲットにかける電力を速やかにまたは緩やかに変更する方法であってもよい。また、ターゲットは第３の領域成膜時に用いたターゲットをそのまま用い、投入電力を変化させる手法であってもよいし、第３の領域から第１領域に成膜を切り替える際に、第３の領域成膜に用いたターゲットへの電力投入を停止し、異なるターゲットに電力印加を行う手法であってもよいし、第３の領域の成膜に用いたターゲットに加えて、更に複数のターゲットに追加で電力印加を行う手法であってもよい。

ここで、第１の領域として、例えば金属元素の組成比がＧａ／（Ｉｎ＋Ｇａ）＝０．２５、Ｚｎ／（Ｉｎ＋Ｇａ）＝０．５であるＩＧＺＯ膜を膜厚１０ｎｍとなるように形成する。

成膜中の基板温度は基板に応じて任意に選択してもよいが、フレキシブル基板を用いる場合には基板温度はより室温に近いことが好ましい。

第１の領域の成膜においては、膜中の酸素欠損量を減らすために、すなわち、膜中の酸素濃度を高くするために、成膜時の成膜室内の酸素分圧を高くするか、成膜中または成膜後に酸素ラジカルを照射するか、オゾン雰囲気中にて該成膜基板面に紫外線を照射する。例えば成膜時の成膜室内の酸素分圧／アルゴン分圧を０．０５とする。

最後に、第２の領域の成膜を行う。第２の領域の成膜は、第１の領域の成膜後、一旦成膜を停止し、成膜室内の酸素分圧およびターゲットにかける電力を変更した後、成膜を再開する方法であってもよいし、成膜を停止せず成膜室内の酸素分圧およびターゲットにかける電力を速やかにまたは緩やかに変更する方法であってもよい。また、ターゲットは第１の領域成膜時に用いたターゲットをそのまま用い、投入電力を変化させる手法であってもよいし、第１の領域から第２の領域に成膜を切り替える際に、第１の領域成膜に用いたターゲットへの電力投入を停止し、異なるターゲットに電力印加を行う手法であってもよいし、第１の領域の成膜に用いたターゲットに加えて、更に複数のターゲットに追加で電力印加を行う手法であってもよい。

ここで、第２の領域として、例えば金属元素の組成比がＧａ／（Ｉｎ＋Ｇａ）＝０．７５、Ｚｎ／（Ｉｎ＋Ｇａ）＝０．５のＩＧＺＯ膜を膜厚１０ｎｍとなるように形成する。

成膜中の基板温度は基板に応じて任意に選択してもよいが、フレキシブル基板を用いる場合には基板温度はより室温に近いことが好ましい。

また、第２の領域のキャリア密度を高める場合は、成膜時の成膜室内の酸素分圧を低くする。例えば成膜時の酸素分圧／アルゴン分圧を０．００５とする。逆に電子キャリア密度を低くする場合は、成膜時の成膜室内の酸素分圧を高くする（例えば成膜時の酸素分圧／アルゴン分圧を０．０５とする。）か、成膜中または成膜後に酸素ラジカルを照射するか、オゾン雰囲気中にて該成膜基板表面に紫外線を照射する。

なお、酸素ラジカルの照射またはオゾン雰囲気中での紫外線照射により膜中の酸素濃度を高める際には、第１の領域および第２の領域の成膜中および成膜後の両方で行ってもよく、第２の領域成膜後のみに行ってもよい。また、酸素ラジカル照射時の基板温度は基板に応じて任意に選択してもよいが、フレキシブル基板を用いる場合には基板温度はより室温に近いことが好ましい。

さらに、酸化物半導体層形成後にアニール処理を施してもよい。アニールの際の雰囲気は膜に応じて任意に選択することが可能であり、アニール温度は基板に応じて任意に選択してもよいが、フレキシブル基板を用いる場合にはより低温（例えば２００℃以下）でアニールすることが好ましい。
一方、高い耐熱性を有する基板を用いる場合には、５００℃近い高温でアニール処理を施してもよい。

なお、図１６は、Ｇａ／（Ｉｎ＋Ｇａ）＝０．７５のＩＧＺＯ膜とＧａ／（Ｉｎ＋Ｇａ）＝０．２５のＩＧＺＯ膜を５層積層した積層膜の断面ＳＴＥＭ像であり、同図（Ａ）は、積層直後（アニール処理前）、同図（Ｂ）はアニール温度２５０℃で処理したもの、同図（Ｃ）はアニール温度が５００℃で処理したものを示す。図１６から、５００℃でアニール処理されても積層構造を維持していることが確認できる。

なお、本発明者らは、ＩＧＺＯ層について、電子親和力をカチオンの組成比および／または酸素濃度により変化させることができること、および井戸型ポテンシャル構造とすることにより、エネルギーギャップが小さいＩＧＺＯ層を井戸層として用いることが可能であることを以下の実験を行い確認した。

電子親和力χは前述したとおりイオン化ポテンシャルＩとバンドギャップエネルギーＥｇの差で決定される。
バンドギャップエネルギーＥｇは、光の反射率および透過率測定を行い、Taucプロットを用いて算出することができる。また、イオン化ポテンシャルＩは、光電子分光測定から求めることができる。

（電子親和力χのカチオン組成比依存）
カチオン組成比が異なるサンプル１〜５を作製し、上記各測定を行って電子親和力χのカチオン組成比に対する依存性を調べた。

まず、ＩＧＺＯ膜を測定対象とし、カチオン組成比の異なるＩＧＺＯ膜サンプル１〜５を作製した。サンプル１〜５は、カチオン組成比として、Ｇａ／（Ｉｎ＋Ｇａ）が異なるＩＧＺＯ膜をそれぞれ基板上に成膜したものである。いずれのサンプルも基板として合成石英ガラス基板（コバレントマテリアル社製、品番T-4040）を用いた。

サンプル１は、基板上に、Ｇａ／（Ｉｎ＋Ｇａ）＝０、Ｚｎ／（Ｉｎ＋Ｇａ）＝０．５のＩＧＺＯ膜を１００ｎｍ厚となるように成膜させたものである。成膜時の酸素分圧／アルゴン分圧＝０．０１とし、Ｉｎ_２Ｏ_３ターゲット、Ｇａ_２Ｏ_３ターゲットおよびＺｎＯターゲットを用いた共スパッタ（co-sputter）にて行った。なお、成膜時の基板温度は室温とし、成膜時の成膜室内圧力は排気バルブの開度を自動制御することで常に４．４×１０^-1Ｐａを保った。

サンプル２〜５は、Ｇａ／（Ｉｎ＋Ｇａ）の値が異なる点を除き、サンプル１と同様の作製手順で作製した。サンプル２は、Ｇａ／（Ｉｎ＋Ｇａ）＝０．２５、サンプル３は、Ｇａ／（Ｉｎ＋Ｇａ）＝０．５、サンプル４は、Ｇａ／（Ｉｎ＋Ｇａ）＝０．７５、サンプル５は、Ｇａ／（Ｉｎ＋Ｇａ）＝１とした。

なお、各サンプル１〜５におけるＧａ／（Ｉｎ＋Ｇａ）およびＺｎ／（Ｉｎ＋Ｇａ）の制御はＩｎ_２Ｏ_３、Ｇａ_２Ｏ_３、ＺｎＯの各ターゲットに投入する電力値を調整することにより行った。

各サンプル１〜５について、反射率および透過率測定を行った結果のＴａｕｃプロットを図４に示す。Ｇａ／（Ｉｎ＋Ｇａ）が大きくなればなるほどバンドギャップエネルギーも大きくなっていることがわかる。

図５は、図４に示すＴａｕｃプロットから導き出した各サンプルのバンドギャップエネルギーを示すものである。この結果からＧａ／（Ｉｎ＋Ｇａ）を０から１へと大きくするとバンドギャップエネルギーが１．２〜１．３ｅＶ程度大きくなることが明らかになった。

図６は、各サンプル１〜５についての光電子分光測定による励起光エネルギーと規格化光電子収率を示す。図６のグラフにおいて、それぞれ曲線の立ち上がりの励起光エネルギー、すなわち光電子放出を始めるエネルギー値がイオン化ポテンシャルを意味するものとなる。

図７は、図６のグラフから求めた各サンプル１〜５のイオン化ポテンシャルを示すグラフである。図７からＧａ／（Ｉｎ＋Ｇａ）が０．５付近でイオン化ポテンシャルが最大値をとり、そこから離れるにしたがってイオン化ポテンシャルは小さくなっていることが明らかである。

先に求めたバンドギャップエネルギーＥｇとイオン化ポテンシャルＩの差から各サンプル１〜５の電子親和力χを求めた。
次に示す表２は、各サンプルの組成比、酸素分圧／アルゴン分圧、エネルギーギャップＥｇ、イオン化ポテンシャルＩおよび電子親和力χを一覧にしたものである。

図８は、上記結果から得られた電子親和力のＧａ／（Ｉｎ＋Ｇａ）依存性を示すものである。電子親和力χは、Ｇａ／（Ｉｎ＋Ｇａ）が０．２５付近で最大値をとり、そこから離れるにしたがって小さくなることがわかり、Ｇａ／（Ｉｎ＋Ｇａ）を０．２５から１へと大きくすると電子親和力が１．２〜１．３ｅＶ程度小さくなることが分かった。

以上のように、Ｇａ／Ｉｎ＋Ｇａを変化させることにより電子親和力を変化させることができることが明確になった。従って、ＩｎＧａＺｎＯからなる酸化物半導体層において、例えば、領域Ａ_１のＧａ／（Ｉｎ＋Ｇａ）を０．２５とし、領域Ａ_２（および領域Ａ_３）のＧａ／Ｉｎ＋Ｇａを０．７５とすることにより、ポテンシャル差０．４８ｅＶの井戸型構造とすることができることがわかる。

（電子親和力χの酸素濃度依存）
酸素濃度が異なるサンプル６〜９を作製し、同様の測定を行った電子親和力χの酸素濃度に対する依存性を調べた。

サンプル６〜９は、上記と同様にＩＧＺＯ膜を測定対象とし、同様の作製手順および同様の基板上に成膜して得た。
サンプル６は、Ｇａ／（Ｉｎ＋Ｇａ）＝０．７５、Ｚｎ／（Ｉｎ＋Ｇａ）＝０．５であり、成膜時の酸素分圧／アルゴン分圧＝０とした。サンプル７は、サンプル６において、成膜時の酸素分圧／アルゴン分圧＝０．０１とした。サンプル８は、Ｇａ／（Ｉｎ＋Ｇａ）＝０．２５、Ｚｎ／（Ｉｎ＋Ｇａ）＝０．５であり、成膜時の酸素分圧／アルゴン分圧＝０とした。サンプル９は、サンプル８において、成膜時の酸素分圧／アルゴン分圧＝０．０１とした。作製サンプル６から９の組成比、酸素分圧／アルゴン分圧、および後述するエネルギーギャップ等を表３に示す。

各サンプル６〜９について、反射率および透過率測定を行った結果のＴａｕｃプロットを図９（Ａ）および（Ｂ）に示す。図９（Ａ）はＧａ／（Ｉｎ＋Ｇａ）が０．７５のサンプル６および７について、図９（Ｂ）はＧａ／（Ｉｎ＋Ｇａ）が０．２５のサンプル８、９についてのＴａｕｃプロットである。いずれの場合も、成膜時の酸素分圧／アルゴン分圧を変えても、バンドギャップエネルギーＥｇは大きく変化していないことがわかった。

図１０は、図９（Ａ）および図９（Ｂ）に示すＴａｕｃプロットから導き出した各サンプルのバンドギャップエネルギーを酸素分圧／アルゴン分圧を横軸にプロットしたものである。この結果から、酸素分圧／アルゴン分圧を変化させてもバンドギャップエネルギーの変化はほとんどないことが明らかになった。

図１１（Ａ）はサンプル６、７について、図１１（Ｂ）はサンプル８、９についての光電子分光測定による励起光エネルギーと規格化光電子収率を示し、図１２は、図１１（Ａ）および図１１（Ｂ）のグラフから求めた各サンプルのイオン化ポテンシャルを示すものである。図１２に示す結果から、Ｇａ／（Ｉｎ＋Ｇａ）の値が異なる場合であっても成膜時の酸素分圧／アルゴン分圧が大きくなるにつれてイオン化ポテンシャルが大きくなっていることがわかった。

先に求めたバンドギャップエネルギーＥｇとイオン化ポテンシャルＩとの差から各サンプル６〜９の電子親和力χを求めた（表３参照）。

図１３は、上記結果から得られた、電子親和力の、成膜時の酸素分圧／アルゴン分圧依存性を示すものである。電子親和力χは、成膜時の酸素分圧／アルゴン分圧が大きくなるほど大きくなることが明らかになった。成膜時の酸素分圧／アルゴン分圧を０から０．０１へと大きくするとＧａ／（Ｉｎ＋Ｇａ）の値が０．７５、０．２５いずれの場合にも電子親和力が０．２ｅＶ程度大きくなることが分かった。

以上のように、成膜時の酸素分圧／アルゴン分圧を変化させることにより電子親和力を変化させることができること、より詳細には、酸素分圧／アルゴン分圧を大きくすることにより電子親和力を大きくすることができることが明確になった。

従って、ＩｎＧａＺｎＯからなる酸化物半導体層において、例えば、領域Ａ_１から領域Ａ_３のＩｎＧａＺｎＯの組成比は同一とし、領域Ａ_１成膜時の酸素分圧／アルゴン分圧を、領域Ａ_３成膜時の酸素分圧／アルゴン分圧よりも大きくすることにより、領域Ａ_１の電子親和力χ_１を領域Ａ_３の電子親和力χ_３よりも大きくすることができることが明らかである。

同様に領域Ａ_２の成膜時の酸素分圧／アルゴン分圧を領域Ａ_１成膜時よりも小さくすることにより、成膜時の酸素分圧／アルゴン分圧を変化させるだけで、井戸型ポテンシャル構造を形成することができることは明らかである。

なお、一般に成膜時の酸素分圧／アルゴン分圧が大きい場合は膜中の酸素濃度が高く、逆に成膜時の酸素分圧／アルゴン分圧が小さい場合は酸素濃度が低くなるので、上記結果は膜中の酸素濃度が高くなるにつれて電子親和力が大きくなることを意味する。

本実験においては、膜内の酸素濃度を高める手法として、成膜時の酸素分圧／アルゴン分圧を大きくするという方法を採用したが、その他、成膜面に酸素ラジカルを照射させる、オゾン雰囲気中で成膜面に紫外線を照射する等の方法を採っても同様に膜内の酸素濃度を高めることができる。

上述したＧａ／（Ｉｎ＋Ｇａ）の変調と膜中酸素濃度の変調は同時に適用することが可能であり、例えば、第１の領域Ａ_１を、Ｇａ／（Ｉｎ＋Ｇａ）＝０．７５の組成比、かつ膜中酸素濃度が高い（成膜時の酸素分圧／アルゴン分圧＝０．０１）ＩＧＺＯ膜（表３におけるサンプル９）とし、第２および第３の領域Ａ_２、Ａ_３を、Ｇａ／（Ｉｎ＋Ｇａ）＝０．２５付近の組成比、かつ膜中酸素濃度が低い（成膜時の酸素分圧／アルゴン分圧＝０）ＩＧＺＯ膜（表３におけるサンプル６）で挟み込んだ構造にすることによって、組成比のみ、あるいは酸素濃度のみを変調した場合よりも深い井戸型障壁構造（電子親和力差Δχ＝０．６５）を得ることができる。

ここで、ＩＧＺＯ膜におけるキャリア濃度、移動度について行った実験について説明する。キャリア濃度および移動度は、ホール効果および比抵抗の測定により求めることができる。

図１４（Ａ）〜（Ｃ）は、酸素分圧／アルゴン分圧を変化させて作製したＩＧＺＯ膜中の比抵抗、キャリア密度、移動度のＧａ／（Ｉｎ＋Ｇａ）依存性をそれぞれ示すものである。図１４中において、●は酸素分圧／アルゴン分圧が０．０１、■は酸素分圧／アルゴン分圧が０．００５、▲は酸素分圧／アルゴン分圧が０のサンプルについてのデータである。

測定に供されたサンプルは、上記と同様の方法で作製したものである。ホール効果および比抵抗の測定にはホール測定装置（東陽テクニカ製、ホール効果・比抵抗測定装置Resi Test 8300）を用いた。

図１４（Ｂ）からＧａ／（Ｉｎ＋Ｇａ）または酸素分圧／アルゴン分圧を変化させることによってキャリア密度を独立に制御できることがわかる。例えばＧａ／（Ｉｎ＋Ｇａ）を一定にし、酸素分圧／アルゴン分圧のみを変化させることで、膜のバンドギャップを変化させずに膜中のキャリア濃度のみを任意に調整することができる。但し、酸素分圧／アルゴン分圧が０であるとき、Ｇａ／（Ｉｎ＋Ｇａ）を変化させることにより、キャリア濃度は任意に制御できるが、図１４（Ｃ）に示すように移動度は低い状態のままとなっていることがわかる。この結果から、単に酸素欠損量を増やしてキャリア濃度を増やすだけでは求めるような移動度の向上は得られないことがわかった。

次に、ＩＧＺＯの単層膜と積層構造との比抵抗、キャリア濃度、移動度を比較した結果について説明する。

積層構造として、表３で示したサンプル９の組成比（0.25)−酸素分圧／アルゴン分圧(0.01)のＩＧＺＯ膜と、サンプル７の組成比(0.75)−酸素分圧／アルゴン分圧(0.01)のＩＧＺＯ膜と、サンプル６の組成比（0.75）−酸素分圧／アルゴン分圧（0）とを用い、膜厚１０ｎｍのサンプル９のＩＧＺＯ膜を、膜厚１０ｎｍのサンプル７および膜厚５０ｎｍのサンプル６で挟み込んだ構造を作製した。

単膜として、それぞれサンプル９（IGZO-0.25-0.01）、サンプル７（IGZO-0.75-0.01）、サンプル６（IGZO-0.75-0）のそれぞれの膜を用意した。

上記積層構造、単膜についてホール測定評価を行った。図１５（Ａ）〜（Ｃ）は、ホール測定から得られた比抵抗、キャリア濃度、移動度をそれぞれ示すものであり、各図において、左側に単膜、右側に積層構造のサンプルについての結果を示している。なお、サンプル７（IGZO-0.75-0.01）については測定不可（シート抵抗１×１０^９Ω／□以上）であった。

各領域の単膜の結果に比べて、積層構造はキャリア密度が増大し、比抵抗が減少し、移動度が増大した。これは井戸型ポテンシャルが形成され、井戸層に電子が移動したことを意味する。
なお、ここではＩＧＺＯ膜についての実験を行ったが、他の材料系においても同様に、井戸型ポテンシャルを形成することにより、同様の効果が得られると考えられる。

以上において説明した本発明の薄膜トランジスタの用途は特に限定されるものではないが、例えば電気光学装置としての表示装置（例えば液晶表示装置、有機ＥＬ（Electro Luminescence）表示装置、無機ＥＬ表示装置等）における駆動素子として好適である。

さらに、本発明の電子素子は、樹脂基板を用いた低温プロセスで作製可能なフレキシブルディスプレイ等のデバイス、ＣＣＤ（Charge Coupled Device）、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）等のイメージセンサー、Ｘ線センサー等の各種センサー、ＭＥＭＳ（Micro Electro Mechanical System）等、種々の電子デバイスにおける駆動素子（駆動回路）として、好適に用いられるものである。

本発明の薄膜トランジスタを用いた本発明の表示装置およびセンサーは、いずれも低い消費電力により良好な特性を示す。なお、ここで言う「特性」とは、表示装置の場合には表示特性、センサーの場合には感度特性である。

＜液晶表示装置＞
図１７に、本発明の電気光学装置の一実施形態の液晶表示装置について、その一部分の概略断面図を示し、図１８にその電気配線の概略構成図を示す。

図１７に示すように、本実施形態の液晶表示装置５は、図３Ａに示したトップゲート型の薄膜トランジスタ１と、トランジスタ１のパッシベーション層５４で保護されたゲート電極１６上に画素下部電極５５およびその対向上部電極５６で挟まれた液晶層５７と、各画素に対応させて異なる色を発色させるためのＲＧＢカラーフィルタ５８とを備え、ＴＦＴ１０の基板１１側およびカラーフィルタ５８上にそれぞれ偏光板５９ａ、５９ｂを備えた構成である。

また、図１８に示すように、本実施形態の液晶表示装置５は、互いに平行な複数のゲート配線５１と、該ゲート配線５１と交差する、互いに平行なデータ配線５２とを備えている。ここでゲート配線５１とデータ配線５２は電気的に絶縁されている。ゲート配線５１とデータ配線５２との交差部付近に、薄膜トランジスタ１が備えられている。

薄膜トランジスタ１のゲート電極１６は、ゲート配線５１に接続されており、薄膜トランジスタ１のソース電極１３はデータ配線５２に接続されている。また、薄膜トランジスタ１のドレイン電極１４はゲート絶縁膜１５に設けられたコンタクトホール１９を介して（コンタクトホール１９に導電体が埋め込まれて）画素下部電極５５に接続されている。この画素下部電極５５は、接地された対向電極５６とともにコンデンサ５３を構成している。

図１７に示した本実施形態の液晶装置においては、トップゲート型の薄膜トランジスタを備えるものとしたが、本発明の表示装置である液晶装置において用いられる薄膜トランジスタはトップゲート型に限定されることなく、ボトムゲート型の薄膜トランジスタであってもよい。

本発明の薄膜トランジスタは高い移動度を有するため、液晶表示装置において高精細、高速応答、高コントラスト等の高品位表示が可能となり、大画面化にも適している。また、活性層のＩＧＺＯが非晶質である場合には素子特性のバラツキを抑えることができ、大画面でムラのない優れた表示品位が実現される。
しかも特性シフトが少ないため、ゲート電圧を低減でき、ひいては表示装置の消費電力を低減できる。また、本発明によると、半導体層として低温（例えば２００℃以下）での成膜が可能な非晶質ＩＧＺＯ膜を用いて薄膜トランジスタを作製することができるため、基板としては樹脂基板（プラスチック基板）を用いることができる。従って、本発明によれば、表示品質に優れフレキシブルな液晶表示装置を提供することができる。

＜有機ＥＬ表示装置＞
図１９に、本発明の電気光学装置の一実施形態のアクティブマトリックス方式の有機ＥＬ表示装置について、その一部分の概略断面図を示し、図２０に電気配線の概略構成図を示す。

有機ＥＬ表示装置の駆動方式には、単純マトリックス方式とアクティブマトリックス方式の２種類がある。単純マトリックス方式は低コストで作製できるメリットがあるが、走査線を１本ずつ選択して画素を発光させることから、走査線数と走査線あたりの発光時間は反比例する。そのため高精細化、大画面化が困難となっている。アクティブマトリックス方式は画素ごとにトランジスタやキャパシタを形成するため製造コストが高くなるが、単純マトリックス方式のように走査線数を増やせないという問題はないため高精細化、大画面化に適している。

本実施形態のアクティブマトリックス方式の有機ＥＬ表示装置６は、図３Ａに示したトップゲート型の薄膜トランジスタ１が、パッシベーション層６１ａを備えた基板６０上に、駆動用１ａおよびスイッチング用１ｂとして備えられ、該トランジスタ１ａおよび１ｂ上に下部電極６２および上部電極６３に挟まれた有機発光層６４からなる有機発光素子６５を備え、上面もパッシベーション層６１ｂにより保護された構成となっている。

また、図２０に示すように、本実施形態の有機ＥＬ表示装置７は、互いに平行な複数のゲート配線６６と、該ゲート配線６６と交差する、互いに平行なデータ配線６７および駆動配線６８とを備えている。ここでゲート配線６６とデータ配線６７、駆動配線６８とは電気的に絶縁されている。スイッチング用薄膜トランジスタ１ｂのゲート電極１６ａは、ゲート配線６６に接続されており、スイッチング用薄膜トランジスタ１ｂのソース電極１３ｂはデータ配線６７に接続されている。また、スイッチング用薄膜トランジスタ１ｂのドレイン電極１４ｂは駆動用薄膜トランジスタ１ａのゲート電極１６ａに接続されるとともに、コンデンサ６９を用いることで駆動用薄膜トランジスタ１ａをオン状態に保つ。駆動用薄膜トランジスタ１ａのソース電極１３ａは駆動配線６８に接続され、ドレイン電極１４ａは有機ＥＬ発光素子６５に接続される。

図１９に示した本実施形態の有機ＥＬ装置においては、トップゲート型の薄膜トランジスタ１ａおよび１ｂを備えるものとしたが、本発明の表示装置である有機ＥＬ装置において用いられる薄膜トランジスタは、トップゲート型に限定されることなく、ボトムゲート型の薄膜トランジスタであってもよい。

本発明の薄膜トランジスタは高い移動度を有するため、低消費電力で且つ高品位な表示が可能となる。また、本発明によると、半導体層として低温（例えば２００℃以下）での成膜が可能な非晶質ＩＧＺＯ膜を用いて薄膜トランジスタを作製することができるため、基板として樹脂基板（プラスチック基板）を用いることができる。従って、本発明によれば、表示品質に優れフレキシブルな有機ＥＬ表示装置を提供することができる。

なお、図１９に示した有機ＥＬ表示装置において、上部電極６３を透明電極としてトップエミッション型としてもよいし、下部電極６２およびＴＦＴの各電極を透明電極とすることによりボトムエミッション型としてもよい。

＜Ｘ線センサー＞
図２１に、本発明のセンサーの一実施形態であるＸ線センサーについて、その一部分の概略断面図を示し、図２２にその電気配線の概略構成図を示す。

図２１は、より具体的にはＸ線センサーアレイの一部を拡大した概略断面図である。本実施形態のＸ線センサー７は基板上に形成された薄膜トランジスタ１およびキャパシタ７０と、キャパシタ７０上に形成された電荷収集用電極７１と、Ｘ線変換層７２と、上部電極７３とを備えて構成される。薄膜トランジスタ１上にはパッシベーション膜７５が設けられている。

キャパシタ７０はキャパシタ用下部電極７６とキャパシタ用上部電極７７とで絶縁膜７８を挟んだ構造となっている。キャパシタ用上部電極７７は絶縁膜７８に設けられたコンタクトホール７９を介し、薄膜トランジスタ１のソース電極１３およびドレイン電極１４のいずれか一方（図２１においてはドレイン電極１４）と接続されている。

電荷収集用電極７１は、キャパシタ７０におけるキャパシタ用上部電極７７上に設けられており、キャパシタ用上部電極７７に接している。
Ｘ線変換層７２はアモルファスセレンからなる層であり、薄膜トランジスタ１およびキャパシタ７０を覆うように設けられている。
上部電極７３はＸ線変換層７２上に設けられており、Ｘ線変換層７２に接している。

図２２に示すように、本実施形態のＸ線センサー７は、互いに平行な複数のゲート配線８１と、ゲート配線８１と交差する、互いに平行な複数のデータ配線８２とを備えている。ここでゲート配線８１とデータ配線８２は電気的に絶縁されている。ゲート配線８１とデータ配線８２との交差部付近に、薄膜トランジスタ１が備えられている。

薄膜トランジスタ１のゲート電極１６は、ゲート配線８１に接続されており、薄膜トランジスタ１のソース電極１３はデータ配線８２に接続されている。また、薄膜トランジスタ１のドレイン電極１４は電荷収集用電極７１に接続されており、さらにこの電荷収集用電極７１は、接地された対向電極７６とともにキャパシタ７０を構成している。

本構成のＸ線センサー７において、Ｘ線は図２１中、上部（上部電極７３側）から照射され、Ｘ線変換層７２で電子-正孔対を生成する。このＸ線変換層７２に上部電極７３によって高電界を印加しておくことにより、生成した電荷はキャパシタ７０に蓄積され、薄膜トランジスタ１を順次走査することによって読み出される。

本発明のＸ線センサーは、オン電流が高く、信頼性に優れた薄膜トランジスタ１を備えるため、Ｓ／Ｎが高く、感度特性に優れているため、Ｘ線デジタル撮影装置に用いた場合に広ダイナミックレンジの画像が得られる。特に本発明のＸ線デジタル撮影装置は、静止画撮影のみ可能なものではなく、動画による透視と静止画の撮影が１台で行えるＸ線デジタル撮影装置に用いるのが好適である。さらに薄膜トランジスタにおける活性層のＩＧＺＯが非晶質である場合には均一性に優れた画像が得られる。

なお、図２１に示した本実施形態のＸ線センサーにおいては、トップゲート型の薄膜トランジスタを備えるものとしたが、本発明のセンサーにおいて用いられる薄膜トランジスタはトップゲート型に限定されることなく、ボトムゲート型の薄膜トランジスタであってもよい。

トップゲート型薄膜トランジスタについて実施例１、比較例１から４を作製して、移動度を比較した。表４は、各トランジスタのＧａ／（Ｉｎ＋Ｇａ）および成膜時の酸素分圧／アルゴン分圧および移動度を示す表である。

＜実施例１＞
図３Ａに示す構造のトップゲート、トップコンタクト型の薄膜トランジスタを実施例１として作製した。
基板１１として、合成石英ガラス基板（コバレントマテリアル社製、品番T―4040）を用いた。酸化物半導体層１２はＩｎＧａＺｎＯからなるものとし、まず、第３の領域Ａ_３として、Ｇａ／（Ｉｎ＋Ｇａ）＝０．７５、Ｚｎ／（Ｉｎ＋Ｇａ）＝０．５であるＩｎＧａＺｎＯ膜を１００ｎｍスパッタ成膜した後、第１の領域Ａ_１として、Ｇａ／（Ｉｎ＋Ｇａ）＝０．２５、Ｚｎ／（Ｉｎ＋Ｇａ）＝０．５のＩＧＺＯ膜を１０ｎｍスパッタ成膜し、さらに第２の領域Ａ_２として、Ｇａ／（Ｉｎ＋Ｇａ）＝０．７５、Ｚｎ／（Ｉｎ＋Ｇａ）＝０．５のＩＧＺＯ膜を１０ｎｍスパッタ成膜した。酸化物半導体層１２は各領域間で大気中に暴露することなく連続して成膜を行った。各領域のスパッタは、Ｉｎ_２Ｏ_３ターゲット、Ｇａ_２Ｏ_３ターゲット、ＺｎＯターゲットを用いた共スパッタ（co-sputter）にて行った。各領域の膜厚調整は成膜時間の調整にて行った。各領域の詳細なスパッタ条件は以下の通りである。

（第３の領域Ａ_３のスパッタ条件）
到達真空度；６×１０^-6Ｐａ
成膜圧力；４．４×１０^-1Ｐａ
成膜温度；室温
酸素分圧／アルゴン分圧；０．００５
Ｉｎ_２Ｏ_３、Ｇａ_２Ｏ_３、ＺｎＯターゲットの投入電力比；１５．５:６７．１:１７．４

（第１の領域Ａ_１のスパッタ条件）
到達真空度；６×１０^-6Ｐａ
成膜圧力；４．４×１０^-1Ｐａ
成膜温度；室温
酸素分圧／アルゴン分圧；０．０５
Ｉｎ_２Ｏ_３、Ｇａ_２Ｏ_３、ＺｎＯターゲットの投入電力比；４３．０：３８．０：１９．０

（第２の領域のスパッタ条件）
到達真空度；６×１０^-6Ｐａ
成膜圧力；４．４×１０^-1Ｐａ
成膜温度；室温
酸素分圧／アルゴン分圧；０．０５
Ｉｎ_２Ｏ_３、Ｇａ_２Ｏ_３、ＺｎＯターゲットの投入電力比；１４．７：６７．８：１７．５

スパッタによる酸化物半導体層１２の積層後、酸化物半導体層１２のパターンニングを、フォトリソグラフィーおよび希硫酸を用いたウェットエッチングにて行った。ソース電極１３、ドレイン電極１４は、膜厚１０ｎｍのＴｉをスパッタ成膜後、Ａｕを１００ｎｍスパッタ成膜し、リフトオフ法によりパターンニングして形成した。ゲート絶縁膜１５は１００ｎｍのＡｌ_２Ｏ_３をスパッタ成膜して作製した。ゲート電極１６は、膜厚１０ｎｍのＴｉをスパッタ成膜後、Ａｕ１００ｎｍスパッタ成膜し、リフトオフ法によりパターンニングして形成した。

以上により、チャネル長１０μｍ、チャネル幅１０μｍのトップゲート型薄膜トランジスタ１の実施例１を得た。すなわち実施例１は、その酸化物半導体層において、第１の領域と第３の領域との電子親和力の差をＧａ／Ｉｎ＋Ｇａおよび酸素濃度の変調により構成し、第１の領域と第２の領域との電子親和力の差はＧａ／Ｉｎ＋Ｇａのみにより構成して、結果として井戸型ポテンシャルを構成してなるものである。

＜比較例１＞
実施例１の酸化物半導体層の成膜において、第１および第２の領域のスパッタ成膜条件を、酸素分圧／アルゴン分圧０．００５として成膜した以外は実施例１と同様の方法で薄膜トランジスタを作製したものを比較例１とした。比較例１は、第１〜第３の領域の成膜において酸素分圧／アルゴン分圧が共通であり、酸素濃度を一様としたものである。

＜比較例２＞
実施例１の酸化物半導体層の成膜において、第３の領域のスパッタ成膜条件を酸素分圧／アルゴン分圧を０．０５として成膜した以外は実施例１と同様の方法で薄膜トランジスタを作製したものを比較例２とした。比較例２は、第１〜第３の領域の成膜において酸素分圧／アルゴン分圧が共通であり、酸素濃度を一様としたものである。この酸素濃度は比較例１よりも高いものとした。

＜比較例３＞
実施例１の酸化物半導体層において、第１の領域のＩＧＺＯ膜の組成比を、Ｇａ／（Ｉｎ＋Ｇａ）＝０．７５、Ｚｎ／（Ｉｎ＋Ｇａ）＝０．５とした以外は、実施例１と同様の方法で薄膜トランジスタを作製し、比較例３とした。比較例３は、酸化物半導体層において、第１の領域、第２の領域および第３の領域のＧａ／（１ｎ＋Ｇａ）は同一であり、第１の領域と第２の領域の酸素濃度が共通であるため、第１の領域と第２の領域の電子親和力は同一であり、膜厚方向に向かって井戸構造が形成されていないものである。

＜比較例４＞
実施例１の酸化物半導体層の成膜において、第２および第３の領域をＧａ／（Ｉｎ＋Ｇａ）＝０．２５、Ｚｎ／（Ｉｎ＋Ｇａ）＝０．５とした以外は実施例１と同様の方法で薄膜トランジスタを作製し、実施例４とした。比較例４は、酸化物半導体層において、比較例３とはＧａ／（Ｉｎ＋Ｇａ）が異なるが、第１、第２および第３の領域のＧａ／（Ｉｎ＋Ｇａ）は同一であり、第１の領域と第２の領域の酸素濃度が共通であるため、第１の領域と第２の領域の電子親和力は同一であり、膜厚方向に向かって井戸構造が形成されていないものである。

上記実施例１および比較例１〜４について、半導体パラメータ・アナライザー4156C（アジレントテクノロジー社製）を用い、トランジスタ特性（Ｖｇ−Ｉｄ特性）および移動度μの測定を行った。
Ｖｇ−Ｉｄ特性の測定は、ドレイン電圧（Ｖｄ）を５Ｖに固定し、ゲート電圧（Ｖｇ）を−５Ｖ〜＋１０Ｖの範囲内で変化させ、各ゲート電圧（Ｖｇ）におけるドレイン電流（Ｉｄ）を測定することにて行った。

表４に示す通り、実施例１においては移動度６５ｃｍ^２／Ｖｓ程度が得られた。一方、比較例１、４についてはゲート電圧Ｖｇに依らず、常に高い電流値が得られ、トランジスタ駆動しなかった。また、比較例２、３についてはゲート電圧Ｖｇに依らず、常に電流値が低く、これもまたトランジスタ駆動しなかった。

１、２、３、４ 薄膜トランジスタ
１１ 基板
１２ 酸化物半導体層
１３ ソース電極
１４ ドレイン電極
１５ ゲート絶縁膜
１６ ゲート電極
Ａ_１ 酸化物半導体層の第１の領域
Ａ_２ 酸化物半導体層の第２の領域
Ａ_３ 酸化物半導体層の第３の領域

Claims (24)

1. 基板上に、酸化物半導体層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタであって、
   前記酸化物半導体層が、膜厚方向に井戸型ポテンシャルを構成する、該井戸型ポテンシャルの井戸部となる第１の電子親和力を有する第１の領域と、該第１の領域よりも前記ゲート電極に近い側に配置された、前記第１の電子親和力よりも小さい第２の電子親和力を有する第２の領域と、前記第１の領域よりも前記ゲート電極から離れた側に配置された、前記第１の電子親和力よりも小さい第３の電子親和力を有する第３の領域とを含み、
   少なくとも前記第３の領域の酸素濃度が前記第１の領域の酸素濃度より低いことを特徴とする薄膜トランジスタ。
2. 前記第２の領域の酸素濃度が、前記第１の領域の酸素濃度より低いことを特徴とする請求項１記載の薄膜トランジスタ。
3. 前記第１の領域と前記第２の領域とのカチオン組成比が異なり、かつ、
   前記第１の領域と前記第３の領域とのカチオン組成比が異なることを特徴とする請求項１または２記載の薄膜トランジスタ。
4. 前記第２の領域および前記第３の領域のバンドギャップが、前記第１の領域のバンドギャップよりも大きいことを特徴とする請求項１から３いずれか１項記載の薄膜トランジスタ。
5. 前記酸化物半導体層が非晶質であることを特徴とする請求項１から４いずれか１項記載の薄膜トランジスタ。
6. 前記酸化物半導体層の前記各領域が、Ａｌ、Ｓｃ、Ｔｉ、Ｍｎ、Ｆｅ、Ｇａ、Ｙ、Ｉｎ、Ｓｎ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕからなる群から選ばれた少なくとも１種の元素と、Ｍｇ、Ｃａ、Ｎｉ、Ｚｎ、Ｓｒ、Ｂａからなる群から選ばれた少なくとも１種の元素とを含むものであることを特徴とする請求項１から５いずれか１項記載の薄膜トランジスタ。
7. 前記酸化物半導体層の前記各領域が、少なくともＩｎおよびＧａのいずれか一方の元素を含むものであることを特徴とする請求項１から６いずれか１項記載の薄膜トランジスタ。
8. 前記酸化物半導体層の前記各領域が、ａ（Ｉｎ₂Ｏ₃）・ｂ（Ｇａ₂Ｏ₃）・ｃ（ＺｎＯ）からなるものであることを特徴とする請求項１から７いずれか１項記載の薄膜トランジスタ。
   （ここでａ、ｂ、ｃは、それぞれａ≧０、ｂ≧０、ｃ≧０、かつａ＋ｂ≠０、ｂ＋ｃ≠０、ｃ＋ａ≠０である。）
9. 前記酸化物半導体層において、前記第１の領域のｂ／（ａ＋ｂ）が、前記第２の領域および前記第３の領域のｂ／（ａ＋ｂ）よりも小さいものであることを特徴とする請求項８記載の薄膜トランジスタ。
10. 前記酸化物半導体層の前記第１の領域のｂ／（ａ＋ｂ）が０．９５以下であることを特徴とする請求項９記載の薄膜トランジスタ。
11. 前記酸化物半導体層の前記第２の領域および前記第３の領域のｂ／（ａ+ｂ）が０．５以上であることを特徴とする請求項１０記載の薄膜トランジスタ。
12. 前記酸化物半導体層の前記第１の領域のｂ／（ａ＋ｂ）が０．２５、前記第２の領域および前記第３の領域のｂ／（ａ＋ｂ）が０．７５であることを特徴とする請求項１１記載の薄膜トランジスタ。
13. 前記基板が可撓性を有するものであることを特徴とする請求項１から１２いずれか１項記載の薄膜トランジスタ。
14. 前記基板が、飽和ポリエステル系樹脂、ポリエチレンテレフタレート系樹脂、ポリエチレンナフタレート樹脂、架橋フマル酸ジエステル系樹脂、ポリカーボネート系樹脂、ポリエーテルスルフォン樹脂、ポリスルフォン樹脂、ポリアリレート樹脂、環状ポリオレフィン樹脂、セルロース系樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、マレイミド−オレフィン樹脂、ポリアミド樹脂、アクリル系樹脂、フッ素系樹脂、エポキシ系樹脂、シリコーン系樹脂フィルム、ポリベンズアゾール系樹脂、エピスルフィド化合物、液晶ポリマー、シアネート系樹脂および芳香族エーテル系樹脂からなる樹脂材料群のうちのいずれか１つからなる基板
    酸化ケイ素粒子を含む複合プラスチック材料、金属ナノ粒子、無機酸化物ナノ粒子、無機窒化物ナノ粒子などのナノ粒子を含む複合プラスチック材料、金属系もしくは無機系のナノファイバー、または金属系もしくは無機系のマイクロファイバーを含む複合プラスチック材料、カーボン繊維および／またはカーボンナノチューブを含む複合プラスチック材料、ガラスフェレーク、ガラスファイバーおよび／またはガラスビーズを含む複合プラスチック材料、粘土鉱物または雲母派生結晶構造を有する粒子を含む複合プラスチック材料、および薄いガラスと前記樹脂材料群のうちのいずれか１つとの間に少なくとも１回の接合界面を有する積層プラスチック材料からなるプラスチック材料群のうちのいずれか１つからなる基板、
    無機層と前記樹脂材料群のうちのいずれか１つを交互に積層することで、少なくとも１回以上の接合界面を有するバリア性能を有する複合材料からなる基板
    ステンレス基板、ステンレスと異種金属を積層した金属多層基板、アルミニウム基板、表面に酸化処理が施された酸化被膜付きのアルミニウム基板、
    からなる基板群のうちのいずれか１つからなる基板であることを特徴とする請求項１３記載の薄膜トランジスタ。
15. 基板上に、酸化物半導体層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタの製造方法であって、
    前記酸化物半導体層が、膜厚方向に井戸型ポテンシャルを構成する、該井戸型ポテンシャルの井戸部となる第１の電子親和力を有する第１の領域と、該第１の領域よりも前記ゲート電極側に配置された、前記第１の電子親和力よりも小さい第２の電子親和力を有する第２の領域と、該第１の領域よりも前記ゲート電極から離れて配置された、前記第１の電子親和力よりも小さい第３の電子親和力を有する第３の領域とを含む構成となるように、該酸化物半導体層をスパッタ法により成膜する成膜工程を含み、
    該成膜工程において、成膜室内を第１の酸素分圧／アルゴン分圧として前記第１の領域を成膜し、前記成膜室内を第２の酸素分圧／アルゴン分圧として前記第２の領域を成膜し、前記成膜室内を前記第１の酸素分圧／アルゴン分圧よりも低い第３の酸素分圧／アルゴン分圧として前記第３の領域を成膜することを特徴とする薄膜トランジスタの製造方法。
16. 前記第２の酸素分圧/アルゴン分圧を、前記第１の酸素分圧/アルゴン分圧より小さくすることを特徴とする請求項１５記載の薄膜トランジスタの製造方法。
17. 基板上に、酸化物半導体層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタの製造方法であって、
    前記酸化物半導体層が、膜厚方向に井戸型ポテンシャルを構成する、該井戸型ポテンシャルの井戸部となる第１の電子親和力を有する第１の領域と、該第１の領域よりも前記ゲート電極側に配置された、前記第１の電子親和力よりも小さい第２の電子親和力を有する第２の領域と、該第１の領域よりも前記ゲート電極から離れて配置された、前記第１の電子親和力よりも小さい第３の電子親和力を有する第３の領域とを含む構成となるように、該酸化物半導体層をスパッタ法により成膜する成膜工程を含み、
    該成膜工程が、前記第１の領域の成膜中および／または該第１の領域を成膜した後に、該第１の領域の成膜面に酸素含有ラジカルを照射する工程を含むことを特徴とする薄膜トランジスタの製造方法。
18. 基板上に、酸化物半導体層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタの製造方法であって、
    前記酸化物半導体層が、膜厚方向に井戸型ポテンシャルを構成する、該井戸型ポテンシャルの井戸部となる第１の電子親和力を有する第１の領域と、該第１の領域よりも前記ゲート電極側に配置された、前記第１の電子親和力よりも小さい第２の電子親和力を有する第２の領域と、該第１の領域よりも前記ゲート電極から離れて配置された、前記第１の電子親和力よりも小さい第３の電子親和力を有する第３の領域とを含む構成となるように、該酸化物半導体層をスパッタ法により成膜する成膜工程を含み、
    該成膜工程が、前記第１の領域の成膜中および／または第１の領域の成膜後に、オゾン雰囲気中にて該第１の領域の成膜面に紫外線を照射する工程を含むことを特徴とする薄膜トランジスタの製造方法。
19. 前記成膜工程の間、成膜基板を大気に曝さないことを特徴とする請求項１５から１８いずれか１項記載の薄膜トランジスタの製造方法。
20. 請求項１から１４いずれか１項記載の薄膜トランジスタを備えたことを特徴とする表示装置。
21. 請求項１から１４いずれか１項記載の薄膜トランジスタを備えたことを特徴とするイメージセンサー。
22. 請求項１から１４いずれか１項記載の薄膜トランジスタを備えたことを特徴とするＸ線センサー。
23. 請求項２２記載のＸ線センサーを備えたことを特徴とするＸ線デジタル撮影装置。
24. 動画撮影が可能であることを特徴とする請求項２３記載のＸ線デジタル撮影装置。