JP2010518651A - 多層素子及び多層素子を製造する方法 - Google Patents

Abstract

多層素子は、少なくとも１つの第１内部電極１及び少なくとも１つの第２内部電極２が配置された本体５を有する。これらの内部電極１、２は、少なくとも１つの側面において、本体５の表面まで広がる重複領域１２を有する。さらに、内部電極１、２は本体の角領域５に凹部７を有する。
【選択図】図１Ａ

Description

電気的多層素子は、特許文献１及び特許文献２に記載されている。

独国特許出願公開第１０２００４００５６６４号明細書 特開平３−２３９３０３号公報

解決すべき課題は、とりわけ広いアクティブ領域を有する電子素子を明示することである。

少なくとも１つの第１内部電極と、少なくとも１つの第２内部電極とを備える本体を有する多層素子であって、少なくとも１つの側面において本体の表面まで広がる重複領域を備える多層素子が明記される。

本体の基板領域は、容量素子を形成するのに効率的な方法で利用されるので、明記される素子は、とりわけ大きな容量により特徴付けられる。容量値は、重複電極の領域が増加するに従い上昇する。

好ましくは、本体は、間に内部電極が配置されたセラミック層を有する。セラミック層は、誘電性となり得る。それらは、例えば、圧電性となり得る。セラミック層は少なくとも１つの温度領域において、電気的に導電性にもなり得る。

第１及び第２内部電極は、本体の表面に達する外縁を有し、それらは電気的に絶縁した保護層によって覆われる。これは、本体の少なくとも１つの側面に適用される。第１及び第２内部電極の外縁は、本体の表面の少なくとも２つの側面に達することも可能である。

保護層は、本体の少なくとも一部を覆い、全本体における１つの変形形態では、本体の表面まで広がる内部電極を湿気及び他の有害な環境影響から保護する。保護層が完全に本体を覆う変形形態は、特に有利である。

有利な変形形態において、本体は、互いに平行な２つの第１側面と、互いに平行な２つの第２側面とを有する。少なくとも１つの第１内部電極は、第１外部電極と接続され、少なくとも１つの第２内部電極は、第２外部電極に接続される。外部電極は、本体の第１側面の少なくとも１つに配置される。第１及び第２内部電極の重複領域は、本体の第２側面の少なくとも１つまで広がる。１つの変形形態においては、重複領域は、本体の両方の第２側面まで広がる。

有利な変形形態では、本体中に、少なくとも１つの第３内部電極及び少なくとも１つの第４内部電極があり、これらの内部電極が、本体の表面の、少なくとも１つの側面まで及ぶ重複領域を有する。

少なくとも１つの第３及び第４内部電極はそれぞれ、好適には保護層で覆われた本体の表面に達する外縁を有する。第１及び第２内部電極の記載は、第３及び第４内部電極にも有効である。

第１内部電極と第３内部電極は、互いに隣接して第１平面に配置され、第２内部電極と第４内部電極は、互いに隣接して第２平面に配置される。少なくとも第１及び第２内部電極は、第１内部電極と第２内部電極との間に位置するセラミック層と共に、第１機能ユニットを形成する。少なくとも１つの第３及び第４内部電極は、第３内部電極と第４内部電極との間に位置するセラミック層と共に、第２機能ユニットを形成する。この第２機能ユニットは、分離領域によって第１機能ユニットから分離され、好適には、第１機能ユニットから電気的に絶縁される。

原則として、２つのみではなくそれ以上の機能ユニットが本体に組み込まれ得る。機能ユニットは、例えば、容量素子又は抵抗素子、好ましくは、素子の本体に組み込まれるバリスタ素子と考えられる。

内部電極はそれぞれ、本体の少なくとも１つの角領域において、少なくとも１つの凹部を有することが好ましい。なぜなら、角領域は、機能ユニットの電気特性に影響を与え得るクラック形成を起こすリスクが高いからである。

１つの変形形態では、各種の内部電極が複数あり、したがって、少なくとも２つの第１内部電極と、任意に、少なくとも２つの第２内部電極と、さらに少なくとも２つの第３内部電極と、少なくとも２つの第４内部電極がある。各種の内部電極は関連する外部電極により電気的に接続される。

内部電極は、例えば、次の金属や金属合金、Ａｇ、ＡｇＰｄ、ＡｇＰｔ、Ｐｔ、Ｃｕ、Ｎｉ、を含み得る。

各種の内部電極には、少なくとも１つの関連する外部電極が設けられることが好ましい。外部電極は、外部からアクセス可能であり、外部から素子と接続するのに役立つ。

外部電極は、素子の側面に少なくとも部分的に、例えば本体の側面に、位置するのが好ましい。外部電極の端領域は、本体の上面及び／又は底面にも配置され得る。外部電極の少なくとも一部分は、保護層にも配置され得る。

１つの変形形態における本体は、バリスタセラミックを含む。バリスタセラミックは、例えば、ＺｎＯ−Ｂｉ、ＺｎＯーＰｒ、又は他の適当な材料を含み得る。

本体は、コンデンサセラミックも含み得る。コンデンサセラミックとして、例えば、次の、ＮＰ０、Ｘ７Ｒ、Ｘ８Ｒ、Ｚ５Ｕが考えられる。これらの名称は、セラミック材料の温度クラスを示す。有利な変形形態では、本体は少なくとも１つのバリスタセラミック層及び少なくとも１つのコンデンサセラミック層を含む。

機能ユニットは、例えば、多層コンデンサとして設計され得る。あるいは、機能ユニットは多層抵抗として設計され得る。機能ユニットは、電気的に共に接続されたコンデンサ及び抵抗をもまた含み得る。

１つの変形形態において、保護層はガラスを含む。原則的に、保護層はセラミック材料を含み得る。

他の実施形態において、保護層は、本体と同一のセラミック材料を含む。好ましくは、保護層は本体と同じセラミックから成る。

保護層は、少なくとも、本体の側面の領域を覆い、内部電極は保護層を露出することなく本体の端まで伸びる。また、保護層は、全本体も覆い得る。保護層の一部は、外部電極の下に配置され得、保護層は、各種類の内部電極と、それらに接続する外部電極との間で接続される。

第１内部電極は、第１外部電極と電気的に接続され、第２外部電極から離間し、電気的に絶縁される。第２内部電極は、第２外部電極に電気的に接続され、第１外部電極から離間し、電気的に絶縁される。これは、第３及び第４内部電極と、第３及び第４外部電極とにも同様に、適用される。

有利な変形形態において、各内部電極は、換算幅を備える領域を有し、外部電極の方向を向き、外部電極に接続される。

明記された素子は、例えば、次のステップを有する方法により製造され得る。第１のセラミック箔は、導体ペースト、例えば、金属ペーストで、好ましくはスクリーン印刷工程において、印刷される。印刷されたセラミック箔は、互いに閉じられ、ラミネート加工される。形成されたスタックは圧縮され、脱炭素処理をされ、焼結される。脱炭素処理の前、又は焼結の後に、スタックは複数のプリカーサ素子を形成するために分離され得る。各プリカーサ素子は、一つの本体を有する。

１つの変形形態において、内部電極用に使用されるペーストは、セラミック箔よりも大きく焼結収縮し得る。これにより、内部電極は、焼結工程の間に、引き戻る。その後、内部電極は、保護層の材料によって外部から外側に向かって閉じられる。あるいは、結果として生じるスペースは、保護層の適用により埋め尽くされ得る。内部電極は、焼結の前に引き戻るため、共焼結される。したがって、内部電極が、焼結の間セラミック箔によって外部から密閉されることもまた可能である。

プリカーサ素子は摩耗され、エッチングされ、又は、内部電極を露出するための類似の工程で処理される。特に、外部電極と接続する予定の内部電極の領域は、露出される。

関連するプリカーサ素子の本体は、不動態化される。この場合、電気的に絶縁された保護層は、その表面上に生成される。１つの変形形態において、この工程は、内部電極を露出した後に生じる。あるいは、脱炭素処理の前に保護層を適用し、本体と共にそれを焼結することが可能である。

好ましくは不動態化の後、外部電極は、例えば浸漬工程において、本体の側面に生成される。しかし、外部電極は、不動態化の前にも生成され得る。本体は、導体ペーストに浸漬され、そして乾燥され、焼かれる。

保護層は、例えば、スプレー工程において本体に付けられ得る。その際、一様な厚さで比較的薄い層が生成される。保護層の厚さは、２０μメートルを超えないように選択されることが好ましい。外部電極がエッチングされる際に、十分に薄い層は、外部電極と外部電極を向いた内部電極との間に位置する領域で破かれるので、導体接続は、各内部電極とそれに関連する外部電極との間に生じる。

外部電極は、少なくとも１つの追加層により覆われ得る。好ましくは、Ａｇ、Ｐｔ及び／又はＮｉを含む少なくとも１つの層は、電解工程において蒸着される。最上部層は、はんだ付け可能な層により形成され得る。

外部電極は、例えば、次の金属又は合金、Ａｇ、ＡｇＰｄ、ＡｇＰｔ、Ｐｔ、Ｃｕ、Ｎｉ、を含み得る。

以下に、明記される素子及びそれらの有利な実施形態を、概略的な、原寸に比例していない図を用いて説明する。

第１実施形態における素子の異なる金属化平面の上面図である。 第１実施形態における素子の異なる金属化平面の上面図である。 第１断面における図１Ａ及び１Ｂの素子を示す図である。 第２断面における図１Ａ及び１Ｂの素子を示す図である。 第２実施形態における素子の異なる金属化平面の上面図である。 第２実施形態における素子の異なる金属化平面の上面図である。 第１及び第２断面における図２Ａ及び２Ｂの素子を示す図である。 第１及び第２断面における図２Ａ及び２Ｂの素子を示す図である。 ２つの機能ユニットを備えた素子の異なる金属化平面の上面図である。 ２つの機能ユニットを備えた素子の異なる金属化平面の上面図である。 第１及び第２断面における図３Ａ及び３Ｂの素子を示す図である。 第１及び第２断面における図３Ａ及び３Ｂの素子を示す図である。 ２つの機能ユニット及び全本体を覆う保護層を備えた素子の異なる金属化層の上面図である。 ２つの機能ユニット及び全本体を覆う保護層を備えた素子の異なる金属化層の上面図である。 第１及び第２断面における図４Ａ及び４Ｂの素子を示す図である。 第１及び第２断面における図４Ａ及び４Ｂの素子を示す図である。

図１Ａ乃至１Ｄは、１つの機能ユニットを備える素子の第１実施形態を表す。図１Ｃ及び１Ｄに示された断面は、図１Ａ及び１Ｂにおいて見ることができる破線を通る断面を示す。これは、図２Ａ乃至２Ｄ、３Ａ乃至３Ｄ、４Ａ乃至４Ｄにも同様に適用する。

素子は本体５を有する。第１内部電極１及び第２内部電極２は、本体５に配置される。第１内部電極１は、第１外部電極８１に電気的に接続される。第２内部電極２は、第２外部電極８２に電気的に接続され、第１内部電極から電気的に絶縁される。第１及び第２内部電極は交互に連続して重なり合って配置され、電極スタックを形成する。電極スタック及び内部電極の間に位置する本体のセラミック層は、機能ユニットを形成する。

本体は第１側面５１及び５２を有し、それらは互いに平行に位置する。本体はさらに第２側面５３及び５４を有し、それらは互いに平行で、第１側面５１及び５２と直角を成す。

外部電極８１及び８２は、主に、本体の側面５１及び５２に配置される。しかし、外部電極の部分は、本体の下部及び上側部にも配置される。

重複領域１２において、図１Ｄに見られるように、第１内部電極の領域は、第１内部電極を向いた第２内部電極の領域と反対側に、垂直方向に配置される。この領域は、機能ユニットのアクティブボリューム、例えば、多層コンデンサ素子又は多層抵抗素子を形成する。

重複領域１２は、本体５の第２側面５３及び５４まで広がる。従って、内部電極１及び２の端は、側面５３及び５４にも達する。これらの露出端は、保護層６によって覆われる。

各第１内部電極１は換算幅を備える領域を有し、第１外部電極８１に向いて、第１外部電極８１に接続される。各第２内部電極２は換算幅を備える領域を有し、第２外部電極８２に向いて、第２外部電極８２に接続される。換算幅を備える領域を形成するために、内部電極１及び２の凹部７は角領域に設けられる。

第１内部電極１は、第２外部電極８２からある距離をおいて配置される。第２内部電極２は、第１外部電極８１からある距離をおいて配置される。

外部電極８１及び８２は浸漬工程において製造され得る。保護層６は、第２側面５３及び５４の領域に取り付けられ得、すなわち、マスクを用いるスクリーン印刷工程において、第２側面５３及び５４に設けられ得る。

１つの機能ユニットを有する素子の第２実施形態は、図２Ａ乃至２Ｄに示される。先の実施形態と比較して、保護層６は、ここでは全表面にわたり本体５を覆う。保護層６は、内部電極とそれらに関連する外部電極との間の接続のためにのみ、破られ、又は貫通して接続される。各貫通接続は、最大でも、関連のある内部電極の換算幅を有する領域の断面と同じ大きさである。

薄い保護層は、内部電極の露出端の領域で破られるため、１つの内部電極、図２Ｂの内部電極２と、異極性の外部電極、この場合外部電極８１との距離ｄは、保護層６の厚さｔよりも全体的に大きいことが好ましい。これは、全ての第２内部電極２に適用し、同様に、内部電極１及び外部電極８２にも適用する。

図３Ａ乃至３Ｄにおいて、２つの機能ユニットが共通の本体５に配置された素子の実施形態が示される。機能ユニット間に、電気的に絶縁された分離領域９が配置される。この分離領域９の幅ｄ２は、第１内部電極及び隣接する第２内部電極の間の距離よりも大きいことが好ましい。従って、機能ユニット間の距離は、セラミック層の厚さより大きいことが好ましい。

第１機能ユニットの第１外部電極８１と第２機能ユニットの第１外部電極８３は、本体の第１側面５１に配置される。第１機能ユニットの第２外部電極８２と、第２機能ユニットの第２外部電極８４は、本体の他の第１側面５２に配置される。

図１Ａ乃至１Ｄに関連してなされた記載は、図３Ａ及び３Ｂの左側に配置された第１機能ユニットにも当てはめられる。

同様に、図１Ａ乃至１Ｄに関連してなされた記載は、図３Ａ及び３Ｂの右側に配置された第２機能ユニットにも適用される。第２機能ユニットは、重複領域３４において重複する、第１内部電極３及び第２内部電極４を有する。

図１Ａ乃至１Ｄの変形形態とは異なり、この場合、関連する重複領域は、本体５の表面の１つの側面までのみ拡張する。重複領域１２は第２側面５３に達し、重複領域３４は第２側面５４に達する。内部電極３及び４の露出端もまた保護層６によって覆われる。

また、図１Ａ乃至１Ｄの記述は、図３Ａ乃至３Ｄに示された変形形態にも適用される。

２つの機能ユニットを備える素子が図４Ａ乃至４Ｄに示されるが、ここでは各機能ユニットの内部電極の重複領域は、本体５の第２側面５３又は５４までのみ拡張する。本体は、保護層６によって全表面が覆われる。

図４Ａ乃至４Ｄに示された変形形態は、図２Ａ乃至２Ｄ、及び３Ａ乃至３Ｄにおける変形形態の組み合わせである。先に説明された変形形態の記述は、この実施形態にもまた適用される。

明記された素子の実施形態の可能性は、図で示された変形形態あるは示された材料データにより言い尽くされてはいない。特に、本体の基本形状、内部電極及び外部電極は、任意である。

１ 第１内部電極
１２ 電極１及び２の重複領域
２ 第２内部電極
３ 第３内部電極
４ 第４内部電極
５ 本体
５１、５２ 本体の第１側面
５３、５４ 本体の第２側面
６ 保護層
７ 凹部
８１ 第１外部電極
８２ 第２外部電極
９ 分離領域
ｄ 内部電極と異極性の外部電極との間の距離
ｄ２ 分離領域９の幅
ｔ 保護層６の厚さ

Claims (17)

1. 少なくとも１つの第１内部電極（１）と、少なくとも１つの第２内部電極（２）とが配置された本体（５）を備え、
   前記第１及び第２内部電極（１、２）は、少なくとも１側面において前記本体（５）の表面まで広がる重複領域（１２）を有し、
   前記第１及び第２内部電極（１、２）は、前記本体（５）の各角領域に凹部（７）を有する
   ことを特徴とする多層素子。
2. 少なくとも１つの前記第１及び第２内部電極（１、２）は、前記本体（５）の前記表面と接触する外縁を有し、前記外縁は、保護層（６）により覆われる
   ことを特徴とする請求項１に記載の多層素子。
3. 前記本体（５）は、２つの平行する第１側面（５１、５２）と２つの平行する第２側面（５３、５４）とを有し、
   前記第１及び第２内部電極（１、２）は、前記本体（５）の前記第１側面（５１、５２）の少なくとも１つに配置された外部電極（８１、８２）に接続され、
   前記重複領域（１２）は、前記本体（５）の前記第２側面（５３、５４）の少なくとも１つまで広がる
   ことを特徴とする請求項１又は２に記載の多層素子。
4. 前記本体（５）に、少なくとも１つの第３の内部電極（３）と、少なくとも１つの第４の内部電極（４）とが配置され、
   前記第３及び第４内部電極（３、４）は、少なくとも１側面において、前記本体（５）の前記表面まで広がる重複領域（３４）を有し、
   前記第１及び第２内部電極は、第１機能ユニットを形成し、前記第３及び第４内部電極は、分離領域（９）により前記第１機能ユニットから分離された第２機能ユニットを形成する
   ことを特徴とする請求項１乃至３のうちいずれか１項に記載の多層素子。
5. 前記第１及び第３内部電極（１、３）は第１平面に配置され、
   前記第２及び第４内部電極（２、４）は第２平面に配置される
   ことを特徴とする請求項４に記載の多層素子。
6. 前記第３及び第４内部電極（３、４）は、前記本体（５）の前記表面と接触する外縁を有し、前記外縁は保護層（６）により覆われる
   ことを特徴とする請求項４又は５に記載の多層素子。
7. 前記本体（５）は、バリスタセラミックを含む
   ことを特徴とする請求項１乃至６のうちいずれか１項に記載の多層素子。
8. 前記本体（５）は、コンデンサセラミックを含む
   ことを特徴とする請求項１乃至６のうちいずれか１項に記載の多層素子。
9. 前記保護層（６）は、ガラスを含む
   ことを特徴とする請求項２乃至８のうちいずれか１項に記載の多層素子。
10. 前記保護層（６）と前記本体（５）とは、同一のセラミック材料を含む
    ことを特徴とする請求項２乃至８のうちいずれか１項に記載の多層素子。
11. 前記保護層（６）の一部は、外部電極（８１、８２）の下に配置され、
    前記保護層（６）は、各種の内部電極（１、２、３、４）と、それらに接続する外部電極（８１、８２）との間でスルーホールめっき処理が施される
    ことを特徴とする請求項２乃至１０のうちいずれか１項に記載の多層素子。
12. 前記保護層（６）は、前記本体（５）の全表面を覆う
    ことを特徴とする請求項２乃至１１のうちいずれか１項に記載の多層素子。
13. 第１の極性の前記第１内部電極（１）と異極性の外部電極（８２）との間の距離（ｄ）は、前記保護層（６）の厚さ（ｔ）よりも全体的に大きい
    ことを特徴とする請求項２乃至１２のうちいずれか１項に記載の多層素子。
14. ａ）セラミック箔に内部電極ペーストを塗布し、
    ｂ）交互に前記セラミック箔をスタックし、ラミネート加工し、
    ｃ）前記セラミック箔のスタックに対して脱炭素処理を施し、
    ｄ）前記セラミック箔のスタックを焼結する
    ことから構成される多層素子の製造方法。
15. 保護層（６）を本体（５）の複数部分に適用する
    ことを特徴とする請求項１４に記載の方法。
16. 前記焼結により引き戻った内部電極（１、２）を、前記保護層（６）の材料を用いて、外部表面に接続する
    ことを特徴とする請求項１５に記載の方法。
17. 前記保護層（６）を前記セラミック箔のスタックを焼結する前に適用する
    ことを特徴とする請求項１４に記載の方法。

Images