JP2016032091A - 積層セラミック電子部品 - Google Patents

Abstract

【課題】本発明は、積層セラミック電子部品に関する。
【解決手段】本発明の一実施形態によると、複数の内部電極及び複数の誘電体層が厚さ方向に交互に積層されたセラミック本体と、上記内部電極と連結されるように上記セラミック本体の外部面に形成された電極層、上記電極層上に形成され、金属粒子及びベース樹脂を含む導電性樹脂層、及び上記導電性樹脂層上に形成されためっき層を含む外部電極と、を含み、上記内部電極のうち積層方向に最外層に配置された内部電極が上記電極層と連結される地点から上記外部電極の外側表面までの最短距離をａ、上記最短距離を形成する仮想の直線を想定したとき、上記直線における上記導電性樹脂層を経る領域の長さをｂ、上記電極層を経る領域の長さをｃ、上記導電性樹脂層に含まれた金属粒子を経る領域の長さの和をｂｍとするとき、０．２５０≦｛（２ｂ＋ｃ）／ａ｝×｛１−（ｂｍ／ｂ）｝^１／２≦０．６０５を満たす積層セラミック電子部品を提供することができる。
【選択図】図３

Description

本発明は、積層セラミック電子部品に関する。

積層セラミック電子部品は、積層された複数の誘電体層、誘電体層を介して対向配置される内部電極、及び上記内部電極と電気的に接続された外部電極を含む。

最近は、電子製品が小型化及び多機能化されるにつれ、チップ部品も小型化及び高機能化の傾向にあるため、積層セラミック電子部品もサイズが小さく容量が大きい高容量の製品が求められている。

これにより、誘電体層及び内部電極層の厚さを薄くして、多くの数の誘電体層を積層した積層セラミック電子部品が製造されており、外部電極も薄型化されている。

また、自動車や医療機器などのような高信頼性が求められる分野において多くの機能が電子化されていることから、その需要が増加するにつれ、積層セラミック電子部品も高信頼性が求められている。

このような高信頼性化により問題になる要素として、工程時に発生するめっき液の浸透や外部衝撃によるクラック発生などがある。

従って、上記問題点を解決するために、外部電極の電極層上に導電性物質を含む樹脂組成物を塗布して、外部衝撃を吸収するとともにめっき液の浸透を防いで信頼性を向上させている。

韓国登録特許第１０−０５８６９６２号公報

本発明の目的は、積層セラミック電子部品を提供することにある。

本発明の一実施形態によると、複数の内部電極及び複数の誘電体層を含むセラミック本体と、上記内部電極と連結されるように上記セラミック本体の外部面に形成された電極層、上記電極層上に形成され、複数の金属粒子及びベース樹脂を含む導電性樹脂層、及び上記導電性樹脂層上に形成されためっき層を含む外部電極と、を含む積層セラミック電子部品を提供することができる。

本発明の一実施形態によると、導電性樹脂層に含まれた金属粒子及びベース樹脂が占める領域及び分布を制御することにより、高信頼性を有し、低い等価直列抵抗を具現する積層セラミック電子部品を提供することができる。

本発明の一実施形態による積層セラミック電子部品は、内部電極のうち積層方向の最外層に配置された内部電極が上記電極層と連結される地点から上記外部電極の外側表面までの最短距離をａ、上記最短距離を形成する仮想の直線を想定したとき、上記直線が上記導電性樹脂層を経る領域の長さをｂ、上記直線が上記電極層を経る領域の長さをｃ、上記直線が上記導電性樹脂層に含まれた金属粒子を経る領域の長さの和をｂｍとするとき、０．２５０≦｛（２ｂ＋ｃ）／ａ｝×｛１−（ｂｍ／ｂ）｝^１／２≦０．６０５を満たすことができる。

本発明の実施形態によると、高信頼性を有するとともに低い等価直列抵抗を具現することができる積層セラミック電子部品を提供することができる。

本発明の一実施形態による積層セラミック電子部品を概略的に示す斜視図である。 図１のＡ−Ａ’線に沿った断面図である。 図２のＭ領域の拡大図である。 本発明の一実施形態による導電性樹脂層の拡大図である。 本発明の一実施形態による積層セラミック電子部品の変形例を概略的に示す断面図である。

本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

また、明細書全体において、ある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

なお、明細書全体において、「上に」形成されるとは、直接的に接触して形成されるのみならず、その間に他の構成要素をさらに含むことができることを意味する。

本発明の一実施形態による積層セラミック電子部品は、誘電体層を用いており、上記誘電体層を介して内部電極が対向する構造を有する積層セラミックキャパシタ、積層バリスタ、サーミスタ、圧電素子、多層基板などに適切に用いられることができる。

以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。

図１は本発明の一実施形態による積層セラミック電子部品１００を概略的に示す斜視図であり、図２は図１のＡ−Ａ’線に沿った断面図である。

図１及び図２を参照すると、本発明の一実施形態による積層セラミック電子部品１００は、セラミック本体１１０、及び外部電極１３０ａ、１３０ｂを含む。

上記セラミック本体１１０は、電子部品の容量形成に寄与する部分である活性層、及び上下マージン部として活性層の上下部にそれぞれ形成された上部及び下部カバー層１１２、１１３を含む。上記活性層は、誘電体層１１１及び内部電極１２１、１２２を含む。

本発明の一実施形態において、セラミック本体１１０は、その形状に特に制限されないが、実質的に六面体状であることができる。セラミック本体１１０は、焼成時にセラミック粉末の焼成収縮、内部電極パターンの有無による厚さの差異、及びセラミック本体の角部の研磨により、完全な六面体状ではないが、実質的に六面体に近い形状を有することができる。

本発明の実施形態を明確に説明するために、六面体の方向を定義すると、図面に示されるＬ、Ｗ及びＴは、それぞれ長さ方向、幅方向及び厚さ方向を示す。ここで、厚さ方向は、誘電体層が積層される積層方向と同一の概念で用いられることができる。

上記内部電極１２１、１２２は、第１内部電極１２１及び第２内部電極１２２からなり、上記誘電体層１１１を介して対向するように配置されることができる。上記第１及び第２内部電極１２１、１２２は、その一端が上記セラミック本体の対向する側面に交互に露出することができる。

第１及び第２内部電極１２１、１２２は、異なる極性を有する一対の電極であり、誘電体層１１１上に所定の厚さで導電性金属を含む導電性ペーストを印刷して誘電体層１１１の積層方向に沿ってセラミック本体の対向する側面に交互に露出するように形成されることができ、その間に配置された誘電体層１１１によって電気的に絶縁されることができる。

即ち、第１及び第２内部電極１２１、１２２は、セラミック本体１１０の対向する側面に交互に露出する部分によって外部電極１３０ａ、１３０ｂとそれぞれ電気的に連結されることができる。例えば、上記外部電極は、第１外部電極１３０ａ及び第２外部電極１３０ｂを含み、第１内部電極１２１は第１外部電極１３０ａ、第２内部電極１２２は第２内部電極１３０ｂとそれぞれ電気的に連結されることができる。

これにより、第１及び第２外部電極１３０ａ、１３０ｂに電圧が印加されると、対向する第１及び第２内部電極１２１、１２２の間に電荷が蓄積され、このとき、積層セラミック電子部品１００の静電容量は、第１及び第２内部電極１２１、１２２が重なる領域の面積と比例するようになる。

このような第１及び第２内部電極１２１、１２２の厚さは、用途に応じて決定されることができる。

また、第１及び第２内部電極１２１、１２２に含まれる導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、またはこれらの合金であることができるが、本発明はこれに限定されない。

このとき、誘電体層１１１の厚さは、積層セラミック電子部品の容量設計に応じて任意に変更することができる。

また、誘電体層１１１は、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系またはチタン酸ストロンチウム（ＳｒＴｉＯ_３）系粉末を含むことができるが、本発明はこれに限定されない。

上部及び下部カバー層１１２、１１３は、内部電極を含まないことを除いては、誘電体層１１１と同一の材質及び構成を有することができる。上部及び下部カバー層１１２、１１３は、単一または２つ以上の誘電体層を活性層の上下面にそれぞれ上下方向に積層して形成されたものとみなすことができ、基本的に物理的または化学的ストレスによる第１及び第２内部電極１２１、１２２の損傷を防止する役割をすることができる。

本発明の一実施形態によると、上記外部電極１３０ａ、１３０ｂは、電極層１３１ａ、１３１ｂ、上記電極層上に形成された導電性樹脂層１３２、及び上記導電性樹脂層１３２上に形成されためっき層１３３を含む。

上記外部電極は第１外部電極及び第２外部電極を含むことができ、上記電極層は第１電極層及び第２電極層を含むことができる。

例えば、上記第１外部電極１３０ａは、第１電極層１３１ａ、導電性樹脂層１３２、及びめっき層１３３を含むことができ、上記第２外部電極１３０ｂは、第２電極層１３１ｂ、導電性樹脂層１３２、及びめっき層１３３を含むことができる。

上記第１及び第２電極層１３１ａ、１３１ｂは、第１及び第２内部電極１２１、１２２と直接的に連結されて外部電極と内部電極との電気的導通を確保する。

上記第１及び第２電極層１３１ａ、１３１ｂは、導電性金属を含むことができ、必要に応じて、ガラス（ｇｌａｓｓ）をさらに含むことができる。上記導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）、またはこれらの合金であることができるが、本発明はこれに限定されない。

また、上記ガラスは、ＳｉＯ_２系またはＢ_２Ｏ_３系ガラスであることができ、ＳｉＯ_２及びＢ_２Ｏ_３を両方含むこともできる。

上記ガラスは、これに制限されないが、例えば、ａＳｉＯ_２−ｂＢ_２Ｏ_３−ｃＲ^１ _２Ｏの組成を含んだり、ＳｉＯ_２−ｂＢ_２Ｏ_３−ｄＲ^２Ｏの組成を含むことができる。Ｒ^１はリチウム（Ｌｉ）、ナトリウム（Ｎａ）、及びカリウム（Ｋ）からなる群より選択され、Ｒ^２はマグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）からなる群より選択される。ここで、ａ、ｂ、ｃ及びｄは所望するガラスの物性に応じて適切に調節されることができる。

上記第１及び第２電極層１３１ａ、１３１ｂは、導電性金属及びガラスを含むペーストの焼成によって形成される焼成型電極であることができる。上記ペーストにおいてガラスはガラスフリットの形態で含まれることができる。

上記第１及び第２電極層１３１ａ、１３１ｂ上には導電性樹脂層１３２が配置される。

例えば、セラミック本体の外部面に第１及び第２電極層１３１ａ、１３１ｂが配置され、上記第１及び第２電極層の外側に導電性樹脂層１３２が配置されることができる。また、上記導電性樹脂層１３２の外側にはめっき層１３３が形成される。

本明細書では、外部電極を基準にセラミック本体１１０と隣接した方向を内側、上記内側と反対される方向を外側と定義する。

図３は図２のＭ領域の拡大図であり、図４は導電性樹脂層１３２を詳細に示した拡大図である。

図３及び図４を参照すると、上記導電性樹脂層１３２は金属粒子３２ａ及びベース樹脂３２ｂを含む。上記導電性樹脂層は、金属粒子及びベース樹脂を含む外部電極用導電性ペーストで形成されることができる。

上記導電性樹脂層は複数の金属粒子を含み、上記金属粒子の形状は球状またはフレーク状であることができる。

上記導電性樹脂層１３２内において、上記金属粒子３２ａは互いに接触したり、隣接するように配置され、上記ベース樹脂３２ｂは上記金属粒子を覆うように配置される。

上記金属粒子３２ａは、導電性に優れた金属粒子であれば、特に限定されず、例えば、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、またはこれらの合金を含むことができる。

上記ベース樹脂３２ｂは、熱硬化性樹脂で、上記外部電極用導電性ペーストに含まれたベース樹脂は硬化前のベース樹脂であり、上記導電性樹脂層に含まれたベース樹脂は硬化後のベース樹脂である。

上記熱硬化性樹脂はエポキシ樹脂であることができる。

第１及び第２電極層上に形成された導電性樹脂層１３２は、外部の熱的、化学的、物理的刺激から積層セラミック電子部品を保護し、積層セラミック電子部品の曲げ強度を増加させる機能を行うことができる。

例えば、上記導電性樹脂層は、水分がセラミック本体内に浸透することを防ぐことができ、めっき層１３３の形成時にめっき液が上記セラミック本体内に浸透することを防止することができる。めっき液または水分がセラミック本体内に浸透する場合、積層セラミック電子部品の信頼性が低下する可能性がある。

以下では、図３及び図４を参照して、本発明の一実施形態による積層セラミック電子部品の外部電極に含まれた構成間の数値関係を用いて本発明の実施形態をより詳細に説明する。

本発明の一実施形態によると、上記積層セラミック電子部品の幅（Ｗ）方向中心部における長さ−厚さ（Ｌ−Ｔ）方向の断面において、上記内部電極１２１、１２２のうち積層方向に最外層に配置された内部電極が上記電極層１３１ａ、１３１ｂと連結される地点Ｐから上記外部電極１３０ａ、１３０ｂの外側表面までの最短距離をａ、上記内部電極１２１、１２２のうち積層方向に最外層に配置された内部電極が上記電極層１３１ａ、１３１ｂと連結される地点Ｐから上記外部電極１３０ａ、１３０ｂの外側表面までの最短距離を形成する仮想の直線Ｌを想定したとき、上記直線Ｌにおける上記導電性樹脂層１３２を経る領域の長さをｂ、上記電極層１３１ａ、１３１ｂを経る領域の長さをｃ、上記導電性樹脂層１３２に含まれた金属粒子３２ａを経る領域の長さの和をｂｍとするとき、外部電極１３０ａ、１３０ｂに含まれた構成間の寸法関係は０．２５０≦｛（２ｂ＋ｃ）／ａ｝×｛１−（ｂｍ／ｂ）｝^１／２≦０．６０５（以下、関係式１）を満たすように形成される。

上記地点Ｐとは、図３に示されているように、上記内部電極１２１、１２２のうち積層方向に最外層に配置された内部電極の外側面が上記電極層１３１ａ、１３１ｂと連結される地点を意味する。

また、外側面とは、積層方向に最外層に配置された内部電極においてセラミック本体１１０の外部面とさらに近く配置された面を意味する。

なお、上記仮想の直線Ｌが上記外部電極１３０ａ、１３０ｂの外側表面と接する地点をＳ、上記仮想の直線Ｌが上記電極層１３１ａ、１３１ｂの外側表面と接する地点をＱ、及び上記直線Ｌが上記導電性樹脂層１３２の外側表面と接する地点をＲとするとき、上記ａはＰとＳとの距離、上記ｂはＱとＲとの距離、及び上記ｃはＰとＱとの距離を意味することができる。

上記積層セラミック電子部品の長さ−厚さ（Ｌ−Ｔ）方向の断面において、上記内部電極１２１、１２２のうち積層方向に最外層に配置された内部電極が上記電極層１３１ａ、１３１ｂと連結される地点をＰ、上記Ｐから上記外部電極１３０ａ、１３０ｂの外側表面までの最短距離をａ、上記最短距離を形成する仮想の直線Ｌが上記電極層１３１ａ、１３１ｂの外側表面と接する地点をＱ、上記直線Ｌが上記導電性樹脂層１３２の外側表面と接する地点をＲ、上記ＰとＱとの距離をｃ、及び上記ＱとＲとの距離をｂと定義することができる。

上記ｂｍとは、上記直線Ｌが導電性樹脂層１３２内に含まれた金属粒子３２ａを経る領域の長さの和を意味する。例えば、上記ｂｍは直線Ｌが上記複数の金属粒子３２ａを横切る領域の長さの和と定義することができる。図４を例に挙げて説明すると、ｂｍはｂ_１、ｂ_２、ｂ_３、ｂ_４及びｂ_５の和であることができる。

上記｛（２ｂ＋ｃ）／ａ｝×｛１−（ｂｍ／ｂ）｝^１／２値が０．２５０未満に形成される場合、積層セラミック電子部品の信頼性が低下する可能性があり、０．６０５を超過すると、外部電極の導電性樹脂層の厚さ増加によって等価直列抵抗（ＥＳＲ）が大きく増加するおそれがある。

積層セラミック電子部品の信頼性は、最外層に配置された内部電極が電極層と接する地点Ｐにおいて直線Ｌ方向に測定した外部電極の厚さの影響を受ける。また、上記最外層に配置された内部電極が電極層と接する地点Ｐにおいて直線Ｌ方向に測定した外部電極の厚さは特にめっき液の浸透と関連性が大きい。

また、信頼性低下を防ぐために電極層上に導電性樹脂層を適用する場合、直線Ｌ上において導電性樹脂層が占める厚さであるｂが直線Ｌ上において電極層が占める厚さｃより約２倍以上信頼性に大きく影響を及ぼすことができる。

なお、導電性樹脂層内において金属粒子を除いたベース樹脂の比である１−（ｂｍ／ｂ）が信頼性と関連があり、実験的に信頼性が｛１−（ｂｍ／ｂ）｝^１／２の影響を受けることが確認できる。

上記のような要素を考慮すると、積層セラミック電子部品の信頼性は最終的に｛（２ｂ＋ｃ）／ａ｝×｛１−（ｂｍ／ｂ）｝^１／２と関係があることを確認できる。信頼性低下を防止するための本発明の一実施形態によると、｛（２ｂ＋ｃ）／ａ｝×｛１−（ｂｍ／ｂ）｝^１／２は０．２５０以上である。

本発明の一実施形態によると、上記導電性樹脂層１３２のコーナ部の厚さｅは１．７μｍ以上に形成されることができる。

上記導電性樹脂層のコーナ部の厚さが１．７μｍ未満に形成される場合、積層セラミック電子部品の信頼性が低下する可能性がある。

これに制限されないが、等価直列抵抗（ＥＳＲ）値を制御するために、上記導電性樹脂層のコーナ部の厚さは１００．５μｍ以下に形成されることができる。

図３に示されているように、導電性樹脂層１３２のコーナ部とは、上記積層セラミック電子部品の長さ−厚さ（Ｌ−Ｔ）方向の断面において、セラミック本体１１０のコーナ部に対応する領域を意味することができる。換言すると、導電性樹脂層のコーナ部とは、セラミック本体のコーナ部上に形成される電極層上に形成された導電性樹脂層の領域を意味することができる。

上記めっき層１３３は上記導電性樹脂層１３２上に形成され、ニッケルを含む第１めっき層３３ａ、及びスズを含む第２めっき層３３ｂを含むことができる。上記第１めっき層３３ａは上記導電性樹脂層１３２上に形成され、上記第２めっき層３３ｂは上記第１めっき層３３ａ上に形成されることができる。

図５は本発明の一実施形態による積層セラミック電子部品の変形例を概略的に示した断面図である。

図５に示されているように、本発明の一実施形態によると、セラミック本体において、活性層の上部に配置された上部カバー層１１２より活性層の下部に配置された下部カバー層１１３の厚さがさらに厚く形成されることができる。

下部カバー層１１３の厚さとは、活性層の厚さ方向の最下部に形成された第２内部電極１２２の下面からセラミック本体１１０の下面までの距離を意味し、上部カバー層１１２の厚さとは、活性層の厚さ方向の最上部に形成された第１内部電極１２１の上面からセラミック本体１１０の上面までの距離と測定することができる。

上記下部カバー層１１３は、上記上部カバー層１１２より誘電体層の積層数をさらに増やすことでさらに厚い厚さを有することができる。

積層セラミック電子部品の両端部に形成された第１及び第２外部電極に異なる極性を有する電圧が印加されると、誘電体層の逆圧電効果（Ｉｎｖｅｒｓｅ ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｅｆｆｅｃｔ）によってセラミック本体は厚さ方向に膨張及び収縮を繰り返し行うようになり、第１及び第２外部電極の両端部はポアソン効果（Ｐｏｉｓｓｏｎ ｅｆｆｅｃｔ）によってセラミック本体の厚さ方向とは逆に収縮及び膨張するようになる。

このとき、活性層の中心部に対応する第１及び第２外部電極の領域は、最も膨張及び収縮する部分であり、アコースティックノイズを発生させる主因となる。

本変形例のように、下部カバー層１１３が上部カバー層１１２に比べてさらに厚い厚さを有することにより、外部電極において最も膨張及び収縮が行われる領域が上昇するようになる。これにより、積層セラミック電子部品を基板に実装する場合、アコースティックノイズを低減させることができる。

これに制限されないが、本変形例においてアコースティックノイズの減少効果を向上させ、容量具現率を高めるために、上記セラミック本体の全体厚さの１／２をＡ、上記下部カバー層の厚さをＢ、上記活性層の全体厚さの１／２をＣ、上記上部カバー層の厚さをＤと規定するとき、上記活性層の中心部が上記セラミック本体の中心部から外れた比率（Ｂ＋Ｃ）／Ａは、１．０６６≦（Ｂ＋Ｃ）／Ａ≦１．７４７の範囲を満たすことができる。

また、上記上部カバー層の厚さＤと下部カバー層の厚さＢの比率Ｄ／Ｂは、０．０２２≦Ｄ／Ｂ≦０．４３３の範囲を満たすことができる。

なお、上記セラミック本体の厚さの１／２であるＡに対する上記下部カバー層の厚さＢの比率Ｂ／Ａは、０．２２２≦Ｂ／Ａ≦１．５２４の範囲を満たすことができる。

さらに、上記下部カバー層の厚さＢに対する上記活性層の厚さの１／２であるＣの比率Ｃ／Ｂは、０．１４６≦Ｃ／Ｂ≦３．８０５の範囲を満たすことができる。

一方、上記セラミック本体の上面及び下面の少なくとも一つには上部及び下部マーキングが形成されることができる。

その他、本変形例による積層セラミック電子部品の特徴は、上述の本発明の一実施形態による積層セラミック電子部品と同一であるため、ここでは省略する。

実験例
本発明の実施例及び比較例による積層セラミック電子部品は以下のように製作された。

まず、チタン酸バリウム（ＢａＴｉＯ_３）などのパウダーを含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥して１．６８μｍの厚さを有するように製造された複数のセラミックグリーンシートを設ける。

次に、上記セラミックグリーンシート上にスクリーン印刷工程でニッケルを含む内部電極用導電性ペーストを塗布して内部電極パターンを形成する。

その後、上記セラミックグリーンシートを約４６０層積層した積層体を８５℃において１０００ｋｇｆ／ｃｍ^２の圧力条件で等圧圧縮成形（ｉｓｏｓｔａｔｉｃ ｐｒｅｓｓｉｎｇ）した。圧着されたセラミック積層体を内部電極パターンの一端が切断面に交互に露出するように個別チップの形態で切断し、切断されたチップは大気雰囲気において２３０℃、６０時間維持して脱バインダーを行った。

次いで、１２００℃において内部電極が酸化しないようにＮｉ／ＮｉＯ平衡酸素分圧より低い１０^−１１ａｔｍ〜１０^−１０ａｔｍの酸素分圧下の還元雰囲気で焼成してセラミック本体を設けた。焼成後のセラミック本体のサイズは長さ×幅×厚さ（Ｌ×Ｗ×Ｔ）が約１．６４ｍｍ×０．８８ｍｍ×０．８８ｍｍ（Ｌ×Ｗ、１６０８サイズ）であった。

次に、上記内部電極が露出するセラミック本体の外部面に銅粉末及びガラスフリットを含むペーストを塗布し、約７００℃において約２時間焼成して電極層を形成した。上記電極層の形成後に、金属粒子及びエポキシ樹脂を含む導電性ペーストを上記電極層上に塗布し、約２５０℃において約１２時間維持して上記エポキシ樹脂を熱硬化することで導電性樹脂層を形成した。導電性樹脂層の形成後に、ニッケルを含む第１めっき層、及びスズを含む第２めっき層を形成した後、信頼性不良の有無及び等価直列抵抗（ＥＳＲ）を測定した。

＊ 比較例

上記表１のデータは、図２のように、積層セラミック電子部品の幅方向（Ｗ）の中心部において長さ方向（Ｌ）及び厚さ方向（Ｔ）に切開した断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で撮った写真を基準にそれぞれの寸法を測定して得られたものである。

ここで、ａ、ｂ、ｃ、及びｂｍは、上述の通り、上記内部電極のうち積層方向に最外層に配置された内部電極が上記電極層と連結される地点から上記外部電極の外側表面までの最短距離をａ、上記内部電極のうち積層方向に最外層に配置された内部電極が上記電極層と連結される地点から上記外部電極の外側表面までの最短距離を形成する仮想の直線Ｌを想定したとき、上記直線Ｌにおける上記導電性樹脂層を経る領域の長さをｂ、上記電極層を経る領域の長さをｃ、上記導電性樹脂層に含まれた金属粒子を経る領域の長さの和をｂｍと規定した。

本実験例では、約８５℃、相対湿度８５％において、積層セラミック電子部品に１０Ｖの電圧を印加して１００時間維持したとき、絶縁抵抗が急激に減少して初期絶縁抵抗値の１／１０になる場合を信頼性不良と判定した。

上記表１において、サンプル１から５は｛（２ｂ＋ｃ）／ａ｝×｛１−（ｂｍ／ｂ）｝^１／２が０．２５０未満の値を有する比較例であり、サンプル１６及び１７は｛（２ｂ＋ｃ）／ａ｝×｛１−（ｂｍ／ｂ）｝^１／２が０．６０５を超過する値を有する比較例である。

本発明の実施例であるサンプル６から１５は、｛（２ｂ＋ｃ）／ａ｝×｛１−（ｂｍ／ｂ）｝^１／２が０．２５０から０．６０５であることができる。

表１に示されているように、｛（２ｂ＋ｃ）／ａ｝×｛１−（ｂｍ／ｂ）｝^１／２が０．２５０未満の場合は信頼性不良が発生し、｛（２ｂ＋ｃ）／ａ｝×｛１−（ｂｍ／ｂ）｝^１／２が０．６０５を超過すると等価直列抵抗値が急激に増加することが分かる。また、｛（２ｂ＋ｃ）／ａ｝×｛１−（ｂｍ／ｂ）｝^１／２が０．６０５を超過するサンプル１６及び１７は共振周波数における等価直列抵抗が２０ｍΩを超過してセット適用への制限を受ける可能性がある。

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。

１００ 積層セラミック電子部品
１１０ セラミック本体
１１１ 誘電体層
１２１、１２２ 内部電極
１３０ａ、１３０ｂ 外部電極
１３１ａ、１３１ｂ 電極層
１３２ 導電性樹脂層
１３３ めっき層

Claims (13)

1. 複数の内部電極及び複数の誘電体層を含むセラミック本体と、
   前記内部電極と連結されるように前記セラミック本体の外部面に形成された電極層、前記電極層上に形成され、複数の金属粒子及びベース樹脂を含む導電性樹脂層、及び前記導電性樹脂層上に形成されためっき層を含む外部電極と、を含み、
   前記内部電極のうち積層方向の最外層に配置された内部電極が前記電極層と連結される地点から前記外部電極の外側表面までの最短距離をａ、前記最短距離を形成する仮想の直線を想定したとき、前記直線が前記導電性樹脂層を経る領域の長さをｂ、前記直線が前記電極層を経る領域の長さをｃ、前記直線が前記導電性樹脂層に含まれた金属粒子を経る領域の長さの和をｂｍとするとき、０．２５０≦｛（２ｂ＋ｃ）／ａ｝×｛１−（ｂｍ／ｂ）｝^１／２≦０．６０５を満たす、積層セラミック電子部品。
2. 前記導電性樹脂層のコーナ部の厚さは１．７μｍ以上である、請求項１に記載の積層セラミック電子部品。
3. 前記内部電極は、一端が前記セラミック本体の対向する側面に交互に露出する第１及び第２内部電極を含む、請求項１に記載の積層セラミック電子部品。
4. 前記金属粒子の形状は、球形またはフレーク状である、請求項１に記載の積層セラミック電子部品。
5. 前記めっき層は、前記導電性樹脂層上に形成され、ニッケルを含む第１めっき層、及び前記第１めっき層上に形成され、スズを含む第２めっき層を含む、請求項１に記載の積層セラミック電子部品。
6. 前記セラミック本体は、誘電体層を介して内部電極が交互に積層されて容量が形成される活性層、前記活性層の上部に形成された上部カバー層、及び前記活性層の下部に形成され、前記上部カバー層に比べて厚い厚さを有する下部カバー層を含む、請求項１に記載の積層セラミック電子部品。
7. 複数の内部電極及び複数の誘電体層を含むセラミック本体と、
   前記内部電極と連結されるように前記セラミック本体の外部面に形成された電極層、前記電極層上に形成され、複数の金属粒子及びベース樹脂を含む導電性樹脂層、及び前記導電性樹脂層上に形成されためっき層を含む外部電極と、を含み、
   前記内部電極のうち積層方向の最外層に配置された内部電極が前記電極層と連結される地点をＰ、前記Ｐから前記外部電極の外側表面までの最短距離をａ、前記最短距離を形成する仮想の直線が前記電極層の外側表面と接する地点をＱ、前記直線が前記導電性樹脂層の外側表面と接する地点をＲ、前記ＰとＱとの距離をｃ、前記ＱとＲとの距離をｂ、前記直線が前記金属粒子を横切る領域の長さの和をｂｍと定義するとき、０．２５０≦｛（２ｂ＋ｃ）／ａ｝×｛１−（ｂｍ／ｂ）｝^１／２≦０．６０５を満たす、積層セラミック電子部品。
8. 前記導電性樹脂層のコーナ部の厚さは１．７μｍ以上である、請求項７に記載の積層セラミック電子部品。
9. 前記内部電極は、一端が前記セラミック本体の対向する側面に交互に露出する第１及び第２内部電極を含む、請求項７に記載の積層セラミック電子部品。
10. 前記金属粒子の形状は、球状またはフレーク状である、請求項７に記載の積層セラミック電子部品。
11. 前記めっき層は、前記導電性樹脂層上に形成され、ニッケルを含む第１めっき層、及び前記第１めっき層上に形成され、スズを含む第２めっき層を含む、請求項７に記載の積層セラミック電子部品。
12. 前記セラミック本体は、誘電体層を介して内部電極が交互に積層されて容量が形成される活性層、前記活性層の上部に形成された上部カバー層、及び前記活性層の下部に形成され、前記上部カバー層に比べて厚い厚さを有する下部カバー層を含む、請求項７に記載の積層セラミック電子部品。
13. 誘電体層を介して配置された複数の内部電極を含み、容量を形成する活性層、前記活性層の上部に形成された上部カバー層、及び前記活性層の下部に形成され、前記上部カバー層に比べて厚い厚さを有する下部カバー層を含むセラミック本体と、
    前記内部電極と連結されるように前記セラミック本体の外部面に形成された電極層、前記電極層上に形成され、複数の金属粒子及びベース樹脂を含む導電性樹脂層、及び前記導電性樹脂層上に形成されためっき層を含む外部電極と、を含み、
    前記内部電極のうち積層方向の最外層に配置された内部電極が前記電極層と連結される地点から前記外部電極の外側表面までの最短距離をａ、前記最短距離を形成する仮想の直線を想定したとき、前記直線が前記導電性樹脂層を経る領域の長さをｂ、前記直線が前記電極層を経る領域の長さをｃ、前記直線が前記導電性樹脂層に含まれた金属粒子を経る領域の長さの和をｂｍとするとき、０．２５０≦｛（２ｂ＋ｃ）／ａ｝×｛１−（ｂｍ／ｂ）｝^１／２≦０．６０５を満たす、積層セラミック電子部品。

Images