JP2010232524A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010232524A JP2010232524A JP2009080023A JP2009080023A JP2010232524A JP 2010232524 A JP2010232524 A JP 2010232524A JP 2009080023 A JP2009080023 A JP 2009080023A JP 2009080023 A JP2009080023 A JP 2009080023A JP 2010232524 A JP2010232524 A JP 2010232524A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring circuit
- circuit layer
- support substrate
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H10W72/019—
-
- H10P72/74—
-
- H10P72/7436—
-
- H10W70/05—
-
- H10W72/29—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】配線部分と絶縁性部分とを少なくとも有しかつ両面が接着面となっている配線回路層2を、金属製支持基板1の上に、該基板1から剥離可能となるように形成する。配線回路層2の接着面20Aには、接続用導体部21が露出しており、ウェハ状態の半導体素子3の電極31と接続可能となっている。この配線回路層2を素子3に積層し接続した後、金属製支持基板1を配線回路層2から剥離し、半導体装置4を得る。剥離で露出した他方の接着面20Bには、別の素子を接続してもよい。
【選択図】図1
Description
以下の説明では、ウェハ基板上に半導体素子が形成された段階(ダイシング前の段階)のものを「半導体ウェハ」とも呼び、そのようなダイシング前の状態を「ウェハ状態」とも呼んで説明する。また、ダイシングされた半導体チップを、単に「チップ」とも呼び、そのようなダイシング後の状態を「チップ状態」とも呼んで説明する。
例えば、特許文献1では、アルミニウム電極(半導体素子構造として素子に含まれる電極パッド)を形成した後、その上に、絶縁層、Cuめっき層などを順次形成して再配線層を形成している。
例えば、再配線層を設けることによって、素子のアルミニウム電極と、該素子を実装するための外部の回路上の導体とを、両者のサイズやピッチが互いに異なっていても、容易に接続することができる。
また、ウェハ基板を板厚方向に貫通する導通路を設けることによって、ウェハ基板の裏面に接続端子を形成することができる。
即ち、再配線層を半導体ウェハ上に直接的に形成する加工は、半導体ウェハ1枚毎に再配線層を構築して行かねばならないために手間がかかっている。従来では特に問題とはされていなかったが、本発明者等は、このような再配線層の形成に製造コストを低減する余地があると着目した。また、形成した再配線層の品質が不良であった場合には、たとえ半導体ウェハが良品であっても、既に半導体ウェハに対して再配線層が一体的に形成されているために、該半導体ウェハをも一緒に廃棄しなければならず、製造コストを高くしている。
(1)配線部分と絶縁性部分とを少なくとも有してなる配線回路層の表裏両方の主面のうち、少なくとも一方の主面に半導体素子が接続された積層構造を有する半導体装置の製造方法であって、
前記配線回路層は、両方の主面の側にそれぞれに絶縁性部分としての接着剤層を有し、それら接着剤層によって両方の主面は接着面となっており、少なくとも半導体素子が接続される主面には、該半導体素子の電極を接続し得るように接続用導体部が露出しており、該接続用導体部は、該配線回路層が有する配線部分の一部であるか、または、導通路を通じて該配線部分に接続されているものであり、
当該製造方法は、
金属製支持基板面に配線回路層を積層する積層工程を有し、該積層工程は、配線回路層が該基板から剥離可能となるように、かつ、前記接続用導体部が露出している主面が該基板の側とは反対側の面となるように形成する工程であり、
積層工程の後、前記接続用導体部が露出している主面にウェハ状態の半導体素子を接着すると共に、該素子の電極をその主面に露出している接続用導体部に接続する素子接続工程を有し、
素子接続工程の後、金属製支持基板を配線回路層から剥離する剥離工程を有する、
前記製造方法。
(2)積層工程において金属製支持基板上に配線回路層を積層し、
素子接続工程において、上面として露出している配線回路層の主面にウェハ状態の半導体素子を接着し、該素子の電極を該主面に露出している接続用導体部に接続する、上記(1)記載の製造方法。
(3)積層工程において、上記金属製支持基板とは別の第二の金属製支持基板を用い、この第二の金属製支持基板上に配線回路層を剥離可能に形成し、このとき、第二の金属製支持基板に接している側の主面に接続用導体部が露出するように形成しておき、次いで、上面となっている配線回路層の主面に上記金属製支持基板を剥離可能に積層し、次いで、第二の金属製支持基板を剥離して、接続用導体部が存在する主面を露出させ、
素子接続工程において、露出している配線回路層の主面に、ウェハ状態の半導体素子を接着し、該素子の電極を該主面に露出している接続用導体部に接続する、
上記(1)記載の製造方法。
(4)配線回路層の両方の主面のうち、上記剥離工程における剥離によって露出する主面にも、上記ウェハ状態の半導体素子とは別の第二の半導体素子の電極を接続し得るように第二の接続用導体部が露出しており、この第二の接続用導体部は、該配線回路層が有する配線部分の一部であるか、または、導通路を通じて該配線部分に接続されているものであり、
上記剥離工程の後に第二の素子接続工程をさらに有し、該工程において、前記剥離工程で露出した主面に、ウェハ状態またはチップ状態の第二の半導体素子を接着すると共に、該第二の半導体素子の電極を第二の接続用導体部に接続する、
上記(1)〜(3)のいずれかに記載の製造方法。
(5)配線回路層の両方の主面の側にあるそれぞれの接着剤層が、いずれも接着時に加熱を必要とする接着剤からなる層であって、素子接続工程において先に素子を接着する側の接着剤層とは異なる方の接着剤層が、先に素子を接着する際の加熱によっても接着性を失わない接着剤からなる層である、上記(1)〜(4)のいずれかに記載の製造方法。
(6)金属製支持基板と配線回路層との間に剥離層が形成されており、それによって、金属製支持基板から配線回路層が剥離可能となっている、上記(1)〜(5)のいずれかに記載の製造方法。
(7)剥離層がポリイミドからなる層である、上記(6)記載の製造方法。
(8)剥離層が、金属、金属酸化物、および、無機酸化物から選ばれる1つの材料からなる層である、上記(6)記載の製造方法。
(9)配線回路層が、接続される半導体素子にとって再配線層として機能するものである、上記(1)〜(8)のいずれかに記載の製造方法。
本発明の製造方法は、再配線層を半導体素子とは別個の配線回路層として作製しておき、それを半導体ウェハなどのウェハ状態の素子に再配線層となるように積層し、半導体装置とする方法であると言うことができる。
配線回路層を別途製造することによって、ロール・トウ・ロールにて、多数のウェハを包含し得る大面積のものが大量に容易に製造できるので、個々の半導体ウェハの上に直接的に再配線層を形成する場合と比べて、製造コストはより低くなる。
また、配線回路層に剥離可能に付与された金属製支持基板は、配線回路層に適度な剛性を与え、該配線回路層を半導体ウェハに積層するまでの取り扱い性を良好にして、製造コストの改善に寄与する。
また、本発明の製造方法では、良品の配線回路層のみを選択してウェハ状態の素子に接続することができるようになり、良品の素子を無駄に廃棄することが無くなる。
またさらに、配線回路層の両方の主面に、素子を接続し得るように接続用導体部を露出させておき、金属製支持基板を剥離した後、露出した主面にも素子を接続すれば、素子の実装密度が向上する。
図1は、当該製造方法を説明するために、各工程で形成されていく製品の様子を模式的に示した図である。同図に示す配線回路層内の層構造や接続パターンは説明のために一例を簡略化したものである。
配線回路層は、その詳細な構造については後述するが、配線部分(即ち、パターニングされた導体層)と、その間を充填する絶縁性部分とを少なくとも有してなる層であって、接続される素子の再配線層として機能する層である。
その積層体の形成方法は、大きく2つに分けることができる。1つは、図4〜図5を用いて実施例で示すように、積層工程において金属製支持基板上に単純に配線回路層を剥離可能に積層する方法であり、他の1つは、図6〜図7を用いて実施例で示すように、仮の基板として第二の金属製支持基板を用意し、その上に配線回路層の全部の層または一部の層を剥離可能に積層し、さらにその上に金属製支持基板を剥離可能に積層した後、第二の金属製支持基板を剥離し、結果として、金属製支持基板と配線回路層との剥離可能な積層体を得る方法である。
前者の方法では、露出している主面を、さらに剥離ライナーで覆い、半導体素子との接続に臨んで該剥離ライナーを剥がして用いてもよい。後者の方法では、第二の金属製支持基板を剥離ライナーとして用いてもよい。また、後者の方法では、第二の金属製支持基板に接している側の主面に接続用導体部が露出するように形成しておく。
第二の素子は、ウェハ状態が好ましいが、分断されたチップ状態であってもよい。第二の素子を接続するための第二の接続用導体部は、上記した接続用導体部と同様、該配線回路層が有する配線部分の一部であるか、または、導通路を通じて該配線部分に接続されているものであればよい。
尚、図1(a)では、接続用導体部21や電極31などを実際よりも大きく突き出しているように描いているが、これは位置を明確に示すためである。また、図1では、ウェハ上の1つの素子だけを拡大して描いているが、実際の素子は、ウェハ規模の基板上にマトリクス状に多数配置されたものである。また、図1(b)では、接続用導体部21、電極31のそれぞれの突起を省略して描いている。実際の工程においても、半導体素子と配線回路層とは加圧によって隙間無く密着する。
この段階の半導体装置は、ウェハの形態となっているため、これをさらにダイシングして、個々のチップ状の半導体装置を得る。また、金属製支持基板を剥離した配線回路層に対して、ダイシング前に、ハンダボールを付与するといった加工を施してもよい。
半導体素子を形成するためのウェハ基板は、シリコンなどの半導体結晶基板の他、絶縁性の結晶基板、ガラス基板、有機化合物からなる基板など、半導体素子のためのあらゆる基板であってよい。これらの基板のなかでも、最も汎用的なものはシリコン結晶基板(シリコンウェハ)である。
素子の電極には、金スタッドバンプやアンダーバンプメタル(UBM)などが形成される。該UBMとしては、無電解めっきにより形成されるNi/Au層(Niが下地側である。他も同様であり、積層の下地側を先に記載している)や、スパッタリング法によるTi/Cu層、Ti/W/Cu層、Ti/Ni/Cu層などが挙げられる。
また、ウェハ基板に、該基板を厚さ方向に貫通するスルーホールビア(導通路)が設けられ、半導体素子の電極が、該スルーホールビアを通じてウェハ基板の裏面側へと連絡し得る構造となっている場合には、配線回路層をウェハ基板の裏面側に積層し、配線回路層の接続用導体部を該スルーホールビアの端子に接続してもよい。また、その場合には、配線回路層を、ウェハ基板の裏面側ではなく、素子側において、素子の電極とスルーホールビアとを接続するために用いてもよく、裏面側および素子側の両方に配線回路層を積層してもよい。
配線回路層は、図2に構造の一例を示すように、両方の主面(20A、20B)の側にそれぞれに絶縁性部分としての接着剤層(20a、20b)を有し、それら接着剤層によって両方の主面は接着面となっている。図1に示すように、これらの主面のうち、少なくとも素子が接続される主面(図1では20A)には、素子3Aの電極31を接続し得るように接続用導体部21が露出している。図1の例では、接続用導体部21は、導通路を通じて層内の配線部分である導体層に接続されているが、該接続用導体部は、主面に露出した配線部分それ自体であってもよい。
配線回路層は、接続される素子の再配線層として機能する。配線回路層の両面に素子を接続する場合には、該配線回路層は、両方の素子の共通の再配線層として機能する。
図2の構造では、配線回路層は、絶縁性部分としての絶縁層20を有し、該絶縁層20は、接着剤層20aと、ベース絶縁層20cと、接着剤層20bとを有する積層構造となっている。図2(a)に示す例では、導体層は一層だけ(単層)であり、図2(b)に示す例では、導体層は、配線回路層の厚さ方向に関して二層に分離した状態となっている。
絶縁層20の一方の面(配線回路層の一方の主面20Aとなっている)には、素子の電極との接続のための接続用導体部21が設けられている。また、他方の面(配線回路層の他方の主面20Bとなっている)には、外部導体(当該半導体装置を実装すべき外部回路のパッド等)との接続や、第二の素子との接続のための第二の接続用導体部22が形成され、これら接続用導体部21、22が、絶縁層内20に設けられた導体層23へと接続されている。両方の接続用導体部21、22は、導体層を通じて特定のもの同士が互いに接続されるなど、それらの接続パターンは、実際の素子の機能や電極の役割に応じて種々決定してよい。
導体層を、2層以上、多層に形成する手順としては、例えば、ベース絶縁層を上下の複数層に分け、先ず、最下層側のベース絶縁層を形成し、その上に第一の導体層を形成し、それを覆って第二のベース絶縁層を形成して第一の導体層を埋没させ、第二のベース絶縁層の上面の所定の位置に開口を設けて第一の導体層を露出させ、該開口を導体材料で充填して導通路とし、第二のベース絶縁層の上面に第二の導体層を形成するというステップを、必要回数だけ繰り返すといった手順が例示される。
配線回路層内の配線(層内を横方向に延びる導体層)は、上述のように単層または複数層であってもよい。
分断前の配線回路層全体としての外周形状は、ウェハ基板と同一またはそれに対応した形状、複数のウェハ基板を包含し得るさらに大面積の形状(単品のシート状、ロールから送りだされた帯状など)、個々のウェハ基板内の素子集合領域と同一またはそれに対応した形状などであってもよい。
分断前の配線回路層とウェハ状素子とを位置決めするための付加的な構成や、取り扱い性を良好にし得る工夫は、適宜加えればよい。
金属製支持基板に対して、接続用導体部の位置に開口(貫通孔)を設けることによって、接続用導体部の先端部を絶縁層の面から突起させることが可能となる。
また、配線回路層は、2つの接着剤層だけからなる2層構造であってもよいし、さらなる絶縁層が加えられた4層以上の多層構造であってもよい。
ベース絶縁層の厚さは、3〜50μmが好ましい。
接着時に加熱を必要とする接着剤を用いる場合には、後で接着を行う接着剤層には、先に接着を行う接着剤層の接着時の加熱によっても接着性を失わない接着剤を用いることが好ましい。例えば、後で接着を行う接着剤層の接着剤を、先に接着を行う接着剤層と同様の熱硬化性樹脂とした場合、先の接着時の加熱によって、後で接着を行う接着剤層も同時硬化してしまい、後で接着ができなくなる場合があるからである。
好ましい態様としては、次の態様が挙げられる。
(a)両方の接着剤層を熱可塑性樹脂で形成する態様。
(b)先に接着を行う接着剤層を熱硬化性樹脂で形成し、後で接着を行う接着剤層を熱可塑性樹脂で形成する態様。
(c)先に接着を行う接着剤層を熱可塑性樹脂または熱硬化性樹脂で形成し、後で接着を行う接着剤層を熱硬化性樹脂で形成しかつその硬化温度をより高いものとし、先の接着時の加熱によっても硬化しないようにする態様。
尚、エポキシ系樹脂としては、特に限定はされないが、熱可塑性樹脂またはゴムまたはエラストマーなどとブレンドしたエポキシ樹脂や、シリカハイブリッド、ナノ粒子分散型エポキシ樹脂などが挙げられる。
また、アクリル系樹脂としては、特に限定はされないが、例えば、エポキシアクリレート、ウレタンアクリレート、シリコーンアクリレートなどが挙げられる。
2つの接着剤層の材料の具体的な組合せとしては、(先に接着を行う接着剤層の材料、後に接着を行う接着剤層の材料)と表記するとして、(フェノールノボラック型エポキシ樹脂、熱可塑性ポリイミド)、(ビスフェノールAノボラック型エポキシ樹脂、ポリイミドシリコーン)、(ナフタレン含有ノボラック型エポキシ樹脂、シロキサン変性ポリアミドイミド)などが好ましいものとして挙げられる。
接着剤層の厚さは、それぞれ、1〜100μmが好ましい。
金属製支持基板上に配線回路層を形成することにより、製造工程中、寸法安定性が良好となり、また、薄い配線回路層の取り扱い性が良好となる。
導体層23の厚さは、特に限定はされないが、1〜50μmの範囲で適宜選択すればよい。また、導通路24、25は円柱状が好ましい形状であって、その直径は5〜500μm、好ましくは、5〜300μmである。
半導体ウェハとの線膨張係数の差を小さくするために、ニッケルと鉄を主な成分とする合金(例えば、42アロイ)を用いることが好ましい。
金属製支持基板の厚さが10μmを下回ると、該金属製支持基板に折れやシワが生じやすくなり、ロールプロセスでの取り扱い性が低下する。また、金属製支持基板の厚さが200μmを上回ると、その剛性によって巻き径が大きくなり、ロールプロセスでの取り扱いが困難となり、エッチングによる加工も困難となる。
剥離層の材料としては、有機物(シリコーン樹脂、ポリイミドなど)、無機物(金属、金属酸化物、無機酸化物など)が挙げられる。前記無機物としては、Ag、Ti、W、Ni、SiO2などが例示される。
配線回路層の製造工程や、該配線回路層を半導体ウェハに接続する際の高熱条件を考慮すると、シリコーン樹脂は劣化する場合があるので、ポリイミドや前記無機物がより好ましい材料である。
剥離層を前記無機物からなる層とする場合、その厚さは、1〜100nmが好ましく、配線回路層全体の反りを防止するためには、1〜50nmがより好ましい。
剥離層をポリイミド層とする場合の該層の形成方法としては、溶液を塗工する方法、電着法やCVD法によって堆積させる方法、または、別途形成したポリイミドフィルムをラミネートする方法などが挙げられる。また、剥離層を、金属、金属酸化物、無機酸化物などの無機物からなる層とする場合の該層の形成方法としては、電解めっき法、真空蒸着法、スパッタリング法などが挙げられる。
本実施例では、SUS304からなる金属製支持基板上に、Tiからなる剥離層を形成し、その上に両面を接着剤層とした配線回路層を形成し、半導体ウェハに接合した。
図4(a)に示すように、金属製支持基板1として厚さ25μmのステンレス箔(SUS304)を用い、その上に、スパッタリング法にて厚さ25μmのTiから成る剥離層5を全面に形成した。
図4(b)に示すように、剥離層5の上面に、ポリアミック酸(オキシジフタル酸二無水物と2,2−ビス(4−アミノフェノキシフェニル)プロパンを反応して得たもの)の溶液を塗布し、熱硬化させて、熱可塑性ポリイミドから成る接着剤層20bを形成した。該接着剤層の厚さは5μmである。
接着剤層20bの上面に、ポリアミック酸(3,4’,3,4’−ビフェニルテトラカルボン酸二無水物と4,4’−ジアミノジフェニルエーテル、パラフェニレンジアミンを反応して得たもの)を塗布し、熱硬化させて、厚さ10μmのポリイミド層(ベース絶縁層)20cを形成した。
図4(c)に示すように、接着剤層20b、ベース絶縁層20cの積層体に対して、第二の素子を接続するための第二の接続用導体部を形成すべき位置に、レーザー加工によって開口h1を形成し、該開口の底にTi剥離層5を露出させた。開口形状は、直径100μmの円形である。
開口部内に露出しているTi剥離層5の表面に、めっきによって金膜222、ニッケル膜221を順次形成した。金膜は、下側の接続用導体部の表面の金属膜となる。
さらに、図4(d)に示すように、クロム、銅の順にスパッタリングを施して、種膜(クロム層の厚さ20nm、銅層の厚さ100nm)23aを形成し、電解銅めっきにより、所定の配線パターンとされた導体層23、導通路25を形成した。
種膜のうちの銅層は、導通路および導体層の銅と一体化するので、図4(c)では、種膜23aをクロムからなる一層のように描いている。図5〜図7も同様である。
その後、導体層23の無い部分の種膜(導体層からはみ出した種膜)を除去した。
導通路を形成すべき部分以外をめっきレジストにて全面的に覆い(図示せず)、電解銅めっきにより、図5(e)に示すように、直径80μm、高さ15μmの導通路(金属柱)24を形成した。
上記めっきレジストを除去し、図5(f)に示すように、露出した導体層23および導通路24を埋没させるように、エポキシ及びポリイミドを主成分とする熱硬化性樹脂からなる接着剤層20aを形成し、導通路24の上端面が接続用導体部として接着剤層上面に露出するように、該接着剤層をアルカリ性溶液にてエッチングした。
図5(f)に示すように、導通路24の上面に、電解めっきにより、ニッケル膜211(厚さ2μm)、金膜212(厚さ0.5μm)を順次形成した。めっき加工にはレジストを用いたが、説明を省略する。
上記で得た配線回路層(金属製支持基板が剥離可能に付いたもの)を、下記の手順にて半導体ウェハに接続した。
半導体ウェハは、該ウェハ中の素子の数が240個、1つの素子中の電極パッド数が240個、各パッドは直径80μmの円形であって、各パッド上には直径60μmの金スタッドバンプが形成されている。
図5(g)に示すように、配線回路層の上側の主面20Aに、イーヴィグループ社製のアライナー、ボンディング装置を用いて、アライメントを行い、真空度3Pa、温度200℃、1.5g/バンプの圧力にて、半導体ウェハ3Aを貼り合せた後、180℃にて2時間、接着剤層の硬化を行った後、剥離層5と下側の接着剤層20bとの界面で剥離して、該剥離層5と金属製支持基板1とを除去した。
図5(h)に示すように、剥離によって露出した下側の接着剤層の接着面(配線回路層の下側の主面20B)に、上記と同じ半導体ウェハ3Bを、上記と同様にしてアライメントして、300℃で熱圧着して半導体装置を得、さらに、ダイシングによって、個々のチップ状の半導体装置へと分断した。
本実施例では、図6、図7に示すように、仮の基板として第二の金属製支持基板を用意し、その上に配線回路層の一部の層(下側の接着剤層以外の層)を剥離可能に積層し、さらにその上に金属製支持基板を剥離可能に積層した後、第二の金属製支持基板を剥離し、下側の接着剤層を形成して、金属製支持基板と配線回路層との剥離可能な積層体を得た。
図6(a)に示すように、第二の金属製支持基板1Aとして厚さ25μmのステンレス箔(SUS304)を用い、その上に、スパッタリング法にて厚さ25μmのTiから成る第二の剥離層5Aを全面に形成した。
本実施例では、先にベース絶縁層を形成し、上側の接着剤層を形成し、第二の金属製支持基板1Aを剥離した後で下側の接着剤層を形成する。
図6(b)に示すように、第二の剥離層5Aの上に、感光性ポリアミック酸(3,4’,3,4’−ビフェニルテトラカルボン酸ニ無水物と、4,4’−ジアミノジフェニルエーテル、パラフェニレンジアミンとを反応させて得たもので、感光剤を含有する)を用いて、ポリイミド層(ベース絶縁層)20cを形成した。厚さは10μmである。
該ベース絶縁層20cに対して、第二の素子を接続するための第二の接続用導体部を形成すべき位置に、レーザー加工によって開口h2を形成し、該開口の底に第二の剥離層(Ti層)5Aを露出させた。開口形状は、直径100μmの円形である。
図6(c)に示すように、クロム、銅の順にスパッタリングを施して、種膜23aを形成し、電解銅めっきにより下側の導通路の一部25および所定の配線パターンとされた導体層23を形成した。
その後、導体層23の無い部分の種膜(導体層からはみ出した種膜)を除去した。
上記実施例1と同様にして、導通路を形成すべき部分以外をめっきレジストにて全面的に覆い(図示せず)、電解銅めっきにより、図6(d)に示すように、直径80μm、高さ15μmの導通路(金属柱)24を形成した。
上記めっきレジストを除去し、図6(e)に示すように、露出した導体層23および導通路24を埋没させるように、ポリアミック酸(オキシジフタル酸二無水物と2,2−ビス(4−アミノフェノキシフェニル)プロパンを反応して得たもの)の溶液を塗布して、熱硬化させて、熱可塑性ポリイミドから成る接着剤層20aを形成した。そして、導通路24の上端面が接続用導体部として接着剤層上面に露出するように、該接着剤層をアルカリ性溶液にてエッチングした。該接着剤層の厚さは5μmである。
図6(e)に示すように、導通路24の上面に、電解めっきにより、ニッケル膜211(厚さ2μm)、金膜212(厚さ0.5μm)を順次形成した。めっき加工は、実施例1と同様、レジストを用いて行った。
別工程にて、第二の金属製支持基板1Aと同様の厚さ25μmのステンレス箔(SUS304)を用意し、これを金属製支持基板1として、その上にスパッタリング法にて厚さ25μmのTiから成る剥離層5を全面に形成した。
この金属製支持基板1と剥離層5からなる2層の積層体を、図7(f)に示すように、上記で形成した上側の接着剤層20aの上面(主面20A)に熱圧着した。
図7(g)に示すように、第二の剥離層5Aとベース絶縁体層20cとの界面で剥離して、第二の剥離層5Aと第二の金属製支持基板1Aとを除去した。
剥離によって露出したベース絶縁体層の下面には、開口h2の底に形成したクロム種膜の下面が露出した。これを除去した後、さらに、めっきレジストを用いて、電解銅めっきにより、図7(g)に示すように、直径100μm、高さ15μmの下側の導通路(金属柱)25を形成した。
上記めっきレジストを除去し、図7(h)に示すように、露出したベース絶縁体層20cおよび導通路25を埋没させるように、エポキシ及びポリイミドを主成分とする熱硬化性樹脂からなる下側の接着剤層20aを形成した。そして、導通路25の下端面が接続用導体部として接着剤層の下面に露出するように、該接着剤層をアルカリ性溶液にてエッチングした。該接着剤層の厚さは5μmである。
図7(h)に示すように、下側の接続用導体部の表面に、電解めっきにより、ニッケル膜221(厚さ2μm)、金膜222(厚さ0.5μm)を順次形成した。めっき加工にはレジストを用いたが、説明を省略する。
上記で得た配線回路層(金属製支持基板が剥離可能に付いたもの)の両面に、実施例1と同様の手順にて半導体ウェハを接続し、ダイシングによって、個々のチップ状の半導体装置へと分断した。
2 配線回路層
21 接続用導体部
22 接続用導体部
3 ウェハ状態の半導体素子
4 半導体装置
Claims (9)
- 配線部分と絶縁性部分とを少なくとも有してなる配線回路層の表裏両方の主面のうち、少なくとも一方の主面に半導体素子が接続された積層構造を有する半導体装置の製造方法であって、
前記配線回路層は、両方の主面の側にそれぞれに絶縁性部分としての接着剤層を有し、それら接着剤層によって両方の主面は接着面となっており、少なくとも半導体素子が接続される主面には、該半導体素子の電極を接続し得るように接続用導体部が露出しており、該接続用導体部は、該配線回路層が有する配線部分の一部であるか、または、導通路を通じて該配線部分に接続されているものであり、
当該製造方法は、
金属製支持基板面に配線回路層を積層する積層工程を有し、該積層工程は、配線回路層が該基板から剥離可能となるように、かつ、前記接続用導体部が露出している主面が該基板の側とは反対側の面となるように形成する工程であり、
積層工程の後、前記接続用導体部が露出している主面にウェハ状態の半導体素子を接着すると共に、該素子の電極をその主面に露出している接続用導体部に接続する素子接続工程を有し、
素子接続工程の後、金属製支持基板を配線回路層から剥離する剥離工程を有する、
前記製造方法。 - 積層工程において金属製支持基板上に配線回路層を積層し、
素子接続工程において、上面として露出している配線回路層の主面にウェハ状態の半導体素子を接着し、該素子の電極を該主面に露出している接続用導体部に接続する、請求項1記載の製造方法。 - 積層工程において、上記金属製支持基板とは別の第二の金属製支持基板を用い、この第二の金属製支持基板上に配線回路層を剥離可能に形成し、このとき、第二の金属製支持基板に接している側の主面に接続用導体部が露出するように形成しておき、次いで、上面となっている配線回路層の主面に上記金属製支持基板を剥離可能に積層し、次いで、第二の金属製支持基板を剥離して、接続用導体部が存在する主面を露出させ、
素子接続工程において、露出している配線回路層の主面に、ウェハ状態の半導体素子を接着し、該素子の電極を該主面に露出している接続用導体部に接続する、
請求項1記載の製造方法。 - 配線回路層の両方の主面のうち、上記剥離工程における剥離によって露出する主面にも、上記ウェハ状態の半導体素子とは別の第二の半導体素子の電極を接続し得るように第二の接続用導体部が露出しており、この第二の接続用導体部は、該配線回路層が有する配線部分の一部であるか、または、導通路を通じて該配線部分に接続されているものであり、
上記剥離工程の後に第二の素子接続工程をさらに有し、該工程において、前記剥離工程で露出した主面に、ウェハ状態またはチップ状態の第二の半導体素子を接着すると共に、該第二の半導体素子の電極を第二の接続用導体部に接続する、
請求項1〜3のいずれか1項に記載の製造方法。 - 配線回路層の両方の主面の側にあるそれぞれの接着剤層が、いずれも接着時に加熱を必要とする接着剤からなる層であって、素子接続工程において先に素子を接着する側の接着剤層とは異なる方の接着剤層が、先に素子を接着する際の加熱によっても接着性を失わない接着剤からなる層である、請求項1〜4のいずれか1項に記載の製造方法。
- 金属製支持基板と配線回路層との間に剥離層が形成されており、それによって、金属製支持基板から配線回路層が剥離可能となっている、請求項1〜5のいずれか1項に記載の製造方法。
- 剥離層がポリイミドからなる層である、請求項6に記載の製造方法。
- 剥離層が、金属、金属酸化物、および、無機酸化物から選ばれる1つの材料からなる層である、請求項6に記載の製造方法。
- 配線回路層が、接続される半導体素子にとって再配線層として機能するものである、請求項1〜8のいずれか1項に記載の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009080023A JP5300558B2 (ja) | 2009-03-27 | 2009-03-27 | 半導体装置の製造方法 |
| CN2010101493525A CN101853793B (zh) | 2009-03-27 | 2010-03-26 | 半导体器件的制造方法 |
| US12/732,767 US8183093B2 (en) | 2009-03-27 | 2010-03-26 | Method of manufacturing a semiconductor device by lamination |
| TW099109035A TWI478277B (zh) | 2009-03-27 | 2010-03-26 | 半導體裝置之製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009080023A JP5300558B2 (ja) | 2009-03-27 | 2009-03-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010232524A true JP2010232524A (ja) | 2010-10-14 |
| JP5300558B2 JP5300558B2 (ja) | 2013-09-25 |
Family
ID=42784772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009080023A Expired - Fee Related JP5300558B2 (ja) | 2009-03-27 | 2009-03-27 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8183093B2 (ja) |
| JP (1) | JP5300558B2 (ja) |
| CN (1) | CN101853793B (ja) |
| TW (1) | TWI478277B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011181740A (ja) * | 2010-03-02 | 2011-09-15 | Nitto Denko Corp | 配線回路構造体およびそれを用いた半導体装置の製造方法 |
| JP2016534543A (ja) * | 2013-09-26 | 2016-11-04 | ベシ ネーデルランズ ビー.ヴイ.Besi Netherlands B.V. | 電子部品の成型及び表面処理方法並びにこの方法で製造された電子部品 |
| JP2018019071A (ja) * | 2016-07-14 | 2018-02-01 | 住友ベークライト株式会社 | 半導体装置の製造方法 |
| KR102655387B1 (ko) * | 2023-03-07 | 2024-04-04 | 재단법인차세대융합기술연구원 | 웨이퍼 레벨 반도체 칩 패키징 방법 및 그를 이용한 웨이퍼 레벨 반도체 칩 패키징 구조체 |
| KR20240096682A (ko) | 2021-11-05 | 2024-06-26 | 닛토덴코 가부시키가이샤 | 재배선 기판 및 그의 제조 방법 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4972633B2 (ja) * | 2008-12-11 | 2012-07-11 | 日東電工株式会社 | 半導体装置の製造方法 |
| JP2011018873A (ja) * | 2009-05-22 | 2011-01-27 | Sony Ericsson Mobilecommunications Japan Inc | 電磁シールド方法および電磁シールド用フィルム |
| JP5042297B2 (ja) * | 2009-12-10 | 2012-10-03 | 日東電工株式会社 | 半導体装置の製造方法 |
| US20130075894A1 (en) * | 2011-09-23 | 2013-03-28 | Texas Instruments Incorporated | Integrated circuit and method of making |
| KR20130123682A (ko) * | 2012-05-03 | 2013-11-13 | 삼성전자주식회사 | 반도체 패키지 및 이의 제조 방법 |
| US9040390B2 (en) | 2012-05-30 | 2015-05-26 | International Business Machines Corporation | Releasable buried layer for 3-D fabrication and methods of manufacturing |
| TWI474454B (zh) * | 2012-08-31 | 2015-02-21 | 南茂科技股份有限公司 | 微凸塊結構的製造方法 |
| US20140151095A1 (en) * | 2012-12-05 | 2014-06-05 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method for manufacturing the same |
| KR20150074627A (ko) * | 2013-12-24 | 2015-07-02 | 삼성전기주식회사 | 패키지 기판 및 그 제조 방법 |
| US10859915B2 (en) | 2018-09-21 | 2020-12-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Adhesion layer for multi-layer photoresist |
| JP2020161520A (ja) * | 2019-03-25 | 2020-10-01 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置 |
| JP6763452B1 (ja) * | 2019-04-15 | 2020-09-30 | 富士ゼロックス株式会社 | 発光装置、光学装置および情報処理装置 |
| KR102895979B1 (ko) * | 2020-11-30 | 2025-12-04 | 닛산 가가쿠 가부시키가이샤 | 적층체, 적층체의 제조 방법, 및 반도체 기판의 제조 방법 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118203A (ja) * | 2000-10-11 | 2002-04-19 | Hitachi Chem Co Ltd | 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法 |
| JP2002164467A (ja) * | 2000-09-14 | 2002-06-07 | Sony Corp | 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法 |
| WO2003021668A1 (en) * | 2001-08-31 | 2003-03-13 | Hitachi Chemical Co.,Ltd. | Wiring board, semiconductor device and method for producing them |
| WO2004075293A1 (ja) * | 2003-02-19 | 2004-09-02 | Hitachi Chemical Co., Ltd. | 半導体用接着フィルム、これを用いた接着フィルム付金属板、接着フィルム付配線回路及び半導体装置並びに半導体装置の製造方法 |
| JP2005328057A (ja) * | 1994-03-18 | 2005-11-24 | Hitachi Chem Co Ltd | 半導体パッケージの製造法及び半導体パッケージ |
| JP2007109826A (ja) * | 2005-10-12 | 2007-04-26 | Nec Corp | 配線基板、半導体装置及びその製造方法 |
| JP2007242888A (ja) * | 2006-03-08 | 2007-09-20 | Sony Corp | 半導体パッケージ製造方法 |
| JP2007287801A (ja) * | 2006-04-13 | 2007-11-01 | Sony Corp | 電気・光混載三次元半導体モジュール及びハイブリット回路装置並びに携帯型電話機 |
| JP2008204968A (ja) * | 2007-02-16 | 2008-09-04 | Furukawa Electric Co Ltd:The | 半導体パッケージ基板とその製造方法 |
| WO2009136495A1 (ja) * | 2008-05-09 | 2009-11-12 | 国立大学法人九州工業大学 | チップサイズ両面接続パッケージ及びその製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5448014A (en) * | 1993-01-27 | 1995-09-05 | Trw Inc. | Mass simultaneous sealing and electrical connection of electronic devices |
| US6326701B1 (en) * | 1999-02-24 | 2001-12-04 | Sanyo Electric Co., Ltd. | Chip size package and manufacturing method thereof |
| JP2000243754A (ja) | 1999-02-24 | 2000-09-08 | Sanyo Electric Co Ltd | 半導体装置 |
| US6391220B1 (en) * | 1999-08-18 | 2002-05-21 | Fujitsu Limited, Inc. | Methods for fabricating flexible circuit structures |
| WO2002061827A1 (en) * | 2001-01-31 | 2002-08-08 | Sony Corporation | Semiconductor device and its manufacturing method |
| US6528350B2 (en) * | 2001-05-21 | 2003-03-04 | Xerox Corporation | Method for fabricating a metal plated spring structure |
| TW550997B (en) * | 2001-10-18 | 2003-09-01 | Matsushita Electric Industrial Co Ltd | Module with built-in components and the manufacturing method thereof |
| JP3861669B2 (ja) * | 2001-11-22 | 2006-12-20 | ソニー株式会社 | マルチチップ回路モジュールの製造方法 |
| WO2005069204A1 (en) * | 2004-01-16 | 2005-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7576426B2 (en) * | 2005-04-01 | 2009-08-18 | Skyworks Solutions, Inc. | Wafer level package including a device wafer integrated with a passive component |
| US20080308922A1 (en) * | 2007-06-14 | 2008-12-18 | Yiwen Zhang | Method for packaging semiconductors at a wafer level |
-
2009
- 2009-03-27 JP JP2009080023A patent/JP5300558B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-26 CN CN2010101493525A patent/CN101853793B/zh not_active Expired - Fee Related
- 2010-03-26 TW TW099109035A patent/TWI478277B/zh not_active IP Right Cessation
- 2010-03-26 US US12/732,767 patent/US8183093B2/en not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005328057A (ja) * | 1994-03-18 | 2005-11-24 | Hitachi Chem Co Ltd | 半導体パッケージの製造法及び半導体パッケージ |
| JP2002164467A (ja) * | 2000-09-14 | 2002-06-07 | Sony Corp | 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法 |
| JP2002118203A (ja) * | 2000-10-11 | 2002-04-19 | Hitachi Chem Co Ltd | 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法 |
| WO2003021668A1 (en) * | 2001-08-31 | 2003-03-13 | Hitachi Chemical Co.,Ltd. | Wiring board, semiconductor device and method for producing them |
| WO2004075293A1 (ja) * | 2003-02-19 | 2004-09-02 | Hitachi Chemical Co., Ltd. | 半導体用接着フィルム、これを用いた接着フィルム付金属板、接着フィルム付配線回路及び半導体装置並びに半導体装置の製造方法 |
| JP2007109826A (ja) * | 2005-10-12 | 2007-04-26 | Nec Corp | 配線基板、半導体装置及びその製造方法 |
| JP2007242888A (ja) * | 2006-03-08 | 2007-09-20 | Sony Corp | 半導体パッケージ製造方法 |
| JP2007287801A (ja) * | 2006-04-13 | 2007-11-01 | Sony Corp | 電気・光混載三次元半導体モジュール及びハイブリット回路装置並びに携帯型電話機 |
| JP2008204968A (ja) * | 2007-02-16 | 2008-09-04 | Furukawa Electric Co Ltd:The | 半導体パッケージ基板とその製造方法 |
| WO2009136495A1 (ja) * | 2008-05-09 | 2009-11-12 | 国立大学法人九州工業大学 | チップサイズ両面接続パッケージ及びその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011181740A (ja) * | 2010-03-02 | 2011-09-15 | Nitto Denko Corp | 配線回路構造体およびそれを用いた半導体装置の製造方法 |
| JP2016534543A (ja) * | 2013-09-26 | 2016-11-04 | ベシ ネーデルランズ ビー.ヴイ.Besi Netherlands B.V. | 電子部品の成型及び表面処理方法並びにこの方法で製造された電子部品 |
| JP2018019071A (ja) * | 2016-07-14 | 2018-02-01 | 住友ベークライト株式会社 | 半導体装置の製造方法 |
| KR20240096682A (ko) | 2021-11-05 | 2024-06-26 | 닛토덴코 가부시키가이샤 | 재배선 기판 및 그의 제조 방법 |
| KR102655387B1 (ko) * | 2023-03-07 | 2024-04-04 | 재단법인차세대융합기술연구원 | 웨이퍼 레벨 반도체 칩 패키징 방법 및 그를 이용한 웨이퍼 레벨 반도체 칩 패키징 구조체 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100248428A1 (en) | 2010-09-30 |
| TW201044498A (en) | 2010-12-16 |
| TWI478277B (zh) | 2015-03-21 |
| US8183093B2 (en) | 2012-05-22 |
| CN101853793A (zh) | 2010-10-06 |
| CN101853793B (zh) | 2013-11-27 |
| JP5300558B2 (ja) | 2013-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5300558B2 (ja) | 半導体装置の製造方法 | |
| JP4972633B2 (ja) | 半導体装置の製造方法 | |
| JP4431123B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
| CN102130093B (zh) | 布线电路结构体及使用该结构体的半导体装置的制造方法 | |
| TWI381785B (zh) | 佈線板及其製造方法,暨半導體封裝及其製造方法 | |
| CN102017142A (zh) | 三维安装半导体装置及其制造方法 | |
| CN107770947A (zh) | 印刷布线板和印刷布线板的制造方法 | |
| CN101548378A (zh) | 半导体器件及其制造方法 | |
| TW202002742A (zh) | 線路載板結構及其製作方法 | |
| KR100834657B1 (ko) | 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법 | |
| JP5357239B2 (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
| JP2017034059A (ja) | プリント配線板、半導体パッケージおよびプリント配線板の製造方法 | |
| JP5135194B2 (ja) | 半導体装置の製造方法 | |
| US10874018B2 (en) | Printed wiring board having embedded pads and method for manufacturing the same | |
| TW200941665A (en) | Semiconductor device and manufacturing method thereof | |
| JP5371834B2 (ja) | 配線回路構造体およびそれを用いた半導体装置の製造方法 | |
| US11062985B2 (en) | Wiring structure having an intermediate layer between an upper conductive structure and conductive structure | |
| JP2023142048A (ja) | 配線基板の製造方法 | |
| JP2025068660A (ja) | 電子部品内蔵モジュールおよび電子部品内蔵モジュールの製造方法 | |
| CN121128326A (zh) | 布线电路基板、电气元件安装基板、电子设备、以及布线电路基板的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130611 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130618 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |