JP2010028008A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010028008A JP2010028008A JP2008190609A JP2008190609A JP2010028008A JP 2010028008 A JP2010028008 A JP 2010028008A JP 2008190609 A JP2008190609 A JP 2008190609A JP 2008190609 A JP2008190609 A JP 2008190609A JP 2010028008 A JP2010028008 A JP 2010028008A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- film
- oxide film
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 110
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 109
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 68
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 68
- 239000010703 silicon Substances 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 65
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 49
- 229910052735 hafnium Inorganic materials 0.000 claims abstract description 25
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 25
- 229910052726 zirconium Inorganic materials 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims description 17
- 239000012298 atmosphere Substances 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 125000004429 atom Chemical group 0.000 description 19
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 16
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 10
- 125000004433 nitrogen atom Chemical group N* 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 239000010410 layer Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000000280 densification Methods 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- -1 nitrogen nitride Chemical class 0.000 description 2
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910006501 ZrSiO Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000000921 elemental analysis Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 1
- 238000006902 nitrogenation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】信頼性が高い半導体装置を製造できる半導体装置の製造方法を提供すること。
【解決手段】半導体装置１の製造方法は、基板１１上に、シリコン酸化膜１２を形成する工程と、シリコン酸化膜１２に対して窒素を導入してシリコン酸窒化膜１３を形成する工程と、シリコン酸窒化膜１３上にＺｒ、Ｈｆの少なくともいずれかを含む絶縁膜１４を形成する工程とを含む。基板１１上にシリコン酸化膜１２を形成する前記工程では、基板１１上にシリコン酸化膜１２を成膜した後、１０５０℃以上、１１００℃以下でシリコン酸化膜１２を熱処理する。
【選択図】図１
Description
本発明は、半導体装置の製造方法に関する。
近年、トランジスタの微細化、高集積化が進んでおり、トランジスタを構成するゲート絶縁膜も薄膜化が進んでいる。
従来、ゲート絶縁膜としては、シリコン酸化膜が使用されていたが、シリコン酸化膜の厚みを薄くしてしまうと、ゲートリーク電流が増大してしまう。そこで、シリコン酸化膜にかえて、いわゆるhigh-ｋ膜（高誘電率膜）が使用されている。
このような高誘電率膜を使用することで、トランジスタの駆動能力を劣化させることなく、リーク電流を抑制することができる。
ゲート絶縁膜に高誘電率膜を使用する場合、基板上に界面層として、ＳｉＯ２膜あるいはＳｉＯＮ膜を形成し、この界面層上にハフニウムオキサイド等の高誘電率膜を形成する（たとえば、特許文献１参照）。
さらに、本発明に関連する技術として、特許文献２〜４がある。
従来、ゲート絶縁膜としては、シリコン酸化膜が使用されていたが、シリコン酸化膜の厚みを薄くしてしまうと、ゲートリーク電流が増大してしまう。そこで、シリコン酸化膜にかえて、いわゆるhigh-ｋ膜（高誘電率膜）が使用されている。
このような高誘電率膜を使用することで、トランジスタの駆動能力を劣化させることなく、リーク電流を抑制することができる。
ゲート絶縁膜に高誘電率膜を使用する場合、基板上に界面層として、ＳｉＯ２膜あるいはＳｉＯＮ膜を形成し、この界面層上にハフニウムオキサイド等の高誘電率膜を形成する（たとえば、特許文献１参照）。
さらに、本発明に関連する技術として、特許文献２〜４がある。
ここで、高誘電率膜を使用する場合、ゲート絶縁膜の信頼性の尺度を示すＴＤＤＢ（Time Dependent Dielectric Breakdown）の低下が問題となる。
これは、以下のようなことが原因であると推測される。高誘電率膜を構成するＨｆ等の原子が、界面層にまで拡散し、界面層にＨｆ原子等が侵入する。界面層では、Ｈｆ原子等が侵入したことに起因する欠陥が生じる。このような欠陥に起因して、半導体装置の信頼性が低下するものと考えられる。特に、界面層のうち基板側に前記欠陥が形成された場合には、リーク電流が大きくなることがあり、半導体装置の信頼性（例えば寿命）が特に低下しやすくなる。また、欠陥の発生の仕方により、半導体装置の信頼性への影響も異なり、トランジスタの信頼性、たとえば、寿命にばらつきが生じることとなる。
これは、以下のようなことが原因であると推測される。高誘電率膜を構成するＨｆ等の原子が、界面層にまで拡散し、界面層にＨｆ原子等が侵入する。界面層では、Ｈｆ原子等が侵入したことに起因する欠陥が生じる。このような欠陥に起因して、半導体装置の信頼性が低下するものと考えられる。特に、界面層のうち基板側に前記欠陥が形成された場合には、リーク電流が大きくなることがあり、半導体装置の信頼性（例えば寿命）が特に低下しやすくなる。また、欠陥の発生の仕方により、半導体装置の信頼性への影響も異なり、トランジスタの信頼性、たとえば、寿命にばらつきが生じることとなる。
本発明によれば、基板上に、シリコン酸化膜を形成する工程と、前記シリコン酸化膜に対して窒素を導入してシリコン酸窒化膜を形成する工程と、前記シリコン酸窒化膜上にＺｒ、Ｈｆのうち、少なくともいずれかの金属元素を含む絶縁膜を形成する工程とを含み、前記基板上にシリコン酸化膜を形成する前記工程では、１０５０℃未満で前記基板上にシリコン酸化膜を成膜した後、１０５０℃以上、１１００℃以下でシリコン酸化膜を熱処理する半導体装置の製造方法が提供される。
また、本発明によれば、基板上に、シリコン酸化膜を形成する工程と、前記シリコン酸化膜に対して窒素を導入してシリコン酸窒化膜を形成する工程と、前記シリコン酸窒化膜上にＺｒ、Ｈｆのうち、少なくともいずれかの金属元素を含む絶縁膜を形成する工程とを含み、前記基板上にシリコン酸化膜を形成する前記工程では、１０５０℃以上、１１００℃以下で前記基板上にシリコン酸化膜を形成する半導体装置の製造方法が提供される。
また、本発明によれば、基板上に、シリコン酸化膜を形成する工程と、前記シリコン酸化膜に対して窒素を導入してシリコン酸窒化膜を形成する工程と、前記シリコン酸窒化膜上にＺｒ、Ｈｆのうち、少なくともいずれかの金属元素を含む絶縁膜を形成する工程とを含み、前記基板上にシリコン酸化膜を形成する前記工程では、１０５０℃以上、１１００℃以下で前記基板上にシリコン酸化膜を形成する半導体装置の製造方法が提供される。
この発明によれば、基板上にシリコン酸化膜を形成する工程では、前記基板上にシリコン酸化膜を成膜した後、１０５０℃以上、１１００℃以下でシリコン酸化膜を熱処理する、あるいは１０５０℃以上、１１００℃以下で前記基板上にシリコン酸化膜を形成している。
このようにすることで、シリコン酸化膜が緻密化される。そのため、シリコン酸化膜に対して窒素を導入してシリコン酸窒化膜を形成する工程では、窒素原子がシリコン酸化膜中に侵入しづらくなり、窒素原子がシリコン酸窒化膜表面に局在化する。
この局在化した窒素原子により、Ｚｒ原子や、Ｈｆ原子がシリコン酸窒化膜中に侵入することが防止でき、さらに、シリコン酸化膜の緻密化により、Ｚｒ、Ｈｆ原子がシリコン酸窒化膜中に侵入することが防止される。
これにより、シリコン酸窒化膜中に、Ｚｒ原子や、Ｈｆ原子に起因する欠陥が発生しにくくなり、半導体装置の信頼性が向上する。
このようにすることで、シリコン酸化膜が緻密化される。そのため、シリコン酸化膜に対して窒素を導入してシリコン酸窒化膜を形成する工程では、窒素原子がシリコン酸化膜中に侵入しづらくなり、窒素原子がシリコン酸窒化膜表面に局在化する。
この局在化した窒素原子により、Ｚｒ原子や、Ｈｆ原子がシリコン酸窒化膜中に侵入することが防止でき、さらに、シリコン酸化膜の緻密化により、Ｚｒ、Ｈｆ原子がシリコン酸窒化膜中に侵入することが防止される。
これにより、シリコン酸窒化膜中に、Ｚｒ原子や、Ｈｆ原子に起因する欠陥が発生しにくくなり、半導体装置の信頼性が向上する。
本発明によれば、信頼性が高い半導体装置が提供される。
以下、本発明の実施形態を図面に基づいて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第一実施形態）
はじめに、図１、２を参照して、本実施形態の半導体装置の製造方法の概要について説明する。
本実施形態の半導体装置１の製造方法は、基板１１上に、シリコン酸化膜１２を形成する工程と、シリコン酸化膜１２に対して窒素を導入してシリコン酸窒化膜１３を形成する工程と、シリコン酸窒化膜１３上にＺｒ、Ｈｆの少なくともいずれかを含む絶縁膜１４を形成する工程とを含む。
基板１１上にシリコン酸化膜１２を形成する前記工程では、基板１１上にシリコン酸化膜１２を成膜した後、１０５０℃以上、１１００℃以下でシリコン酸化膜１２を熱処理する。
（第一実施形態）
はじめに、図１、２を参照して、本実施形態の半導体装置の製造方法の概要について説明する。
本実施形態の半導体装置１の製造方法は、基板１１上に、シリコン酸化膜１２を形成する工程と、シリコン酸化膜１２に対して窒素を導入してシリコン酸窒化膜１３を形成する工程と、シリコン酸窒化膜１３上にＺｒ、Ｈｆの少なくともいずれかを含む絶縁膜１４を形成する工程とを含む。
基板１１上にシリコン酸化膜１２を形成する前記工程では、基板１１上にシリコン酸化膜１２を成膜した後、１０５０℃以上、１１００℃以下でシリコン酸化膜１２を熱処理する。
次に、本実施形態の半導体装置の製造方法について詳細に説明する。
はじめに、半導体基板である基板１１を用意する。この基板１１は、シリコンを主成分として含む層を少なくとも表面に有する基板であり、本実施形態では、シリコン基板である。
この基板１１には、図示しないがＳＴＩ（shallow trench isolation）により素子形成領域が区画されている。
はじめに、半導体基板である基板１１を用意する。この基板１１は、シリコンを主成分として含む層を少なくとも表面に有する基板であり、本実施形態では、シリコン基板である。
この基板１１には、図示しないがＳＴＩ（shallow trench isolation）により素子形成領域が区画されている。
次に、図１（Ａ）に示すように、基板１１上にシリコン酸化膜１２を形成する。シリコン酸化膜１２は、酸素雰囲気下で、基板１１を１０５０℃未満、たとえば、８５０℃以上、９５０℃以下で熱酸化することにより形成される。
このシリコン酸化膜１２の厚みは２．５ｎｍ以下であることが好ましく、なかでも、２．０ｎｍ以下であることが好ましい。また、シリコン酸化膜１２の下限値は、１．５ｎｍ以上であることが好ましい。
シリコン酸化膜１２の厚みを２．５ｎｍ以下とすることで、トランジスタの駆動電流増大という効果がある。また、シリコン酸化膜１２の厚みを１．５ｎｍ以上とすることで、ゲートリーク電流を確実に防止することができる。
このシリコン酸化膜１２の厚みは２．５ｎｍ以下であることが好ましく、なかでも、２．０ｎｍ以下であることが好ましい。また、シリコン酸化膜１２の下限値は、１．５ｎｍ以上であることが好ましい。
シリコン酸化膜１２の厚みを２．５ｎｍ以下とすることで、トランジスタの駆動電流増大という効果がある。また、シリコン酸化膜１２の厚みを１．５ｎｍ以上とすることで、ゲートリーク電流を確実に防止することができる。
次に、１０５０℃以上、１１００℃以下でシリコン酸化膜１２を熱処理する。このとき、非酸化性ガスとして、不活性ガスや窒素ガスを導入してもよい。シリコン酸化膜１２を熱処理する際には、窒素雰囲気下、あるいは窒素と酸素との混合ガス雰囲気下で行うことが好ましい。このようにすることで薄い絶縁膜の増膜を抑制する効果がある。
この熱処理工程と、前述したシリコン酸化膜１２の成膜工程（基板１１を熱酸化する工程）とは同一のチャンバー内で連続して行う。これにより、シリコン酸化膜１２の汚染等を防止できる。
熱処理は、ランプアニール等で行うことができる。
熱処理温度は、１０５０℃以上であることが好ましいが、なかでも１０７５℃以上であることが好ましい。このようにすることで、シリコン酸化膜１２を確実に緻密化することができ、さらには、基板１１とシリコン酸化膜１２との間の界面ラフネス（界面の凹凸）も改善することができる。
また、熱処理時間は、１０秒以上、１２０秒以下であることが好ましい。このようにすることで、シリコン酸化膜１２を確実に緻密化することができ、さらには、基板１１とシリコン酸化膜１２界面のラフネスも改善することができる。
なお、熱処理温度の上限値を１１００℃としたのは、１１００℃以下で熱処理を行うことで、基板１１に結晶欠陥が発生してしまうことを防止できるからである。
この熱処理工程と、前述したシリコン酸化膜１２の成膜工程（基板１１を熱酸化する工程）とは同一のチャンバー内で連続して行う。これにより、シリコン酸化膜１２の汚染等を防止できる。
熱処理は、ランプアニール等で行うことができる。
熱処理温度は、１０５０℃以上であることが好ましいが、なかでも１０７５℃以上であることが好ましい。このようにすることで、シリコン酸化膜１２を確実に緻密化することができ、さらには、基板１１とシリコン酸化膜１２との間の界面ラフネス（界面の凹凸）も改善することができる。
また、熱処理時間は、１０秒以上、１２０秒以下であることが好ましい。このようにすることで、シリコン酸化膜１２を確実に緻密化することができ、さらには、基板１１とシリコン酸化膜１２界面のラフネスも改善することができる。
なお、熱処理温度の上限値を１１００℃としたのは、１１００℃以下で熱処理を行うことで、基板１１に結晶欠陥が発生してしまうことを防止できるからである。
次に、シリコン酸化膜１２に対し、窒素を導入し、窒化処理を行い、シリコン酸窒化膜１３を形成する（図１（Ｂ））。窒化処理の方法としては、たとえば、窒素を含有するプラズマにシリコン酸化膜１２をさらす方法、アンモニアや二酸化窒素等の窒素を含む雰囲気において、シリコン酸化膜１２を熱処理する方法があげられる。なかでも、窒素を表面に比較的高濃度に局在化させるという観点から、窒素を含む雰囲気において、シリコン酸化膜１２を熱プラズマ処理する方法が好ましい。
このとき、シリコン酸化膜１２は前段の熱処理工程において緻密化されているため、窒素原子は、シリコン酸窒化膜１３の表面層に局在化した状態となる。換言すると、窒素原子は、シリコン酸窒化膜１３内部に侵入しにくい状態となる。
このとき、シリコン酸化膜１２は前段の熱処理工程において緻密化されているため、窒素原子は、シリコン酸窒化膜１３の表面層に局在化した状態となる。換言すると、窒素原子は、シリコン酸窒化膜１３内部に侵入しにくい状態となる。
その後、図２に示すように、シリコン酸窒化膜１３上に、Ｈｆを含む絶縁膜１４、例えばＨｆＳｉＯ（ハフニウムシリケート）膜を形成する。ＨｆＳｉＯ膜は、例えばＨＴＢ（Ｈｆ（Ｏｔ−Ｂｕ）４）とモノシラン（ＳｉＨ４）とを用い、ＣＶＤ（chemical vapor deposition）法やＡＬＤ（atomic layer deposition）法やスパッタ法により形成される。詳細は特開２００６−９３６７０号公報を参照されたい。
ここで、絶縁膜１４は、High-k膜（比誘電率が１０以上の絶縁膜）である。
ここで、絶縁膜１４は、High-k膜（比誘電率が１０以上の絶縁膜）である。
その後、図３（Ａ）に示すように、絶縁膜１４上にゲート電極１６となるポリシリコン膜１６’を形成する。次に、図３（Ｂ）に示すように、ポリシリコン膜１６’を選択的に除去してゲート電極１６を形成する。さらに、ゲート電極１６をマスクとして、シリコン酸窒化膜１３および絶縁膜１４を選択的に除去した後（シリコン酸窒化膜１３および絶縁膜１４によりゲート絶縁膜形成）、図３（Ｃ）に示すように、基板１１に対し不純物を注入し、ソース・ドレイン領域１１１Ａ，１１１Ｂを形成する。次に、基板１１を、たとえば、１０５０℃に加熱して、ソース・ドレイン領域１１１Ａ，１１１Ｂの不純物の活性化を行う。なお接合形成技術に関しては、例えば、ゲート電極側面に絶縁膜を形成して、不純物の導入を行うことや、ゲート端の接合だけを浅くするソースドレイン・エクステンション構造などが知られているが、必要に応じて適宜用いればよく、ここでは、詳細は省略している。
なお、絶縁膜１４を形成した後段の工程において、ゲート電極１６を形成する際、ソース・ドレイン領域１１１Ａ，１１１Ｂの不純物の活性化を行う際等に、基板１１には熱が加わるが、ソース・ドレイン領域１１１Ａ，１１１Ｂの不純物の活性化を行う際の熱処理温度が最も高い温度となる。
以上の工程により、半導体装置１が製造される。
なお、絶縁膜１４を形成した後段の工程において、ゲート電極１６を形成する際、ソース・ドレイン領域１１１Ａ，１１１Ｂの不純物の活性化を行う際等に、基板１１には熱が加わるが、ソース・ドレイン領域１１１Ａ，１１１Ｂの不純物の活性化を行う際の熱処理温度が最も高い温度となる。
以上の工程により、半導体装置１が製造される。
次に、本実施形態の作用効果について説明する。
本実施形態では、基板１１上にシリコン酸化膜１２を成膜した後、１０５０℃以上、１１００℃以下でシリコン酸化膜１２を熱処理している。
このようにすることで、シリコン酸化膜１２が緻密化される。そのため、シリコン酸化膜１２に対して窒素を導入してシリコン酸窒化膜１３を形成する工程では、窒素原子がシリコン酸化膜中に侵入しづらくなり、窒素原子がシリコン酸窒化膜１３表面に局在化する。
この局在化した窒素原子により、Ｈｆ原子がシリコン酸窒化膜１３中に侵入することが防止され、さらに、シリコン酸化膜１２の緻密化により、Ｈｆ原子がシリコン酸窒化膜１３中に侵入することが防止される。
これにより、シリコン酸窒化膜１３中に、Ｈｆ原子に起因する欠陥が発生しにくくなり、半導体装置１の信頼性が向上する。
本実施形態では、基板１１上にシリコン酸化膜１２を成膜した後、１０５０℃以上、１１００℃以下でシリコン酸化膜１２を熱処理している。
このようにすることで、シリコン酸化膜１２が緻密化される。そのため、シリコン酸化膜１２に対して窒素を導入してシリコン酸窒化膜１３を形成する工程では、窒素原子がシリコン酸化膜中に侵入しづらくなり、窒素原子がシリコン酸窒化膜１３表面に局在化する。
この局在化した窒素原子により、Ｈｆ原子がシリコン酸窒化膜１３中に侵入することが防止され、さらに、シリコン酸化膜１２の緻密化により、Ｈｆ原子がシリコン酸窒化膜１３中に侵入することが防止される。
これにより、シリコン酸窒化膜１３中に、Ｈｆ原子に起因する欠陥が発生しにくくなり、半導体装置１の信頼性が向上する。
また、本実施形態では、シリコン酸化膜１２の厚みを２．５ｎｍ以下としており、比較的厚みが薄いため、Ｈｆ原子がシリコン酸窒化膜１３と、基板１１との界面側にまで侵入しやすいものとなっている。このような半導体装置１において、前述したように、Ｈｆ原子がシリコン酸窒化膜１３中に侵入してしまうことを防止することは、きわめて有用である。
また本実施形態では、絶縁膜１４を形成した後段の工程において、ゲート電極１６を形成する際、ソース・ドレイン領域１１１Ａ，１１１Ｂの不純物の活性化を行う際等に、基板１１に熱が加わり、基板１１が加熱処理されるが、このような加熱処理においては、Ｈｆ原子がシリコン酸窒化膜１３側に拡散する可能性がある。本実施形態では、シリコン酸化膜１２を緻密化するとともに、窒素原子をシリコン酸窒化膜１３表面に局在化させて、Ｈｆ原子の侵入を防止しているので、後段の熱処理工程においても、Ｈｆ原子のシリコン酸窒化膜１３中への侵入を効果的に防止することができる。
また、本実施形態では、熱処理温度よりも低い温度で、シリコン酸化膜１２を形成している。具体的には、基板１１を８５０℃以上、９５０℃以下で熱処理することでシリコン酸化膜１２を形成している。これにより、シリコン酸化膜１２の厚み等を正確に制御することができる。
（第二実施形態）
前記実施形態では、シリコン酸化膜１２を形成する際に、１０５０℃以上、１１００℃以下でシリコン酸化膜１２を熱処理していた。これに対し、本実施形態では、１０５０℃以上、１１００℃以下で基板１１上にシリコン酸化膜１２を形成する。その他の点に関しては、前記実施形態と同様である。
シリコン酸化膜１２を形成する際に、基板１１を加熱し、１０５０℃以上、１１００℃以下で熱酸化膜を形成し、熱処理は行わない。これにより、緻密化されたシリコン酸化膜１２を形成することができる。
シリコン酸化膜１２の形成温度は、１０５０℃以上であることが好ましいが、なかでも１０７５℃以上であることが好ましい。このようにすることで、シリコン酸化膜１２を確実に緻密化することができる。
なお、温度の上限値を１１００℃としたのは、１１００℃以下でシリコン酸化膜１２を形成することで、基板１１に結晶欠陥が発生してしまうことを防止できるからである。
前記実施形態では、シリコン酸化膜１２を形成する際に、１０５０℃以上、１１００℃以下でシリコン酸化膜１２を熱処理していた。これに対し、本実施形態では、１０５０℃以上、１１００℃以下で基板１１上にシリコン酸化膜１２を形成する。その他の点に関しては、前記実施形態と同様である。
シリコン酸化膜１２を形成する際に、基板１１を加熱し、１０５０℃以上、１１００℃以下で熱酸化膜を形成し、熱処理は行わない。これにより、緻密化されたシリコン酸化膜１２を形成することができる。
シリコン酸化膜１２の形成温度は、１０５０℃以上であることが好ましいが、なかでも１０７５℃以上であることが好ましい。このようにすることで、シリコン酸化膜１２を確実に緻密化することができる。
なお、温度の上限値を１１００℃としたのは、１１００℃以下でシリコン酸化膜１２を形成することで、基板１１に結晶欠陥が発生してしまうことを防止できるからである。
このような本実施形態によれば、第一実施形態と同様の効果を奏することができるうえ、以下の効果を奏することができる。
本実施形態では、１０５０℃以上、１１００℃以下で基板上にシリコン酸化膜１２を形成しているので、シリコン酸化膜１２を形成した後、熱処理を行う場合に比べ、シリコン酸化膜１２の成膜工程を簡略化することができる。
本実施形態では、１０５０℃以上、１１００℃以下で基板上にシリコン酸化膜１２を形成しているので、シリコン酸化膜１２を形成した後、熱処理を行う場合に比べ、シリコン酸化膜１２の成膜工程を簡略化することができる。
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
たとえば、前記各実施形態では、絶縁膜１４をＣＶＤ（chemical vapor deposition）法やＡＬＤ（atomic layer deposition）法により、形成したが、これに限らず、たとえば、シリコン酸窒化膜１３上に、ＰＶＤ法により、Ｈｆ膜を形成し、その後熱処理を行うことで、ハフニウムシリケート膜である絶縁膜１４を形成してもよい。
たとえば、前記各実施形態では、絶縁膜１４をＣＶＤ（chemical vapor deposition）法やＡＬＤ（atomic layer deposition）法により、形成したが、これに限らず、たとえば、シリコン酸窒化膜１３上に、ＰＶＤ法により、Ｈｆ膜を形成し、その後熱処理を行うことで、ハフニウムシリケート膜である絶縁膜１４を形成してもよい。
さらに、前記実施形態では、High-k膜として、ハフニウムシリケート膜を形成していたが、これに限られず、Ｚｒ、Ｈｆの少なくともいずれかを含む絶縁膜であればよい。Ｚｒ、Ｈｆの酸化膜、Ｚｒ、Ｈｆのシリケート膜、Ｚｒ、Ｈｆの酸窒化膜であってもよい。具体的には、たとえば、ＺｒＳｉＯ膜等であってもよい。
これらの絶縁膜の成膜方法は、前記実施形態と同様であってもよいし、また、ＣＶＤ法やＡＬＤ法によるものであってもよい。
Ｚｒは、Ｈｆ原子と原子半径が同程度であることから、これらの金属原子を使用した絶縁膜を形成する場合にも、シリコン酸窒化膜への侵入を防止できると考えられる。
これらの絶縁膜の成膜方法は、前記実施形態と同様であってもよいし、また、ＣＶＤ法やＡＬＤ法によるものであってもよい。
Ｚｒは、Ｈｆ原子と原子半径が同程度であることから、これらの金属原子を使用した絶縁膜を形成する場合にも、シリコン酸窒化膜への侵入を防止できると考えられる。
次に、本発明の実施例について説明する。
（実施例１）
第一実施形態と同様の方法で、半導体装置を製造した。
具体的には、シリコン基板上を９５０℃で熱酸化し、シリコン酸化膜を形成した。このシリコン酸化膜の厚みは、２ｎｍであった。
次に、シリコン酸化膜を１０７５℃、６０秒で熱処理した。その後、シリコン酸化膜に窒素を導入し、シリコン酸窒化膜を形成した。具体的には、プラズマ雰囲気下、窒素雰囲気下で、４００℃でシリコン酸化膜を熱処理し、シリコン酸窒化膜を形成した。
次に、シリコン酸窒化膜上にハフニウムシリケート膜を、ＨＴＢ（Ｈｆ（Ｏｔ−Ｂｕ）４）とモノシラン（ＳｉＨ４）によるＣＶＤ法により形成した。
次に、ハフニウムシリケート膜上にゲート電極を形成するとともに、基板にヒ素（Ｎ型領域）、ホウ素（Ｐ型領域）を注入して、ソース・ドレイン領域を形成した。その後、１０５０℃で基板を加熱して、ソース・ドレイン領域の活性化を行った。
さらに、ゲート電極をマスクとして、ハフニウムシリケート膜、シリコン酸窒化膜を選択的に除去してゲート絶縁膜を形成した。
以上の工程により、半導体装置を得た。
（実施例１）
第一実施形態と同様の方法で、半導体装置を製造した。
具体的には、シリコン基板上を９５０℃で熱酸化し、シリコン酸化膜を形成した。このシリコン酸化膜の厚みは、２ｎｍであった。
次に、シリコン酸化膜を１０７５℃、６０秒で熱処理した。その後、シリコン酸化膜に窒素を導入し、シリコン酸窒化膜を形成した。具体的には、プラズマ雰囲気下、窒素雰囲気下で、４００℃でシリコン酸化膜を熱処理し、シリコン酸窒化膜を形成した。
次に、シリコン酸窒化膜上にハフニウムシリケート膜を、ＨＴＢ（Ｈｆ（Ｏｔ−Ｂｕ）４）とモノシラン（ＳｉＨ４）によるＣＶＤ法により形成した。
次に、ハフニウムシリケート膜上にゲート電極を形成するとともに、基板にヒ素（Ｎ型領域）、ホウ素（Ｐ型領域）を注入して、ソース・ドレイン領域を形成した。その後、１０５０℃で基板を加熱して、ソース・ドレイン領域の活性化を行った。
さらに、ゲート電極をマスクとして、ハフニウムシリケート膜、シリコン酸窒化膜を選択的に除去してゲート絶縁膜を形成した。
以上の工程により、半導体装置を得た。
（実施例２）
シリコン酸化膜の熱処理温度を１０５０℃とした点以外は、実施例１と同様である。
シリコン酸化膜の熱処理温度を１０５０℃とした点以外は、実施例１と同様である。
（実施例３）
第二実施形態と同様の方法で、半導体装置を製造した。
具体的には、シリコン基板を１０５０℃で熱酸化し、シリコン酸化膜を形成した。このシリコン酸化膜の厚みは、２ｎｍであった。
その後、シリコン酸化膜に窒素を導入し、シリコン酸窒化膜を形成した。具体的には、プラズマ雰囲気下、窒素雰囲気下で、４００℃でシリコン酸化膜を熱処理し、シリコン酸窒化膜を形成した。
次に、シリコン酸窒化膜上にハフニウムシリケート膜を、ＨＴＢ（Ｈｆ（Ｏｔ−Ｂｕ）４）とモノシラン（ＳｉＨ４）によるＣＶＤ法により形成した。
次に、ハフニウムシリケート膜上にゲート電極を形成するとともに、基板にヒ素（Ｎ型領域）、ホウ素（Ｐ型領域）を注入して、ソース・ドレイン領域を形成した。その後、１０５０℃で基板を加熱して、ソース・ドレイン領域の活性化を行った。
さらに、ゲート電極をマスクとして、ハフニウムシリケート膜、シリコン酸窒化膜を選択的に除去してゲート絶縁膜を形成した。
以上の工程により、半導体装置を得た。
第二実施形態と同様の方法で、半導体装置を製造した。
具体的には、シリコン基板を１０５０℃で熱酸化し、シリコン酸化膜を形成した。このシリコン酸化膜の厚みは、２ｎｍであった。
その後、シリコン酸化膜に窒素を導入し、シリコン酸窒化膜を形成した。具体的には、プラズマ雰囲気下、窒素雰囲気下で、４００℃でシリコン酸化膜を熱処理し、シリコン酸窒化膜を形成した。
次に、シリコン酸窒化膜上にハフニウムシリケート膜を、ＨＴＢ（Ｈｆ（Ｏｔ−Ｂｕ）４）とモノシラン（ＳｉＨ４）によるＣＶＤ法により形成した。
次に、ハフニウムシリケート膜上にゲート電極を形成するとともに、基板にヒ素（Ｎ型領域）、ホウ素（Ｐ型領域）を注入して、ソース・ドレイン領域を形成した。その後、１０５０℃で基板を加熱して、ソース・ドレイン領域の活性化を行った。
さらに、ゲート電極をマスクとして、ハフニウムシリケート膜、シリコン酸窒化膜を選択的に除去してゲート絶縁膜を形成した。
以上の工程により、半導体装置を得た。
（比較例１）
シリコン基板上を９５０℃で熱酸化し、シリコン酸化膜を形成した。このシリコン酸化膜の厚みは、２ｎｍであった。
その後、シリコン酸化膜に窒素を導入し、シリコン酸窒化膜を形成した。具体的には、プラズマ雰囲気下、窒窒素雰囲気下で、４００℃でシリコン酸化膜を熱処理し、シリコン酸窒化膜を形成した。
次に、シリコン酸窒化膜上にハフニウムシリケート膜を、ＨＴＢ（Ｈｆ（Ｏｔ−Ｂｕ）４）とモノシラン（ＳｉＨ４）によるＣＶＤ法により形成した。
さらに、ハフニウムシリケート膜上にゲート電極を形成するとともに、基板にヒ素（Ｎ型領域）、ホウ素（Ｐ型領域）を注入して、ソース・ドレイン領域を形成した。その後、１０５０℃で基板を加熱して、ソース・ドレイン領域の活性化を行った。
さらに、ゲート電極をマスクとして、ハフニウムシリケート膜、シリコン酸窒化膜を選択的に除去してゲート絶縁膜を形成した。
以上の工程により、半導体装置を得た。
シリコン基板上を９５０℃で熱酸化し、シリコン酸化膜を形成した。このシリコン酸化膜の厚みは、２ｎｍであった。
その後、シリコン酸化膜に窒素を導入し、シリコン酸窒化膜を形成した。具体的には、プラズマ雰囲気下、窒窒素雰囲気下で、４００℃でシリコン酸化膜を熱処理し、シリコン酸窒化膜を形成した。
次に、シリコン酸窒化膜上にハフニウムシリケート膜を、ＨＴＢ（Ｈｆ（Ｏｔ−Ｂｕ）４）とモノシラン（ＳｉＨ４）によるＣＶＤ法により形成した。
さらに、ハフニウムシリケート膜上にゲート電極を形成するとともに、基板にヒ素（Ｎ型領域）、ホウ素（Ｐ型領域）を注入して、ソース・ドレイン領域を形成した。その後、１０５０℃で基板を加熱して、ソース・ドレイン領域の活性化を行った。
さらに、ゲート電極をマスクとして、ハフニウムシリケート膜、シリコン酸窒化膜を選択的に除去してゲート絶縁膜を形成した。
以上の工程により、半導体装置を得た。
（比較例２）
シリコン基板上を９５０℃で熱酸化し、シリコン酸化膜を形成した。このシリコン酸化膜の厚みは、２ｎｍであった。
次に、シリコン酸化膜を１０００℃、６０秒で熱処理した。その後、シリコン酸化膜に窒素を導入し、シリコン酸窒化膜を形成した。具体的には、プラズマ雰囲気下、窒窒素雰囲気下で、４００℃でシリコン酸化膜を熱処理し、シリコン酸窒化膜を形成した。
シリコン酸窒化膜上にハフニウムシリケート膜を、ＨＴＢ（Ｈｆ（Ｏｔ−Ｂｕ）４）とモノシラン（ＳｉＨ４）によるＣＶＤ法により形成した。
次に、ハフニウムシリケート膜上にゲート電極を形成するとともに、基板にヒ素（Ｎ型領域）、ホウ素（Ｐ型領域）を注入して、ソース・ドレイン領域を形成した。その後、１０５０℃で基板を加熱して、ソース・ドレイン領域の活性化を行った。
さらに、ゲート電極をマスクとして、ハフニウムシリケート膜、シリコン酸窒化膜を選択的に除去してゲート絶縁膜を形成した。
以上の工程により、半導体装置を得た。
シリコン基板上を９５０℃で熱酸化し、シリコン酸化膜を形成した。このシリコン酸化膜の厚みは、２ｎｍであった。
次に、シリコン酸化膜を１０００℃、６０秒で熱処理した。その後、シリコン酸化膜に窒素を導入し、シリコン酸窒化膜を形成した。具体的には、プラズマ雰囲気下、窒窒素雰囲気下で、４００℃でシリコン酸化膜を熱処理し、シリコン酸窒化膜を形成した。
シリコン酸窒化膜上にハフニウムシリケート膜を、ＨＴＢ（Ｈｆ（Ｏｔ−Ｂｕ）４）とモノシラン（ＳｉＨ４）によるＣＶＤ法により形成した。
次に、ハフニウムシリケート膜上にゲート電極を形成するとともに、基板にヒ素（Ｎ型領域）、ホウ素（Ｐ型領域）を注入して、ソース・ドレイン領域を形成した。その後、１０５０℃で基板を加熱して、ソース・ドレイン領域の活性化を行った。
さらに、ゲート電極をマスクとして、ハフニウムシリケート膜、シリコン酸窒化膜を選択的に除去してゲート絶縁膜を形成した。
以上の工程により、半導体装置を得た。
（結果）
（ワイブルプロット）
実施例１および比較例１の半導体装置のＴＤＤＢ（TimeDependent Dielectric Breakdown）特性を測定した（温度を上げて、絶縁膜がブレークダウンしない程度の電圧を加え続けて破壊が起こるまでの時間を測定）。そして、測定結果をワイブルプロットし、半導体装置の信頼性（寿命）を評価した。
ここでワイブルプロットとは、絶縁破壊を起こした半導体装置の累積不良率Ｆから算出される指数Ｗを縦軸とし、ストレス印加時間ｔのｌｏｇスケールを横軸としてプロットしたものである。尚、指数Ｗは下記の式により計算される。
Ｗ＝ｌｎ[ｌｎ{１／（１−Ｆ）}]
ここで、図５に示すように、ワイブルプロットの傾きが大きいほど、寿命が長いといえる。
（ワイブルプロット）
実施例１および比較例１の半導体装置のＴＤＤＢ（TimeDependent Dielectric Breakdown）特性を測定した（温度を上げて、絶縁膜がブレークダウンしない程度の電圧を加え続けて破壊が起こるまでの時間を測定）。そして、測定結果をワイブルプロットし、半導体装置の信頼性（寿命）を評価した。
ここでワイブルプロットとは、絶縁破壊を起こした半導体装置の累積不良率Ｆから算出される指数Ｗを縦軸とし、ストレス印加時間ｔのｌｏｇスケールを横軸としてプロットしたものである。尚、指数Ｗは下記の式により計算される。
Ｗ＝ｌｎ[ｌｎ{１／（１−Ｆ）}]
ここで、図５に示すように、ワイブルプロットの傾きが大きいほど、寿命が長いといえる。
結果を図４に示す。実施例１の方が比較例１に比べ、ワイブルプロットの傾きが大きく、寿命が長いことがわかる。また、図６には、実施例１のRBS(ラザフォード後方散乱）によるゲート絶縁膜の測定結果を示す。これによれば、Ｈｆ原子がシリコン基板と、シリコン酸窒化膜との界面側にまで侵入しておらず、シリコン酸窒化膜表面側に局在化していることがわかる。
（実施例２，３、比較例２について）
実施例１および比較例１と同様に、実施例２，３および比較例２についてTDDB特性の評価を行いワイブルプロットの傾きを求めた結果が図７である。比較例１，２に対し、実施例１，２および３はワイブルプロットの傾きが大きく、寿命が長いといえる。
上記の結果は、１０５０℃以上の温度であれば、シリコン酸化膜の緻密化が可能であることを示している。さらに、シリコン酸化膜の緻密化によってその後の工程で導入される窒素のシリコン基板方向への拡散が抑制される。そして、窒素の局在化およびシリコン酸化膜の緻密化により、ハフニウム原子のシリコン基板方向への拡散が抑制されると考えられる。この結果、ワイブルプロットの傾きが大きくなり、半導体装置の寿命が改善されるものと考えられる。
実施例１および比較例１と同様に、実施例２，３および比較例２についてTDDB特性の評価を行いワイブルプロットの傾きを求めた結果が図７である。比較例１，２に対し、実施例１，２および３はワイブルプロットの傾きが大きく、寿命が長いといえる。
上記の結果は、１０５０℃以上の温度であれば、シリコン酸化膜の緻密化が可能であることを示している。さらに、シリコン酸化膜の緻密化によってその後の工程で導入される窒素のシリコン基板方向への拡散が抑制される。そして、窒素の局在化およびシリコン酸化膜の緻密化により、ハフニウム原子のシリコン基板方向への拡散が抑制されると考えられる。この結果、ワイブルプロットの傾きが大きくなり、半導体装置の寿命が改善されるものと考えられる。
１ 半導体装置
１１ 基板
１２ シリコン酸化膜
１３ シリコン酸窒化膜
１４ 絶縁膜
１６ ゲート電極
１６’ ポリシリコン膜
１１１Ａ，１１１Ｂ ソース・ドレイン領域
１１ 基板
１２ シリコン酸化膜
１３ シリコン酸窒化膜
１４ 絶縁膜
１６ ゲート電極
１６’ ポリシリコン膜
１１１Ａ，１１１Ｂ ソース・ドレイン領域
Claims (8)
- 基板上に、シリコン酸化膜を形成する工程と、
前記シリコン酸化膜に対して窒素を導入してシリコン酸窒化膜を形成する工程と、
前記シリコン酸窒化膜上にＺｒ、Ｈｆのうち、少なくともいずれかの金属元素を含む絶縁膜を形成する工程とを含み、
前記基板上にシリコン酸化膜を形成する前記工程では、
１０５０℃未満で前記基板上にシリコン酸化膜を成膜した後、１０５０℃以上、１１００℃以下でシリコン酸化膜を熱処理する
半導体装置の製造方法。 - 基板上に、シリコン酸化膜を形成する工程と、
前記シリコン酸化膜に対して窒素を導入してシリコン酸窒化膜を形成する工程と、
前記シリコン酸窒化膜上にＺｒ、Ｈｆのうち、少なくともいずれかの金属元素を含む絶縁膜を形成する工程とを含み、
前記基板上にシリコン酸化膜を形成する前記工程では、
１０５０℃以上、１１００℃以下で前記基板上にシリコン酸化膜を形成する半導体装置の製造方法。 - 請求項１または２に記載の半導体装置の製造方法において、
前記シリコン酸化膜の厚みは２．５ｎｍ以下である半導体装置の製造方法。 - 請求項１乃至３のいずれかに記載の半導体装置の製造方法において、
前記絶縁膜および前記シリコン酸窒化膜はゲート絶縁膜である半導体装置の製造方法。 - 請求項１乃至４のいずれかに記載の半導体装置の製造方法において、
前記シリコン酸化膜に対して窒素を導入してシリコン酸窒化膜を形成する前記工程では、窒素を含むプラズマ雰囲気中で前記シリコン酸化膜を処理することで、シリコン酸窒化膜を形成する半導体装置の製造方法。 - 請求項１乃至５のいずれかに記載の半導体装置の製造方法において、
前記シリコン酸窒化膜上に絶縁膜を形成する前記工程では、
前記シリコン酸窒化膜上に、Ｚｒ、Ｈｆのうち少なくともいずれかの金属元素を含む絶縁膜をＣＶＤ法、ＡＬＤ法またはスパッタ法により形成する半導体装置の製造方法。 - 請求項１乃至６のいずれかに記載の半導体装置の製造方法において、
絶縁膜を形成する前記工程の後段で、半導体装置が加熱処理される工程を含む半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記基板上にシリコン酸化膜を形成する前記工程では、
１０５０℃未満で前記基板上にシリコン酸化膜を成膜した後、１０５０℃以上、１１００℃以下でシリコン酸化膜を熱処理し、
前記熱処理は、窒素雰囲気下、あるいは窒素と酸素の混合雰囲気下で行われる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008190609A JP2010028008A (ja) | 2008-07-24 | 2008-07-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008190609A JP2010028008A (ja) | 2008-07-24 | 2008-07-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010028008A true JP2010028008A (ja) | 2010-02-04 |
Family
ID=41733519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008190609A Pending JP2010028008A (ja) | 2008-07-24 | 2008-07-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010028008A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014187238A (ja) * | 2013-03-25 | 2014-10-02 | Toyoda Gosei Co Ltd | Ｍｉｓ型半導体装置の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07335876A (ja) * | 1994-06-10 | 1995-12-22 | Sony Corp | ゲート絶縁膜の形成方法 |
| JP2004119899A (ja) * | 2002-09-27 | 2004-04-15 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
| JP2005203671A (ja) * | 2004-01-19 | 2005-07-28 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
| JP2006054391A (ja) * | 2004-08-16 | 2006-02-23 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
2008
- 2008-07-24 JP JP2008190609A patent/JP2010028008A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07335876A (ja) * | 1994-06-10 | 1995-12-22 | Sony Corp | ゲート絶縁膜の形成方法 |
| JP2004119899A (ja) * | 2002-09-27 | 2004-04-15 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
| JP2005203671A (ja) * | 2004-01-19 | 2005-07-28 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
| JP2006054391A (ja) * | 2004-08-16 | 2006-02-23 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014187238A (ja) * | 2013-03-25 | 2014-10-02 | Toyoda Gosei Co Ltd | Ｍｉｓ型半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8450221B2 (en) | Method of forming MOS transistors including SiON gate dielectric with enhanced nitrogen concentration at its sidewalls | |
| JP2008300779A (ja) | 半導体装置及びその製造方法 | |
| US6204205B1 (en) | Using H2anneal to improve the electrical characteristics of gate oxide | |
| JP4762169B2 (ja) | 半導体装置の製造方法 | |
| US20120261748A1 (en) | Semiconductor device with recess gate and method for fabricating the same | |
| JP2002151684A (ja) | 半導体装置及びその製造方法 | |
| JP4477981B2 (ja) | 半導体装置の製造方法 | |
| CN103794482B (zh) | 金属栅极的形成方法 | |
| JP2010028008A (ja) | 半導体装置の製造方法 | |
| JP4261276B2 (ja) | 半導体装置の製造方法 | |
| JP5050351B2 (ja) | 半導体装置の製造方法 | |
| KR101054320B1 (ko) | 반도체 장치의 제조 방법 | |
| CN104009037B (zh) | 半导体器件及其制造方法 | |
| JP2007194239A (ja) | 半導体装置の製造方法 | |
| US20060172473A1 (en) | Method of forming a two-layer gate dielectric | |
| WO2010041740A1 (ja) | 半導体装置の製造方法 | |
| WO2005101518A1 (ja) | 半導体装置の製造方法 | |
| KR100744269B1 (ko) | 모스 트랜지스터의 게이트 산화막 형성 방법 | |
| JP6233033B2 (ja) | 半導体装置の製造方法 | |
| US20080242114A1 (en) | Thermal anneal method for a high-k dielectric | |
| JP4028538B2 (ja) | 半導体装置の製造方法およびその製造装置 | |
| EP1843397A1 (en) | Semiconductor device | |
| JP4809653B2 (ja) | 半導体装置の製造方法 | |
| JP2005191061A (ja) | 半導体装置の製造方法 | |
| KR20090032552A (ko) | 반도체 소자의 게이트 유전체 형성 방법 및 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110713 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130702 |