JP2010028008A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2010028008A JP2010028008A JP2008190609A JP2008190609A JP2010028008A JP 2010028008 A JP2010028008 A JP 2010028008A JP 2008190609 A JP2008190609 A JP 2008190609A JP 2008190609 A JP2008190609 A JP 2008190609A JP 2010028008 A JP2010028008 A JP 2010028008A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- film
- oxide film
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 110
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 109
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 68
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 68
- 239000010703 silicon Substances 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 65
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 49
- 229910052735 hafnium Inorganic materials 0.000 claims abstract description 25
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 25
- 229910052726 zirconium Inorganic materials 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims description 17
- 239000012298 atmosphere Substances 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 125000004429 atom Chemical group 0.000 description 19
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 16
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 10
- 125000004433 nitrogen atom Chemical group N* 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 239000010410 layer Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000000280 densification Methods 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- -1 nitrogen nitride Chemical class 0.000 description 2
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910006501 ZrSiO Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000000921 elemental analysis Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 1
- 238000006902 nitrogenation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
本発明は、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
近年、トランジスタの微細化、高集積化が進んでおり、トランジスタを構成するゲート絶縁膜も薄膜化が進んでいる。
従来、ゲート絶縁膜としては、シリコン酸化膜が使用されていたが、シリコン酸化膜の厚みを薄くしてしまうと、ゲートリーク電流が増大してしまう。そこで、シリコン酸化膜にかえて、いわゆるhigh-k膜(高誘電率膜)が使用されている。
このような高誘電率膜を使用することで、トランジスタの駆動能力を劣化させることなく、リーク電流を抑制することができる。
ゲート絶縁膜に高誘電率膜を使用する場合、基板上に界面層として、SiO2膜あるいはSiON膜を形成し、この界面層上にハフニウムオキサイド等の高誘電率膜を形成する(たとえば、特許文献1参照)。
さらに、本発明に関連する技術として、特許文献2〜4がある。
In recent years, miniaturization and high integration of transistors have progressed, and the gate insulating film constituting the transistor has also been thinned.
Conventionally, a silicon oxide film has been used as the gate insulating film. However, if the thickness of the silicon oxide film is reduced, the gate leakage current increases. Therefore, a so-called high-k film (high dielectric constant film) is used instead of the silicon oxide film.
By using such a high dielectric constant film, leakage current can be suppressed without deteriorating the driving capability of the transistor.
When a high dielectric constant film is used for the gate insulating film, an SiO 2 film or an SiON film is formed on the substrate as an interface layer, and a high dielectric constant film such as hafnium oxide is formed on the interface layer (for example, a patent Reference 1).
Furthermore, there are
ここで、高誘電率膜を使用する場合、ゲート絶縁膜の信頼性の尺度を示すTDDB(Time Dependent Dielectric Breakdown)の低下が問題となる。
これは、以下のようなことが原因であると推測される。高誘電率膜を構成するHf等の原子が、界面層にまで拡散し、界面層にHf原子等が侵入する。界面層では、Hf原子等が侵入したことに起因する欠陥が生じる。このような欠陥に起因して、半導体装置の信頼性が低下するものと考えられる。特に、界面層のうち基板側に前記欠陥が形成された場合には、リーク電流が大きくなることがあり、半導体装置の信頼性(例えば寿命)が特に低下しやすくなる。また、欠陥の発生の仕方により、半導体装置の信頼性への影響も異なり、トランジスタの信頼性、たとえば、寿命にばらつきが生じることとなる。
Here, when a high dielectric constant film is used, there is a problem of a decrease in TDDB (Time Dependent Dielectric Breakdown) indicating a measure of the reliability of the gate insulating film.
This is presumed to be caused by the following. Atoms such as Hf constituting the high dielectric constant film diffuse to the interface layer, and Hf atoms enter the interface layer. In the interface layer, defects due to penetration of Hf atoms and the like are generated. It is considered that the reliability of the semiconductor device is lowered due to such defects. In particular, when the defect is formed on the substrate side of the interface layer, the leakage current may increase, and the reliability (for example, the lifetime) of the semiconductor device is particularly likely to decrease. Further, the influence on the reliability of the semiconductor device varies depending on the manner of occurrence of defects, and the reliability of the transistor, for example, the lifetime varies.
本発明によれば、基板上に、シリコン酸化膜を形成する工程と、前記シリコン酸化膜に対して窒素を導入してシリコン酸窒化膜を形成する工程と、前記シリコン酸窒化膜上にZr、Hfのうち、少なくともいずれかの金属元素を含む絶縁膜を形成する工程とを含み、前記基板上にシリコン酸化膜を形成する前記工程では、1050℃未満で前記基板上にシリコン酸化膜を成膜した後、1050℃以上、1100℃以下でシリコン酸化膜を熱処理する半導体装置の製造方法が提供される。
また、本発明によれば、基板上に、シリコン酸化膜を形成する工程と、前記シリコン酸化膜に対して窒素を導入してシリコン酸窒化膜を形成する工程と、前記シリコン酸窒化膜上にZr、Hfのうち、少なくともいずれかの金属元素を含む絶縁膜を形成する工程とを含み、前記基板上にシリコン酸化膜を形成する前記工程では、1050℃以上、1100℃以下で前記基板上にシリコン酸化膜を形成する半導体装置の製造方法が提供される。
According to the present invention, a step of forming a silicon oxide film on a substrate, a step of introducing nitrogen into the silicon oxide film to form a silicon oxynitride film, Zr on the silicon oxynitride film, Forming a silicon oxide film on the substrate, and forming a silicon oxide film on the substrate at a temperature lower than 1050 ° C. Then, a method of manufacturing a semiconductor device is provided in which the silicon oxide film is heat-treated at 1050 ° C. or higher and 1100 ° C. or lower.
According to the invention, a step of forming a silicon oxide film on the substrate, a step of forming a silicon oxynitride film by introducing nitrogen into the silicon oxide film, and a step of forming on the silicon oxynitride film Forming a silicon oxide film on the substrate at a temperature of 1050 ° C. or higher and 1100 ° C. or lower on the substrate. A method of manufacturing a semiconductor device for forming a silicon oxide film is provided.
この発明によれば、基板上にシリコン酸化膜を形成する工程では、前記基板上にシリコン酸化膜を成膜した後、1050℃以上、1100℃以下でシリコン酸化膜を熱処理する、あるいは1050℃以上、1100℃以下で前記基板上にシリコン酸化膜を形成している。
このようにすることで、シリコン酸化膜が緻密化される。そのため、シリコン酸化膜に対して窒素を導入してシリコン酸窒化膜を形成する工程では、窒素原子がシリコン酸化膜中に侵入しづらくなり、窒素原子がシリコン酸窒化膜表面に局在化する。
この局在化した窒素原子により、Zr原子や、Hf原子がシリコン酸窒化膜中に侵入することが防止でき、さらに、シリコン酸化膜の緻密化により、Zr、Hf原子がシリコン酸窒化膜中に侵入することが防止される。
これにより、シリコン酸窒化膜中に、Zr原子や、Hf原子に起因する欠陥が発生しにくくなり、半導体装置の信頼性が向上する。
According to the present invention, in the step of forming the silicon oxide film on the substrate, after forming the silicon oxide film on the substrate, the silicon oxide film is heat-treated at 1050 ° C. or higher and 1100 ° C. or lower, or 1050 ° C. or higher. A silicon oxide film is formed on the substrate at 1100 ° C. or lower.
By doing so, the silicon oxide film is densified. For this reason, in the step of forming a silicon oxynitride film by introducing nitrogen into the silicon oxide film, nitrogen atoms are less likely to enter the silicon oxide film, and the nitrogen atoms are localized on the surface of the silicon oxynitride film.
The localized nitrogen atoms can prevent Zr atoms and Hf atoms from entering the silicon oxynitride film. Further, the densification of the silicon oxide film allows the Zr and Hf atoms to enter the silicon oxynitride film. Intrusion is prevented.
Thereby, defects due to Zr atoms and Hf atoms are less likely to occur in the silicon oxynitride film, and the reliability of the semiconductor device is improved.
本発明によれば、信頼性が高い半導体装置が提供される。 According to the present invention, a highly reliable semiconductor device is provided.
以下、本発明の実施形態を図面に基づいて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
(第一実施形態)
はじめに、図1、2を参照して、本実施形態の半導体装置の製造方法の概要について説明する。
本実施形態の半導体装置1の製造方法は、基板11上に、シリコン酸化膜12を形成する工程と、シリコン酸化膜12に対して窒素を導入してシリコン酸窒化膜13を形成する工程と、シリコン酸窒化膜13上にZr、Hfの少なくともいずれかを含む絶縁膜14を形成する工程とを含む。
基板11上にシリコン酸化膜12を形成する前記工程では、基板11上にシリコン酸化膜12を成膜した後、1050℃以上、1100℃以下でシリコン酸化膜12を熱処理する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.
(First embodiment)
First, an outline of a method for manufacturing a semiconductor device according to the present embodiment will be described with reference to FIGS.
The manufacturing method of the
In the step of forming the
次に、本実施形態の半導体装置の製造方法について詳細に説明する。
はじめに、半導体基板である基板11を用意する。この基板11は、シリコンを主成分として含む層を少なくとも表面に有する基板であり、本実施形態では、シリコン基板である。
この基板11には、図示しないがSTI(shallow trench isolation)により素子形成領域が区画されている。
Next, the manufacturing method of the semiconductor device of this embodiment will be described in detail.
First, a
Although not shown, the
次に、図1(A)に示すように、基板11上にシリコン酸化膜12を形成する。シリコン酸化膜12は、酸素雰囲気下で、基板11を1050℃未満、たとえば、850℃以上、950℃以下で熱酸化することにより形成される。
このシリコン酸化膜12の厚みは2.5nm以下であることが好ましく、なかでも、2.0nm以下であることが好ましい。また、シリコン酸化膜12の下限値は、1.5nm以上であることが好ましい。
シリコン酸化膜12の厚みを2.5nm以下とすることで、トランジスタの駆動電流増大という効果がある。また、シリコン酸化膜12の厚みを1.5nm以上とすることで、ゲートリーク電流を確実に防止することができる。
Next, as shown in FIG. 1A, a
The thickness of the
By setting the thickness of the
次に、1050℃以上、1100℃以下でシリコン酸化膜12を熱処理する。このとき、非酸化性ガスとして、不活性ガスや窒素ガスを導入してもよい。シリコン酸化膜12を熱処理する際には、窒素雰囲気下、あるいは窒素と酸素との混合ガス雰囲気下で行うことが好ましい。このようにすることで薄い絶縁膜の増膜を抑制する効果がある。
この熱処理工程と、前述したシリコン酸化膜12の成膜工程(基板11を熱酸化する工程)とは同一のチャンバー内で連続して行う。これにより、シリコン酸化膜12の汚染等を防止できる。
熱処理は、ランプアニール等で行うことができる。
熱処理温度は、1050℃以上であることが好ましいが、なかでも1075℃以上であることが好ましい。このようにすることで、シリコン酸化膜12を確実に緻密化することができ、さらには、基板11とシリコン酸化膜12との間の界面ラフネス(界面の凹凸)も改善することができる。
また、熱処理時間は、10秒以上、120秒以下であることが好ましい。このようにすることで、シリコン酸化膜12を確実に緻密化することができ、さらには、基板11とシリコン酸化膜12界面のラフネスも改善することができる。
なお、熱処理温度の上限値を1100℃としたのは、1100℃以下で熱処理を行うことで、基板11に結晶欠陥が発生してしまうことを防止できるからである。
Next, the
This heat treatment step and the above-described film formation step of the silicon oxide film 12 (step of thermally oxidizing the substrate 11) are performed continuously in the same chamber. Thereby, contamination of the
The heat treatment can be performed by lamp annealing or the like.
The heat treatment temperature is preferably 1050 ° C. or higher, more preferably 1075 ° C. or higher. By doing so, the
The heat treatment time is preferably 10 seconds or more and 120 seconds or less. By doing so, the
Note that the upper limit value of the heat treatment temperature is set to 1100 ° C. because it is possible to prevent crystal defects from occurring in the
次に、シリコン酸化膜12に対し、窒素を導入し、窒化処理を行い、シリコン酸窒化膜13を形成する(図1(B))。窒化処理の方法としては、たとえば、窒素を含有するプラズマにシリコン酸化膜12をさらす方法、アンモニアや二酸化窒素等の窒素を含む雰囲気において、シリコン酸化膜12を熱処理する方法があげられる。なかでも、窒素を表面に比較的高濃度に局在化させるという観点から、窒素を含む雰囲気において、シリコン酸化膜12を熱プラズマ処理する方法が好ましい。
このとき、シリコン酸化膜12は前段の熱処理工程において緻密化されているため、窒素原子は、シリコン酸窒化膜13の表面層に局在化した状態となる。換言すると、窒素原子は、シリコン酸窒化膜13内部に侵入しにくい状態となる。
Next, nitrogen is introduced into the
At this time, since the
その後、図2に示すように、シリコン酸窒化膜13上に、Hfを含む絶縁膜14、例えばHfSiO(ハフニウムシリケート)膜を形成する。HfSiO膜は、例えばHTB(Hf(Ot−Bu)4)とモノシラン(SiH4)とを用い、CVD(chemical vapor deposition)法やALD(atomic layer deposition)法やスパッタ法により形成される。詳細は特開2006−93670号公報を参照されたい。
ここで、絶縁膜14は、High-k膜(比誘電率が10以上の絶縁膜)である。
Thereafter, as shown in FIG. 2, an
Here, the insulating
その後、図3(A)に示すように、絶縁膜14上にゲート電極16となるポリシリコン膜16’を形成する。次に、図3(B)に示すように、ポリシリコン膜16’を選択的に除去してゲート電極16を形成する。さらに、ゲート電極16をマスクとして、シリコン酸窒化膜13および絶縁膜14を選択的に除去した後(シリコン酸窒化膜13および絶縁膜14によりゲート絶縁膜形成)、図3(C)に示すように、基板11に対し不純物を注入し、ソース・ドレイン領域111A,111Bを形成する。次に、基板11を、たとえば、1050℃に加熱して、ソース・ドレイン領域111A,111Bの不純物の活性化を行う。なお接合形成技術に関しては、例えば、ゲート電極側面に絶縁膜を形成して、不純物の導入を行うことや、ゲート端の接合だけを浅くするソースドレイン・エクステンション構造などが知られているが、必要に応じて適宜用いればよく、ここでは、詳細は省略している。
なお、絶縁膜14を形成した後段の工程において、ゲート電極16を形成する際、ソース・ドレイン領域111A,111Bの不純物の活性化を行う際等に、基板11には熱が加わるが、ソース・ドレイン領域111A,111Bの不純物の活性化を行う際の熱処理温度が最も高い温度となる。
以上の工程により、半導体装置1が製造される。
Thereafter, as shown in FIG. 3A, a
In addition, when the
The
次に、本実施形態の作用効果について説明する。
本実施形態では、基板11上にシリコン酸化膜12を成膜した後、1050℃以上、1100℃以下でシリコン酸化膜12を熱処理している。
このようにすることで、シリコン酸化膜12が緻密化される。そのため、シリコン酸化膜12に対して窒素を導入してシリコン酸窒化膜13を形成する工程では、窒素原子がシリコン酸化膜中に侵入しづらくなり、窒素原子がシリコン酸窒化膜13表面に局在化する。
この局在化した窒素原子により、Hf原子がシリコン酸窒化膜13中に侵入することが防止され、さらに、シリコン酸化膜12の緻密化により、Hf原子がシリコン酸窒化膜13中に侵入することが防止される。
これにより、シリコン酸窒化膜13中に、Hf原子に起因する欠陥が発生しにくくなり、半導体装置1の信頼性が向上する。
Next, the effect of this embodiment is demonstrated.
In this embodiment, after the
By doing so, the
The localized nitrogen atoms prevent Hf atoms from entering the
Thereby, defects due to Hf atoms are less likely to occur in the
また、本実施形態では、シリコン酸化膜12の厚みを2.5nm以下としており、比較的厚みが薄いため、Hf原子がシリコン酸窒化膜13と、基板11との界面側にまで侵入しやすいものとなっている。このような半導体装置1において、前述したように、Hf原子がシリコン酸窒化膜13中に侵入してしまうことを防止することは、きわめて有用である。
In the present embodiment, the thickness of the
また本実施形態では、絶縁膜14を形成した後段の工程において、ゲート電極16を形成する際、ソース・ドレイン領域111A,111Bの不純物の活性化を行う際等に、基板11に熱が加わり、基板11が加熱処理されるが、このような加熱処理においては、Hf原子がシリコン酸窒化膜13側に拡散する可能性がある。本実施形態では、シリコン酸化膜12を緻密化するとともに、窒素原子をシリコン酸窒化膜13表面に局在化させて、Hf原子の侵入を防止しているので、後段の熱処理工程においても、Hf原子のシリコン酸窒化膜13中への侵入を効果的に防止することができる。
In the present embodiment, in the subsequent process of forming the insulating
また、本実施形態では、熱処理温度よりも低い温度で、シリコン酸化膜12を形成している。具体的には、基板11を850℃以上、950℃以下で熱処理することでシリコン酸化膜12を形成している。これにより、シリコン酸化膜12の厚み等を正確に制御することができる。
In the present embodiment, the
(第二実施形態)
前記実施形態では、シリコン酸化膜12を形成する際に、1050℃以上、1100℃以下でシリコン酸化膜12を熱処理していた。これに対し、本実施形態では、1050℃以上、1100℃以下で基板11上にシリコン酸化膜12を形成する。その他の点に関しては、前記実施形態と同様である。
シリコン酸化膜12を形成する際に、基板11を加熱し、1050℃以上、1100℃以下で熱酸化膜を形成し、熱処理は行わない。これにより、緻密化されたシリコン酸化膜12を形成することができる。
シリコン酸化膜12の形成温度は、1050℃以上であることが好ましいが、なかでも1075℃以上であることが好ましい。このようにすることで、シリコン酸化膜12を確実に緻密化することができる。
なお、温度の上限値を1100℃としたのは、1100℃以下でシリコン酸化膜12を形成することで、基板11に結晶欠陥が発生してしまうことを防止できるからである。
(Second embodiment)
In the embodiment, when the
When the
The formation temperature of the
The upper limit of the temperature is set to 1100 ° C. because the formation of the
このような本実施形態によれば、第一実施形態と同様の効果を奏することができるうえ、以下の効果を奏することができる。
本実施形態では、1050℃以上、1100℃以下で基板上にシリコン酸化膜12を形成しているので、シリコン酸化膜12を形成した後、熱処理を行う場合に比べ、シリコン酸化膜12の成膜工程を簡略化することができる。
According to such this embodiment, the same effect as 1st embodiment can be produced, and the following effect can be produced.
In this embodiment, since the
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
たとえば、前記各実施形態では、絶縁膜14をCVD(chemical vapor deposition)法やALD(atomic layer deposition)法により、形成したが、これに限らず、たとえば、シリコン酸窒化膜13上に、PVD法により、Hf膜を形成し、その後熱処理を行うことで、ハフニウムシリケート膜である絶縁膜14を形成してもよい。
It should be noted that the present invention is not limited to the above-described embodiments, and modifications, improvements, and the like within the scope that can achieve the object of the present invention are included in the present invention.
For example, in each of the above-described embodiments, the insulating
さらに、前記実施形態では、High-k膜として、ハフニウムシリケート膜を形成していたが、これに限られず、Zr、Hfの少なくともいずれかを含む絶縁膜であればよい。Zr、Hfの酸化膜、Zr、Hfのシリケート膜、Zr、Hfの酸窒化膜であってもよい。具体的には、たとえば、ZrSiO膜等であってもよい。
これらの絶縁膜の成膜方法は、前記実施形態と同様であってもよいし、また、CVD法やALD法によるものであってもよい。
Zrは、Hf原子と原子半径が同程度であることから、これらの金属原子を使用した絶縁膜を形成する場合にも、シリコン酸窒化膜への侵入を防止できると考えられる。
Furthermore, in the above-described embodiment, the hafnium silicate film is formed as the high-k film. However, the present invention is not limited to this, and any insulating film containing at least one of Zr and Hf may be used. An oxide film of Zr and Hf, a silicate film of Zr and Hf, and an oxynitride film of Zr and Hf may be used. Specifically, for example, a ZrSiO film or the like may be used.
The method of forming these insulating films may be the same as that in the above embodiment, or may be by a CVD method or an ALD method.
Since Zr has the same atomic radius as that of Hf atoms, it is considered that intrusion into the silicon oxynitride film can be prevented even when an insulating film using these metal atoms is formed.
次に、本発明の実施例について説明する。
(実施例1)
第一実施形態と同様の方法で、半導体装置を製造した。
具体的には、シリコン基板上を950℃で熱酸化し、シリコン酸化膜を形成した。このシリコン酸化膜の厚みは、2nmであった。
次に、シリコン酸化膜を1075℃、60秒で熱処理した。その後、シリコン酸化膜に窒素を導入し、シリコン酸窒化膜を形成した。具体的には、プラズマ雰囲気下、窒素雰囲気下で、400℃でシリコン酸化膜を熱処理し、シリコン酸窒化膜を形成した。
次に、シリコン酸窒化膜上にハフニウムシリケート膜を、HTB(Hf(Ot−Bu)4)とモノシラン(SiH4)によるCVD法により形成した。
次に、ハフニウムシリケート膜上にゲート電極を形成するとともに、基板にヒ素(N型領域)、ホウ素(P型領域)を注入して、ソース・ドレイン領域を形成した。その後、1050℃で基板を加熱して、ソース・ドレイン領域の活性化を行った。
さらに、ゲート電極をマスクとして、ハフニウムシリケート膜、シリコン酸窒化膜を選択的に除去してゲート絶縁膜を形成した。
以上の工程により、半導体装置を得た。
Next, examples of the present invention will be described.
Example 1
A semiconductor device was manufactured by the same method as in the first embodiment.
Specifically, the silicon substrate was thermally oxidized at 950 ° C. to form a silicon oxide film. The thickness of this silicon oxide film was 2 nm.
Next, the silicon oxide film was heat-treated at 1075 ° C. for 60 seconds. Thereafter, nitrogen was introduced into the silicon oxide film to form a silicon oxynitride film. Specifically, the silicon oxide film was heat-treated at 400 ° C. in a plasma atmosphere and a nitrogen atmosphere to form a silicon oxynitride film.
Next, a hafnium silicate film was formed on the silicon oxynitride film by a CVD method using HTB (Hf (Ot—Bu) 4 ) and monosilane (SiH 4 ).
Next, a gate electrode was formed on the hafnium silicate film, and arsenic (N-type region) and boron (P-type region) were implanted into the substrate to form source / drain regions. Thereafter, the substrate was heated at 1050 ° C. to activate the source / drain regions.
Furthermore, the gate insulating film was formed by selectively removing the hafnium silicate film and the silicon oxynitride film using the gate electrode as a mask.
Through the above steps, a semiconductor device was obtained.
(実施例2)
シリコン酸化膜の熱処理温度を1050℃とした点以外は、実施例1と同様である。
(Example 2)
Example 2 is the same as Example 1 except that the heat treatment temperature of the silicon oxide film is set to 1050 ° C.
(実施例3)
第二実施形態と同様の方法で、半導体装置を製造した。
具体的には、シリコン基板を1050℃で熱酸化し、シリコン酸化膜を形成した。このシリコン酸化膜の厚みは、2nmであった。
その後、シリコン酸化膜に窒素を導入し、シリコン酸窒化膜を形成した。具体的には、プラズマ雰囲気下、窒素雰囲気下で、400℃でシリコン酸化膜を熱処理し、シリコン酸窒化膜を形成した。
次に、シリコン酸窒化膜上にハフニウムシリケート膜を、HTB(Hf(Ot−Bu)4)とモノシラン(SiH4)によるCVD法により形成した。
次に、ハフニウムシリケート膜上にゲート電極を形成するとともに、基板にヒ素(N型領域)、ホウ素(P型領域)を注入して、ソース・ドレイン領域を形成した。その後、1050℃で基板を加熱して、ソース・ドレイン領域の活性化を行った。
さらに、ゲート電極をマスクとして、ハフニウムシリケート膜、シリコン酸窒化膜を選択的に除去してゲート絶縁膜を形成した。
以上の工程により、半導体装置を得た。
(Example 3)
A semiconductor device was manufactured by the same method as in the second embodiment.
Specifically, the silicon substrate was thermally oxidized at 1050 ° C. to form a silicon oxide film. The thickness of this silicon oxide film was 2 nm.
Thereafter, nitrogen was introduced into the silicon oxide film to form a silicon oxynitride film. Specifically, the silicon oxide film was heat-treated at 400 ° C. in a plasma atmosphere and a nitrogen atmosphere to form a silicon oxynitride film.
Next, a hafnium silicate film was formed on the silicon oxynitride film by a CVD method using HTB (Hf (Ot—Bu) 4 ) and monosilane (SiH 4 ).
Next, a gate electrode was formed on the hafnium silicate film, and arsenic (N-type region) and boron (P-type region) were implanted into the substrate to form source / drain regions. Thereafter, the substrate was heated at 1050 ° C. to activate the source / drain regions.
Furthermore, the gate insulating film was formed by selectively removing the hafnium silicate film and the silicon oxynitride film using the gate electrode as a mask.
Through the above steps, a semiconductor device was obtained.
(比較例1)
シリコン基板上を950℃で熱酸化し、シリコン酸化膜を形成した。このシリコン酸化膜の厚みは、2nmであった。
その後、シリコン酸化膜に窒素を導入し、シリコン酸窒化膜を形成した。具体的には、プラズマ雰囲気下、窒窒素雰囲気下で、400℃でシリコン酸化膜を熱処理し、シリコン酸窒化膜を形成した。
次に、シリコン酸窒化膜上にハフニウムシリケート膜を、HTB(Hf(Ot−Bu)4)とモノシラン(SiH4)によるCVD法により形成した。
さらに、ハフニウムシリケート膜上にゲート電極を形成するとともに、基板にヒ素(N型領域)、ホウ素(P型領域)を注入して、ソース・ドレイン領域を形成した。その後、1050℃で基板を加熱して、ソース・ドレイン領域の活性化を行った。
さらに、ゲート電極をマスクとして、ハフニウムシリケート膜、シリコン酸窒化膜を選択的に除去してゲート絶縁膜を形成した。
以上の工程により、半導体装置を得た。
(Comparative Example 1)
The silicon substrate was thermally oxidized at 950 ° C. to form a silicon oxide film. The thickness of this silicon oxide film was 2 nm.
Thereafter, nitrogen was introduced into the silicon oxide film to form a silicon oxynitride film. Specifically, the silicon oxide film was heat-treated at 400 ° C. in a plasma atmosphere and a nitrogen nitride atmosphere to form a silicon oxynitride film.
Next, a hafnium silicate film was formed on the silicon oxynitride film by a CVD method using HTB (Hf (Ot—Bu) 4 ) and monosilane (SiH 4 ).
Further, a gate electrode was formed on the hafnium silicate film, and arsenic (N-type region) and boron (P-type region) were implanted into the substrate to form source / drain regions. Thereafter, the substrate was heated at 1050 ° C. to activate the source / drain regions.
Furthermore, the gate insulating film was formed by selectively removing the hafnium silicate film and the silicon oxynitride film using the gate electrode as a mask.
Through the above steps, a semiconductor device was obtained.
(比較例2)
シリコン基板上を950℃で熱酸化し、シリコン酸化膜を形成した。このシリコン酸化膜の厚みは、2nmであった。
次に、シリコン酸化膜を1000℃、60秒で熱処理した。その後、シリコン酸化膜に窒素を導入し、シリコン酸窒化膜を形成した。具体的には、プラズマ雰囲気下、窒窒素雰囲気下で、400℃でシリコン酸化膜を熱処理し、シリコン酸窒化膜を形成した。
シリコン酸窒化膜上にハフニウムシリケート膜を、HTB(Hf(Ot−Bu)4)とモノシラン(SiH4)によるCVD法により形成した。
次に、ハフニウムシリケート膜上にゲート電極を形成するとともに、基板にヒ素(N型領域)、ホウ素(P型領域)を注入して、ソース・ドレイン領域を形成した。その後、1050℃で基板を加熱して、ソース・ドレイン領域の活性化を行った。
さらに、ゲート電極をマスクとして、ハフニウムシリケート膜、シリコン酸窒化膜を選択的に除去してゲート絶縁膜を形成した。
以上の工程により、半導体装置を得た。
(Comparative Example 2)
The silicon substrate was thermally oxidized at 950 ° C. to form a silicon oxide film. The thickness of this silicon oxide film was 2 nm.
Next, the silicon oxide film was heat-treated at 1000 ° C. for 60 seconds. Thereafter, nitrogen was introduced into the silicon oxide film to form a silicon oxynitride film. Specifically, the silicon oxide film was heat-treated at 400 ° C. in a plasma atmosphere and a nitrogen nitride atmosphere to form a silicon oxynitride film.
A hafnium silicate film was formed on the silicon oxynitride film by a CVD method using HTB (Hf (Ot-Bu) 4 ) and monosilane (SiH 4 ).
Next, a gate electrode was formed on the hafnium silicate film, and arsenic (N-type region) and boron (P-type region) were implanted into the substrate to form source / drain regions. Thereafter, the substrate was heated at 1050 ° C. to activate the source / drain regions.
Furthermore, the gate insulating film was formed by selectively removing the hafnium silicate film and the silicon oxynitride film using the gate electrode as a mask.
Through the above steps, a semiconductor device was obtained.
(結果)
(ワイブルプロット)
実施例1および比較例1の半導体装置のTDDB(TimeDependent Dielectric Breakdown)特性を測定した(温度を上げて、絶縁膜がブレークダウンしない程度の電圧を加え続けて破壊が起こるまでの時間を測定)。そして、測定結果をワイブルプロットし、半導体装置の信頼性(寿命)を評価した。
ここでワイブルプロットとは、絶縁破壊を起こした半導体装置の累積不良率Fから算出される指数Wを縦軸とし、ストレス印加時間tのlogスケールを横軸としてプロットしたものである。尚、指数Wは下記の式により計算される。
W=ln[ln{1/(1−F)}]
ここで、図5に示すように、ワイブルプロットの傾きが大きいほど、寿命が長いといえる。
(result)
(Weibull plot)
The TDDB (Time Dependent Dielectric Breakdown) characteristics of the semiconductor devices of Example 1 and Comparative Example 1 were measured (the temperature until the breakdown was generated by continuously applying a voltage at which the insulating film was not broken down was measured). Then, the measurement results were Weibull plotted to evaluate the reliability (lifetime) of the semiconductor device.
Here, the Weibull plot is a plot in which the vertical axis is an index W calculated from the cumulative failure rate F of the semiconductor device in which dielectric breakdown has occurred, and the log scale of the stress application time t is the horizontal axis. The index W is calculated by the following formula.
W = ln [ln {1 / (1-F)}]
Here, as shown in FIG. 5, the greater the slope of the Weibull plot, the longer the lifetime.
結果を図4に示す。実施例1の方が比較例1に比べ、ワイブルプロットの傾きが大きく、寿命が長いことがわかる。また、図6には、実施例1のRBS(ラザフォード後方散乱)によるゲート絶縁膜の測定結果を示す。これによれば、Hf原子がシリコン基板と、シリコン酸窒化膜との界面側にまで侵入しておらず、シリコン酸窒化膜表面側に局在化していることがわかる。 The results are shown in FIG. It can be seen that Example 1 has a larger Weibull plot slope and a longer life compared to Comparative Example 1. FIG. 6 shows the measurement result of the gate insulating film by RBS (Rutherford backscattering) in Example 1. According to this, it can be seen that Hf atoms do not penetrate to the interface side between the silicon substrate and the silicon oxynitride film, but are localized on the silicon oxynitride film surface side.
(実施例2,3、比較例2について)
実施例1および比較例1と同様に、実施例2,3および比較例2についてTDDB特性の評価を行いワイブルプロットの傾きを求めた結果が図7である。比較例1,2に対し、実施例1,2および3はワイブルプロットの傾きが大きく、寿命が長いといえる。
上記の結果は、1050℃以上の温度であれば、シリコン酸化膜の緻密化が可能であることを示している。さらに、シリコン酸化膜の緻密化によってその後の工程で導入される窒素のシリコン基板方向への拡散が抑制される。そして、窒素の局在化およびシリコン酸化膜の緻密化により、ハフニウム原子のシリコン基板方向への拡散が抑制されると考えられる。この結果、ワイブルプロットの傾きが大きくなり、半導体装置の寿命が改善されるものと考えられる。
(Examples 2 and 3 and Comparative Example 2)
Similar to Example 1 and Comparative Example 1, the results of evaluating the TDDB characteristics of Examples 2, 3 and Comparative Example 2 and obtaining the slope of the Weibull plot are shown in FIG. Compared with Comparative Examples 1 and 2, Examples 1, 2 and 3 have a large Weibull plot slope and can be said to have a long life.
The above results show that the silicon oxide film can be densified at a temperature of 1050 ° C. or higher. Further, the densification of the silicon oxide film suppresses diffusion of nitrogen introduced in the subsequent process toward the silicon substrate. Then, it is considered that diffusion of hafnium atoms toward the silicon substrate is suppressed by localization of nitrogen and densification of the silicon oxide film. As a result, it is considered that the slope of the Weibull plot increases and the life of the semiconductor device is improved.
1 半導体装置
11 基板
12 シリコン酸化膜
13 シリコン酸窒化膜
14 絶縁膜
16 ゲート電極
16’ ポリシリコン膜
111A,111B ソース・ドレイン領域
DESCRIPTION OF
Claims (8)
前記シリコン酸化膜に対して窒素を導入してシリコン酸窒化膜を形成する工程と、
前記シリコン酸窒化膜上にZr、Hfのうち、少なくともいずれかの金属元素を含む絶縁膜を形成する工程とを含み、
前記基板上にシリコン酸化膜を形成する前記工程では、
1050℃未満で前記基板上にシリコン酸化膜を成膜した後、1050℃以上、1100℃以下でシリコン酸化膜を熱処理する
半導体装置の製造方法。 Forming a silicon oxide film on the substrate;
Introducing nitrogen into the silicon oxide film to form a silicon oxynitride film;
Forming an insulating film containing at least one of the metal elements of Zr and Hf on the silicon oxynitride film,
In the step of forming a silicon oxide film on the substrate,
A method of manufacturing a semiconductor device, comprising: forming a silicon oxide film on the substrate at a temperature lower than 1050 ° C .; and thereafter heat-treating the silicon oxide film at a temperature of 1050 ° C. or higher and 1100 ° C. or lower.
前記シリコン酸化膜に対して窒素を導入してシリコン酸窒化膜を形成する工程と、
前記シリコン酸窒化膜上にZr、Hfのうち、少なくともいずれかの金属元素を含む絶縁膜を形成する工程とを含み、
前記基板上にシリコン酸化膜を形成する前記工程では、
1050℃以上、1100℃以下で前記基板上にシリコン酸化膜を形成する半導体装置の製造方法。 Forming a silicon oxide film on the substrate;
Introducing nitrogen into the silicon oxide film to form a silicon oxynitride film;
Forming an insulating film containing at least one of the metal elements of Zr and Hf on the silicon oxynitride film,
In the step of forming a silicon oxide film on the substrate,
A method of manufacturing a semiconductor device, wherein a silicon oxide film is formed on the substrate at 1050 ° C. or higher and 1100 ° C. or lower.
前記シリコン酸化膜の厚みは2.5nm以下である半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1 or 2,
A method of manufacturing a semiconductor device, wherein the silicon oxide film has a thickness of 2.5 nm or less.
前記絶縁膜および前記シリコン酸窒化膜はゲート絶縁膜である半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The method of manufacturing a semiconductor device, wherein the insulating film and the silicon oxynitride film are gate insulating films.
前記シリコン酸化膜に対して窒素を導入してシリコン酸窒化膜を形成する前記工程では、窒素を含むプラズマ雰囲気中で前記シリコン酸化膜を処理することで、シリコン酸窒化膜を形成する半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
In the step of forming a silicon oxynitride film by introducing nitrogen into the silicon oxide film, the silicon oxide film is processed in a plasma atmosphere containing nitrogen to thereby form a silicon oxynitride film. Production method.
前記シリコン酸窒化膜上に絶縁膜を形成する前記工程では、
前記シリコン酸窒化膜上に、Zr、Hfのうち少なくともいずれかの金属元素を含む絶縁膜をCVD法、ALD法またはスパッタ法により形成する半導体装置の製造方法。 In the manufacturing method of the semiconductor device in any one of Claims 1 thru | or 5,
In the step of forming an insulating film on the silicon oxynitride film,
A method for manufacturing a semiconductor device, comprising: forming an insulating film containing at least one of Zr and Hf on a silicon oxynitride film by a CVD method, an ALD method, or a sputtering method.
絶縁膜を形成する前記工程の後段で、半導体装置が加熱処理される工程を含む半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
A method for manufacturing a semiconductor device, comprising: a step of heat-treating the semiconductor device after the step of forming an insulating film.
前記基板上にシリコン酸化膜を形成する前記工程では、
1050℃未満で前記基板上にシリコン酸化膜を成膜した後、1050℃以上、1100℃以下でシリコン酸化膜を熱処理し、
前記熱処理は、窒素雰囲気下、あるいは窒素と酸素の混合雰囲気下で行われる半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
In the step of forming a silicon oxide film on the substrate,
After forming a silicon oxide film on the substrate at less than 1050 ° C., heat-treating the silicon oxide film at 1050 ° C. or more and 1100 ° C. or less,
The method of manufacturing a semiconductor device, wherein the heat treatment is performed in a nitrogen atmosphere or a mixed atmosphere of nitrogen and oxygen.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008190609A JP2010028008A (en) | 2008-07-24 | 2008-07-24 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008190609A JP2010028008A (en) | 2008-07-24 | 2008-07-24 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010028008A true JP2010028008A (en) | 2010-02-04 |
Family
ID=41733519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008190609A Pending JP2010028008A (en) | 2008-07-24 | 2008-07-24 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010028008A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014187238A (en) * | 2013-03-25 | 2014-10-02 | Toyoda Gosei Co Ltd | Mis semiconductor device manufacturing method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07335876A (en) * | 1994-06-10 | 1995-12-22 | Sony Corp | Method for forming gate insulating film |
| JP2004119899A (en) * | 2002-09-27 | 2004-04-15 | Toshiba Corp | Semiconductor device manufacturing method and semiconductor device |
| JP2005203671A (en) * | 2004-01-19 | 2005-07-28 | Semiconductor Leading Edge Technologies Inc | Method of manufacturing semiconductor device |
| JP2006054391A (en) * | 2004-08-16 | 2006-02-23 | Matsushita Electric Ind Co Ltd | Manufacturing method of semiconductor device |
-
2008
- 2008-07-24 JP JP2008190609A patent/JP2010028008A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07335876A (en) * | 1994-06-10 | 1995-12-22 | Sony Corp | Method for forming gate insulating film |
| JP2004119899A (en) * | 2002-09-27 | 2004-04-15 | Toshiba Corp | Semiconductor device manufacturing method and semiconductor device |
| JP2005203671A (en) * | 2004-01-19 | 2005-07-28 | Semiconductor Leading Edge Technologies Inc | Method of manufacturing semiconductor device |
| JP2006054391A (en) * | 2004-08-16 | 2006-02-23 | Matsushita Electric Ind Co Ltd | Manufacturing method of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014187238A (en) * | 2013-03-25 | 2014-10-02 | Toyoda Gosei Co Ltd | Mis semiconductor device manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8450221B2 (en) | Method of forming MOS transistors including SiON gate dielectric with enhanced nitrogen concentration at its sidewalls | |
| JP2008300779A (en) | Semiconductor device and manufacturing method thereof | |
| US6204205B1 (en) | Using H2anneal to improve the electrical characteristics of gate oxide | |
| JP4762169B2 (en) | Manufacturing method of semiconductor device | |
| US20120261748A1 (en) | Semiconductor device with recess gate and method for fabricating the same | |
| JP2002151684A (en) | Semiconductor device and manufacturing method thereof | |
| JP4477981B2 (en) | Manufacturing method of semiconductor device | |
| CN103794482B (en) | The forming method of metal gates | |
| JP2010028008A (en) | Method for manufacturing semiconductor device | |
| JP4261276B2 (en) | Manufacturing method of semiconductor device | |
| JP5050351B2 (en) | Manufacturing method of semiconductor device | |
| KR101054320B1 (en) | Method for manufacturing semiconductor device | |
| CN104009037B (en) | Semiconductor device and method of manufacturing the same | |
| JP2007194239A (en) | Manufacturing method of semiconductor device | |
| US20060172473A1 (en) | Method of forming a two-layer gate dielectric | |
| WO2010041740A1 (en) | Semiconductor device manufacturing method | |
| WO2005101518A1 (en) | Method for manufacturing semiconductor device | |
| KR100744269B1 (en) | Gate oxide film formation method of MOS transistor | |
| JP6233033B2 (en) | Manufacturing method of semiconductor device | |
| US20080242114A1 (en) | Thermal anneal method for a high-k dielectric | |
| JP4028538B2 (en) | Semiconductor device manufacturing method and manufacturing apparatus thereof | |
| EP1843397A1 (en) | Semiconductor device | |
| JP4809653B2 (en) | Manufacturing method of semiconductor device | |
| JP2005191061A (en) | Manufacturing method of semiconductor device | |
| KR20090032552A (en) | Method and structure of gate dielectric for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110713 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130702 |