JP2002151684A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002151684A JP2002151684A JP2000341690A JP2000341690A JP2002151684A JP 2002151684 A JP2002151684 A JP 2002151684A JP 2000341690 A JP2000341690 A JP 2000341690A JP 2000341690 A JP2000341690 A JP 2000341690A JP 2002151684 A JP2002151684 A JP 2002151684A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- nitrogen
- insulating film
- film
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10D64/0134—
-
- H10D64/01336—
-
- H10D64/01344—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
- H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
-
- H10P14/6526—
-
- H10P14/6532—
-
- H10P14/6927—
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 ＭＯＳ型トランジスタのオン電流特性の劣化
を防止する。 【解決手段】 開示される半導体装置１は、シリコン基
板２上に、表層部にシリコン酸窒化膜１４が形成された
シリコン酸化膜１３から成るゲート絶縁膜８を介してゲ
ート電極９が設けられてなる構成において、ゲート絶縁
膜８は、膜厚方向に沿った窒素の濃度が表面近傍位置に
おいて最大値を有し、かつ窒素の濃度が表面近傍位置か
らシリコン基板２方向に向かって急激に減少している。
を防止する。 【解決手段】 開示される半導体装置１は、シリコン基
板２上に、表層部にシリコン酸窒化膜１４が形成された
シリコン酸化膜１３から成るゲート絶縁膜８を介してゲ
ート電極９が設けられてなる構成において、ゲート絶縁
膜８は、膜厚方向に沿った窒素の濃度が表面近傍位置に
おいて最大値を有し、かつ窒素の濃度が表面近傍位置か
らシリコン基板２方向に向かって急激に減少している。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置及び
その製造方法に係り、詳しくは、半導体基板上に、窒
素、酸素及びシリコンを含む絶縁膜から成るゲート絶縁
膜を介してゲート電極が設けられてなる半導体装置及び
その製造方法に関する。
その製造方法に係り、詳しくは、半導体基板上に、窒
素、酸素及びシリコンを含む絶縁膜から成るゲート絶縁
膜を介してゲート電極が設けられてなる半導体装置及び
その製造方法に関する。
【０００２】
【従来の技術】半導体装置の代表として知られているＬ
ＳＩ（大規模集積回路）は、メモリ系デバイスとロジッ
ク系デバイスとに大別されるが、これらのデバイスのほ
とんどが、集積度の点で優れ、コストダウンが図れるＭ
ＯＳ(Metal Oxide Semiconductor)型トランジスタによ
って構成されている。ＭＯＳ型トランジスタは周知のよ
うに、半導体基板上にゲート絶縁膜を介して設けられた
ゲート電極に制御電圧を印加することにより、ゲート絶
縁膜直下の半導体基板表面に誘起されるチャネルの導電
度を制御することを動作原理としている。したがって、
ゲート絶縁膜はＭＯＳ型トランジスタにより構成される
半導体装置の心臓部となっており、このゲート絶縁膜を
いかに高信頼性、高制御性で形成するかが、半導体装置
開発における最も重要な課題になっている。
ＳＩ（大規模集積回路）は、メモリ系デバイスとロジッ
ク系デバイスとに大別されるが、これらのデバイスのほ
とんどが、集積度の点で優れ、コストダウンが図れるＭ
ＯＳ(Metal Oxide Semiconductor)型トランジスタによ
って構成されている。ＭＯＳ型トランジスタは周知のよ
うに、半導体基板上にゲート絶縁膜を介して設けられた
ゲート電極に制御電圧を印加することにより、ゲート絶
縁膜直下の半導体基板表面に誘起されるチャネルの導電
度を制御することを動作原理としている。したがって、
ゲート絶縁膜はＭＯＳ型トランジスタにより構成される
半導体装置の心臓部となっており、このゲート絶縁膜を
いかに高信頼性、高制御性で形成するかが、半導体装置
開発における最も重要な課題になっている。
【０００３】そのような背景の基で、近年において特に
ロジック系デバイスでは、ゲート絶縁膜として広く用い
られているシリコン酸化膜（ＳｉＯ2）の膜厚は略３.０
ｎｍ以下と極めて薄くなってきており、デバイスの高性
能化の要求につれてその膜厚はさらに薄くなる傾向にあ
る。
ロジック系デバイスでは、ゲート絶縁膜として広く用い
られているシリコン酸化膜（ＳｉＯ2）の膜厚は略３.０
ｎｍ以下と極めて薄くなってきており、デバイスの高性
能化の要求につれてその膜厚はさらに薄くなる傾向にあ
る。
【０００４】しかしながら、ゲート絶縁膜の薄膜化に伴
って、ゲートリーク電流の増加やゲート電極からの不純
物の突き抜け等の問題が発生する。前者は、薄膜化によ
りゲート絶縁膜の絶縁性が低下するために生じ、後者
は、ゲート絶縁膜上のゲート電極（例えばシリコン多結
晶膜）内にドープされているボロン（Ｂ）、燐（Ｐ）等
の不純物が製造プロセスの熱処理時に、薄膜化されたゲ
ート絶縁膜を容易に突き抜けてしまうために生ずる。特
に、後者の場合は、突き抜けた不純物がチャネルに達し
てこのチャネルの導電度を変えるように働くので、ドレ
イン電流、しきい値電圧等がばらつき易くなるため、Ｍ
ＯＳ型トランジスタの動作に大きな影響を与える。
って、ゲートリーク電流の増加やゲート電極からの不純
物の突き抜け等の問題が発生する。前者は、薄膜化によ
りゲート絶縁膜の絶縁性が低下するために生じ、後者
は、ゲート絶縁膜上のゲート電極（例えばシリコン多結
晶膜）内にドープされているボロン（Ｂ）、燐（Ｐ）等
の不純物が製造プロセスの熱処理時に、薄膜化されたゲ
ート絶縁膜を容易に突き抜けてしまうために生ずる。特
に、後者の場合は、突き抜けた不純物がチャネルに達し
てこのチャネルの導電度を変えるように働くので、ドレ
イン電流、しきい値電圧等がばらつき易くなるため、Ｍ
ＯＳ型トランジスタの動作に大きな影響を与える。
【０００５】ここで、ゲートリーク電流の増加を抑制す
るには、従来から、ゲート絶縁膜としてシリコン酸化膜
よりも比誘電率の高い絶縁膜を用いると効果的であるこ
とが知られている。また、不純物の突き抜けを防止する
には、従来から、シリコン酸化膜に窒素（Ｎ）を導入し
てシリコン酸化膜をシリコン酸窒化膜（ＳｉＯＮ）化す
ると効果的であることが知られている。なお、シリコン
酸窒化膜はシリコン酸化膜よりも高い比誘電率を有して
いる。したがって、従来から、シリコン酸化膜をシリコ
ン酸窒化膜化したものをゲート絶縁膜として用いられる
ことにより、ゲートリーク電流の増加の抑制及び不純物
の突き抜けの防止を図ることが一般的に行われている。
るには、従来から、ゲート絶縁膜としてシリコン酸化膜
よりも比誘電率の高い絶縁膜を用いると効果的であるこ
とが知られている。また、不純物の突き抜けを防止する
には、従来から、シリコン酸化膜に窒素（Ｎ）を導入し
てシリコン酸化膜をシリコン酸窒化膜（ＳｉＯＮ）化す
ると効果的であることが知られている。なお、シリコン
酸窒化膜はシリコン酸化膜よりも高い比誘電率を有して
いる。したがって、従来から、シリコン酸化膜をシリコ
ン酸窒化膜化したものをゲート絶縁膜として用いられる
ことにより、ゲートリーク電流の増加の抑制及び不純物
の突き抜けの防止を図ることが一般的に行われている。
【０００６】例えば、特開平６−１４０３９２号公報に
は、上述したようなシリコン酸化膜をシリコン酸窒化膜
化したものをゲート絶縁膜として用いる半導体装置の製
造方法が開示されている。同半導体装置の製造方法は、
光励起により窒化膜ラジカルを形成し、あるいは光励起
及びプラズマ励起により窒化膜ラジカルを形成して、こ
の窒化膜ラジカルによりシリコン酸化膜をシリコン酸窒
化膜化するようにしている。すなわち、同半導体装置の
製造方法では、シリコン酸窒化膜化するエネルギーアシ
ストに光励起プロセスを用いることで、比較的低い温度
で例えば７００〜９００℃でシリコン酸窒化膜を可能に
している。
は、上述したようなシリコン酸化膜をシリコン酸窒化膜
化したものをゲート絶縁膜として用いる半導体装置の製
造方法が開示されている。同半導体装置の製造方法は、
光励起により窒化膜ラジカルを形成し、あるいは光励起
及びプラズマ励起により窒化膜ラジカルを形成して、こ
の窒化膜ラジカルによりシリコン酸化膜をシリコン酸窒
化膜化するようにしている。すなわち、同半導体装置の
製造方法では、シリコン酸窒化膜化するエネルギーアシ
ストに光励起プロセスを用いることで、比較的低い温度
で例えば７００〜９００℃でシリコン酸窒化膜を可能に
している。
【０００７】しかしながら、同半導体装置の製造方法で
は、必ずしも扱いに優れているとは言い難い光励起によ
る窒化膜ラジカルを形成することを必要とし、また窒素
をシリコン酸化膜に導入するための加熱処理の温度シー
ケンスが具体的に示されていないので、シリコン酸化膜
を再現性良くシリコン酸窒化膜化するのが容易ではな
い。したがって、光励起のような扱いが難しい手段を必
要とすることなく、再現性良くシリコン酸窒化膜化する
ことができる半導体装置の製造方法が要望されている。
は、必ずしも扱いに優れているとは言い難い光励起によ
る窒化膜ラジカルを形成することを必要とし、また窒素
をシリコン酸化膜に導入するための加熱処理の温度シー
ケンスが具体的に示されていないので、シリコン酸化膜
を再現性良くシリコン酸窒化膜化するのが容易ではな
い。したがって、光励起のような扱いが難しい手段を必
要とすることなく、再現性良くシリコン酸窒化膜化する
ことができる半導体装置の製造方法が要望されている。
【０００８】図１１は、上述したような要望を満たすべ
くなされた従来の半導体装置の製造方法により製造され
た半導体装置の構成を示す断面図、図１２は同半導体装
置の主要部を拡大して示す断面図、図１３及び図１４は
同半導体装置の製造方法の主要工程を工程順に示す工程
図、図１５は同半導体装置の製造方法に用いられる温度
シーケンスを示す図、図１６は同半導体装置のゲート絶
縁膜のＳＩＭＳ(Secondary Ion Mass Spectroscopy)分
析結果を示す図である。同半導体装置５１は、図１１に
示すように、例えばＰ型シリコン基板５２にＳＴＩ(Sha
llow Trench Isolation)あるいはＬＯＣＯＳ(Local Oxi
dation of Silicon)技術等により形成された素子分離領
域５３と、素子分離領域５３により絶縁分離された活性
領域に形成されたＰ型ウエル領域５４と、Ｐ型ウエル領
域５４の表面に形成されたＶｔｈ（しきい値電圧）調整
用ウエル領域５５と、Ｖｔｈ調整用ウエル領域５５に選
択的に形成され低濃度Ｎ型領域５６Ａと高濃度Ｎ型領域
５６Ｂとから成るＮ型ソース領域５６と、Ｖｔｈ調整用
ウエル領域５５に選択的に形成され低濃度Ｎ型領域５７
Ａと高濃度Ｎ型領域５７Ｂとから成るＮ型ドレイン領域
５７と、基板５２上にゲート絶縁膜５８を介して設けら
れたゲート電極５９と、ゲート絶縁膜５８及びゲート電
極５９の側面を覆うサイドウォール絶縁膜６０と、Ｎ型
ソース領域５６及びドレイン領域５７にそれぞれ設けら
れたソース電極６１及びドレイン電極６２とを有してい
る。なお、図１１では、Ｎ型ＭＯＳ型トランジスタを形
成した例で示し、またＮ型ソース領域５６及びドレイン
領域５７はいわゆるＬＤＤ（Lightly Doped Drain）構
造に形成した例で示している。
くなされた従来の半導体装置の製造方法により製造され
た半導体装置の構成を示す断面図、図１２は同半導体装
置の主要部を拡大して示す断面図、図１３及び図１４は
同半導体装置の製造方法の主要工程を工程順に示す工程
図、図１５は同半導体装置の製造方法に用いられる温度
シーケンスを示す図、図１６は同半導体装置のゲート絶
縁膜のＳＩＭＳ(Secondary Ion Mass Spectroscopy)分
析結果を示す図である。同半導体装置５１は、図１１に
示すように、例えばＰ型シリコン基板５２にＳＴＩ(Sha
llow Trench Isolation)あるいはＬＯＣＯＳ(Local Oxi
dation of Silicon)技術等により形成された素子分離領
域５３と、素子分離領域５３により絶縁分離された活性
領域に形成されたＰ型ウエル領域５４と、Ｐ型ウエル領
域５４の表面に形成されたＶｔｈ（しきい値電圧）調整
用ウエル領域５５と、Ｖｔｈ調整用ウエル領域５５に選
択的に形成され低濃度Ｎ型領域５６Ａと高濃度Ｎ型領域
５６Ｂとから成るＮ型ソース領域５６と、Ｖｔｈ調整用
ウエル領域５５に選択的に形成され低濃度Ｎ型領域５７
Ａと高濃度Ｎ型領域５７Ｂとから成るＮ型ドレイン領域
５７と、基板５２上にゲート絶縁膜５８を介して設けら
れたゲート電極５９と、ゲート絶縁膜５８及びゲート電
極５９の側面を覆うサイドウォール絶縁膜６０と、Ｎ型
ソース領域５６及びドレイン領域５７にそれぞれ設けら
れたソース電極６１及びドレイン電極６２とを有してい
る。なお、図１１では、Ｎ型ＭＯＳ型トランジスタを形
成した例で示し、またＮ型ソース領域５６及びドレイン
領域５７はいわゆるＬＤＤ（Lightly Doped Drain）構
造に形成した例で示している。
【０００９】ここで、ゲート絶縁膜５８は、図１２に示
すように、表面（表層部）にシリコン酸窒化膜６４が形
成されたシリコン酸化膜６３から成り、略１．７５ｎｍ
の膜厚を有している。但し、表面にシリコン酸窒化膜６
４が形成される前は、シリコン酸化膜６３は予め略１．
６ｎｍの膜厚に形成されている。
すように、表面（表層部）にシリコン酸窒化膜６４が形
成されたシリコン酸化膜６３から成り、略１．７５ｎｍ
の膜厚を有している。但し、表面にシリコン酸窒化膜６
４が形成される前は、シリコン酸化膜６３は予め略１．
６ｎｍの膜厚に形成されている。
【００１０】次に、図１３及び図１４を参照して、同半
導体装置の製造方法について主要工程を工程順に説明す
る。まず、図１３（ａ）に示すように、予め素子分離領
域５３、Ｐ型ウエル領域５４及びＶｔｈ調整用ウエル領
域５５が形成されたＰ型シリコン基板５２を、例えば枚
葉型チャンバー内に収容して、チャンバー内を酸化性雰
囲気に維持した状態で熱処理して、基板５２表面に膜厚
が略１．６ｎｍのシリコン酸化膜６３を成長させる。
導体装置の製造方法について主要工程を工程順に説明す
る。まず、図１３（ａ）に示すように、予め素子分離領
域５３、Ｐ型ウエル領域５４及びＶｔｈ調整用ウエル領
域５５が形成されたＰ型シリコン基板５２を、例えば枚
葉型チャンバー内に収容して、チャンバー内を酸化性雰
囲気に維持した状態で熱処理して、基板５２表面に膜厚
が略１．６ｎｍのシリコン酸化膜６３を成長させる。
【００１１】次に、図１３（ｂ）に示すように、基板５
２上のシリコン酸化膜６３の表面に窒素を導入し、シリ
コン酸化膜６３の表面にシリコン酸窒化膜６４を形成す
る。これには、基板５２をプラズマ発生装置内に収容
し、窒素ガスをプラズマ発生装置内に供給してプラズマ
源の電源をオンして、予め窒素ガスを原子状窒素や窒素
ラジカルとしておく。これにより、窒素を含んだガスを
ソースとしたプラズマ源を形成する。次に、基板５２
を、図１５に示すような温度シーケンスに基づいて加熱
処理する。この温度シーケンスは、昇温部７０Ａと頂温
部７０Ｂと降温部７０Ｃとから構成されている。
２上のシリコン酸化膜６３の表面に窒素を導入し、シリ
コン酸化膜６３の表面にシリコン酸窒化膜６４を形成す
る。これには、基板５２をプラズマ発生装置内に収容
し、窒素ガスをプラズマ発生装置内に供給してプラズマ
源の電源をオンして、予め窒素ガスを原子状窒素や窒素
ラジカルとしておく。これにより、窒素を含んだガスを
ソースとしたプラズマ源を形成する。次に、基板５２
を、図１５に示すような温度シーケンスに基づいて加熱
処理する。この温度シーケンスは、昇温部７０Ａと頂温
部７０Ｂと降温部７０Ｃとから構成されている。
【００１２】加熱処理は以下のように行われる。まず、
室温状態から時刻ｔ１において昇温を開始して略７５℃
／sec.の昇温速度で加熱を継続し、略９５０℃に達した
時刻ｔ２においてその温度を６０〜２４０秒間一定に保
持した後、時刻ｔ３においてプラズマ源の電源をオフす
る。これにより、時刻ｔ３において降温を開始し、以後
略４０℃／sec.の降温速度で降温を継続した後、時刻ｔ
４において室温に戻る。このような温度シーケンスに基
づいた加熱処理により、プラズマ源から窒素をシリコン
酸化膜６３の表面に導入してシリコン酸窒化膜６４を形
成する。この場合、上記加熱処理は、ＲＴＰ(Rapid The
rmal Process)として標準に供給されている装置を用い
て、上記したような標準的な温度シーケンスを用いて行
われている。このようにして、表面にシリコン酸窒化膜
６４が形成されたシリコン酸化膜６３から成るゲート絶
縁膜５８が形成される。この時点で、ゲート絶縁膜５８
の膜厚は、当初の略１．６ｎｍから略１．７５ｎｍに増
加する。
室温状態から時刻ｔ１において昇温を開始して略７５℃
／sec.の昇温速度で加熱を継続し、略９５０℃に達した
時刻ｔ２においてその温度を６０〜２４０秒間一定に保
持した後、時刻ｔ３においてプラズマ源の電源をオフす
る。これにより、時刻ｔ３において降温を開始し、以後
略４０℃／sec.の降温速度で降温を継続した後、時刻ｔ
４において室温に戻る。このような温度シーケンスに基
づいた加熱処理により、プラズマ源から窒素をシリコン
酸化膜６３の表面に導入してシリコン酸窒化膜６４を形
成する。この場合、上記加熱処理は、ＲＴＰ(Rapid The
rmal Process)として標準に供給されている装置を用い
て、上記したような標準的な温度シーケンスを用いて行
われている。このようにして、表面にシリコン酸窒化膜
６４が形成されたシリコン酸化膜６３から成るゲート絶
縁膜５８が形成される。この時点で、ゲート絶縁膜５８
の膜厚は、当初の略１．６ｎｍから略１．７５ｎｍに増
加する。
【００１３】次に、図１３（ｃ）に示すように、ＣＶＤ
(Chemical Vapor Deposition)法等により全面にシリコ
ン多結晶膜６５を形成した後、周知のフォトリソグラフ
ィ法により、シリコン多結晶膜６５及び表面にシリコン
酸窒化膜６４が形成されたシリコン酸化膜６３をパター
ニングして、図１４（ｄ）に示すように、ゲート絶縁膜
５８及びゲート電極５９を形成する。次に、図１４
（ｅ）に示すように、ゲート電極５９をマスクとしてＮ
型不純物をイオン注入して低濃度Ｎ型領域５６Ａ、５７
Ａを形成した後、ゲート電極５９及びゲート絶縁膜５８
を覆うようにサイドウォール絶縁膜６０を形成する。次
に、サイドウォール絶縁膜６０及びゲート電極５９をマ
スクとしてＮ型不純物をイオン注入して高濃度Ｎ型領域
５６Ｂ、５７Ｂを形成して、それぞれＮ型ソース領域５
６及びドレイン領域５７を形成する。次に、Ｎ型ソース
領域５６及びドレイン領域５７にそれぞれソース電極６
１及びドレイン電極６２を設けて、図１１に示した半導
体装置５１を完成させる。
(Chemical Vapor Deposition)法等により全面にシリコ
ン多結晶膜６５を形成した後、周知のフォトリソグラフ
ィ法により、シリコン多結晶膜６５及び表面にシリコン
酸窒化膜６４が形成されたシリコン酸化膜６３をパター
ニングして、図１４（ｄ）に示すように、ゲート絶縁膜
５８及びゲート電極５９を形成する。次に、図１４
（ｅ）に示すように、ゲート電極５９をマスクとしてＮ
型不純物をイオン注入して低濃度Ｎ型領域５６Ａ、５７
Ａを形成した後、ゲート電極５９及びゲート絶縁膜５８
を覆うようにサイドウォール絶縁膜６０を形成する。次
に、サイドウォール絶縁膜６０及びゲート電極５９をマ
スクとしてＮ型不純物をイオン注入して高濃度Ｎ型領域
５６Ｂ、５７Ｂを形成して、それぞれＮ型ソース領域５
６及びドレイン領域５７を形成する。次に、Ｎ型ソース
領域５６及びドレイン領域５７にそれぞれソース電極６
１及びドレイン電極６２を設けて、図１１に示した半導
体装置５１を完成させる。
【００１４】図１６は、従来の半導体装置５１のゲート
絶縁膜５８のＳＩＭＳ分析結果を示す図である。図１６
において、横軸はゲート絶縁膜５８の膜厚（深さ）を、
縦軸はゲート絶縁膜５８の構成元素である窒素（Ｎ）、
酸素（Ｏ）及びシリコン（Ｓｉ）の濃度（原子％）を示
している。ＳＩＭＳ分析はゲート絶縁膜の膜質を評価す
るために行い、ゲート絶縁膜の膜厚方向に沿った任意の
位置における各元素の濃度分布を知ることができる。図
１６から明らかなように、ゲート絶縁膜５８は、膜厚方
向に沿った窒素の濃度が表面近傍位置において最大値
（７〜８原子％）を有し、かつ窒素の濃度は表面近傍位
置から基板５２方向（右方向）に向かってなだらかに減
少している。そして、窒素の濃度は基板５２表面から所
定距離ｄの範囲にわたって略０になっている。この所定
距離ｄの範囲には、酸素及びシリコンのみが分布してい
る。
絶縁膜５８のＳＩＭＳ分析結果を示す図である。図１６
において、横軸はゲート絶縁膜５８の膜厚（深さ）を、
縦軸はゲート絶縁膜５８の構成元素である窒素（Ｎ）、
酸素（Ｏ）及びシリコン（Ｓｉ）の濃度（原子％）を示
している。ＳＩＭＳ分析はゲート絶縁膜の膜質を評価す
るために行い、ゲート絶縁膜の膜厚方向に沿った任意の
位置における各元素の濃度分布を知ることができる。図
１６から明らかなように、ゲート絶縁膜５８は、膜厚方
向に沿った窒素の濃度が表面近傍位置において最大値
（７〜８原子％）を有し、かつ窒素の濃度は表面近傍位
置から基板５２方向（右方向）に向かってなだらかに減
少している。そして、窒素の濃度は基板５２表面から所
定距離ｄの範囲にわたって略０になっている。この所定
距離ｄの範囲には、酸素及びシリコンのみが分布してい
る。
【００１５】
【発明が解決しようとする課題】ところで、従来の半導
体装置では、ゲート絶縁膜内の窒素が膜厚方向に沿った
半導体基板表面に近い位置まで分布しているので、ＭＯ
Ｓ型トランジスタのオン電流特性が劣化する、という問
題がある。すなわち、従来の半導体装置では、図１６か
ら明らかなように、ゲート絶縁膜５８内の窒素が膜厚方
向に沿って基板５２表面に近い深い位置まで分布してお
り、窒素はゲート絶縁膜５８の略１．７５ｎｍの膜厚の
内、基板５２表面から略０．４６ｎｍ（距離ｄに相当）
に近づいた位置まで分布している。このように窒素が基
板５２表面に近い位置まで分布していると、この窒素に
起因してゲート絶縁膜５８内に生ずる正の固定電荷の影
響を受けて、ゲート絶縁膜２８直下の基板５２表面のチ
ャネルを流れるキャリアが散乱されるようになる。この
結果、オン電流特性が劣化するようになる。また、窒素
がさらに基板５２の表面に達した場合には、界面準位が
発生するようになるので、オン電流特性の劣化はさらに
著しくなる。
体装置では、ゲート絶縁膜内の窒素が膜厚方向に沿った
半導体基板表面に近い位置まで分布しているので、ＭＯ
Ｓ型トランジスタのオン電流特性が劣化する、という問
題がある。すなわち、従来の半導体装置では、図１６か
ら明らかなように、ゲート絶縁膜５８内の窒素が膜厚方
向に沿って基板５２表面に近い深い位置まで分布してお
り、窒素はゲート絶縁膜５８の略１．７５ｎｍの膜厚の
内、基板５２表面から略０．４６ｎｍ（距離ｄに相当）
に近づいた位置まで分布している。このように窒素が基
板５２表面に近い位置まで分布していると、この窒素に
起因してゲート絶縁膜５８内に生ずる正の固定電荷の影
響を受けて、ゲート絶縁膜２８直下の基板５２表面のチ
ャネルを流れるキャリアが散乱されるようになる。この
結果、オン電流特性が劣化するようになる。また、窒素
がさらに基板５２の表面に達した場合には、界面準位が
発生するようになるので、オン電流特性の劣化はさらに
著しくなる。
【００１６】図８は、ＭＯＳ型トランジスタのオン電流
特性を示す図で、横軸はゲート絶縁膜の膜厚ＥＯＴ（Eq
uivalent Oxide Thickness:酸化膜換算膜厚）を、縦軸
はオン電流Ｉonを示している。なお、ゲート長が０．３
μｍ、ゲート幅が１０μｍの構成例で示している。図８
において、従来のＭＯＳ型トランジスタの特性（従来
例）Ａから明らかなように、ゲート絶縁膜の膜厚が略
１．８ｎｍ以下になると、オン電流が急激に減少してき
ている。この理由は上述したように、ゲート絶縁膜５８
内の窒素が膜厚方向に沿って基板５２表面に近い位置ま
で分布しているためである。このようにオン電流特性に
おいてオン電流が急激に減少する領域が存在すると、Ｍ
ＯＳ型トランジスタの駆動能力は著しく低くなるので、
高速動作に対応できなくなる。
特性を示す図で、横軸はゲート絶縁膜の膜厚ＥＯＴ（Eq
uivalent Oxide Thickness:酸化膜換算膜厚）を、縦軸
はオン電流Ｉonを示している。なお、ゲート長が０．３
μｍ、ゲート幅が１０μｍの構成例で示している。図８
において、従来のＭＯＳ型トランジスタの特性（従来
例）Ａから明らかなように、ゲート絶縁膜の膜厚が略
１．８ｎｍ以下になると、オン電流が急激に減少してき
ている。この理由は上述したように、ゲート絶縁膜５８
内の窒素が膜厚方向に沿って基板５２表面に近い位置ま
で分布しているためである。このようにオン電流特性に
おいてオン電流が急激に減少する領域が存在すると、Ｍ
ＯＳ型トランジスタの駆動能力は著しく低くなるので、
高速動作に対応できなくなる。
【００１７】また、従来の半導体装置の製造方法では、
窒素をシリコン酸化膜に導入するための加熱処理の温度
シーケンスが適切でないので、シリコン酸化膜に対し膜
厚方向に沿って窒素を制御性良く導入することが困難で
ある、という問題がある。すなわち、従来の半導体装置
の製造方法では、図１５の温度シーケンスにおいて、昇
温部７０Ａの昇温速度が比較的小さいので頂温部７０Ｂ
のピーク温度に達する迄に時間がかかり、また頂温部７
０Ｂのピーク温度の保持時間が比較的長く、さらに降温
部７０Ｃの降温速度が比較的小さいので室温に戻るまで
時間がかかっているため、窒素が膜厚方向に沿って深く
進んでしまうので、窒素を制御性良く導入するのが困難
であった。このため、ゲート絶縁膜内の膜厚方向に沿っ
て基板５２表面に近い位置まで窒素を分布させてしまっ
ていた。
窒素をシリコン酸化膜に導入するための加熱処理の温度
シーケンスが適切でないので、シリコン酸化膜に対し膜
厚方向に沿って窒素を制御性良く導入することが困難で
ある、という問題がある。すなわち、従来の半導体装置
の製造方法では、図１５の温度シーケンスにおいて、昇
温部７０Ａの昇温速度が比較的小さいので頂温部７０Ｂ
のピーク温度に達する迄に時間がかかり、また頂温部７
０Ｂのピーク温度の保持時間が比較的長く、さらに降温
部７０Ｃの降温速度が比較的小さいので室温に戻るまで
時間がかかっているため、窒素が膜厚方向に沿って深く
進んでしまうので、窒素を制御性良く導入するのが困難
であった。このため、ゲート絶縁膜内の膜厚方向に沿っ
て基板５２表面に近い位置まで窒素を分布させてしまっ
ていた。
【００１８】ここで、頂温部７０Ｂのピーク温度を低く
することにより、窒素がゲート絶縁膜内の膜厚方向に沿
って深く進むのを抑制することが可能となる。しかしな
がら、この場合には、ピーク温度の低温化に伴って導入
できる窒素の総量が制限されてくるので、シリコン酸化
膜のシリコン窒化膜化によるゲートリーク電流の増加を
抑制し、かつ不純物の突き抜けを防止する役割を担う窒
素の能力が低下してきてしまうため、ゲート絶縁膜をシ
リコン酸窒化膜化する意味がなくなってしまう。
することにより、窒素がゲート絶縁膜内の膜厚方向に沿
って深く進むのを抑制することが可能となる。しかしな
がら、この場合には、ピーク温度の低温化に伴って導入
できる窒素の総量が制限されてくるので、シリコン酸化
膜のシリコン窒化膜化によるゲートリーク電流の増加を
抑制し、かつ不純物の突き抜けを防止する役割を担う窒
素の能力が低下してきてしまうため、ゲート絶縁膜をシ
リコン酸窒化膜化する意味がなくなってしまう。
【００１９】この発明は、上述の事情に鑑みてなされた
もので、ＭＯＳ型トランジスタのオン電流特性の劣化を
防止することができるようにした半導体装置を提供する
ことを目的としている。また、この発明は、シリコン酸
化膜に対し膜厚方向に沿って窒素を制御性良く導入する
ことができるようにした半導体装置の製造方法を提供す
ることを目的としている。
もので、ＭＯＳ型トランジスタのオン電流特性の劣化を
防止することができるようにした半導体装置を提供する
ことを目的としている。また、この発明は、シリコン酸
化膜に対し膜厚方向に沿って窒素を制御性良く導入する
ことができるようにした半導体装置の製造方法を提供す
ることを目的としている。
【００２０】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、半導体基板上に、窒素、酸
素及びシリコンを含む絶縁膜から成るゲート絶縁膜を介
してゲート電極が設けられてなる半導体装置に係り、上
記ゲート絶縁膜は、膜厚方向に沿った窒素の濃度が表面
近傍位置において最大値を有し、かつ上記窒素の濃度が
上記表面近傍位置から上記半導体基板方向に向かって急
激に減少していることを特徴としている。
に、請求項１記載の発明は、半導体基板上に、窒素、酸
素及びシリコンを含む絶縁膜から成るゲート絶縁膜を介
してゲート電極が設けられてなる半導体装置に係り、上
記ゲート絶縁膜は、膜厚方向に沿った窒素の濃度が表面
近傍位置において最大値を有し、かつ上記窒素の濃度が
上記表面近傍位置から上記半導体基板方向に向かって急
激に減少していることを特徴としている。
【００２１】また、請求項２記載の発明は、請求項１記
載の半導体装置に係り、上記窒素の濃度は、上記膜厚方
向に沿った上記半導体基板の表面から所定距離の範囲に
わたって略０になっていることを特徴としている。
載の半導体装置に係り、上記窒素の濃度は、上記膜厚方
向に沿った上記半導体基板の表面から所定距離の範囲に
わたって略０になっていることを特徴としている。
【００２２】また、請求項３記載の発明は、請求項２記
載の半導体装置に係り、上記膜厚に沿った上記半導体基
板の表面から所定距離の範囲には、酸素及びシリコンの
みが分布していることを特徴としている。
載の半導体装置に係り、上記膜厚に沿った上記半導体基
板の表面から所定距離の範囲には、酸素及びシリコンの
みが分布していることを特徴としている。
【００２３】また、請求項４記載の発明は、請求項１、
２又は３記載の半導体装置に係り、上記窒素の濃度の最
大値が、１０〜３０原子％であることを特徴としてい
る。
２又は３記載の半導体装置に係り、上記窒素の濃度の最
大値が、１０〜３０原子％であることを特徴としてい
る。
【００２４】また、請求項５記載の発明は、請求項２、
３又は４記載の半導体装置に係り、上記所定距離の最小
値が、略０．７ｎｍであることを特徴としている。
３又は４記載の半導体装置に係り、上記所定距離の最小
値が、略０．７ｎｍであることを特徴としている。
【００２５】また、請求項６記載の発明は、半導体基板
上に、窒素、酸素及びシリコンを含む絶縁膜から成るゲ
ート絶縁膜を介してゲート電極が設けられてなる半導体
装置の製造方法に係り、予め所定の半導体領域を形成し
た半導体基板の表面にシリコン酸化膜を形成するシリコ
ン酸化膜形成工程と、上記半導体基板を少なくとも窒素
を含んだガスをプラズマ源とするプラズマ発生装置内に
収容し、昇温速度が２００〜４００℃／sec.、ピーク温
度が４５０〜１２００℃及び降温温度が５０〜２００℃
／sec.から成る温度シーケンスに基づいて加熱処理し
て、上記シリコン酸化膜の表面に上記窒素を導入するこ
とによりシリコン酸窒化膜を形成するシリコン酸窒化膜
形成工程とを含むことを特徴としている。
上に、窒素、酸素及びシリコンを含む絶縁膜から成るゲ
ート絶縁膜を介してゲート電極が設けられてなる半導体
装置の製造方法に係り、予め所定の半導体領域を形成し
た半導体基板の表面にシリコン酸化膜を形成するシリコ
ン酸化膜形成工程と、上記半導体基板を少なくとも窒素
を含んだガスをプラズマ源とするプラズマ発生装置内に
収容し、昇温速度が２００〜４００℃／sec.、ピーク温
度が４５０〜１２００℃及び降温温度が５０〜２００℃
／sec.から成る温度シーケンスに基づいて加熱処理し
て、上記シリコン酸化膜の表面に上記窒素を導入するこ
とによりシリコン酸窒化膜を形成するシリコン酸窒化膜
形成工程とを含むことを特徴としている。
【００２６】また、請求項７記載の発明は、請求項６記
載の半導体装置の製造方法に係り、上記シリコン酸窒化
膜形成工程において、上記ピーク温度を略１８０秒以下
で保持することを特徴としている。
載の半導体装置の製造方法に係り、上記シリコン酸窒化
膜形成工程において、上記ピーク温度を略１８０秒以下
で保持することを特徴としている。
【００２７】また、請求項８記載の発明は、請求項６又
は７記載の半導体装置の製造方法に係り、上記シリコン
酸窒化膜形成工程において、上記温度シーケンスの上記
ピーク温度に達した時点で上記プラズマ源の電源をオフ
することを特徴としている。
は７記載の半導体装置の製造方法に係り、上記シリコン
酸窒化膜形成工程において、上記温度シーケンスの上記
ピーク温度に達した時点で上記プラズマ源の電源をオフ
することを特徴としている。
【００２８】また、請求項９記載の発明は、請求項６、
７又は８記載の半導体装置の製造方法に係り、上記シリ
コン酸窒化膜形成工程において、上記窒素を含んだガス
として、Ｎ2、Ｎ2Ｏ、ＮＯ、ＮＯ2又はＮＨ3を用いるこ
とを特徴としている。
７又は８記載の半導体装置の製造方法に係り、上記シリ
コン酸窒化膜形成工程において、上記窒素を含んだガス
として、Ｎ2、Ｎ2Ｏ、ＮＯ、ＮＯ2又はＮＨ3を用いるこ
とを特徴としている。
【００２９】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は実施例を用いて
具体的に行う。 ◇第１実施例 図１は、この発明の第１実施例である半導体装置の構成
を示す断面図、図２は同半導体装置の主要部を拡大して
示す断面図、図３乃至図５は、同半導体装置の製造方法
を工程順に示す工程図、また、図６は同半導体装置の製
造方法に用いられる温度シーケンスを示す図、図７は同
半導体装置のゲート絶縁膜のＳＩＭＳ分析結果を示す
図、図８は同半導体装置のオン電流特性を従来例のそれ
と比較して示す図、図９は同半導体装置のＴＤＤＢ（Ti
me Dependent Dielectric Breakdown）特性を従来例の
それと比較して示す図である。この例の半導体装置１
は、図１に示すように、例えばＰ型シリコン基板２にＳ
ＴＩあるいはＬＯＣＯＳ技術等により形成された素子分
離領域３と、素子分離領域３により絶縁分離された活性
領域に形成されたＰ型ウエル領域４と、Ｐ型ウエル領域
４の表面に形成されたＶｔｈ調整用ウエル領域５と、Ｖ
ｔｈ調整用ウエル領域５に選択的に形成され低濃度Ｎ型
領域６Ａと高濃度Ｎ型領域６Ｂとから成るＮ型ソース領
域６と、Ｖｔｈ調整用ウエル領域５に選択的に形成され
低濃度Ｎ型領域７Ａと高濃度Ｎ型領域７Ｂとから成るＮ
型ドレイン領域７と、基板２上にゲート絶縁膜８を介し
て設けられたゲート電極９と、ゲート絶縁膜８及びゲー
ト電極９の側面を覆うサイドウォール絶縁膜１０と、Ｎ
型ソース領域６及びドレイン領域７にそれぞれ設けられ
たソース電極１１及びドレイン電極１２とを有してい
る。なお、図１では、Ｎ型ＭＯＳ型トランジスタを形成
した例で示し、またＮ型ソース領域６及びドレイン領域
７をＬＤＤ構造に形成した例で示している。
の実施の形態について説明する。説明は実施例を用いて
具体的に行う。 ◇第１実施例 図１は、この発明の第１実施例である半導体装置の構成
を示す断面図、図２は同半導体装置の主要部を拡大して
示す断面図、図３乃至図５は、同半導体装置の製造方法
を工程順に示す工程図、また、図６は同半導体装置の製
造方法に用いられる温度シーケンスを示す図、図７は同
半導体装置のゲート絶縁膜のＳＩＭＳ分析結果を示す
図、図８は同半導体装置のオン電流特性を従来例のそれ
と比較して示す図、図９は同半導体装置のＴＤＤＢ（Ti
me Dependent Dielectric Breakdown）特性を従来例の
それと比較して示す図である。この例の半導体装置１
は、図１に示すように、例えばＰ型シリコン基板２にＳ
ＴＩあるいはＬＯＣＯＳ技術等により形成された素子分
離領域３と、素子分離領域３により絶縁分離された活性
領域に形成されたＰ型ウエル領域４と、Ｐ型ウエル領域
４の表面に形成されたＶｔｈ調整用ウエル領域５と、Ｖ
ｔｈ調整用ウエル領域５に選択的に形成され低濃度Ｎ型
領域６Ａと高濃度Ｎ型領域６Ｂとから成るＮ型ソース領
域６と、Ｖｔｈ調整用ウエル領域５に選択的に形成され
低濃度Ｎ型領域７Ａと高濃度Ｎ型領域７Ｂとから成るＮ
型ドレイン領域７と、基板２上にゲート絶縁膜８を介し
て設けられたゲート電極９と、ゲート絶縁膜８及びゲー
ト電極９の側面を覆うサイドウォール絶縁膜１０と、Ｎ
型ソース領域６及びドレイン領域７にそれぞれ設けられ
たソース電極１１及びドレイン電極１２とを有してい
る。なお、図１では、Ｎ型ＭＯＳ型トランジスタを形成
した例で示し、またＮ型ソース領域６及びドレイン領域
７をＬＤＤ構造に形成した例で示している。
【００３０】ここで、ゲート絶縁膜８は、図２に示すよ
うに、表面（表層部）にシリコン酸窒化膜１４が形成さ
れたシリコン酸化膜１３から成り、略１．７５ｎｍの膜
厚を有している。但し、表面にシリコン酸窒化膜１４が
形成される前は、シリコン酸化膜１３は予め略１．６ｎ
ｍの膜厚に形成されている。この例の半導体装置におい
ては、ゲート絶縁膜８は、膜厚方向に沿った窒素の濃度
が表面近傍位置において最大値を有しているが、その値
は従来（７〜８原子％）よりも大きい１６〜１８原子％
を有し、かつ窒素の濃度は表面近傍位置から基板２方向
に向かって急激に減少している。これによって、後述す
るように、窒素の濃度が略０になる基板２表面からの所
定距離ｄの範囲は従来よりも大きくなる。また、この所
定距離ｄの範囲には、酸素及びシリコンのみが分布して
いる。
うに、表面（表層部）にシリコン酸窒化膜１４が形成さ
れたシリコン酸化膜１３から成り、略１．７５ｎｍの膜
厚を有している。但し、表面にシリコン酸窒化膜１４が
形成される前は、シリコン酸化膜１３は予め略１．６ｎ
ｍの膜厚に形成されている。この例の半導体装置におい
ては、ゲート絶縁膜８は、膜厚方向に沿った窒素の濃度
が表面近傍位置において最大値を有しているが、その値
は従来（７〜８原子％）よりも大きい１６〜１８原子％
を有し、かつ窒素の濃度は表面近傍位置から基板２方向
に向かって急激に減少している。これによって、後述す
るように、窒素の濃度が略０になる基板２表面からの所
定距離ｄの範囲は従来よりも大きくなる。また、この所
定距離ｄの範囲には、酸素及びシリコンのみが分布して
いる。
【００３１】次に、図３乃至図５を参照して、同半導体
装置の製造方法について工程順に説明する。まず、図３
（ａ）に示すように、Ｐ型シリコン基板２を用いて、周
知のＳＴＩあるいはＬＯＣＯＳ技術等により素子分離領
域３を形成した後、熱酸化法により全面にシリコン酸化
膜から成る膜厚が略２０ｎｍの犠牲酸化膜１７を形成す
る。次に、犠牲酸化膜１７を通じてボロン等のＰ型不純
物をイオン注入してＰ型ウエル領域４を形成した後、同
様にしてＰ型不純物をイオン注入してＰ型ウエル領域４
内にＶｔｈ調整用ウエル領域５を形成する。
装置の製造方法について工程順に説明する。まず、図３
（ａ）に示すように、Ｐ型シリコン基板２を用いて、周
知のＳＴＩあるいはＬＯＣＯＳ技術等により素子分離領
域３を形成した後、熱酸化法により全面にシリコン酸化
膜から成る膜厚が略２０ｎｍの犠牲酸化膜１７を形成す
る。次に、犠牲酸化膜１７を通じてボロン等のＰ型不純
物をイオン注入してＰ型ウエル領域４を形成した後、同
様にしてＰ型不純物をイオン注入してＰ型ウエル領域４
内にＶｔｈ調整用ウエル領域５を形成する。
【００３２】次に、図３（ｂ）に示すように、犠牲酸化
膜１７をフッ酸溶液にて除去して基板２を露出させる。
そして次に、基板２を例えばアンモニア、過酸化水素及
び純水からなる混合溶液、あるいは硫酸、過酸化水素水
及び純水から成る混合溶液に浸漬して洗浄処理する。こ
の洗浄処理により、図３（ｃ）に示すように、露出され
た基板２の表面に新たにシリコン酸化膜から成る膜厚が
略１．０ｎｍの化学酸化膜１８が形成される。
膜１７をフッ酸溶液にて除去して基板２を露出させる。
そして次に、基板２を例えばアンモニア、過酸化水素及
び純水からなる混合溶液、あるいは硫酸、過酸化水素水
及び純水から成る混合溶液に浸漬して洗浄処理する。こ
の洗浄処理により、図３（ｃ）に示すように、露出され
た基板２の表面に新たにシリコン酸化膜から成る膜厚が
略１．０ｎｍの化学酸化膜１８が形成される。
【００３３】次に、図４（ｄ）に示すように、基板２を
例えば希弗酸溶液に浸漬して洗浄処理することにより、
化学酸化膜１８を除去する。なお、この化学酸化膜１８
は必ずしも除去する必要はなく、そのまま残しておいて
も良い。
例えば希弗酸溶液に浸漬して洗浄処理することにより、
化学酸化膜１８を除去する。なお、この化学酸化膜１８
は必ずしも除去する必要はなく、そのまま残しておいて
も良い。
【００３４】次に、図４（ｅ）に示すように、基板２を
例えば枚葉型チャンバーに収容して、チャンバー内を酸
化性雰囲気に維持した状態で熱処理して、基板２表面に
膜厚が略１．６ｎｍのシリコン酸化膜１３を成長させ
る。この場合、熱処理の条件としては、例えばチャンバ
ー内を略６６５０Ｐａ(Pascal)の真空度に保ち、Ｏ2／
Ｎ2＝１０％の酸化性雰囲気で、略８５０℃で、略３５
秒間処理する。あるいは、Ｏ2ガスとＨ2ガスとをチャン
バー内に導入して、略６６５０Ｐａの真空度に保ち、略
８００℃で、略１５秒間処理する。なお、図４（ｄ）工
程で、化学酸化膜１８を除去しないで残しておいた場合
は、この化学酸化膜１８をシリコン酸化膜１３の代わり
に用いることも可能である。化学酸化膜１８は上記など
の熱処理により、十分な特性を有するシリコン酸化膜１
３に改質すると考えて良い。
例えば枚葉型チャンバーに収容して、チャンバー内を酸
化性雰囲気に維持した状態で熱処理して、基板２表面に
膜厚が略１．６ｎｍのシリコン酸化膜１３を成長させ
る。この場合、熱処理の条件としては、例えばチャンバ
ー内を略６６５０Ｐａ(Pascal)の真空度に保ち、Ｏ2／
Ｎ2＝１０％の酸化性雰囲気で、略８５０℃で、略３５
秒間処理する。あるいは、Ｏ2ガスとＨ2ガスとをチャン
バー内に導入して、略６６５０Ｐａの真空度に保ち、略
８００℃で、略１５秒間処理する。なお、図４（ｄ）工
程で、化学酸化膜１８を除去しないで残しておいた場合
は、この化学酸化膜１８をシリコン酸化膜１３の代わり
に用いることも可能である。化学酸化膜１８は上記など
の熱処理により、十分な特性を有するシリコン酸化膜１
３に改質すると考えて良い。
【００３５】次に、図４（ｆ）に示すように、基板２上
のシリコン酸化膜１３の表面に窒素を導入して、シリコ
ン酸化膜１３の表面にシリコン酸窒化膜１４を形成す
る。これには、基板２をプラズマ発生装置内に収容し、
窒素ガスをプラズマ発生装置内に供給してプラズマ源の
電源をオンして、予め窒素ガスを原子状窒素や窒素ラジ
カルとしておく。これにより、窒素を含んだガスをソー
スとしたプラズマ源を形成する。次に、基板２を、例え
ばＲＴＰ装置を用いて、図６に示すような温度シーケン
スに基づいて加熱処理する。この温度シーケンスは、昇
温部２０Ａと頂温部２０Ｂと降温部２０Ｃとから構成さ
れている。
のシリコン酸化膜１３の表面に窒素を導入して、シリコ
ン酸化膜１３の表面にシリコン酸窒化膜１４を形成す
る。これには、基板２をプラズマ発生装置内に収容し、
窒素ガスをプラズマ発生装置内に供給してプラズマ源の
電源をオンして、予め窒素ガスを原子状窒素や窒素ラジ
カルとしておく。これにより、窒素を含んだガスをソー
スとしたプラズマ源を形成する。次に、基板２を、例え
ばＲＴＰ装置を用いて、図６に示すような温度シーケン
スに基づいて加熱処理する。この温度シーケンスは、昇
温部２０Ａと頂温部２０Ｂと降温部２０Ｃとから構成さ
れている。
【００３６】加熱処理は以下のように行われる。まず、
室温状態から時刻ｔ１において昇温を開始して略２５０
℃／sec.の昇温速度で加熱を継続し、略１０５０℃に達
した時刻ｔ２においてプラズマ源の電源をオフする。こ
れにより、時刻ｔ２において降温を開始し、以後略９０
℃／sec.の降温速度で降温を継続した後、時刻ｔ３にお
いて室温に戻る。このような温度シーケンスに基づいた
加熱処理により、プラズマ源から窒素をシリコン酸化膜
１３の表面に導入してシリコン酸窒化膜１４を形成す
る。このようにして、表面にシリコン酸窒化膜１４が形
成されたシリコン酸化膜１３から成るゲート絶縁膜８が
形成される。この時点で、ゲート絶縁膜８の膜厚は、当
初の略１．６ｎｍから略１．７５ｎｍに増加する。
室温状態から時刻ｔ１において昇温を開始して略２５０
℃／sec.の昇温速度で加熱を継続し、略１０５０℃に達
した時刻ｔ２においてプラズマ源の電源をオフする。こ
れにより、時刻ｔ２において降温を開始し、以後略９０
℃／sec.の降温速度で降温を継続した後、時刻ｔ３にお
いて室温に戻る。このような温度シーケンスに基づいた
加熱処理により、プラズマ源から窒素をシリコン酸化膜
１３の表面に導入してシリコン酸窒化膜１４を形成す
る。このようにして、表面にシリコン酸窒化膜１４が形
成されたシリコン酸化膜１３から成るゲート絶縁膜８が
形成される。この時点で、ゲート絶縁膜８の膜厚は、当
初の略１．６ｎｍから略１．７５ｎｍに増加する。
【００３７】図６の温度シーケンスに基づいた上記加熱
処理によれば、昇温部２０Ａの昇温速度が大きく、また
比較的高く設定した頂温部２０Ｂのピーク温度は瞬間的
に保持しており、さらに降温部２０Ｃの降温速度が大き
いので室温に戻るまで時間がからないため、窒素を制御
性良く導入することができる。したがって、窒素が膜厚
方向に沿って深く拡散してしまうことがなくなるので、
ゲート絶縁膜８内の膜厚方向に沿った基板２表面に近い
位置まで窒素を分布させることがなくなる。また頂温部
２０Ｂのピーク温度を比較的高く設定しているので、ゲ
ート絶縁膜８の膜厚方向に沿った表面近傍位置で最大値
となる窒素の濃度を従来よりも大きくできるので、ゲー
トリーク電流の増加を抑制し、かつ不純物の突き抜けを
防止する役割を担う窒素の能力を向上させることがで
き、ゲート絶縁膜をシリコン酸窒化膜化した効果を大き
くすることができるようになる。
処理によれば、昇温部２０Ａの昇温速度が大きく、また
比較的高く設定した頂温部２０Ｂのピーク温度は瞬間的
に保持しており、さらに降温部２０Ｃの降温速度が大き
いので室温に戻るまで時間がからないため、窒素を制御
性良く導入することができる。したがって、窒素が膜厚
方向に沿って深く拡散してしまうことがなくなるので、
ゲート絶縁膜８内の膜厚方向に沿った基板２表面に近い
位置まで窒素を分布させることがなくなる。また頂温部
２０Ｂのピーク温度を比較的高く設定しているので、ゲ
ート絶縁膜８の膜厚方向に沿った表面近傍位置で最大値
となる窒素の濃度を従来よりも大きくできるので、ゲー
トリーク電流の増加を抑制し、かつ不純物の突き抜けを
防止する役割を担う窒素の能力を向上させることがで
き、ゲート絶縁膜をシリコン酸窒化膜化した効果を大き
くすることができるようになる。
【００３８】次に、図５（ｇ）に示すように、ＣＶＤ法
等により全面にシリコン多結晶膜１５を形成した後、周
知のフォトリソグラフィ法により、シリコン多結晶膜１
５及び表面にシリコン酸窒化膜１４が形成されたシリコ
ン酸化膜１３をパターニングして、図５（ｈ）に示すよ
うに、ゲート絶縁膜８及びゲート電極９を形成する。
等により全面にシリコン多結晶膜１５を形成した後、周
知のフォトリソグラフィ法により、シリコン多結晶膜１
５及び表面にシリコン酸窒化膜１４が形成されたシリコ
ン酸化膜１３をパターニングして、図５（ｈ）に示すよ
うに、ゲート絶縁膜８及びゲート電極９を形成する。
【００３９】次に、図５（ｉ）に示すように、ゲート電
極９をマスクとして燐等のＮ型不純物をイオン注入して
低濃度Ｎ型領域６Ａ、７Ａを形成した後、ゲート電極９
及びゲート絶縁膜８を覆うようにサイドウォール絶縁膜
１０を形成する。次に、サイドウォール絶縁膜１０及び
ゲート電極９をマスクとしてＮ型不純物をイオン注入し
て高濃度Ｎ型領域６Ｂ、７Ｂを形成して、それぞれＮ型
ソース領域６及びドレイン領域７を形成する。次に、Ｎ
型ソース領域６及びドレイン領域７にそれぞれソース電
極１１及びドレイン電極１２を設けて、図１に示した半
導体装置１を完成させる。
極９をマスクとして燐等のＮ型不純物をイオン注入して
低濃度Ｎ型領域６Ａ、７Ａを形成した後、ゲート電極９
及びゲート絶縁膜８を覆うようにサイドウォール絶縁膜
１０を形成する。次に、サイドウォール絶縁膜１０及び
ゲート電極９をマスクとしてＮ型不純物をイオン注入し
て高濃度Ｎ型領域６Ｂ、７Ｂを形成して、それぞれＮ型
ソース領域６及びドレイン領域７を形成する。次に、Ｎ
型ソース領域６及びドレイン領域７にそれぞれソース電
極１１及びドレイン電極１２を設けて、図１に示した半
導体装置１を完成させる。
【００４０】図７は、この例の半導体装置１のゲート絶
縁膜８のＳＩＭＳ分析結果を示す図である。図７におい
て、横軸はゲート絶縁膜８の膜厚（深さ）を、縦軸はゲ
ート絶縁膜８の構成元素である窒素（Ｎ）、酸素（Ｏ）
及びシリコン（Ｓｉ）の原子％を示している。図７から
明らかなように、ゲート絶縁膜８は、膜厚方向に沿った
窒素の濃度が表面近傍位置において最大値（１６〜１８
原子％）を有し、かつ窒素の濃度は表面近傍位置から基
板２方向に向かって急激に減少している。そして、窒素
の濃度は基板２表面から所定距離ｄの範囲にわたって略
０になっている。この所定距離ｄの範囲には、酸素及び
シリコンのみが分布している。ここで、図１６の従来例
のＳＩＭＳ分析結果と比較すれば明らかなように、この
例の上記最大値は従来のそれ（７〜８原子％）よりも２
倍以上に増加しているので、表面近傍位置における窒素
の導入量は多くなる。これは、シリコン窒化膜化により
ゲートリーク電流の増加を抑制し、かつ不純物の突き抜
けを防止する役割を担う窒素の能力を向上させる。ま
た、この例では窒素の濃度が最大値から急激に減少して
いるために、結果的に窒素の濃度が略０になる基板２表
面からの所定距離ｄの範囲は従来よりも大きくなってい
る。
縁膜８のＳＩＭＳ分析結果を示す図である。図７におい
て、横軸はゲート絶縁膜８の膜厚（深さ）を、縦軸はゲ
ート絶縁膜８の構成元素である窒素（Ｎ）、酸素（Ｏ）
及びシリコン（Ｓｉ）の原子％を示している。図７から
明らかなように、ゲート絶縁膜８は、膜厚方向に沿った
窒素の濃度が表面近傍位置において最大値（１６〜１８
原子％）を有し、かつ窒素の濃度は表面近傍位置から基
板２方向に向かって急激に減少している。そして、窒素
の濃度は基板２表面から所定距離ｄの範囲にわたって略
０になっている。この所定距離ｄの範囲には、酸素及び
シリコンのみが分布している。ここで、図１６の従来例
のＳＩＭＳ分析結果と比較すれば明らかなように、この
例の上記最大値は従来のそれ（７〜８原子％）よりも２
倍以上に増加しているので、表面近傍位置における窒素
の導入量は多くなる。これは、シリコン窒化膜化により
ゲートリーク電流の増加を抑制し、かつ不純物の突き抜
けを防止する役割を担う窒素の能力を向上させる。ま
た、この例では窒素の濃度が最大値から急激に減少して
いるために、結果的に窒素の濃度が略０になる基板２表
面からの所定距離ｄの範囲は従来よりも大きくなってい
る。
【００４１】図８は、この例のＭＯＳ型トランジスタの
オン電流特性を従来例のそれと比較して示す図で、横軸
はゲート絶縁膜の膜厚ＥＯＴ（酸化膜換算膜厚）を、縦
軸はオン電流Ｉonを示している。図８において、この例
のＭＯＳ型トランジスタの特性Ｂから明らかなように、
ゲート絶縁膜の膜厚の減少につれてオン電流は徐々に増
加しているが、従来例の特性Ａのように、ゲート絶縁膜
の膜厚が略１．８ｎｍ以下になってもオン電流が急激に
減少することはない。このことは、この例によればオン
電流特性の劣化を防止できたことを示している。
オン電流特性を従来例のそれと比較して示す図で、横軸
はゲート絶縁膜の膜厚ＥＯＴ（酸化膜換算膜厚）を、縦
軸はオン電流Ｉonを示している。図８において、この例
のＭＯＳ型トランジスタの特性Ｂから明らかなように、
ゲート絶縁膜の膜厚の減少につれてオン電流は徐々に増
加しているが、従来例の特性Ａのように、ゲート絶縁膜
の膜厚が略１．８ｎｍ以下になってもオン電流が急激に
減少することはない。このことは、この例によればオン
電流特性の劣化を防止できたことを示している。
【００４２】この例によりオン電流特性の劣化を防止で
きた理由は、図６の温度シーケンスに基づいた加熱処理
により窒素をシリコン酸化膜１３の表面に導入してシリ
コン酸窒化膜１４を形成するようにしたので、窒素を制
御性良く導入できるようになったことがあげられる。こ
れにより、ゲート絶縁膜８の膜厚方向に沿った表面近傍
位置で最大値となる窒素の濃度を従来よりも大きくでき
るので、その表面近傍位置から窒素の濃度は急激に減少
し、ゲート絶縁膜８内の膜厚方向に沿った基板２表面に
近い位置まで窒素を分布させることがなくなる。
きた理由は、図６の温度シーケンスに基づいた加熱処理
により窒素をシリコン酸化膜１３の表面に導入してシリ
コン酸窒化膜１４を形成するようにしたので、窒素を制
御性良く導入できるようになったことがあげられる。こ
れにより、ゲート絶縁膜８の膜厚方向に沿った表面近傍
位置で最大値となる窒素の濃度を従来よりも大きくでき
るので、その表面近傍位置から窒素の濃度は急激に減少
し、ゲート絶縁膜８内の膜厚方向に沿った基板２表面に
近い位置まで窒素を分布させることがなくなる。
【００４３】このように、窒素が基板２表面に近い位置
まで分布しなくなれば、この窒素に起因してゲート絶縁
膜８内に生ずる正の固定電荷の影響を受けることがなく
なるので、ゲート絶縁膜８直下の基板２表面のチャネル
を流れるキャリアが散乱されない。この結果、オン電流
特性の劣化が防止される。また、これに伴い界面準位の
形成が抑制されるので、オン電流特性の劣化がさらに著
しくなることがなくなる。この発明の発明者の実験結果
によると、ゲート絶縁膜８の膜厚方向に沿った窒素の濃
度が略０になる基板２表面からの距離ｄの範囲を、略
０．７ｎｍ以上に設定すると、オン電流特性の劣化の防
止を図ることができることが確かめられた。例えば、図
８のオン電流特性においては、横軸の全膜厚にわたっ
て、上記窒素の濃度が略０になる基板２表面からの距離
ｄは、略０．７ｎｍ以上に設定されている。これによ
り、ゲート絶縁膜８の薄膜化が可能になり、略１．６ｎ
ｍの膜厚のゲート絶縁膜が実現することができるように
なった。また、この例によれば、温度シーケンスの昇温
速度及び降温速度を大きくしたことにより、製造プロセ
スに費やされる時間を短縮することができるので、スル
ープットの向上を図ることができるようになり、コスト
ダウンを実現できる。
まで分布しなくなれば、この窒素に起因してゲート絶縁
膜８内に生ずる正の固定電荷の影響を受けることがなく
なるので、ゲート絶縁膜８直下の基板２表面のチャネル
を流れるキャリアが散乱されない。この結果、オン電流
特性の劣化が防止される。また、これに伴い界面準位の
形成が抑制されるので、オン電流特性の劣化がさらに著
しくなることがなくなる。この発明の発明者の実験結果
によると、ゲート絶縁膜８の膜厚方向に沿った窒素の濃
度が略０になる基板２表面からの距離ｄの範囲を、略
０．７ｎｍ以上に設定すると、オン電流特性の劣化の防
止を図ることができることが確かめられた。例えば、図
８のオン電流特性においては、横軸の全膜厚にわたっ
て、上記窒素の濃度が略０になる基板２表面からの距離
ｄは、略０．７ｎｍ以上に設定されている。これによ
り、ゲート絶縁膜８の薄膜化が可能になり、略１．６ｎ
ｍの膜厚のゲート絶縁膜が実現することができるように
なった。また、この例によれば、温度シーケンスの昇温
速度及び降温速度を大きくしたことにより、製造プロセ
スに費やされる時間を短縮することができるので、スル
ープットの向上を図ることができるようになり、コスト
ダウンを実現できる。
【００４４】図９は、この例のＭＯＳ型トランジスタの
ＴＤＤＢ特性を従来例のそれと比較して示す図で、横軸
は絶縁破壊時間を、縦軸は累積不良率を示している。こ
こで、類積不良率とは、それぞれのゲート絶縁膜が、一
定時間ごとに絶縁破壊を起こしてその不良率が累積され
る割合を示している。なお、測定条件としては、膜厚が
１．７５ｎｍのゲート絶縁膜に−３．２Ｖの一定電圧を
印加して行った。図９において、特性Ａは従来例を示
し、特性Ｂはこの例を示している。両特性Ａ、Ｂを比較
して明らかなように、破壊時間は従来例の特性Ａが１０
〜１００秒であるのに対して、この例の特性Ｂは１００
〜１０００秒を示しており、この例により寿命が略１桁
改善できたことを示している。したがって、半導体装置
の信頼度を向上させることができる。
ＴＤＤＢ特性を従来例のそれと比較して示す図で、横軸
は絶縁破壊時間を、縦軸は累積不良率を示している。こ
こで、類積不良率とは、それぞれのゲート絶縁膜が、一
定時間ごとに絶縁破壊を起こしてその不良率が累積され
る割合を示している。なお、測定条件としては、膜厚が
１．７５ｎｍのゲート絶縁膜に−３．２Ｖの一定電圧を
印加して行った。図９において、特性Ａは従来例を示
し、特性Ｂはこの例を示している。両特性Ａ、Ｂを比較
して明らかなように、破壊時間は従来例の特性Ａが１０
〜１００秒であるのに対して、この例の特性Ｂは１００
〜１０００秒を示しており、この例により寿命が略１桁
改善できたことを示している。したがって、半導体装置
の信頼度を向上させることができる。
【００４５】この例により寿命が改善できた理由は、上
述したように図６の温度シーケンスに基づいた加熱処理
により窒素をシリコン酸化膜１３の表面に導入してシリ
コン酸窒化膜１４を形成するようにしたので、窒素を制
御性良く導入できるようになったことがあげられる。こ
れによりゲート絶縁膜８の膜厚方向に沿った表面近傍位
置で最大値となる窒素の濃度を従来よりも大きくできる
ので、ゲート電極９に含まれているボロン等の不純物の
侵入をほとんど阻止することができる。一方、従来例で
は、ゲート絶縁膜に導入される窒素の総量はこの例とほ
とんど変わらないものの、窒素の濃度の最大値は小さ
く、また膜厚方向に沿ってなだらかに減少しているため
に、ボロン等の不純物の侵入を阻止することができない
ので、寿命が短くなって信頼度を低下させている。
述したように図６の温度シーケンスに基づいた加熱処理
により窒素をシリコン酸化膜１３の表面に導入してシリ
コン酸窒化膜１４を形成するようにしたので、窒素を制
御性良く導入できるようになったことがあげられる。こ
れによりゲート絶縁膜８の膜厚方向に沿った表面近傍位
置で最大値となる窒素の濃度を従来よりも大きくできる
ので、ゲート電極９に含まれているボロン等の不純物の
侵入をほとんど阻止することができる。一方、従来例で
は、ゲート絶縁膜に導入される窒素の総量はこの例とほ
とんど変わらないものの、窒素の濃度の最大値は小さ
く、また膜厚方向に沿ってなだらかに減少しているため
に、ボロン等の不純物の侵入を阻止することができない
ので、寿命が短くなって信頼度を低下させている。
【００４６】なお、この発明の発明者の実験結果によれ
ば、図６の温度シーケンスにおいて、昇温部２０Ａの昇
温速度を２００〜４００℃／sec.の範囲に設定し、また
降温部２０Ｃの降温速度を５０〜２００℃／sec.の範囲
に設定した場合でも、上記実施例の場合と略同様な効果
が得られることが確かめられた。
ば、図６の温度シーケンスにおいて、昇温部２０Ａの昇
温速度を２００〜４００℃／sec.の範囲に設定し、また
降温部２０Ｃの降温速度を５０〜２００℃／sec.の範囲
に設定した場合でも、上記実施例の場合と略同様な効果
が得られることが確かめられた。
【００４７】このように、この例の半導体装置によれ
ば、シリコン基板２上に、表層部にシリコン酸窒化膜１
４が形成されたシリコン酸化膜１３から成るゲート絶縁
膜８を介してゲート電極９が設けられてなる構成におい
て、ゲート絶縁膜８は、膜厚方向に沿った窒素の濃度が
表面近傍位置において最大値を有し、かつ窒素の濃度が
表面近傍位置からシリコン基板２方向に向かって急激に
減少しているので、ゲート絶縁膜８内の窒素が膜厚方向
に沿った基板２に近い位置まで分布することがなくな
る。したがって、ＭＯＳ型トランジスタのオン電流特性
の劣化を防止することができる。また、この例の半導体
装置の製造方法によれば、シリコン基板２を少なくとも
窒素を含んだガスをプラズマ源とするプラズマ発生装置
内に収容し、昇温速度が２００〜４００℃／sec.、ピー
ク温度が４５０〜１２００℃及び降温温度が５０〜２０
０℃／sec.から成る温度シーケンスに基づいて加熱処理
して、シリコン酸化膜１３の表面に窒素を導入すること
によりシリコン酸窒化膜１４を形成するので、加熱処理
の温度シーケンスを適切に設定した上で窒素をシリコン
酸化膜１３に導入することができる。したがって、シリ
コン酸化膜に対し膜厚方向に沿って窒素を制御性良く導
入することができる。
ば、シリコン基板２上に、表層部にシリコン酸窒化膜１
４が形成されたシリコン酸化膜１３から成るゲート絶縁
膜８を介してゲート電極９が設けられてなる構成におい
て、ゲート絶縁膜８は、膜厚方向に沿った窒素の濃度が
表面近傍位置において最大値を有し、かつ窒素の濃度が
表面近傍位置からシリコン基板２方向に向かって急激に
減少しているので、ゲート絶縁膜８内の窒素が膜厚方向
に沿った基板２に近い位置まで分布することがなくな
る。したがって、ＭＯＳ型トランジスタのオン電流特性
の劣化を防止することができる。また、この例の半導体
装置の製造方法によれば、シリコン基板２を少なくとも
窒素を含んだガスをプラズマ源とするプラズマ発生装置
内に収容し、昇温速度が２００〜４００℃／sec.、ピー
ク温度が４５０〜１２００℃及び降温温度が５０〜２０
０℃／sec.から成る温度シーケンスに基づいて加熱処理
して、シリコン酸化膜１３の表面に窒素を導入すること
によりシリコン酸窒化膜１４を形成するので、加熱処理
の温度シーケンスを適切に設定した上で窒素をシリコン
酸化膜１３に導入することができる。したがって、シリ
コン酸化膜に対し膜厚方向に沿って窒素を制御性良く導
入することができる。
【００４８】◇第２実施例 図１０は、この発明の第２実施例である半導体装置の製
造方法に用いられ温度シーケンスを示す図である。この
例の半導体装置の製造方法の構成が、上述した第１実施
例の構成と大きく異なるところは、温度シーケンスの頂
温部の温度を変更するようにした点である。この例で
は、図１０に示したように、頂温部２０Ｂのピーク温度
を４００〜１２００℃に設定した温度シーケンスを用い
て、基板２を加熱処理して、シリコン酸化膜１３の表面
に窒素を導入してシリコン酸窒化膜１４を形成する。こ
の例によれば、ピーク温度を上記のような範囲に選んで
も、昇温速度及び降温速度を第１実施例で述べたよう
に、それぞれ２００〜４００℃／sec.及び５０〜２００
℃／sec.の範囲で調整することにより、第１実施例と略
同様な効果を得ることができる。この時、表面近傍の窒
素濃度は１０〜３０％導入されることが確認されてお
り、それらは急激な分布を有するため、基板２表面から
略０．７ｎｍには窒素が入っていない。これ以外は、上
述した第１実施例の各工程と略同様である。それゆえ、
製造工程の詳細な説明を省略する。
造方法に用いられ温度シーケンスを示す図である。この
例の半導体装置の製造方法の構成が、上述した第１実施
例の構成と大きく異なるところは、温度シーケンスの頂
温部の温度を変更するようにした点である。この例で
は、図１０に示したように、頂温部２０Ｂのピーク温度
を４００〜１２００℃に設定した温度シーケンスを用い
て、基板２を加熱処理して、シリコン酸化膜１３の表面
に窒素を導入してシリコン酸窒化膜１４を形成する。こ
の例によれば、ピーク温度を上記のような範囲に選んで
も、昇温速度及び降温速度を第１実施例で述べたよう
に、それぞれ２００〜４００℃／sec.及び５０〜２００
℃／sec.の範囲で調整することにより、第１実施例と略
同様な効果を得ることができる。この時、表面近傍の窒
素濃度は１０〜３０％導入されることが確認されてお
り、それらは急激な分布を有するため、基板２表面から
略０．７ｎｍには窒素が入っていない。これ以外は、上
述した第１実施例の各工程と略同様である。それゆえ、
製造工程の詳細な説明を省略する。
【００４９】このように、この例の構成によっても、第
１実施例において述べたのと略同様な効果を得ることが
できる。
１実施例において述べたのと略同様な効果を得ることが
できる。
【００５０】◇第３実施例 この例の半導体装置の製造方法の構成が、上述した第１
実施例の構成と大きく異なるところは、プラズマ源の電
源をオフする時刻を延長するようにした点である。すな
わち、この例では、プラズマ源の電源をプロセス開始か
らプロセス終了までオンした状態で、基板２を加熱処理
する。これにより、加熱雰囲気の安定性が良くなるの
で、再現性や面内の均一性をわずかながら向上させるこ
とができる。この場合、昇温速度及び降温速度が重要に
なってくるが、第１実施例と略同様に調整することによ
り、第１実施例と略同様な効果を得ることができる。な
お、この例では、降温速度が特に重要であり、略９０℃
／sec.以上に選ぶことが望ましい。
実施例の構成と大きく異なるところは、プラズマ源の電
源をオフする時刻を延長するようにした点である。すな
わち、この例では、プラズマ源の電源をプロセス開始か
らプロセス終了までオンした状態で、基板２を加熱処理
する。これにより、加熱雰囲気の安定性が良くなるの
で、再現性や面内の均一性をわずかながら向上させるこ
とができる。この場合、昇温速度及び降温速度が重要に
なってくるが、第１実施例と略同様に調整することによ
り、第１実施例と略同様な効果を得ることができる。な
お、この例では、降温速度が特に重要であり、略９０℃
／sec.以上に選ぶことが望ましい。
【００５１】このように、この例の構成によっても、第
１実施例において述べたのと略同様な効果を得ることが
できる。加えて、この例の構成によれば、基板の加熱雰
囲気の安定性を良くすることができる。
１実施例において述べたのと略同様な効果を得ることが
できる。加えて、この例の構成によれば、基板の加熱雰
囲気の安定性を良くすることができる。
【００５２】◇第４実施例 この例の半導体装置の製造方法の構成が、上述した第１
実施例の構成と大きく異なるところは、温度シーケンス
の頂温部のピーク温度を一定時間保持するようにした点
である。すなわち、この例では、第１実施例で示した頂
温部２０Ｂのピーク温度１０５０℃を０〜１８０秒間保
持して、基板２を加熱処理する。この場合、昇温速度及
び降温速度が重要になってくるが、第１実施例と略同様
に調整することにより、第１実施例と略同様な効果を得
ることができる。
実施例の構成と大きく異なるところは、温度シーケンス
の頂温部のピーク温度を一定時間保持するようにした点
である。すなわち、この例では、第１実施例で示した頂
温部２０Ｂのピーク温度１０５０℃を０〜１８０秒間保
持して、基板２を加熱処理する。この場合、昇温速度及
び降温速度が重要になってくるが、第１実施例と略同様
に調整することにより、第１実施例と略同様な効果を得
ることができる。
【００５３】このように、この例の構成によっても、第
１実施例において述べたのと略同様な効果を得ることが
できる。
１実施例において述べたのと略同様な効果を得ることが
できる。
【００５４】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、ゲート絶
縁膜に用いるシリコン酸化膜の形成はＯ2とＮ2との混合
ガス雰囲気やＯ2とＨ2との混合ガス雰囲気を用いる例で
説明したが、これに限らずＯ2とＮ2とＨ2との混合ガス
雰囲気ガスを用いるようにしても良い。また、シリコン
酸化膜をシリコン酸窒化膜化する場合の窒化源として、
プラズマを立ててＮ2ガスを原子状窒素やラジカル窒素
にする場合について説明したきたが、強い窒化源であれ
ばこれに限らず、Ｎ2Ｏ、ＮＯ、ＮＯ2等の酸化窒素やＮ
Ｈ3（アンモニア）等の窒素を含有する１つのガス、あ
るいは複数のガスの混合ガスを用いても良い。
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、ゲート絶
縁膜に用いるシリコン酸化膜の形成はＯ2とＮ2との混合
ガス雰囲気やＯ2とＨ2との混合ガス雰囲気を用いる例で
説明したが、これに限らずＯ2とＮ2とＨ2との混合ガス
雰囲気ガスを用いるようにしても良い。また、シリコン
酸化膜をシリコン酸窒化膜化する場合の窒化源として、
プラズマを立ててＮ2ガスを原子状窒素やラジカル窒素
にする場合について説明したきたが、強い窒化源であれ
ばこれに限らず、Ｎ2Ｏ、ＮＯ、ＮＯ2等の酸化窒素やＮ
Ｈ3（アンモニア）等の窒素を含有する１つのガス、あ
るいは複数のガスの混合ガスを用いても良い。
【００５５】また、基板上にシリコン酸化膜を形成する
工程及びシリコン酸化膜の表面をシリコン酸窒化膜化す
る工程を、枚葉型チャンバー内で行う例で説明したが、
これに限らずバッチ型チャンバー内で行うようにしても
良い。また、各導電膜、絶縁膜等の膜厚、形成方法等の
条件は一例を示したものであり、用途、目的等によって
変更することができる。また、各半導体領域の導電型は
Ｐ型とＮ型とを逆にすることができる。すなわち、Ｎチ
ャネル型に限らずＰチャネル型のＭＯＳ型トランジスタ
に対しても適用できる。
工程及びシリコン酸化膜の表面をシリコン酸窒化膜化す
る工程を、枚葉型チャンバー内で行う例で説明したが、
これに限らずバッチ型チャンバー内で行うようにしても
良い。また、各導電膜、絶縁膜等の膜厚、形成方法等の
条件は一例を示したものであり、用途、目的等によって
変更することができる。また、各半導体領域の導電型は
Ｐ型とＮ型とを逆にすることができる。すなわち、Ｎチ
ャネル型に限らずＰチャネル型のＭＯＳ型トランジスタ
に対しても適用できる。
【００５６】
【発明の効果】以上説明したように、この発明の半導体
装置によれば、半導体基板上に、窒素、酸素及びシリコ
ンを含む絶縁膜から成るゲート絶縁膜を介してゲート電
極が設けられてなる構成において、ゲート絶縁膜は、膜
厚方向に沿った窒素の濃度が表面近傍位置において最大
値を有し、かつ窒素の濃度が表面近傍位置から半導体基
板方向に向かって急激に減少しているので、ゲート絶縁
膜内の窒素が膜厚方向に沿った基板に近い位置まで分布
することがなくなる。したがって、ＭＯＳ型トランジス
タのオン電流特性の劣化を防止することができる。ま
た、この発明の半導体装置の製造方法によれば、半導体
基板を少なくとも窒素を含んだガスをプラズマ源とする
プラズマ発生装置内に収容し、昇温速度が２００〜４０
０℃／sec.、ピーク温度が４５０〜１２００℃及び降温
温度が５０〜２００℃／sec.から成る温度シーケンスに
基づいて加熱処理して、シリコン酸化膜の表面に窒素を
導入することによりシリコン酸窒化膜を形成するので、
加熱処理の温度シーケンスを適切に設定した上で窒素を
シリコン酸化膜に導入することができる。したがって、
シリコン酸化膜に対し膜厚方向に沿って窒素を制御性良
く導入することができる。
装置によれば、半導体基板上に、窒素、酸素及びシリコ
ンを含む絶縁膜から成るゲート絶縁膜を介してゲート電
極が設けられてなる構成において、ゲート絶縁膜は、膜
厚方向に沿った窒素の濃度が表面近傍位置において最大
値を有し、かつ窒素の濃度が表面近傍位置から半導体基
板方向に向かって急激に減少しているので、ゲート絶縁
膜内の窒素が膜厚方向に沿った基板に近い位置まで分布
することがなくなる。したがって、ＭＯＳ型トランジス
タのオン電流特性の劣化を防止することができる。ま
た、この発明の半導体装置の製造方法によれば、半導体
基板を少なくとも窒素を含んだガスをプラズマ源とする
プラズマ発生装置内に収容し、昇温速度が２００〜４０
０℃／sec.、ピーク温度が４５０〜１２００℃及び降温
温度が５０〜２００℃／sec.から成る温度シーケンスに
基づいて加熱処理して、シリコン酸化膜の表面に窒素を
導入することによりシリコン酸窒化膜を形成するので、
加熱処理の温度シーケンスを適切に設定した上で窒素を
シリコン酸化膜に導入することができる。したがって、
シリコン酸化膜に対し膜厚方向に沿って窒素を制御性良
く導入することができる。
【図１】この発明の第１実施例である半導体装置の構成
を示す断面図である。
を示す断面図である。
【図２】同半導体装置の主要部を拡大して示す断面図で
ある。
ある。
【図３】同半導体装置の製造方法を工程順に示す工程図
である。
である。
【図４】同半導体装置の製造方法を工程順に示す工程図
である。
である。
【図５】同半導体装置の製造方法を工程順に示す工程図
である。
である。
【図６】同半導体装置の製造方法に用いられる温度シー
ケンスを示す図である。
ケンスを示す図である。
【図７】同半導体装置のゲート絶縁膜のＳＩＭＳ分析結
果を示す図である。
果を示す図である。
【図８】同半導体装置のオン電流特性を従来例のそれと
比較して示す図である。
比較して示す図である。
【図９】同半導体装置のＴＤＤＢ特性を従来例のそれと
比較して示す図である。
比較して示す図である。
【図１０】この発明の第２実施例である半導体装置の製
造方法に用いる温度シーケンスを示す図である。
造方法に用いる温度シーケンスを示す図である。
【図１１】従来の半導体装置の構成を示す断面図であ
る。
る。
【図１２】同半導体装置の主要部を拡大して示す断面図
である。
である。
【図１３】同半導体装置の製造方法の主要工程を工程順
に示す工程図である。
に示す工程図である。
【図１４】同半導体装置の製造方法の主要工程を工程順
に示す工程図である。
に示す工程図である。
【図１５】同半導体装置の製造方法に用いられる温度シ
ーケンスを示す図である。
ーケンスを示す図である。
【図１６】同半導体装置のゲート絶縁膜のＳＩＭＳ分析
結果を示す図である。
結果を示す図である。
１ 半導体装置 ２ シリコン基板 ３ 素子分離領域 ４ ウエル領域 ５ Ｖｔｈ調整用ウエル領域 ６ ソース領域 ６Ａ、７Ａ 低濃度領域 ６Ｂ、７Ｂ 高濃度領域 ７ ドレイン領域 ８ ゲート絶縁膜 ９ ゲート電極 １０ サイドウォール絶縁膜 １１ ソース電極 １２ ドレイン電極 １３ シリコン酸化膜 １４ シリコン酸窒化膜 １５ シリコン多結晶膜 １７ 犠牲酸化膜 １８ 化学酸化膜 ２０Ａ 昇温部 ２０Ｂ 頂温部 ２０Ｃ 降温部
Claims (9)
- 【請求項１】 半導体基板上に、窒素、酸素及びシリコ
ンを含む絶縁膜から成るゲート絶縁膜を介してゲート電
極が設けられてなる半導体装置であって、 前記ゲート絶縁膜は、膜厚方向に沿った窒素の濃度が表
面近傍位置において最大値を有し、かつ前記窒素の濃度
が前記表面近傍位置から前記半導体基板方向に向かって
急激に減少していることを特徴とする半導体装置。 - 【請求項２】 前記窒素の濃度は、前記膜厚方向に沿っ
た前記半導体基板の表面から所定距離の範囲にわたって
略０になっていることを特徴とする請求項１記載の半導
体装置。 - 【請求項３】 前記膜厚に沿った前記半導体基板の表面
から所定距離の範囲には、酸素及びシリコンのみが分布
していることを特徴とする請求項２記載の半導体装置。 - 【請求項４】 前記窒素の濃度の最大値が、１０〜３０
原子％であることを特徴とする請求項１、２又は３記載
の半導体装置。 - 【請求項５】 前記所定距離の最小値が、略０．７ｎｍ
であることを特徴とする請求項２、３又は４記載の半導
体装置。 - 【請求項６】 半導体基板上に、窒素、酸素及びシリコ
ンを含む絶縁膜から成るゲート絶縁膜を介してゲート電
極が設けられてなる半導体装置の製造方法であって 予め所定の半導体領域を形成した半導体基板の表面にシ
リコン酸化膜を形成するシリコン酸化膜形成工程と、 前記半導体基板を少なくとも窒素を含んだガスをプラズ
マ源とするプラズマ発生装置内に収容し、昇温速度が２
００〜４００℃／sec.、ピーク温度が４５０〜１２００
℃及び降温温度が５０〜２００℃／sec.から成る温度シ
ーケンスに基づいて加熱処理して、前記シリコン酸化膜
の表面に前記窒素を導入することによりシリコン酸窒化
膜を形成するシリコン酸窒化膜形成工程とを含むことを
特徴とする半導体装置の製造方法。 - 【請求項７】 前記シリコン酸窒化膜形成工程におい
て、前記ピーク温度を略１８０秒以下で保持することを
特徴とする請求項６記載の半導体装置の製造方法。 - 【請求項８】 前記シリコン酸窒化膜形成工程におい
て、前記温度シーケンスの前記ピーク温度に達した時点
で前記プラズマ源の電源をオフすることを特徴とする請
求項６又は７記載の半導体装置の製造方法。 - 【請求項９】 前記シリコン酸窒化膜形成工程におい
て、前記窒素を含んだガスとして、Ｎ2、Ｎ2Ｏ、ＮＯ、
ＮＯ2又はＮＨ3を用いることを特徴とする請求項６、７
又は８記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000341690A JP2002151684A (ja) | 2000-11-09 | 2000-11-09 | 半導体装置及びその製造方法 |
| US09/993,833 US6555483B2 (en) | 2000-11-09 | 2001-11-06 | Gate insulation film having a slanted nitrogen concentration profile |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000341690A JP2002151684A (ja) | 2000-11-09 | 2000-11-09 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002151684A true JP2002151684A (ja) | 2002-05-24 |
Family
ID=18816395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000341690A Pending JP2002151684A (ja) | 2000-11-09 | 2000-11-09 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6555483B2 (ja) |
| JP (1) | JP2002151684A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060198A (ja) * | 2001-08-10 | 2003-02-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7226874B2 (en) | 2002-05-13 | 2007-06-05 | Tokyo Electron Limited | Substrate processing method |
| US7514376B2 (en) | 2003-04-30 | 2009-04-07 | Fujitsu Microelectronics Limited | Manufacture of semiconductor device having nitridized insulating film |
| JP2013172001A (ja) * | 2012-02-21 | 2013-09-02 | Asahi Kasei Electronics Co Ltd | 半導体装置の製造方法 |
| JP2022094904A (ja) * | 2020-12-15 | 2022-06-27 | ウォニク アイピーエス カンパニー リミテッド | 薄膜形成方法及び装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6764912B1 (en) * | 2001-08-02 | 2004-07-20 | Advanced Micro Devices, Inc. | Passivation of nitride spacer |
| AU2003231516A1 (en) * | 2002-05-16 | 2003-12-02 | Tokyo Electron Limited | Method of treating substrate |
| JP3866667B2 (ja) * | 2003-02-26 | 2007-01-10 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4485754B2 (ja) * | 2003-04-08 | 2010-06-23 | パナソニック株式会社 | 半導体装置の製造方法 |
| WO2004097922A1 (ja) * | 2003-04-30 | 2004-11-11 | Fujitsu Limited | 半導体装置の製造方法 |
| JP2006245528A (ja) * | 2005-02-01 | 2006-09-14 | Tohoku Univ | 誘電体膜及びその形成方法 |
| US9627524B2 (en) * | 2010-03-02 | 2017-04-18 | Richtek Technology Corporation, R.O.C. | High voltage metal oxide semiconductor device and method for making same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140392A (ja) | 1992-10-27 | 1994-05-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6087236A (en) * | 1998-11-24 | 2000-07-11 | Intel Corporation | Integrated circuit with multiple gate dielectric structures |
| US6667232B2 (en) * | 1998-12-08 | 2003-12-23 | Intel Corporation | Thin dielectric layers and non-thermal formation thereof |
-
2000
- 2000-11-09 JP JP2000341690A patent/JP2002151684A/ja active Pending
-
2001
- 2001-11-06 US US09/993,833 patent/US6555483B2/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060198A (ja) * | 2001-08-10 | 2003-02-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7226874B2 (en) | 2002-05-13 | 2007-06-05 | Tokyo Electron Limited | Substrate processing method |
| US7514376B2 (en) | 2003-04-30 | 2009-04-07 | Fujitsu Microelectronics Limited | Manufacture of semiconductor device having nitridized insulating film |
| JP2013172001A (ja) * | 2012-02-21 | 2013-09-02 | Asahi Kasei Electronics Co Ltd | 半導体装置の製造方法 |
| JP2022094904A (ja) * | 2020-12-15 | 2022-06-27 | ウォニク アイピーエス カンパニー リミテッド | 薄膜形成方法及び装置 |
| JP7317079B2 (ja) | 2020-12-15 | 2023-07-28 | ウォニク アイピーエス カンパニー リミテッド | 薄膜形成方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020076869A1 (en) | 2002-06-20 |
| US6555483B2 (en) | 2003-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5712208A (en) | Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants | |
| US5827769A (en) | Method for fabricating a transistor with increased hot carrier resistance by nitridizing and annealing the sidewall oxide of the gate electrode | |
| US7759260B2 (en) | Selective nitridation of gate oxides | |
| KR100400323B1 (ko) | 반도체 소자의 시모스(ｃｍｏｓ) 및 그의 제조 방법 | |
| US7098154B2 (en) | Method for fabricating semiconductor device and semiconductor device | |
| US6027977A (en) | Method of fabricating semiconductor device with MIS structure | |
| JP4919586B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1083990A (ja) | 半導体装置の製造方法 | |
| JP2001502115A (ja) | 信頼できる極薄酸窒化物形成のための新規なプロセス | |
| JP2002151684A (ja) | 半導体装置及びその製造方法 | |
| US6821868B2 (en) | Method of forming nitrogen enriched gate dielectric with low effective oxide thickness | |
| JPH10256539A (ja) | 半導体装置及びその製造方法 | |
| JPH11103050A (ja) | 半導体装置及びその製造方法 | |
| US7514376B2 (en) | Manufacture of semiconductor device having nitridized insulating film | |
| US20020168828A1 (en) | Method of reducing threshold voltage shifting of a gate | |
| KR100660909B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2002222941A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JPH104145A (ja) | 半導体装置及びその製造方法 | |
| JP2004207560A (ja) | 半導体装置およびその製造方法 | |
| US7358128B2 (en) | Method for manufacturing a transistor | |
| WO2007069299A1 (ja) | 半導体装置の製造方法 | |
| JP4639000B2 (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JP3834564B2 (ja) | 半導体装置及びその製造方法 | |
| JPH118317A (ja) | 半導体装置およびその製造方法 | |
| JP5121142B2 (ja) | 半導体装置の製造方法 |