[go: up one dir, main page]

CN104009037B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN104009037B
CN104009037B CN201410067215.5A CN201410067215A CN104009037B CN 104009037 B CN104009037 B CN 104009037B CN 201410067215 A CN201410067215 A CN 201410067215A CN 104009037 B CN104009037 B CN 104009037B
Authority
CN
China
Prior art keywords
polysilicon film
semiconductor device
annealing
gas
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410067215.5A
Other languages
English (en)
Other versions
CN104009037A (zh
Inventor
井上真雄
丸山祥辉
西田彰男
国宗依信
舟山幸太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN104009037A publication Critical patent/CN104009037A/zh
Application granted granted Critical
Publication of CN104009037B publication Critical patent/CN104009037B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H10D64/01306—
    • H10D64/01338—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10P14/3211—
    • H10P14/3238—
    • H10P14/3248—
    • H10P14/3411—
    • H10P14/3802—

Landscapes

  • Engineering & Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

本发明涉及半导体器件及其制造方法。为了控制层叠多晶硅膜的晶粒生长，提供一种制造半导体器件的方法。该方法包括：在衬底上（10）形成第一多晶硅膜（21）；在第一多晶硅膜（21）的表面上形成层间氧化物层（22）；在第一多晶硅膜（21）上方形成与层间氧化物层（22）接触的第二多晶硅膜（23）；以及在形成第二多晶硅膜（23）之后，在包含氮的气体气氛下，在高于第一和第二多晶硅膜的膜形成温度的温度下执行退火。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法。
背景技术
目前，用于大体上处于28至22nm的技术节点的LSI(大规模集成电路)产品的逻辑电路的MOS(金属氧化物半导体)晶体管已被量产作为先进的器件。在100nm以下的技术节点下，线宽变成等于用作栅电极的多晶硅电极的晶粒尺寸。对微加工技术的不利影响，诸如由晶粒造成的平面粗糙度而导致的光刻精度的劣化，以及干蚀刻之后产生的线边界粗糙度不能再忽略不计。
日本未审专利申请公布No.2006-120734以及2001-210593公开了一种制造包括多晶硅膜的半导体器件的方法。日本未审专利申请公布No.2006-120734以及2001-210593公开了一种在多个部分中形成多晶硅膜的方法。根据日本未审专利申请公布No.2006-120734中公开的制造方法，在形成第一多晶硅膜的步骤和形成第二多晶硅膜的步骤之间的过程中提供含氧气体。通过使氧与第一多晶硅膜接触，停止多晶硅膜的晶体生长。采用O2气体、NO2气体或NO气体作为含氧气体。
发明内容
本发明人已经发现以下问题。众所周知，在多晶硅膜形成之后执行的退火步骤会进一步促进晶粒生长。因此，需要在膜形成阶段形成具有小晶粒尺寸的多晶硅膜且其中由于后续步骤中的退火而抑制晶粒生长的方法，或者需要抑制晶粒生长的退火方法。日本未审专利申请公布No.2006-120734以及2001-210593中公开的制造方法不能充分抑制晶粒生长。
本申请的下述说明书和附图将使其他问题和新的特征变得显而易见。
根据本发明的第一方面，在第二多晶硅膜的形成之后，在包含氮的气体氛围下执行退火。
根据本发明的第一方面，可以抑制多晶硅膜的晶粒生长。
附图说明
结合附图，某些实施例的下述说明将使上述和其他方面、优点和特征变得更加显而易见，其中：
图1是示出根据本发明的实施例的半导体器件的构造的示意图；
图2是示出根据本发明的实施例的制造方法的流程图。
图3A是示出根据本发明的实施例的制造方法的制造工艺截面图；
图3B是示出根据本发明的实施例的制造方法的制造工艺截面图；
图3C是示出根据本发明的实施例的制造方法的制造工艺截面图；
图3D是示出根据本发明的实施例的制造方法的制造工艺截面图；
图3E是示出根据本发明的实施例的制造方法的制造工艺截面图；
图3F是示出根据本发明的实施例的制造方法的制造工艺截面图；
图3G是示出根据本发明的实施例的制造方法的制造工艺截面图；
图4是示出在退火气氛下的多晶硅膜的晶粒尺寸的差异的曲线图；
图5是示出在晶粒尺寸和硅比例之间相互关系的曲线图；
图6是图5的放大曲线图；
图7是示出在沉积之后立即获得的多晶硅膜的SIMS形貌图；
图8是示出退火之后获得的多晶硅膜的SIMS形貌图；
图9是示出取决于退火气氛的氮分布差异的曲线图；
图10是示出浮栅型存储器的晶体管构造的示意图；以及
图11是示出分裂栅捕获型存储器的晶体管构造的示意图。
具体实施方式
出于容易解释的目的，以下说明书和附图被适当简写和简化。在附图中，相同的元件由相同附图标记表示，并且根据需要省略重复的解释。
第一实施例
图1是根据第一实施例的半导体器件的示意图。图1的上部示出半导体器件的截面图，并且图1的下部示出半导体器件的平面图。根据第一实施例的半导体器件包括晶体管100，其中栅电极由层叠多晶硅膜形成。在假设半导体器件是NMOS或PMOS晶体管100的情况下进行以下说明。但是，半导体器件不限于MOS晶体管。半导体器件可以具有任何构造，只要半导体器件包括多个多晶硅膜即可。
晶体管100包括衬底10、栅极20、源/漏扩散层11以及栅极绝缘膜13。衬底10例如是硅衬底。源/漏扩散层11形成在衬底10中。源/漏扩散层11例如通过将诸如B(硼)或P(磷)的杂质(掺杂剂)扩散进入衬底10而形成。栅极绝缘膜13形成在衬底10上。栅极20设置在栅极绝缘膜13上。侧壁绝缘膜16设置在栅极绝缘膜13和栅极20的侧表面上。换言之，侧壁绝缘膜16覆盖栅极20的侧表面。图1中虽未示出，但是隔离氧化物膜形成在源/漏扩散层11的外部。
栅极20包括多个多晶硅膜。具体而言，第一多晶硅膜21设置在栅极绝缘膜13上。层间氧化物层22设置在第一多晶硅膜21上。第二多晶硅膜23设置在层间氧化物层22上。即，层间氧化物层22插入在第一多晶硅膜21和第二多晶硅膜23之间。层间氧化物层22的上表面与第二多晶硅膜23接触。层间氧化物层22是包含氮的氧化硅膜。虽然图1示出两个多晶硅膜，即，第一多晶硅膜21和第二多晶硅膜23，但是可以形成三个以上的多晶硅膜。在这种情况下，期望的是在各个多晶硅膜之间形成层间氧化物层22。换言之，优选的是形成两个或更多层间氧化物层22。
以下，将参考图2和3A至3G说明半导体器件的制造方法。图2是示出半导体器件的制造方法的流程图。图3A至3G是示出半导体器件的制造工艺的工艺截面图。
首先参考图3A，通过诸如STI(浅沟槽隔离)的技术在衬底10中形成各个隔离氧化物膜14，并且随后在衬底10的各个有源区中形成栅极绝缘膜13(步骤S1)。栅极绝缘膜13例如是氧化硅膜。在步骤S1中，可以通过等离子体氮化工艺将氮引入栅极绝缘膜13中。
随后，将层叠多晶硅膜沉积在栅极绝缘膜13以及隔离氧化物膜(隔离区)14上(步骤S2)。因此，首先沉积第一多晶硅膜21以便覆盖栅极绝缘膜13和隔离氧化物膜14。此后，氧化第一多晶硅膜21的表面。因此，如图3B中所示，薄的层间氧化物层22形成在第一多晶硅膜21的表面上。不特别限定形成第一多晶硅膜21和层间氧化物层22的方法。例如，可以采用日本未审专利申请公布No.2006-120734中公开的方法或日本未审专利申请公布No.2001-210593中公开的方法。具体而言，可以通过低压CVD(化学气相沉积)形成第一多晶硅膜21。通过将第一多晶硅膜21的表面暴露至含氧气体，可以在第一多晶硅膜21的表面上形成层间氧化物层22。
在第一多晶硅膜21的表面上形成层间氧化物层22之后，在层间氧化物层22上沉积第二多晶硅膜23。如图3C中所示，这允许第二多晶硅膜23覆盖层间氧化物层22。以与第一多晶硅膜21相同的方式通过低压CVD形成第二多晶硅膜23。层叠多晶硅膜24形成在栅极绝缘膜13上。假设层叠多晶硅膜24的厚度是100nm，第一多晶硅膜21的厚度以及第二多晶硅膜23的厚度分别优选为50nm。注意到膜的厚度分布可以取决于栅极工艺条件等来调整。通过类似于第一多晶硅膜21的方法形成第二多晶硅膜23。虽然日本未审专利申请公布No.2006-120734中公开的技术的层间氧化物层22处于亚单原子层的厚度范围内，但是层间氧化物层22可以处于若干层的厚度范围。
随后，在包含氮的气氛下执行退火(步骤S3)。因此，如图3D中所示，包含氮的气体的分子30从第二多晶硅膜23的表面引入第二多晶硅膜23中。在这种情况下，在诸如NO气体或N2O气体的氮氧化物气体氛围下，在约1000℃的高温下执行退火。这允许氮氧化物气体扩散进形成在上层中的第二多晶硅膜23的晶粒边界中，并且堆积在层间氧化物层22上。注意到可以使用氮气替代氮氧化物气体。替代地，可以采用氮氧化物气体和氮气的混合气体。另外一种替代是可以采用氮氧化物气体或氮气以及另一种气体的混合气体。
在步骤S3中，在形成第二多晶硅膜23之后立即执行退火。因此，在层叠多晶硅膜24的晶粒生长之前，可以将氮引入层叠多晶硅膜24。在步骤S3中，可以在高于步骤S2中的第一多晶硅膜21和第二多晶硅膜23的膜形成温度的温度下执行退火。而且，在步骤S3中，可以在高于步骤S2中的层间氧化物层22的膜形成温度的温度下执行退火。例如，步骤S3中的退火温度优选为900℃或更高，并且更优选为1000℃或更高。这允许NO穿过第二多晶硅膜23并且引入到层间氧化物层22中。此外，在退火过程中的压力优选是正常压力。退火过程中的压力可以是大气压或更高，即760Torr(1.0×105Pa)或更高。
随后，为了减小层叠多晶硅膜24的电阻，将掺杂剂引入层叠多晶硅膜24中(步骤S4)。例如，如图3E中所示，将诸如P或B的掺杂剂31通过采用离子注入技术等从第二多晶硅膜23上方注入。此时，如果掺杂剂31穿透栅极绝缘膜13，则会破坏栅极绝缘膜13，导致其可靠性退化。为了避免栅极绝缘膜13的可靠性的退化，将离子注入的注入能量设定在低水平，并且掺杂剂分布在层叠多晶硅膜24的表面附近的浅部分中。在先进的逻辑器件中，N型掺杂剂(诸如磷或砷)以及P型掺杂剂(诸如硼或铟)可以借助抗蚀剂掩模而分别被离子注入，从而制造CMOS。
在掺杂剂31的引入之后，执行用于活化掺杂剂的活化退火(步骤S5)。在这种情况下，为了活化引入第二多晶硅膜23的掺杂剂31，在约700℃至1000℃的合适温度下对衬底10进行退火。此时，即使在层叠多晶硅膜具有小晶粒尺寸的情况下也会发生晶粒再生长。在步骤S5的活化退火中，优选的是在低于步骤S3的退火温度的温度下执行退火。步骤S3中的退火温度优选是在形成第二多晶硅膜23之后的退火温度中最高的温度。但是，即使在步骤S5中的退火温度高于步骤S3中的退火温度时，也可以通过将氮引入层间氧化物层22的效果来控制晶粒生长。
随后，形成用于栅极20的图案化的光刻胶。通过典型光刻工艺涂布光刻胶、暴露于光并且将其显影。因此，如图3F中所示，光刻胶图案32形成在第二多晶硅膜23上。在这种情况下，图案化光刻胶32以便光刻胶图案32保留在形成栅极的各个区域中。如日本未审专利申请公布No.2001-210593中所述，多晶硅表面的粗糙度反映晶粒尺寸。因此，如果发生晶粒再生长，则会增大表面粗糙度，这会导致光刻精度的劣化。
在形成光刻胶32之后，加工多晶硅电极(步骤S7)。在这种情况下，借助光刻胶32作为掩模而蚀刻第二多晶硅膜23、层间氧化物层22、第一多晶硅膜21、栅极绝缘膜13等等。例如，可以采用干蚀刻技术。蚀刻之后，移除形成在第二多晶硅膜23上的抗蚀剂32，由此获得图3G中所示的构造。在从抗蚀剂32暴露的部分中，蚀刻第二多晶硅膜23、层间氧化物层22以及第一多晶硅膜21，因此形成栅极20。栅极20是层叠多晶硅电极。
光刻精度的劣化导致栅极长度的变化。另一问题是随着晶粒尺寸增大，会增大栅极侧表面的不规则性(线边缘粗糙度)。沟道长度中的这种宏观和微观的变化会导致MOS晶体管的阈值电压的变化，这对LSI器件的性能和良率产生非常不利的影响。在步骤S7之后，执行延伸注入、间隔物形成以及深源/漏注入。以此方式，完成包括由层叠多晶硅膜形成的栅极20的晶体管100。
图4是示出在通过将退火气氛改变为NO、N2以及O2而退火层叠多晶硅膜时的晶粒尺寸的比较的曲线图。在图4中，纵轴代表通过椭圆光度测量法测量并用作晶粒尺寸的指标的硅比例。在1050℃和60秒的条件下执行退火。
图5是示出通过TEG(试验元件组)获得的硅比例和晶粒尺寸之间的相互关系的曲线图。图6是图5的放大曲线图。在图5和6中，横轴代表多晶硅的晶粒尺寸，并且纵轴代表硅比例。如图5和6中所示，硅比例和晶粒尺寸之间的关系的是正相关。因此，可以根据图5中所示的曲线图获得各个退火中的多晶硅的晶粒尺寸。
如图4中所示，当在NO气体气氛中执行退火时，晶粒尺寸小于在N2气体气氛中执行退火时的晶粒尺寸以及在O2气体气氛中执行退火时的晶粒尺寸。当在N2气体气氛中执行退火时，晶粒尺寸小于在O2气体气氛中执行退火时的晶粒尺寸。例如，当在NO气体气氛中执行退火时，多晶硅的晶粒尺寸是53nm。当在N2气体气氛中执行退火时，多晶硅的晶粒尺寸是55nm。当在O2气体气氛中执行退火时，多晶硅的晶粒尺寸是61nm。以此方式，与在氧气气氛中的退火相比，在包含氮的气体中的退火使得能够减小晶粒尺寸。
图7和8示出对在NO气体气氛中退火的样本进行的SIMS(次级离子质谱法)分析的结果，以便分析获得上述晶粒尺寸的原因。图7是紧接在层叠多晶硅膜的形成之后的氧和氮在膜中的分布曲线。图8示出在NO气氛中退火之后的氧和氮在膜中的分布曲线。
从图7中可以看出，在退火之前，分别在多晶硅层之间的中间层中和栅极绝缘膜13中观测到氧峰值。氮仅存在于栅极绝缘膜中。通过在栅极绝缘膜13的形成过程中的等离子体氮化引入这种氮。当在NO气氛中执行退火时，如图8中所示，在多晶硅层之间的中间层中观测到清晰的氮峰值。具体而言，通过在包含氮的气体气氛中退火而将氮引入第一多晶硅膜21和第二多晶硅膜23之间的层间氧化物层22中。在这种情况下，在栅极绝缘膜13中的氮峰值的高度发生小改变。这指示获得了中间层中包含的氮，因此NO扩散进入多晶硅层并堆积。
层间氧化物层22中的氧浓度优选为2×1021原子/cm3或更大，并且更优选为2至3×1021原子/cm3或更大。层间氧化物层22中的氮浓度优选是3×1020原子/cm3或更大。在层间氧化物层22中，氮浓度优选等于或大于氧浓度的1/10。在层间氧化物层22中，氮浓度可以被设定为低于氧浓度。
图9示出取决于退火气氛的氮分布曲线的差异。横轴代表对应于深度的时间，并且纵轴代表对应于密度的计数。图9示出在NO气氛中退火的样本的氮分布曲线、在N2气氛中退火的样本的氮分布曲线、在O2气氛中退火的样本的氮分布曲线，以及在没有退火的情况下的样本的氮分布曲线。在1050℃以及60秒的条件下执行退火。在O2气气氛中的退火中，没有氮被引入多晶硅膜。另一方面，当在诸如N2气或NO气的包含氮的气体气氛中执行退火处理时，在第一多晶硅膜21和第二多晶硅膜23之间的中间层中观测到氮峰值。
认为在第一多晶硅膜21和第二多晶硅膜23之间的中间层中包含的氮导致第一多晶硅膜21和层间氧化物层22之间的晶粒生长的差异。多晶硅的晶粒生长是一部分晶粒生长并且一部分晶粒由于退火过程中处于晶粒边界的硅原子的转移而消失的现象。推测氮具有防止硅原子转移的效果。
如第一实施例中所述，在形成层叠多晶硅膜的最上层多晶硅膜之后，在包含氮的气体气氛下执行退火。步骤S3中的退火温度被设定为高于多晶硅膜的膜形成温度。这使得能够将氮引入层间氧化物层22，并且抑制晶粒生长。而且，在步骤3中，在约大气压的压力下执行退火，或在等于或高于大气压的压力下执行退火。约大气压的压力的实例包括从600Torr至大气压的微减压条件。退火过程中的压力的下限不限于600Torr。这使得能将氮引入层间氧化物层22并抑制晶粒生长。而且，采用包括第一多晶硅膜21、层间氧化物层22以及第二多晶硅膜23的层叠多晶硅膜形成各个电极可以抑制制造变化。这致使生产率的提高。采用层叠多晶硅膜作为MOS的栅极20使得能够改善晶体管100的性能。
在使用NO气或N2O气退火的情况下，即使在表面氧化物膜形成在第二多晶硅膜23的表面上时，氮氧化物也能穿过表面氧化物膜并到达层间氧化物层22。这就使得即使在第二多晶硅膜23的表面上形成表面氧化物膜之后执行退火时也能抑制晶粒生长。而且，在步骤S3中，在不包含氧的气体气氛下退火可以抑制晶粒生长。
在形成第二多晶硅膜23之后首先将温度设定为高于膜形成温度的退火步骤被认为是步骤S3中的退火步骤。具体而言，在形成第二多晶硅膜23之后，当衬底温度首次变得高于第二多晶硅膜23的膜形成温度时，采用包含氮的气体气氛。例如，在用于扩散注入在栅极20中的杂质的退火步骤之前执行的退火步骤在包含氮的气体气氛下执行。这允许氮在晶粒生长的同时被引入层叠多晶硅膜。因此，层间氧化物层22包含能抑制晶粒生长的氮。
在形成作为最上层的第二多晶硅膜23之后，在获得最大温度的步骤中供应包含氮的气体。具体而言，在第二多晶硅膜23形成之后，在获得最大温度的退火步骤中采用包含氮的气体气氛。在从用于扩散掺杂剂的第二多晶硅膜23的形成直至源极和漏极的形成期间，获得最大温度的步骤对应于步骤S3中的退火步骤。因此，步骤S5中的退火温度低于步骤S3中的退火温度。这允许氮在晶粒生长的同时被引入层叠多晶硅膜。因此，层间氧化物层22包含能抑制晶粒生长的氮。而且，在形成第二多晶硅膜23之后，第一退火步骤和在最大温度下的退火步骤优选在包含氮的气体气氛中执行。在将层间绝缘膜形成在栅极20上之前执行在包含氮的气体气氛下的退火。
例如，层间氧化物层22包含氧原子数量的1/10或更多的氮原子。这抑制了晶粒生长。
第二实施例
将参考图10说明根据第二实施例的半导体器件。图10的上部示出晶体管100的截面图，并且图10的下部示出晶体管100的平面图。根据第二实施例的半导体器件是浮栅型非易失性存储器。半导体器件的基本构造类似于第一实施例，因此省略其说明。
在第二实施例中，晶体管100是浮栅型晶体管并包括控制栅202和浮栅201。浮栅201设置在栅极绝缘膜13上。而且，控制栅202通过电极间绝缘膜17设置在浮栅201上方。换言之，层叠浮栅201和控制栅202。电极间绝缘膜17插入浮栅201和控制栅202之间。
在这种情况下，浮栅201和控制栅202的相应电极都由层叠多晶硅膜形成。因此，浮栅201和控制栅202每一个包括第一多晶硅膜21、层间氧化物层22以及第二多晶硅膜23。制造包括第一多晶硅膜21、层间氧化物层22以及第二多晶硅膜23的层叠多晶硅膜的方法类似于第一实施例。具体而言，紧接在形成浮栅201的第二多晶硅膜23之后，在包含氮的气体气氛下执行退火。而且，紧接在形成控制栅202的第二多晶硅膜23之后，在包含氮的气体气氛下执行退火。
这种构造能以与第一实施例相同的方式抑制晶粒生长。因此，可以改善晶体管100的性能并且可以实现高性能存储器。在上述说明书中，控制栅202和浮栅201的各个电极都由包括第一多晶硅膜21、层间氧化物层22以及第二多晶硅膜23的层叠多晶硅膜形成。但是，控制栅202和浮栅201中的仅一个可以由层叠多晶硅膜形成。
第三实施例
将参考图11说明根据第三实施例的半导体器件。图11的上部示出半导体器件的截面图，并且图11的下部示出半导体器件的平面图。根据第三实施例的半导体器件是分裂栅型非易失性存储器。半导体器件的基本构造类似于第一实施例，因此省略其说明。
在第三实施例中，晶体管100是分裂栅型晶体管并且包括控制栅203和存储栅204。绝缘膜18插入控制栅203和存储栅204之间。控制栅203由层叠多晶硅膜形成。如上所述，晶体管100的控制栅203由包括第一多晶硅膜21、层间氧化物层22以及第二多晶硅膜23的层叠多晶硅膜形成。这种构造与第一实施例一样能抑制晶粒生长。因此，可以改善晶体管100的性能。
根据第三实施例的层叠多晶硅膜不限于晶体管100的栅极20，且还可以用于其他电极。
第一和第二实施例可以由本领域技术人员根据需要进行组合。
虽然已经根据若干实施例说明了本发明，但是本领域技术人员将认识到本发明可以通过在随附权利要求的精神和范围之内的各种变型来实施，并且本发明不限于上述实例。
而且，权利要求的范围不由上述实施例限制。
而且，注意到即使在后续程序中进行修改，申请人的意图也是涵盖所有要求保护的元素的等同物。

Claims (18)

1.一种制造半导体器件的方法，包括：
在衬底上形成第一多晶硅膜；
在所述第一多晶硅膜的表面上形成氧化物层；
在所述第一多晶硅膜上方形成第二多晶硅膜，所述第二多晶硅膜与所述氧化物层接触；以及
在形成所述第二多晶硅膜之后，在包含氮的气体气氛下，在比所述第一多晶硅膜和所述第二多晶硅膜的膜形成温度高的温度下执行退火，以使得将氮引入到所述氧化物层，以抑制在所述第一多晶硅膜和所述第二多晶硅膜内的晶粒生长，并且
其中，所述包含氮的气体包括N2气体、NO气体以及N2O气体中的一种。
2.根据权利要求1所述的制造半导体器件的方法，其中，在等于或高于大气压的压力下执行在所述包含氮的气体气氛下的退火。
3.根据权利要求1所述的制造半导体器件的方法，其中，在形成所述第二多晶硅膜之后的第一退火步骤中执行在所述包括N2气体、NO气体以及N2O气体中的至少一种的气体气氛下的退火。
4.根据权利要求1所述的制造半导体器件的方法，其中，在所述包括N2气体、NO气体以及N2O气体中的至少一种的气体气氛下的退火的步骤是以在形成所述第二多晶硅膜之后的最高温度来执行的步骤。
5.根据权利要求1所述的制造半导体器件的方法，其中
在所述包括N2气体、NO气体以及N2O气体中的至少一种的气体气氛下的退火之后，将杂质引入到所述第二多晶硅膜中，并且
将引入了所述杂质的所述第二多晶硅膜退火。
6.根据权利要求5所述的制造半导体器件的方法，其中
在比执行在所述包括N2气体、NO气体以及N2O气体中的至少一种的气体气氛下的退火的温度低的温度下执行对引入了所述杂质的所述第二多晶硅膜的退火。
7.根据权利要求1所述的制造半导体器件的方法，其中
所述第一多晶硅膜形成在栅极绝缘膜上，并且
包括所述第一多晶硅膜和所述第二多晶硅膜的层叠多晶硅膜用作晶体管的栅极。
8.根据权利要求7所述的制造半导体器件的方法，其中
所述半导体器件是浮栅型晶体管，并且
所述浮栅型晶体管的控制栅和浮栅中的至少一个包括所述层叠多晶硅膜。
9.根据权利要求7所述的制造半导体器件的方法，其中
所述半导体器件是分裂栅型晶体管，并且
所述分裂栅型晶体管的控制栅包括所述层叠多晶硅膜。
10.一种制造半导体器件的方法，包括：
在衬底上形成第一多晶硅膜；
在所述第一多晶硅膜的表面上形成氧化物层；
在所述第一多晶硅膜上方形成第二多晶硅膜，所述第二多晶硅膜与所述氧化物层接触；以及
在形成所述第二多晶硅膜之后，在等于或高于大气压的压力下，在包含氮的气体气氛下将所述第一多晶硅膜和所述第二多晶硅膜退火，
其中，
在包含氮的气体气氛下的退火之后，将杂质引入到所述第二多晶硅膜之中，并且
对引入了所述杂质的所述第二多晶硅膜进行退火。
11.根据权利要求10所述的制造半导体器件的方法，其中，在形成所述第二多晶硅膜之后的第一退火步骤中执行在所述包含氮的气体气氛下的退火。
12.根据权利要求10所述的制造半导体器件的方法，其中，在比所述第二多晶硅膜的膜形成温度高的温度下执行在所述包含氮的气体气氛下的退火。
13.根据权利要求10所述的制造半导体器件的方法，其中，在比执行在所述包含氮的气体气氛下的退火的温度低的温度下执行对引入了所述杂质的所述第二多晶硅膜的退火。
14.根据权利要求10所述的制造半导体器件的方法，其中，所述包含氮的气体包括N2气体、NO气体以及N2O气体中的一种。
15.根据权利要求10所述的制造半导体器件的方法，其中
所述第一多晶硅膜形成在栅极绝缘膜上，并且
包括所述第一多晶硅膜和所述第二多晶硅膜的层叠多晶硅膜用作晶体管的栅极。
16.根据权利要求15所述的制造半导体器件的方法，其中
所述半导体器件是浮栅型晶体管，并且
所述浮栅型晶体管的控制栅和浮栅中的至少一个包括所述层叠多晶硅膜。
17.根据权利要求15所述的制造半导体器件的方法，其中
所述半导体器件是分裂栅型晶体管，并且
所述分裂栅型晶体管的控制栅包括所述层叠多晶硅膜。
18.一种半导体器件，包括：
衬底；
第一多晶硅膜，所述第一多晶硅膜形成在所述衬底上并且在其表面中包括包含氮的氧化物层；以及
第二多晶硅膜，所述第二多晶硅膜形成在所述第一多晶硅膜上方并且与所述氧化物层接触，
其中，在所述氧化物层中，氮浓度等于或高于氧浓度的1/10。
CN201410067215.5A 2013-02-26 2014-02-26 半导体器件及其制造方法 Active CN104009037B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013036047A JP6081816B2 (ja) 2013-02-26 2013-02-26 半導体装置、及びその製造方法
JP2013-036047 2013-02-26

Publications (2)

Publication Number Publication Date
CN104009037A CN104009037A (zh) 2014-08-27
CN104009037B true CN104009037B (zh) 2019-01-22

Family

ID=51369632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410067215.5A Active CN104009037B (zh) 2013-02-26 2014-02-26 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US9356110B2 (zh)
JP (1) JP6081816B2 (zh)
CN (1) CN104009037B (zh)
TW (1) TWI596674B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494224B (zh) * 2017-09-08 2020-12-01 华邦电子股份有限公司 非挥发性存储器装置及其制造方法
TWI688079B (zh) * 2017-09-08 2020-03-11 華邦電子股份有限公司 非揮發性記憶體裝置及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413841B1 (en) * 1998-10-22 2002-07-02 Nec Corporation MOS type semiconductor device and manufacturing method thereof
CN1511349A (zh) * 2001-06-21 2004-07-07 ���µ�����ҵ��ʽ���� 半导体装置及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4897360A (en) * 1987-12-09 1990-01-30 Wisconsin Alumni Research Foundation Polysilicon thin film process
US5614428A (en) * 1995-10-23 1997-03-25 Lsi Logic Corporation Process and structure for reduction of channeling during implantation of source and drain regions in formation of MOS integrated circuit structures
US5567639A (en) * 1996-01-04 1996-10-22 Utron Technology Inc. Method of forming a stack capacitor of fin structure for DRAM cell
JP3440698B2 (ja) * 1996-06-24 2003-08-25 ソニー株式会社 半導体装置の製造方法
JPH11251588A (ja) * 1998-03-05 1999-09-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6380055B2 (en) * 1998-10-22 2002-04-30 Advanced Micro Devices, Inc. Dopant diffusion-retarding barrier region formed within polysilicon gate layer
JP2001210593A (ja) 2000-01-24 2001-08-03 Fuji Film Microdevices Co Ltd 多結晶シリコン膜の形成方法及び半導体装置
TW483071B (en) * 2001-06-13 2002-04-11 Macronix Int Co Ltd Manufacture process of metal oxide semiconductor transistor
US6642131B2 (en) * 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
JP3628292B2 (ja) * 2001-10-10 2005-03-09 旭化成マイクロシステム株式会社 半導体装置の製造方法
JP2006120734A (ja) 2004-10-19 2006-05-11 Tokyo Electron Ltd 成膜方法及び成膜装置並びに記憶媒体
US7425736B2 (en) * 2005-06-07 2008-09-16 United Microelectronics Corp. Silicon layer with high resistance and fabricating method thereof
JP2007165401A (ja) * 2005-12-09 2007-06-28 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP2008027608A (ja) * 2006-07-18 2008-02-07 Advanced Pdp Development Corp プラズマディスプレイパネル
US8410543B2 (en) * 2007-02-01 2013-04-02 Renesas Electronics Corporation Semiconductor storage device and manufacturing method thereof
JP2009010417A (ja) * 2008-09-05 2009-01-15 Renesas Technology Corp 半導体装置の製造方法
JP2012222201A (ja) * 2011-04-11 2012-11-12 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2013074189A (ja) * 2011-09-28 2013-04-22 Elpida Memory Inc 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413841B1 (en) * 1998-10-22 2002-07-02 Nec Corporation MOS type semiconductor device and manufacturing method thereof
CN1511349A (zh) * 2001-06-21 2004-07-07 ���µ�����ҵ��ʽ���� 半导体装置及其制造方法

Also Published As

Publication number Publication date
US9356110B2 (en) 2016-05-31
JP6081816B2 (ja) 2017-02-15
US20140312406A1 (en) 2014-10-23
TW201501209A (zh) 2015-01-01
JP2014165381A (ja) 2014-09-08
TWI596674B (zh) 2017-08-21
CN104009037A (zh) 2014-08-27

Similar Documents

Publication Publication Date Title
KR101947363B1 (ko) Cmos 프로세스 흐름을 이용하여 전하-트랩핑 게이트 스택을 제조하는 방법
CN101661958B (zh) 半导体装置及其制造方法
US8470662B2 (en) Semiconductor device and method of manufacturing the same
TWI388003B (zh) 半導體元件及其製造方法
US9748354B2 (en) Multi-threshold voltage structures with a lanthanum nitride film and methods of formation thereof
US10269659B2 (en) Semiconductor structure and fabrication method thereof
US20080064176A1 (en) Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device
JP2008283182A (ja) Ｐｍｏｓトランジスタ製造方法及びｃｍｏｓトランジスタ製造方法
CN102543707A (zh) 通过形成硬掩膜层堆栈及采用基于电浆的掩膜图案化制程形成沟道半导体合金
US8470707B2 (en) Silicide method
JP4005055B2 (ja) 半導体装置およびその製造方法
US7265042B2 (en) Method for fabricating semiconductor device with gate spacer
US8691643B2 (en) Methods of forming semiconductor devices
TW201515113A (zh) 藉由單步驟沉積完成閘極包覆
JP3874716B2 (ja) 半導体装置の製造方法
CN104009037B (zh) 半导体器件及其制造方法
US20050118770A1 (en) Method for introducing hydrogen into a channel region of a metal oxide semiconductor (MOS) device
CN101770986B (zh) 降低栅极漏电流并控制启始电压偏移量的方法及装置
TW202018777A (zh) 一種製作半導體元件的方法
CN101677065A (zh) 制造半导体元件的方法
CN103426742B (zh) 半导体结构以及晶体管的形成方法
US9401423B2 (en) Enhancing transistor performance and reliability by incorporating deuterium into a strained capping layer
US8470664B2 (en) Methods of fabricating a dual polysilicon gate and methods of fabricating a semiconductor device using the same
CN103779280B (zh) 高介电层金属栅器件的制造方法
CN104465377B (zh) Pmos晶体管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant