[go: up one dir, main page]

JP2010098123A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010098123A
JP2010098123A JP2008267592A JP2008267592A JP2010098123A JP 2010098123 A JP2010098123 A JP 2010098123A JP 2008267592 A JP2008267592 A JP 2008267592A JP 2008267592 A JP2008267592 A JP 2008267592A JP 2010098123 A JP2010098123 A JP 2010098123A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
type pillar
contact
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008267592A
Other languages
English (en)
Other versions
JP5612256B2 (ja
Inventor
Wataru Saito
渉 齋藤
Shotaro Ono
昇太郎 小野
Nana Hatano
菜名 羽田野
Hiroshi Ota
浩史 大田
Yoshio Watanabe
美穂 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008267592A priority Critical patent/JP5612256B2/ja
Priority to US12/537,219 priority patent/US7755138B2/en
Publication of JP2010098123A publication Critical patent/JP2010098123A/ja
Application granted granted Critical
Publication of JP5612256B2 publication Critical patent/JP5612256B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ショットキーバリアダイオードを内蔵したオン抵抗の低いスーパージャンクション構造を有する半導体装置を提供する。
【解決手段】ｎ型ピラー層３とｐ型ピラー層４とのスーパージャンクション構造と、ｐ型ピラー層４の上に設けられたベース層５と、ベース層５の表面に選択的に設けられたソース層７と、ｎ型ピラー層３とｐ型ピラー層４との接合部上、ベース層５に接する部分、ソース層７に接する部分およびｎ型ピラー層３に接する部分に設けられたゲート絶縁膜８と、ゲート絶縁膜８を介して、ベース層５、ソース層７およびｎ型ピラー層３に対向して設けられた制御電極９と、ベース層５、ソース層７およびｎ型ピラー層３と電気的に接続されたソース電極１０と、を備え、ソース電極１０は、制御電極９間に位置するｎ型ピラー層３の表面と接してショットキー接合を形成している。
【選択図】図１

Description

本発明は、半導体装置に関し、特に電力制御に適した半導体装置に関する。
縦形パワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）のオン抵抗は、伝導層（ドリフト層）部分の電気抵抗に大きく依存する。そして、このドリフト層の電気抵抗を決定する不純物ドープ濃度は、ベース層とドリフト層とが形成するｐｎ接合の耐圧に応じて限界以上には上げられない。このため、素子耐圧とオン抵抗にはトレードオフの関係が存在する。このトレードオフを改善することが低消費電力素子には重要となる。このトレードオフには素子材料により決まる限界が有り、この限界を越える事が既存のパワー素子を越える低オン抵抗素子の実現への道である。
この問題を解決するＭＯＳＦＥＴの一例として、ドリフト層にスーパージャンクション構造と呼ばれるｐ型ピラー層とｎ型ピラー層を埋め込んだ構造が知られている。スーパージャンクション構造では、ｐ型ピラー層とｎ型ピラー層に含まれるチャージ量（不純物量）を同じとすることで、擬似的にノンドープ層を作り出し、高耐圧を保持しつつ、高ドープされたｎ型ピラー層を通して電流を流すことで、材料限界を越えた低オン抵抗を実現する。このようにスーパージャンクション構造を用いることで材料限界を越えたオン抵抗と耐圧のトレードオフを実現することが可能である。これにより、チップ面積を小さく、動作電流密度を増加させることが可能である。
また、ブリッジ回路や同期整流などにパワーＭＯＳＦＥＴを用いる場合、内蔵ダイオードを動作させることがある。通常、低オン電圧でダイオードを大電流密度動作させるためにはバイポーラ動作が不可欠であった。しかし、スーパージャンクション構造のＭＯＳＦＥＴを用いることでオン抵抗を低減すれば、内蔵ダイオードをユニポーラ動作させても低オン電圧を実現することができる。
例えば、特許文献１には、ＭＯＳＦＥＴにショットキーバリアダイオードを内蔵させた構造（ＭＯＳＦＥＴとショットキーバリアダイオードを１チップに混載させた構造）が開示されている。しかし、ＭＯＳＦＥＴを形成する領域と、ショットキーバリアダイオードを形成する領域とを１チップ内で分けて形成しているため、ＭＯＳＦＥＴ部分の有効面積を小さくしてしまいオン抵抗の増加をまねくことが懸念される。
特開２００７−２９９９７０号公報
本発明は、ショットキーバリアダイオードを内蔵したオン抵抗の低いスーパージャンクション構造を有する半導体装置を提供する。
本発明の一態様によれば、第１導電型の第１の半導体層と、前記第１の半導体層の主面上に設けられた第１導電型の第２の半導体層と、前記第２の半導体層に隣接して前記第１の半導体層の前記主面上に設けられ、前記第１の半導体層の前記主面に対して略平行な横方向に前記第２の半導体層と共に周期的配列構造を形成する第２導電型の第３の半導体層と、前記第３の半導体層の上に設けられた第２導電型の第４の半導体層と、前記第４の半導体層の表面に選択的に設けられた第１導電型の第５の半導体層と、前記第１の半導体層に電気的に接続された第１の主電極と、前記第２の半導体層と前記第３の半導体層との接合部上、前記第４の半導体層に接する部分、前記第５の半導体層に接する部分および前記第２の半導体層に接する部分に設けられたゲート絶縁膜と、前記ゲート絶縁膜を介して、前記第４の半導体層、前記第５の半導体層および前記第２の半導体層に対向して設けられた制御電極と、前記第４の半導体層、前記第５の半導体層および前記第２の半導体層と電気的に接続された第２の主電極と、を備え、前記第２の主電極は、前記制御電極間に位置する前記第２の半導体層の表面と接してショットキー接合を形成していることを特徴とする半導体装置が提供される。
本発明によれば、ショットキーバリアダイオードを内蔵したオン抵抗の低いスーパージャンクション構造を有する半導体装置が提供される。
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下の実施形態では第１導電型をｎ型、第２導電型をｐ型としている。また、図面中の同一部分には同一符号を付している。
［第１の実施形態］
図１は本発明の第１の実施形態に係る半導体装置の要部断面を示す模式図である。
本実施形態に係る半導体装置は、半導体層の表裏面のそれぞれに設けられた第１の主電極１と第２の主電極１０との間を結ぶ縦方向に電流経路が形成される縦型デバイスである。本実施形態に係る半導体装置は、その電流経路が形成されるセル部と、このセル部を囲むようにセル部の外側に形成された終端部とを有するが、図１にはセル部の一部を示す。図２以降の他の図面についてもセル部の一部を示す。
高不純物濃度のｎ＋型シリコンからなる第１の半導体層としてのドレイン層（または基板）２の主面上に、ｎ型シリコンからなる第２の半導体層としてのｎ型ピラー層３と、ｐ型シリコンからなる第３の半導体層としてのｐ型ピラー層４とが設けられている。
ｎ型ピラー層３とｐ型ピラー層４は、ドレイン層２の主面に対して略平行な横方向に交互に隣接（ｐｎ接合）して周期的に配列され、いわゆる「スーパージャンクション構造」を構成している。
ｎ型ピラー層３とｐ型ピラー層４との周期的配列構造（スーパージャンクション構造）の平面パターンは、例えばストライプ状であるが、これに限ることなく、格子状や千鳥状に形成してもよい。
ｐ型ピラー層４の上には、第４の半導体層としてｐ型シリコンからなるベース層５が設けられている。ベース層５の表層部には、第５の半導体層としてｎ＋型シリコンからなるソース層７と、ｐ＋型シリコンからなるコンタクト層６が選択的に設けられている。
ｎ型ピラー層３とｐ型ピラー層４との接合界面上にはトレンチが形成され、そのトレンチ内に、ゲート絶縁膜８を介して制御電極（ゲート電極）９が設けられている。すなわち、本実施形態のＭＯＳゲート部はトレンチゲート構造となっている。トレンチの側壁において、ｎ型ピラー層３とｐ型ピラー層４との接合界面よりもｐ型ピラー層４側にある側壁はソース層７、ベース層５およびｐ型ピラー層４に接し、ｎ型ピラー層３とｐ型ピラー層４との接合界面よりもｎ型ピラー層３側にある側壁はｎ型ピラー層３に接している。
制御電極９は、例えばｎ型ピラー層３及びｐ型ピラー層４と同様にストライプ状の平面パターンで形成され、ｎ型ピラー層３とｐ型ピラー層４との接合界面上に設けられている。制御電極９の底部は、ゲート絶縁膜８を介してｎ型ピラー層３とｐ型ピラー層４との接合界面に対向している。制御電極９の側面部において、ｎ型ピラー層３とｐ型ピラー層４との接合界面よりもｐ型ピラー層４側にある側面部はゲート絶縁膜８を介してソース層７、ベース層５およびｐ型ピラー層４に対向し、ｎ型ピラー層３とｐ型ピラー層４との接合界面よりもｎ型ピラー層３側にある側面部はゲート絶縁膜８を介してｎ型ピラー層３に対向している。
ドレイン層２における主面の反対面には第１の主電極１が設けられている。第１の主電極１は、ドレイン層２にオーミックコンタクトし、ＭＯＳＦＥＴにおいてはドレイン電極として機能し、ショットキーバリアダイオードにおいてはカソード電極として機能する。
コンタクト層６、ソース層７およびｎ型ピラー層３の表面上には第２の主電極１０が設けられている。第２の主電極１０と制御電極９とは、トレンチの上に設けられた層間絶縁膜によって絶縁されている。
第２の主電極１０は、ソース層７及びコンタクト層６とオーミックコンタクトし、ＭＯＳＦＥＴにおけるソース電極として機能する。また、ｎ型ピラー層３を挟んで隣り合う制御電極９間に位置する第２の主電極１０は、ｎ型ピラー層４の表面と接してショットキー接合１１を形成し、ショットキーバリアダイオードのアノード電極として機能する。
すなわち、本実施形態に係る半導体装置は、トレンチゲート構造及びスーパージャンクション構造を有するＭＯＳＦＥＴと、ショットキーバリアダイオードとを１チップに集積化した構造となっており、ＭＯＳＦＥＴとショットキーバリアダイオードとが第１の主電極１と第２の主電極１０との間に並列に接続されている。
第２の主電極１０の方が第１の主電極１よりも低電位とされた状態で、制御電極９に所定の制御電圧が印加されると、ベース層５及びｐ型ピラー層４における制御電極９に対向する部分にチャネル（反転層）が形成され、ＭＯＳＦＥＴのオン状態における電子は、第２の主電極１０からソース層７、チャネル、ｎ型ピラー層３及びドレイン層２を通って第１の主電極１へと流れる。上記制御電圧はベース層５にチャネル（反転層）を形成させるのに十分な大きさの電圧であり、ｐ型ピラー層４はベース層５よりもｐ型不純物濃度が低いため、ｐ型ピラー層４にも上記制御電圧によってチャネル（反転層）を形成することができる。
ＭＯＳＦＥＴのオフ時、第２の主電極１０の方が第１の主電極１よりも高電位とされた状態ではショットキーバリアダイオードが動作し、第２の主電極１０からｎ型ピラー層３及びドレイン層２を通って第１の主電極１へと順方向電流が流れる。
また、スーパージャンクション構造においては、ＭＯＳＦＥＴのオフ時、第１の主電極１の方が第２の主電極１０よりも高電位とされた状態で、ｎ型ピラー層３とｐ型ピラー層４とのｐｎ接合から空乏層が伸び、高耐圧を保持できる。
ここで比較例として、ｎ型ピラー層３上にベース層５とソース層７を形成してしまうと、ショットキー接合１１が形成できなくなってしまう。あるいは、ｎ型ピラー層３表面にベース層５、ソース層７およびショットキー接合１１の全てを形成すると、ＭＯＳＦＥＴとして動作する部分とショットキーバリアダイオードとして動作する部分とに分かれ、ＭＯＳＦＥＴとショットキーバリアダイオードとでドリフト層を共有できず、それぞれの実効的な面積が小さくなりオン抵抗が増加してしまう。
これに対して本実施形態では、ｐ型ピラー層４上にベース層５とソース層７を形成し、その部分との間にトレンチゲートを挟んだｎ型ピラー層３表面にショットキー接合１１を形成している。これにより、ＭＯＳＦＥＴとして動作させるためのオーミックコンタクトとショットキーバリアダイオードとして動作させるためのショットキー接合とを、トレンチゲートにより分離した状態で、隣接する一対のｐｎピラーを一つの単位とする単位セル中の一つのｎ型ピラー層３が、ＭＯＳＦＥＴとショットキーバリアダイオードのどちらの電流経路（ドリフト層）にもなる。つまり、スーパージャンクション構造の単位セルに、ＭＯＳＦＥＴとショットキーバリアダイオードの両方の構造が集積化されていることになる。このため、１チップ内に含まれるセル面積がＭＯＳＦＥＴとショットキーバリアダイオードのどちらにとっても実効的な面積となり、別々の領域として分けて形成するよりも小さいチップ面積で低いオン抵抗が得られる。また、スーパージャンクション構造を設けていることで、ドリフト層の横方向の広がりがｐ型ピラー層４により制限されているため、縦方向に流れる電流の広がり抵抗が小さい。
このようにトレンチゲートの間のｎ型ピラー層３表面にショットキー接合１１を形成し、ｎ型ピラー層３をＭＯＳＦＥＴとショットキーバリアダイオードの両方でドリフト層として共有化している点が、単にトレンチゲートを有する縦型パワーＭＯＳＦＥＴにショットキーバリアダイオードを内蔵させたものとは異なる独特な特徴である。
例えば、図１４に示す従来のトレンチゲート構造の縦型デバイスは、ドリフト層２２がｎ−層で構成されており、そのｎ−型ドリフト層２２はＭＯＳゲート構造とショットキー電極の両方に接している。そして、ＭＯＳＦＥＴとショットキーバリアダイオードのどちらで動作させても、電子がｎ−型ドリフト層２２中を広がる電流経路となり得る。また、この構造とスーパージャンクション構造とを組み合わせるにあたっては、スーパージャンクション構造とＭＯＳゲート構造とショットキー接合の配置を工夫しないと、図１５に示すように、ｐ型ピラー層４により、ＭＯＳＦＥＴのドリフト層（ｎ型ピラー層３）と、ショットキーバリアダイオードのドリフト層（ｎ型ピラー層３）とが分断され、スーパージャンクション構造の単位セルに、ＭＯＳＦＥＴとショットキーバリアダイオードの両方の構造を集積化させることができない。
したがって、オン抵抗を増加させずにＭＯＳＦＥＴとショットキーバリアダイオードとを１チップに集積化させるにあたっては、前述した図１に示す本実施形態のように、単位セルにおける一つのｎ型ピラー層３がＭＯＳＦＥＴとショットキーバリアダイオードのどちらの電流経路にもなるように各要素を配置することが重要である。
なお、ショットキーバリアダイオードはＰＮダイオードに比べて逆方向リーク電流が大きい。しかし、本実施形態では、トレンチゲートでショットキー接合１１を挟むことで、ドレイン電圧を印加した際にショットキー接合１１に電気力線が集中することを抑制し（シールド効果）、ショットキー接合１１の電界を緩和することができる。これにより、ショットキー接合１１を流れるリーク電流を低減することが可能となる。また、トレンチゲートを深く、間隔を狭くすることで、そのシールド効果は強くなるので、トレンチの深さｄは、ショットキー接合１１が形成されている幅Wよりも大きい（ｄ＞Ｗ）ことが望ましい。
また、スーパージャンクション構造のｐｎ接合界面上に位置するトレンチゲート間のｎ型ピラー層３表層部にも、図２に示すようにトレンチを形成し、そのトレンチ内に絶縁膜１２を介して埋め込み電極１３を設けてもよい。この構造にすることで、トレンチ内に電極が埋め込まれた構造の間隔が狭くなり、ショットキー接合１１での電界を緩和することが可能である。この場合のトレンチ内の埋め込み電極１３は、ＭＯＳＦＥＴの制御電極９と接続されていても、第２の主電極１０に接続されていても、もしくはいずれの電極にも接続されずフローティングとなっていても実施可能である。
［第２の実施形態］
図３は本発明の第２の実施形態に係る半導体装置の要部断面を示す模式図である。
図３に示す構造では、ｎ型ピラー層３表層部に、ショットキー接合１１に隣接するようにｐ＋型のコンタクト層６ａが形成されており、このコンタクト層６ａは第２の主電極１０に接続されている。このような構造とすることで、大きなアバランシェ耐量を得ることができる。
アバランシェ降伏が起きるとドリフト層中に電子と正孔が発生する。発生した電子は第１の主電極（ドレイン電極）１へ、発生した正孔は第２の主電極（ソース電極）１０へ排出される。正孔について、ｐ型のベース層５からｐ＋型のコンタクト層６を介して排出される場合は、正孔の排出抵抗が小さい。これに対して、ショットキー接合１１を介して排出される場合は、正孔の排出抵抗が大きい。このため、アバランシェ降伏によって発生した正孔がショットキー接合１１側へ流れると、排出されるのに時間がかかり、蓄積してしまう。これにより、ショットキー接合１１近傍の電界が大きくなってしまい、素子が破壊することが懸念される。
このようなことから、本実施形態のように、ドリフト層であるｎ型ピラー層３の表面にｐ＋型のコンタクト層６ａを設けることで、正孔排出抵抗を小さくすることができる。これにより、大きなアバランシェ耐量を得ることが可能となる。
なお、ｎ型ピラー層３表面においてコンタクト層６ａの面積が大きくなると、その分、ショットキー接合１１の面積が小さくなってしまい、ショットキーバリアダイオードのオン電圧が増加してしまう。そこで、図４に示すように、トレンチゲートと直交するようなストライプ状にコンタクト層６ａをｎ型ピラー層３表面に選択的に形成すると、コンタクト層６ａの面積や幅を自由に設計することが可能となり、ショットキー接合面の縮小を回避することが可能となる。
また、図５に示すように、コンタクト層６ａをｎ型ピラー層３表面の中央に形成しても実施可能である。この構造では、コンタクト層６ａがゲート絶縁膜８に接していない。このため、ゲート絶縁膜８を形成する際に、コンタクト層６ａ中の不純物イオンがゲート絶縁膜８中へ拡散することがなく、ゲート絶縁膜８の高い信頼性が得られ易い。
また、ベース層５を第２の主電極１０と電気的に接続させる構造として、図６に示すようなトレンチコンタクト構造としても実施可能である。すなわち、ベース層５にトレンチを形成し、そのトレンチの底部にｐ＋型のコンタクト層６を形成し、第２の主電極１０をそのトレンチ内にも埋め込むことで、コンタクト層６を介してベース層５を第２の主電極１０と電気的に接続させている。
さらに、図６に示す構造では、ベース層５中だけでなく、ショットキー接合１１を形成するｎ型ピラー層３中にもトレンチ１４を形成し、その底部にｐ＋型のコンタクト層６ｂを形成している。トレンチ１４内には第２の主電極１０が埋め込まれている。これにより、本実施形態では、コンタクト層６、６ｂを介して正孔排出が可能となり、大きなアバランシェ耐量が得られる。また、トレンチ１４底部にコンタクト層６ｂを形成することから、ショットキー接合１１ではなく、コンタクト層６ｂとｎ型ピラー層３とのｐｎ接合でアバランシェ降伏が起き易くなることも、大きなアバランシェ耐量を得る上で有効である。
［第３の実施形態］
図７は本発明の第３の実施形態に係る半導体装置の要部断面を示す模式図である。
図７に示す構造では、ベース層５がトレンチゲートよりも深くまで形成され、トレンチゲート底部の一部を覆っている。これにより、制御電極９と第１の主電極（ドレイン電極）１との実質的な対向面積が減り、ゲート−ドレイン間容量が小さくなり、高速なスイッチングが可能となる。
さらに、ベース層５が深く形成されることで、アバランシェ降伏がトレンチゲート底部ではなく、ベース層５底部で起き易くなる。このため、アバランシェ降伏により発生した正孔が、速やかにｐ型のベース層５からｐ＋型のコンタクト層６を介して第２の主電極（ソース電極）１０へ排出されるため、大きなアバランシェ耐量を得ることができる。
この図７の構造において、さらに図８に示すように、ｎ型ピラー層３表面にｐ＋型のコンタクト層６ａを設けることで、アバランシェ降伏により発生した正孔が、ショットキー接合１１側へ流れ込んでも、コンタクト層６ａを介して速やかに排出することが可能となり、より大きなアバランシェ耐量を得ることができる。
［第４の実施形態］
図９は本発明の第４の実施形態に係る半導体装置の要部断面を示す模式図である。
図９に示す構造では、ＭＯＳゲート構造がプレナーゲート構造を有している。すなわち、ｎ型ピラー層３から、ベース層５を経てソース層７に至る部分の上にゲート絶縁膜１８が設けられ、そのゲート絶縁膜１８上に制御電極（ゲート電極）１９が設けられている。
制御電極１９は、ｐ型ピラー層４とｎ型ピラー層３との境界（ｐｎ接合）上に位置しており、このｐｎ接合上に位置して隣り合う制御電極１９の間のｎ型ピラー層３表面に、第２の主電極１０とｎ型ピラー層３とのショットキー接合１１が形成されている。このような構造とすることで、前述した実施形態と同様に、低オン抵抗を保ったまま、スーパージャンクション構造のＭＯＳＦＥＴと、ショットキーバリアダイオードとを単位セルに集積した構造を実現できる。すなわち、本実施形態の構造においても、単位セルにおける一つのｎ型ピラー層３を、ＭＯＳＦＥＴとショットキーバリアダイオードの両方に共通なドリフト層として機能させることができる。
また、プレナーゲート構造とすることで、トレンチゲート構造に比べ、制御電極１９端部の電界が小さくなり高いゲート信頼性が得られる。
図９の構造において、さらに図１０に示すように、ｎ型ピラー層３表面にｐ＋型のコンタクト層６ａを追加することで、更に制御電極１９端部の電界を低減することが可能である。そして、高電圧印加時に発生した正孔をコンタクト層６ａから排出することが可能となり、大きなアバランシェ耐量を得ることができる。
（第５の実施形態）
図１１は本発明の第５の実施形態に係る半導体装置の要部断面を示す模式図である。
図１１に示す構造では、トレンチゲート構造がｐ型ピラー層４とｎ型ピラー層３との境界に形成されておらず、またｐ型ピラー層４の幅はｎ型ピラー層３の幅よりも狭い。この構造でも、単位セルの一つのｎ型ピラー層３を、ＭＯＳＦＥＴとショットキーバリアダイオードとで共有した集積構造となっているため、前述した実施形態と同様な効果が得られる。ただし、この構造ではｎ型ピラー層３の幅が広いことで電流経路を広げるための抵抗が発生するため、前述した各実施形態の構造の方が低オン抵抗である。
また、ベース層５の下だけでなく、図１２に示すようにトレンチゲート間のｎ型ピラー層３にもｐ型ピラー層４を設けて、スーパージャンクション構造の横方向周期をベース層５の横方向周期の（１／２）倍とすることで、オン抵抗を低減することができる。すなわち、スーパージャンクション構造の横方向周期を狭くすることによりｐ型ピラー層４とｎ型ピラー層３の不純物濃度を高くすることが可能であり、これにより、低オン抵抗が得られる。
この構造の場合でも、単位セルの一つのｎ型ピラー層３を、ＭＯＳＦＥＴとショットキーバリアダイオードとで共有した集積構造となっているため、前述した実施形態と同様な効果が得られる。
図１２の構造において、さらに図１３に示すように、ベース層５の下にないｐ型ピラー層４表層部にｐ＋型のコンタクト層６ｂを形成することで、高電圧印加時のアバランシェ降伏により発生した正孔をコンタクト層６ｂを介して排出することが可能となり、大きなアバランシェ耐量を得ることができる。
また、アバランシェ降伏が起きなくとも、高電圧印加によって、ｐ型ピラー層４は空乏化する。そして、ショットキーバリアダイオードの順方向バイアスへのフォワードリカバリーの際には、ｐ型ピラー層４の空乏化を解除するために正孔を供給する必要があるが、上記コンタクト層６ｂを形成することで、ｐ型ピラー層４と第２の主電極（ソース電極）１０とのコンタクト抵抗が低減し、第２の主電極１０から速やかに正孔が供給される。これにより、ショットキーバリアダイオードのフォーワードリカバリー時にオン電圧が速やかに低下し、低リカバリー損失が実現できる。
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。
例えば、前述した実施形態では、第１導電型をｎ型、第２導電型をｐ型として説明をしたが、第１導電型をｐ型、第２導電型をｎ型としても本発明は実施可能である。
また、ＭＯＳゲート部やスーパージャンクション構造の平面パターンは、ストライプ状に限らず、格子状、千鳥状、六角形状に形成してもよい。
また、素子終端部の構造を特に記述していないが、フィールドプレート構造、RESURF（REduced SURface Field）構造、ガードリング構造など、どの様な終端構造を用いても実施可能である。
また、ｐ型ピラー層４の底部は、ドレイン層２に接していても同様な効果が得られる。そして、スーパージャンクション構造とドレイン層２との間にｎ型ピラー層３よりも低い不純物濃度を有する層が挿入されていても同様に実施可能である。
また、半導体としてシリコン（Ｓｉ）を用いたＭＯＳＦＥＴを説明したが、半導体としては、例えばシリコンカーバイト（ＳｉＣ）や窒化ガリウム（ＧａＮ）等の化合物半導体、ダイアモンドなどのワイドバンドギャップ半導体を用いることができる。
本発明は、以下の態様を含む。
（付記１）
第１導電型の第１の半導体層と、
前記第１の半導体層の主面上に設けられた第１導電型の第２の半導体層と、
前記第２の半導体層に隣接して前記第１の半導体層の前記主面上に設けられ、前記第１の半導体層の前記主面に対して略平行な横方向に前記第２の半導体層と共に周期的配列構造を形成する第２導電型の第３の半導体層と、
前記第３の半導体層の上に設けられた第２導電型の第４の半導体層と、
前記第４の半導体層の表面に選択的に設けられた第１導電型の第５の半導体層と、
前記第１の半導体層に電気的に接続された第１の主電極と、
前記第２の半導体層と前記第３の半導体層との接合部上、前記第４の半導体層に接する部分、前記第５の半導体層に接する部分および前記第２の半導体層に接する部分に設けられたゲート絶縁膜と、
前記ゲート絶縁膜を介して、前記第４の半導体層、前記第５の半導体層および前記第２の半導体層に対向して設けられた制御電極と、
前記第４の半導体層、前記第５の半導体層および前記第２の半導体層と電気的に接続された第２の主電極と、
を備え、
前記第２の主電極は、前記制御電極間に位置する前記第２の半導体層の表面と接してショットキー接合を形成していることを特徴とする半導体装置。
（付記２）
前記ゲート絶縁膜及び前記制御電極は、前記第４の半導体層、前記第５の半導体層および前記第２の半導体層に接して形成されたトレンチ内に設けられていることを特徴とする付記１に記載の半導体装置。
（付記３）
前記第２の半導体層の表層部に第２のトレンチが設けられたことを特徴とする付記２に記載の半導体装置。
（付記４）
前記第２のトレンチ内は、前記ゲート絶縁膜および前記制御電極と同じ材料で埋め込まれていることを特徴とする付記３に記載の半導体装置。
（付記５）
前記第２のトレンチの底部に第２導電型の第６の半導体層が設けられ、
前記第２のトレンチ内は前記第２の主電極で埋め込まれていることを特徴とする付記３に記載の半導体装置。
（付記６）
前記ゲート絶縁膜及び前記制御電極は、前記第４の半導体層、前記第５の半導体層および前記第２の半導体層に接して形成されたトレンチ内に設けられ、
前記第２の半導体層の表面に、第２導電型の第６の半導体層が選択的に設けられたことを特徴とする付記１に記載の半導体装置。
（付記７）
前記トレンチと前記第６の半導体層とは、互いに直交するストライプ状に形成されていることを特徴とする付記６に記載の半導体装置。
（付記８）
前記ゲート絶縁膜及び前記制御電極は、前記第４の半導体層、前記第５の半導体層および前記第２の半導体層に接して形成されたトレンチ内に設けられ、
前記第４の半導体層の接合深さが、前記トレンチの底部より深いことを特徴とする付記１に記載の半導体装置。
（付記９）
前記ゲート絶縁膜と前記制御電極は、プレナーゲート構造を有することを特徴とする付記１に記載の半導体装置。
（付記１０）
前記第３の半導体層の横方向周期は、前記第４の半導体層の横方向周期の１／２倍であり、
前記第４の半導体層と接していない前記第３の半導体層は、前記第２の主電極と接していることを特徴とする付記１に記載の半導体装置。
（付記１１）
前記第２の主電極と接している前記第３の半導体層表面には、第２導電型の第７の半導体層が設けられていることを特徴とする付記１０に記載の半導体装置。
本発明の第１の実施形態に係る半導体装置の要部断面図。 本発明の第１の実施形態に係る半導体装置の要部断面図。 本発明の第２の実施形態に係る半導体装置の要部断面図。 本発明の第２の実施形態に係る半導体装置の要部斜視図。 本発明の第２の実施形態に係る半導体装置の要部断面図。 本発明の第２の実施形態に係る半導体装置の要部断面図。 本発明の第３の実施形態に係る半導体装置の要部断面図。 本発明の第３の実施形態に係る半導体装置の要部断面図。 本発明の第４の実施形態に係る半導体装置の要部断面図。 本発明の第４の実施形態に係る半導体装置の要部断面図。 本発明の第５の実施形態に係る半導体装置の要部断面図。 本発明の第５の実施形態に係る半導体装置の要部断面図。 本発明の第５の実施形態に係る半導体装置の要部断面図。 従来例の半導体装置の要部断面図。 他の従来例の半導体装置の要部断面図。
符号の説明
１…第１の主電極（ドレイン電極）、２…第１の半導体層（ドレイン層）、３…第２の半導体層（ｎ型ピラー層）、４…第３の半導体層（ｐ型ピラー層）、５…第４の半導体層（ベース層）、６…コンタクト層、６ａ…第６の半導体層（コンタクト層）、６ｂ…コンタクト層、７…第５の半導体層（ソース層）、８，１８…ゲート絶縁膜、９，１９…制御電極（ゲート電極）、１０…第２の主電極（ソース電極）、１１…ショットキー接合、１２…絶縁膜、１３…埋め込み電極、１４…トレンチ

Claims (5)

  1. 第１導電型の第１の半導体層と、
    前記第１の半導体層の主面上に設けられた第１導電型の第２の半導体層と、
    前記第２の半導体層に隣接して前記第１の半導体層の前記主面上に設けられ、前記第１の半導体層の前記主面に対して略平行な横方向に前記第２の半導体層と共に周期的配列構造を形成する第２導電型の第３の半導体層と、
    前記第３の半導体層の上に設けられた第２導電型の第４の半導体層と、
    前記第４の半導体層の表面に選択的に設けられた第１導電型の第５の半導体層と、
    前記第１の半導体層に電気的に接続された第１の主電極と、
    前記第２の半導体層と前記第３の半導体層との接合部上、前記第４の半導体層に接する部分、前記第５の半導体層に接する部分および前記第２の半導体層に接する部分に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜を介して、前記第４の半導体層、前記第５の半導体層および前記第２の半導体層に対向して設けられた制御電極と、
    前記第４の半導体層、前記第５の半導体層および前記第２の半導体層と電気的に接続された第２の主電極と、
    を備え、
    前記第２の主電極は、前記制御電極間に位置する前記第２の半導体層の表面と接してショットキー接合を形成していることを特徴とする半導体装置。
  2. 前記制御電極は、前記ゲート絶縁膜を介して、前記第２の半導体層と前記第３の半導体層との接合界面上に設けられていることを特徴とする請求項１記載の半導体装置。
  3. 前記ゲート絶縁膜及び前記制御電極は、前記第４の半導体層、前記第５の半導体層および前記第２の半導体層に接して形成されたトレンチ内に設けられていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第２の主電極が前記第２の半導体層表面と接している幅が、前記トレンチの深さよりも狭いことを特徴とする請求項３記載の半導体装置。
  5. 前記第２の半導体層の表面に、第２導電型の第６の半導体層が選択的に設けられたことを特徴とする請求項１〜４のいずれか１つに記載の半導体装置。
JP2008267592A 2008-10-16 2008-10-16 半導体装置 Active JP5612256B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008267592A JP5612256B2 (ja) 2008-10-16 2008-10-16 半導体装置
US12/537,219 US7755138B2 (en) 2008-10-16 2009-08-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008267592A JP5612256B2 (ja) 2008-10-16 2008-10-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2010098123A true JP2010098123A (ja) 2010-04-30
JP5612256B2 JP5612256B2 (ja) 2014-10-22

Family

ID=42107965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008267592A Active JP5612256B2 (ja) 2008-10-16 2008-10-16 半導体装置

Country Status (2)

Country Link
US (1) US7755138B2 (ja)
JP (1) JP5612256B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101201382B1 (ko) * 2010-12-02 2012-11-14 (주) 트리노테크놀로지 감소된 셀 피치를 가지는 전력 반도체 소자
WO2013080806A1 (ja) * 2011-11-28 2013-06-06 富士電機株式会社 絶縁ゲート型半導体装置およびその製造方法
JP2013110373A (ja) * 2011-08-02 2013-06-06 Rohm Co Ltd 半導体装置およびその製造方法
JP2015133380A (ja) * 2014-01-10 2015-07-23 株式会社東芝 半導体装置
JP6377302B1 (ja) * 2017-10-05 2018-08-22 三菱電機株式会社 半導体装置
JP2021007129A (ja) * 2019-06-28 2021-01-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2023137644A (ja) * 2022-03-18 2023-09-29 株式会社東芝 半導体装置
JP2024069599A (ja) * 2020-02-18 2024-05-21 株式会社東芝 半導体装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006085267A2 (en) * 2005-02-08 2006-08-17 Nxp B.V. Semiconductor device with trench field plate
US20120273916A1 (en) * 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
JP5304416B2 (ja) * 2009-04-28 2013-10-02 富士電機株式会社 電力変換回路
US20110084332A1 (en) * 2009-10-08 2011-04-14 Vishay General Semiconductor, Llc. Trench termination structure
JP5449094B2 (ja) 2010-09-07 2014-03-19 株式会社東芝 半導体装置
CN103378170A (zh) * 2012-04-28 2013-10-30 朱江 一种具有超级结肖特基半导体装置及其制备方法
CN103378172B (zh) * 2012-04-28 2017-02-08 朱江 一种肖特基半导体装置及其制备方法
CN103378174B (zh) * 2012-04-29 2017-02-15 朱江 一种具有电荷补偿肖特基半导体装置及其制备方法
JP5812029B2 (ja) * 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CN103531628B (zh) * 2012-07-02 2017-08-08 朱江 一种沟槽肖特基mos半导体装置
US20160254357A1 (en) * 2013-10-24 2016-09-01 Rohm Co., Ltd. Semiconductor device and semiconductor package
CN107004714B (zh) * 2014-11-18 2021-09-28 罗姆股份有限公司 半导体装置及半导体装置的制造方法
CN104934465A (zh) * 2015-05-12 2015-09-23 电子科技大学 一种超结结构的制备方法
DE102015121566B4 (de) * 2015-12-10 2021-12-09 Infineon Technologies Ag Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
JP6505625B2 (ja) * 2016-03-16 2019-04-24 株式会社東芝 半導体装置
CN107871664A (zh) * 2016-09-26 2018-04-03 北大方正集团有限公司 超结功率器件及其制造方法
CN106887464B (zh) * 2017-01-04 2019-12-06 上海华虹宏力半导体制造有限公司 超结器件及其制造方法
CN109103177B (zh) * 2017-06-21 2024-02-23 华润微电子（重庆）有限公司 集成肖特基结的功率器件结构及其制造方法
JP6818712B2 (ja) 2018-03-22 2021-01-20 株式会社東芝 半導体装置
CN111326585A (zh) * 2018-12-17 2020-06-23 苏州东微半导体有限公司 半导体超结功率器件
US11171248B2 (en) * 2019-02-12 2021-11-09 Semiconductor Components Industries, Llc Schottky rectifier with surge-current ruggedness
JP7237772B2 (ja) * 2019-08-20 2023-03-13 株式会社東芝 半導体装置
CN110957351B (zh) * 2019-12-17 2025-04-04 华羿微电子股份有限公司 一种超结型mosfet器件及制备方法
EP4094359B1 (en) * 2020-01-20 2024-12-18 Infineon Technologies Austria AG Superjunction transistor device
CN112086506B (zh) 2020-10-20 2022-02-18 苏州东微半导体股份有限公司 半导体超结器件的制造方法
CN112687750B (zh) * 2020-12-10 2022-03-18 复旦大学 一种半浮空结构的SiC SBD器件及其制备方法
TWI817120B (zh) * 2021-05-14 2023-10-01 國立臺灣大學 嵌入式蕭特基非對稱型超接面功率半導體
CN113782608A (zh) * 2021-09-03 2021-12-10 杭州芯迈半导体技术有限公司 集成tmbs结构的超结mos器件及其制造方法
CN115966590A (zh) * 2021-10-08 2023-04-14 苏州东微半导体股份有限公司 半导体功率器件
US12464791B2 (en) 2022-03-07 2025-11-04 Denso Corporation Semiconductor device
TWI805267B (zh) * 2022-03-11 2023-06-11 力源半導體股份有限公司 溝渠式閘極電晶體元件
US20250159948A1 (en) * 2023-11-14 2025-05-15 Wolfspeed, Inc. Split support shield structures for trenched semiconductor devices with integrated schottky diodes
CN118231472B (zh) * 2024-04-25 2025-10-03 希力微电子(深圳)股份有限公司 一种降低输入电容的沟槽栅超结器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173783A (ja) * 2005-11-25 2007-07-05 Denso Corp 半導体装置およびその製造方法
JP2007299970A (ja) * 2006-05-01 2007-11-15 Toshiba Corp 半導体装置及びその製造方法
JP2008124346A (ja) * 2006-11-14 2008-05-29 Toshiba Corp 電力用半導体素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4447065B2 (ja) 1999-01-11 2010-04-07 富士電機システムズ株式会社 超接合半導体素子の製造方法
JP2001144306A (ja) 1999-11-17 2001-05-25 Fuji Electric Co Ltd ダイオードおよびその製造方法
JP3634848B2 (ja) * 2003-01-07 2005-03-30 株式会社東芝 電力用半導体素子
JP4176734B2 (ja) 2004-05-14 2008-11-05 株式会社東芝 トレンチｍｏｓｆｅｔ
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
JP2006012967A (ja) 2004-06-23 2006-01-12 Toshiba Corp 半導体装置
JP4899405B2 (ja) * 2004-11-08 2012-03-21 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP4939760B2 (ja) * 2005-03-01 2012-05-30 株式会社東芝 半導体装置
JP4840738B2 (ja) * 2005-03-15 2011-12-21 株式会社デンソー 半導体装置とその製造方法
JP2007012977A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
JP5002148B2 (ja) 2005-11-24 2012-08-15 株式会社東芝 半導体装置
JP5132123B2 (ja) 2006-11-01 2013-01-30 株式会社東芝 電力用半導体素子
US8076719B2 (en) * 2008-02-14 2011-12-13 Maxpower Semiconductor, Inc. Semiconductor device structures and related processes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173783A (ja) * 2005-11-25 2007-07-05 Denso Corp 半導体装置およびその製造方法
JP2007299970A (ja) * 2006-05-01 2007-11-15 Toshiba Corp 半導体装置及びその製造方法
JP2008124346A (ja) * 2006-11-14 2008-05-29 Toshiba Corp 電力用半導体素子

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101201382B1 (ko) * 2010-12-02 2012-11-14 (주) 트리노테크놀로지 감소된 셀 피치를 가지는 전력 반도체 소자
US10692861B2 (en) 2011-08-02 2020-06-23 Rohm Co., Ltd. Method of manufacturing a semiconductor device
JP2013110373A (ja) * 2011-08-02 2013-06-06 Rohm Co Ltd 半導体装置およびその製造方法
US9419117B2 (en) 2011-08-02 2016-08-16 Rohm Co., Ltd. Semiconductor device, and manufacturing method for same
US9620588B2 (en) 2011-08-02 2017-04-11 Rohm Co., Ltd. Semiconductor device
US10192865B2 (en) 2011-08-02 2019-01-29 Rohm Co., Ltd. Method of manufacturing a semiconductor device
US10461077B2 (en) 2011-08-02 2019-10-29 Rohm Co., Ltd. Method of manufacturing a semiconductor device
WO2013080806A1 (ja) * 2011-11-28 2013-06-06 富士電機株式会社 絶縁ゲート型半導体装置およびその製造方法
JPWO2013080806A1 (ja) * 2011-11-28 2015-04-27 富士電機株式会社 絶縁ゲート型半導体装置およびその製造方法
US9941395B2 (en) 2011-11-28 2018-04-10 Fuji Electric Co., Ltd. Insulated gate semiconductor device and method for manufacturing the same
JP2015133380A (ja) * 2014-01-10 2015-07-23 株式会社東芝 半導体装置
JP6377302B1 (ja) * 2017-10-05 2018-08-22 三菱電機株式会社 半導体装置
JP2021007129A (ja) * 2019-06-28 2021-01-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2024069599A (ja) * 2020-02-18 2024-05-21 株式会社東芝 半導体装置
JP7684458B2 (ja) 2020-02-18 2025-05-27 株式会社東芝 半導体装置
JP2023137644A (ja) * 2022-03-18 2023-09-29 株式会社東芝 半導体装置
JP7703474B2 (ja) 2022-03-18 2025-07-07 株式会社東芝 半導体装置
US12513923B2 (en) 2022-03-18 2025-12-30 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US7755138B2 (en) 2010-07-13
US20100096692A1 (en) 2010-04-22
JP5612256B2 (ja) 2014-10-22

Similar Documents

Publication Publication Date Title
JP5612256B2 (ja) 半導体装置
JP7649272B2 (ja) 半導体装置
JP6780777B2 (ja) 半導体装置
JP5198030B2 (ja) 半導体素子
JP5002148B2 (ja) 半導体装置
JP5449094B2 (ja) 半導体装置
JP5132123B2 (ja) 電力用半導体素子
JP5462020B2 (ja) 電力用半導体素子
US9590030B2 (en) Semiconductor device having diode characteristic
JP4744958B2 (ja) 半導体素子及びその製造方法
JP2008124346A (ja) 電力用半導体素子
JP6356803B2 (ja) 絶縁ゲートバイポーラトランジスタ
JP2006278826A (ja) 半導体素子及びその製造方法
JP2008187125A (ja) 半導体装置
JPWO2014125586A1 (ja) 半導体装置
JPWO2014188569A1 (ja) ダイオード内蔵ｉｇｂｔ
JP5537359B2 (ja) 半導体装置
JP2010016309A (ja) 半導体装置
JP2018060984A (ja) 半導体装置
JP2006012967A (ja) 半導体装置
JP2007281034A (ja) 電力用半導体素子
JP2009105219A (ja) 半導体装置
US9356100B2 (en) Semiconductor device
JP4997715B2 (ja) 半導体装置およびその製造方法
JP2005150348A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140904

R151 Written notification of patent or utility model registration

Ref document number: 5612256

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151