[go: up one dir, main page]

JP2009282400A - プロセス近接効果の補正方法、プロセス近接効果の補正装置及びプロセス近接効果のパターン補正プログラムを格納した記録媒体 - Google Patents

プロセス近接効果の補正方法、プロセス近接効果の補正装置及びプロセス近接効果のパターン補正プログラムを格納した記録媒体 Download PDF

Info

Publication number
JP2009282400A
JP2009282400A JP2008135756A JP2008135756A JP2009282400A JP 2009282400 A JP2009282400 A JP 2009282400A JP 2008135756 A JP2008135756 A JP 2008135756A JP 2008135756 A JP2008135756 A JP 2008135756A JP 2009282400 A JP2009282400 A JP 2009282400A
Authority
JP
Japan
Prior art keywords
cell
correction
proximity effect
verification
lithography
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2008135756A
Other languages
English (en)
Inventor
Yukito Maeda
志門 前田
Suigen Kyo
帥現 姜
Satoshi Tanaka
聡 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008135756A priority Critical patent/JP2009282400A/ja
Priority to US12/470,334 priority patent/US20090293038A1/en
Publication of JP2009282400A publication Critical patent/JP2009282400A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】精度を落とさずに処理時間を削減できるPPEの補正方法を提供する。
【解決手段】複数の補正セルパターンを配置配線したデータを入力し、置換情報に基づいて置換用OPC処理セルがある場合にはOPC処理セルへの置換を行う(STEP1)。登録情報に基づいて、環境プロファイルに登録されていない配置があるか否か判定し(STEP2)、登録されていない配置があるときにリソグラフィ検証を実行する(STEP3)。リソグラフィ検証でエラーがあるか判定し(STEP4)、エラーが発見された場合に補正値の修正を行う(STEP5)。修正した補正値を記憶し(STEP7)、エラーが発見されない場合には補正値に基づいて環境プロファイルを作成する(STEP6)。補正値の修正を行った場合には、修正後の補正値に基づいて環境プロファイルを作成する(STEP6)。そして、作成した環境プロファイルを記憶する(STEP8)。
【選択図】 図2

Description

本発明は、半導体集積回路装置における設計データの図形処理方法に係り、特にプロセス近接効果の補正方法、プロセス近接効果の補正装置及びプロセス近接効果のパターン補正プログラムを格納した記録媒体に関する。
半導体集積回路装置の微細化が進むにつれて、基板上のパターン形状をマスクパターンに対して忠実に形成することが困難になる。この忠実性の乱れは、例えばパターンの周期が小さい部分(密集領域)と大きい部分(孤立領域)との間の寸法差(粗密寸法差)となって現れる。一般には、光に起因するものを光近接効果(OPE)、光に加えて現像やエッチングなどのプロセスに起因するものをまとめてプロセス近接効果(PPE)と呼んでいる。
OPEもしくはPPEの問題を解決するためには、最終仕上がり寸法が設計パターン寸法や形状と等しくなるように、設計パターンと異なるマスクパターンを使用する必要がある。このため、設計パターンと異なるマスクパターンを作成する、いわゆるマスクデータ処理が重要になる。
例えば特許文献1や特許文献2には、OPC(Optical Proximity Correction)の処理TAT(Turn Around Time)を短縮する目的で、予めOPC処理されたセルのライブラリを用意して配置する手法が提案されている。
しかし、それらの手法では、OPCの処理TATの短縮への貢献は少なく、十分な精度の保証もされていない。
特開2002−328457号公報 特開2005−84101号公報
本発明は上記のような事情に鑑みてなされたもので、その目的とするところは、精度を落とさずに処理時間を削減できるプロセス近接効果の補正方法、プロセス近接効果の補正装置及びプロセス近接効果のパターン補正プログラムを格納した記録媒体を提供することにある。
本発明の一態様によると、半導体集積回路装置における設計データのプロセス近接効果を補正する方法であって、複数の補正セルパターンを配置配線したデータを入力し、置換用のプロセス近接効果補正処理したセルが登録されている場合には当該処理セルへの置換を行う工程と、環境プロファイルに登録されていないセル配置があるか否か判定する工程と、前記環境プロファイルに登録されていないセル配置があるときに、リソグラフィ検証を実行する工程と、前記リソグラフィ検証においてエラーがあるか判定する工程と、エラーが発見された場合に補正値の修正を行う工程と、前記補正値の修正をしたセルを、置換用のプロセス近接効果補正処理したセルとして登録する工程と、エラーが発見されない場合には前記補正値に基づいて環境プロファイルを作成し、補正値の修正を行った場合には修正後の補正値に基づいて環境プロファイルを作成する工程と、前記作成した環境プロファイルを登録する工程とを具備するプロセス近接効果の補正方法が提供される。
本発明の他の一態様によると、半導体集積回路装置における設計データを入力する入力装置と、前記設計データのプロセス近接効果補正のためのリソグラフィ検証を行うリソグラフィ検証装置と、前記リソグラフィ検証装置によるリソグラフィ検証でエラーが検出されたときに、補正値を修正する光近接効果補正処理装置と、着目セルと当該着目セルの周辺セルの環境プロファイルを作成する環境プロファイル作成装置と、前記設計データ、前記リソグラフィ検証結果、前記補正値の修正結果、及び前記環境プロファイルを記憶する記憶装置と、前記リソグラフィ検証結果、及び前記プロセス近接効果の補正結果を出力する出力装置と、前記入力装置、前記記憶装置、前記出力装置、前記リソグラフィ検証装置、前記光近接効果補正処理装置、及び前記環境プロファイル作成装置の動作をそれぞれ制御する制御装置とを具備し、前記半導体集積回路装置における設計データのプロセス近接効果を補正する際に、前記入力装置から複数の補正セルパターンを配置配線したデータを入力し、前記記憶装置に記憶されている前記環境プロファイルに基づいて、前記記憶装置に置換用のプロセス近接効果補正処理セルが記憶されている場合にはプロセス近接効果補正処理セルへの置換を行い、前記記憶装置の記憶情報に基づいて、前記制御装置の制御により環境プロファイルに登録されていない配置があるか否か判定し、登録されていない配置があるときに前記リソグラフィ検証装置でリソグラフィ検証を実行し、前記制御装置の制御によりリソグラフィ検証においてエラーがあるか判定し、エラーが発見された場合に前記光近接効果補正処理装置で補正値の修正を行い、前記補正値の修正をしたセルを、置換用のプロセス近接効果補正処理したセルとして前記記憶装置に記憶し、エラーが発見されない場合には前記補正値に基づいて前記環境プロファイル作成装置で環境プロファイルを作成し、補正値の修正を行った場合には修正後の補正値に基づいて前記環境プロファイル作成装置で環境プロファイルを作成し、前記作成した環境プロファイルを前記記憶装置に記憶するプロセス近接効果の補正装置が提供される。
本発明の更に他の一態様によると、コンピュータ上で実行するためのプログラム命令を記憶するように構成されたコンピュータ読み取り可能記録媒体であって、前記コンピュータに半導体集積回路装置における設計データのプロセス近接効果補正を実行させるプログラム命令は、複数の補正セルパターンを配置配線したデータを入力し、置換用のプロセス近接効果補正処理したセルが登録されている場合には当該処理セルへの置換を行うステップと、環境プロファイルに登録されていない配置があるか否か判定するステップと、前記環境プロファイルに登録されていないセル配置があるときに、リソグラフィ検証を実行するステップと、前記リソグラフィ検証においてエラーがあるか判定するステップと、エラーが発見された場合に補正値の修正を行うステップと、前記補正値の修正をしたセルを、置換用のプロセス近接効果補正処理したセルとして登録するステップと、エラーが発見されない場合には前記補正値に基づいて環境プロファイルを作成し、補正値の修正を行った場合には修正後の補正値に基づいて環境プロファイルを作成するステップと、前記作成した環境プロファイルを登録するステップとを具備するプロセス近接効果のパターン補正プログラムを格納した記録媒体が提供される。
本発明によれば、精度を落とさずに処理時間を削減できるプロセス近接効果の補正方法、プロセス近接効果の補正装置及びプロセス近接効果のパターン補正プログラムを格納した記録媒体が得られる。
以下、本発明の実施形態について図面を参照して説明する。
[第1の実施形態]
図1は、本発明の第1の実施形態に係るプロセス近接効果の補正装置の概略構成を示すブロック図である。この装置は、半導体集積回路装置における設計データを入力するための操作パネルやキーボード等の入力装置11、プロセス近接効果を補正するために種々の処理や制御を行う処理装置12、半導体メモリやハードディスクで構成され、上記設計データ、リソグラフィ検証結果、補正値の修正結果及び作成した環境プロファイル等を記憶する記憶装置13、及びモニタやプリンタ等の出力装置14を備えている。
上記処理装置12は、制御装置15、リソグラフィ検証装置16、光近接効果補正(OPC)処理装置17及び環境プロファイル作成装置18等を含んで構成される。上記制御装置15で、上記入力装置11、記憶装置13、出力装置14、リソグラフィ検証装置16、OPC処理装置17及び環境プロファイル作成装置18等の動作が制御される。
上記記憶装置13には、設計パターンが記憶されており、この設計パターンをプロセス近接効果補正するための演算式や関係式等もプログラムとして記述されて記憶されている。また、上記入力装置11から入力された設計データ、各種デバイスパラメータやパラメータの初期値等も記憶される(予め記憶されていても良い)。
上記リソグラフィ検証装置16は、プロセス近接効果補正のためのリソグラフィ検証を行うもので、このリソグラフィ検証結果は上記記憶装置13に記憶される。上記OPC処理装置17は、上記リソグラフィ検証装置16によるリソグラフィ検証でエラーが検出されたときに補正値を更に修正するものであり、修正結果は上記記憶装置13に記憶される。上記環境プロファイル作成装置18は、上記OPC処理装置17で修正した状態の環境プロファイルを作成するものであり、作成した環境プロファイルは上記記憶装置13に記憶される。
上記出力装置14は、上記リソグラフィ検証装置16で得たリソグラフィ検証結果や、上記OPC処理装置17によるOPC結果を表示し、且つ必要に応じてプリントアウトする。
次に、上記のような構成において、図2のフローチャートにより、本発明の第1の実施形態に係るプロセス近接効果の補正方法について説明する。まず、入力装置11から複数の補正セルパターンを配置配線したデータ(OPC処理セルで構成されたデータ)を入力し、記憶装置13に記憶されている置換情報(環境プロファイル)に基づいて、置換用OPC処理セルが記憶装置13に登録されている場合には、OPC処理セルへの置換を行う(STEP1)。
この前処理工程では、図3に示すように、OPC処理セル20内に含まれているデザインデータ、リソグラフィターゲット及びOPC後データの情報の中から、デザインデータを用いてリソグラフィターゲットを再作成し(STEP11)、且つOPC後データも再作成(OPC後データ+セル間配線)する(STEP12)。上記STEP11で得た修正されたリソグラフィターゲットと、STEP12で得た修正されたOPC後データはリソグラフィ検証装置16に送られる。
リソグラフィターゲットを再作成するのは、オリジナルの補正セルパターンに含まれているリソグラフィターゲットと、実際に配置配線した後のリソグラフィターゲットの形状が異なることがあるからである。また、OPC後のデータを再作成する理由は、図4に示すようにセル21とセル22を結んでいるセル間配線23が存在している場合、セル間配線23が補正セルパターンに含まれていないため、補正セルパターンのみを対象として検証すると、セル間配線23の不具合が抜け落ちてしまう危険があるからである。そこで、本手法では、セル間配線(デザインデータ)23をOPC後データとして扱うことにし、補正セルパターンに追加することによってOPC後データを再作成している。
続いて、上記記憶装置13に記憶されている登録情報に基づいて、環境プロファイルに登録されていない配置があるか否か判定する(STEP2)。そして、登録されていない配置があれば、リソグラフィ検証装置16でリソグラフィ検証を実行し(STEP3)、なければ登録情報のみで対応できるので終了する。このリソグラフィ検証では、上記修正されたリソグラフィターゲットと修正されたOPC後データに対して、リソグラフィ・シミュレーションに基づいた図5に示すような検証を実施する。
上記リソグラフィ・シミュレーション(STEP21)は全領域が対象であり、セル境界及びセル間配線の周辺も考慮する。リソグラフィ条件としては、ドーズ量とフォーカス値を所定の範囲内で変化させ、最良のドーズ量とずれたドーズ量、最良のピント位置とずれたピント位置を含めてシミュレートする。そして、クライテリアを設けて良否を判断する(STEP22)。判断基準となる検証項目としては、例えばブリッジエラー、ネッキングエラー、エッジ変動エラー、穴のカバレジエラー、公差違反、データ消失及びデータ出現等があり、これらを検出して検証する。
このようにして、図6に斜線を付して示すようなデザインデータに対して、曲線で示すようなリソグラフィ・シミュレーション結果を得る。
続いて、上述したリソグラフィ検証においてエラーがあるか判定し(STEP4)、エラーが発見された場合にはOPC処理装置17で補正値の修正を行った後(STEP5)、環境プロファイル作成装置18で環境プロファイルを作成する(STEP6)。エラーが発見されない場合には、補正値の修正は行わずに環境プロファイルを作成する(STEP6)。修正した補正値と作成した環境プロファイルはそれぞれ、記憶装置13に記憶される(STEP7,STEP8)。
次に、リソグラフィ検証でエラーが発見された場合の補正値の修正手法について、図7のフローチャート、図8、図9及び図10のパターン平面図により詳しく説明する。図8に示すように不具合箇所(リソグラフィ不良箇所、ここでは配線幅が所定値よりも狭くなる領域)24,25を特定し(STEP31)、図9に矢印で示すように不具合箇所24,25をある一定範囲、例えば光学半径(半径1μm)まで広げて補正値の再検討領域(修正領域)26を作成する(STEP32)。次に、上記修正領域26内に入った補正用セグメント(segment)27を抽出し(STEP33)、抽出したセグメント27に対してOPC処理装置17で再びOPCを実行する(STEP34)。
上記再OPCの手法としては、リソグラフィターゲットをスタート地点として補正する通常の方法と、図10に示すように補正セルパターンの形状をスタート地点として補正する、いわゆるインクリメンタルOPCと呼ばれる方法の二通りがある。インクリメンタルOPCでは、図10の右下がりの斜線を付した領域がリソグラフィターゲット、右上がりの斜線を付した領域が補正値の初期値であり、破線28−1,28−2を初期値としてOPCを実行すると、インクリメンタルOPC後は一点鎖線29−1,29−2で示すようになる。この方法は、イタレーション(iteration)数の削減効果が期待できるので、処理時間が短縮できる利点がある。
次に、リソグラフィ検証においてエラーが発見された場合の補正値の他の修正手法について、図11、図12(a)〜(f)及び図13により詳しく説明する。図11のフローチャートに示すように、不具合箇所(リソグラフィ不良箇所、ここでは配線幅が所定値よりも狭くなる領域)を特定した後(STEP41)、リソグラフィ不良箇所を含むセルを特定する(STEP42)。この際、記憶装置13に記憶されている周辺のセル配置情報を考慮する。例えば図12(a)〜(f)に示すように、リソグラフィ不良箇所を含むセル(中央の右上がりの斜線を付したセル)とこのセルを囲む8個のセル(周辺の右下がりの斜線を付したセルと空白のセル)の合計9個のセルの配置パターンを予め複数個用意しておき、その中から最適な補正セルパターンを選択する。
あるいは図13に示すように、記憶装置13に記憶されている全てのセル情報を1つずつ選択して総当たりで比較し、その中から最適な補正セルパターンを選択する。
このようにして、OPC処理セルの他の候補から別のOPC処理セルを選択する(STEP43)。その後、OPC処理装置17でOPCしたセルとの置換を実行する(STEP44)。リソグラフィ検証後、補正されたパターンは、後に控えている置換作業で必要となる置換用セルパターン(置換用OPC処理セル)として保存される(STEP7)。
次に、環境プロファイルの作成について図14乃至図19により説明する。図14のフローチャートに示すように、まずチップ情報からセル名を取得し(STEP51)、このセルの情報を取得する(STEP52)。ここでは、STEP1で入力装置11から入力されたOPC処理セルで構成されたデータについて、着目する補正セルパターンのセル名と、セルの回転情報、セルの反転情報、セルの座標、セルサイズ、補正前セルパターンの形状、補正前セルパターンの頂点数、補正セルパターンの形状及び補正セルパターンの頂点数のうち少なくとも1つとを含む配置情報を取得する。
引き続き、着目セルの周辺にセルが存在するか否か判定し(STEP53)、存在する場合には周辺セルのセル名を取得するとともに(STEP54)、そのセル情報も取得する(STEP55)。セル情報としては、STEP52と同様にセルの回転情報、セルの反転情報、セルの座標、セルサイズ、補正前セルパターンの形状、補正前セルパターンの頂点数、補正セルパターンの形状、補正セルパターンの頂点数のうち少なくとも1つを含む配置情報を取得する。セル情報の取得後、STEP53に戻り、周辺にセルが存在する限り周辺セルのセル名と、そのセル情報を取得する。
そして、着目セルと周辺セルのセル名及びセル情報を取得し、STEP53で周辺にセルが存在しないと判定されると、前述したリソグラフィ・シミュレーションによる検証結果に基づき、特定の形式で表現される環境プロファイルを作成する。環境プロファイルの作成は、取得情報の統計的解析(STEP57)により評価関数を作成するものであり(STEP58)、作成した評価関数は記憶装置13に記憶される。これにより、環境プロファイルを参照することによって、どのセル配置環境がリソグラフィー・エラーを発生するかが判る。
このような手法で作成された評価関数(環境プロファイル)を参照することによって、入力データの中でリソグラフィー・エラーを発生するセル環境を有するセルが特定され、同時に置換すべきセルが提供される。これによって、元々配置されたセルと、置換セルを置換することにより起こり得るリソグラフィー・エラーを回避することができる。次に、入力データの中で、環境プロファイルに記載されている領域と、記載されていない領域とを弁別する。ここで、環境プロファイルに記載されている領域とは、リソグラフィー・エラーが起こるセルと、起こらないセルがはっきり判別できる領域という意味であり、他方、環境プロファイルに記載されていない領域とは、リソグラフィー・エラーが発生するか否か判別不明な領域という意味である。
全ての領域が環境プロファイルに記載されていれば、リソグラフィー・エラーが起こるセルは全てエラーが起こらないセルに置換されたわけであり、その時点でリソグラフィ・シミュレーションに基づいた検証は不要となる。これに対し、環境プロファイルに記載されていない領域があれば、その領域に対しては改めてリソグラフィ・シミュレーションに基づいた検証を実施する。検証後にエラーが発生した場合は、上記の通り補正パターンを修正し、その後に環境プロファイルを更新する。
次に、上述した環境プロファイルの作成について図15乃至図19により詳しく説明する。図15に示すように、着目セルAの周囲にセルB,C,D,Eが配置されているものとすると、着目セルAの環境プロファイルは、図16に示すように着目セルと周辺セル1、周辺セル2のセル名、ミラー情報、回転情報、ズレ量、リソグラフィ検証結果、置換用セルの有無等が記憶装置13に記憶される。
続いて、注目セルのリソグラフィ・シミュレーションに基づいた検証結果を取得する。
そして、取得したセル情報に基づいて解析を実施する。上記評価関数は、図17に示すように、自身のセル名、セル情報、周辺セルのセル名、周辺セルのセル情報、検証結果等に基づいて設定される。この評価関数で置換するか否かの判定と置換するセルの特定が行われる。統計的解析をした結果、例えば該当セルの左隣にSUBCONというセルが配置された場合にのみ、リソグラフィー・エラーが発生することが判明したときには、セルSUBCONが左隣に置かれた環境が入力されると、セルを置換しなければならないという判定結果と、置換するセル名が出力される。
エラー発生時のセルの配置条件を統計的に解析した結果、例えば図18に示すようにシミュレーション値(Sim値)がエラークライテリア以下の破線BLで囲んだ領域が、全て左隣にセルSUBCONが配置されているケースでは、解析結果は次のようになる。すなわち、図19に示すように、着目セル30の左隣にセル(SUBCON)34が配置された場合は必ずエラーが発生する。よって、左隣にセルSUBCONが配置された場合は、機能が同じで改良版の別のセルに置換する。
次に、上記環境プロファイルを作成した後のセルの置換手法について図20のフローチャートにより説明する。まず、チップ情報からセル名を取得し(STEP61)、このセルのセル情報を取得する(STEP62)。セル情報には、セルの座標、セルの回転情報、セルの反転情報、セルの座標、セルサイズ、補正前セルパターンの形状、補正前セルパターンの頂点数、補正セルパターンの形状、補正セルパターンの頂点数のうち少なくとも1つを含む配置情報等が含まれる。
次に、着目セルの周辺にセルが存在するか否か判定し(STEP63)、存在する場合には周辺セルのセル名を取得し(STEP64)、且つそのセル情報も取得する(STEP65)。セル情報としては、STEP62と同様にセルの座標、セルの回転情報、セルの反転情報、セルサイズ、補正前セルパターンの形状、補正前セルパターンの頂点数、補正セルパターンの形状、補正セルパターンの頂点数のうち少なくとも1つを含む配置情報等である。セル情報の取得後、STEP63に戻り、周辺にセルが存在する限りセル名と、そのセル情報を取得する。
全てのセルのセル名とセル情報を取得し、STEP63で周辺にセルが存在しないと判定されると、前述した評価関数(環境プロファイル)に基づき、セルの評価を行う(STEP66)。
そして、置換するか否かを判定し(STEP67)、置換すると判定されると記憶装置13に記憶されている置換用OPC処理セルのデータに置換して評価を行う(STEP68)。そして、セルを置換しなければならないか否かを判定した結果と、もしセルを置換しなければならない場合は置換すべきセル名を指定する。もし、セルを置換しなければならない場合は、次に該当セルと置換セルを置き換える作業を実施する。上記の一連の作業は、入力データに含まれる全セルに対して行われる。
上記のようなプロセス近接効果の補正装置、及びプロセス近接効果の補正方法によれば、記憶装置13に環境プロファイルが登録されているセル配置の場合には、この記憶装置13に登録されている置換用OPC処理セルを用いてセルの置換を行うので、精度を落とさずに処理時間を削減できる。しかも、登録されていない環境プロファイルと置換用OPC処理セルがあると補正後に登録されるので、使用するに従って処理時間が短くなる。
[第2の実施形態]
図21は、本発明の第2の実施形態に係るプロセス近接効果の補正方法について説明するためのもので、リソグラフィ検証の他の方法について説明するためのフローチャートである。図22は図21に示したリソグラフィ検証方法の概念について説明するための平面図、図23は図21に示したリソグラフィ検証方法における領域の再分割について説明するためのフローチャートである。図24は図23に示したリソグラフィ検証方法における分割領域の配置について説明するためのパターン平面図、図25は図23に示したリソグラフィ検証方法における分割領域の合成工程について説明するためのパターン平面図、図26は図23に示したリソグラフィ検証方法における再検証領域の作成工程について説明するためのパターン平面図、図27は図23に示したリソグラフィ検証方法における再分割工程について説明するためのパターン平面図である。
本第2の実施形態では、図21にSTEP72で示すように、入力されたデータで規定される領域を分割する工程を実行する。本例では、図22に示すようにチップ41を規則的な格子状の領域42−1,42−2,42−3,…に分割する。そして、分割領域42を作成するに当たって、隣接する領域とののりしろ部分に共有領域43を持たせる。
続いて、図21に示したように分割領域42の各々に対し、リソグラフィ検証(STEP73)を実施し、検証エラー箇所に対しては、上記第1の実施形態で説明した方法で補正値を更新する(STEP74,STEP75)。
その後、更新後の分割領域のデータを合成し(STEP76)、更新された補正値を得る。そして、領域を再分割し(STEP77)、再分割した領域の各々に対して再度リソグラフィ検証を実施する(STEP73)。
上記分割領域の合成からデータを再分割する工程は、図23乃至図27に示すようにして行う。図23のフローチャートに示す分割領域の合成工程(STEP81)は、図24(a),(b)及び図25に示すように、分割領域42−1,42−2の共有領域43−1,43−2が接するようにして合成する。この2つの領域42−1,42−2の境界には、修正されたセル(CellA)44とセル(CellB)45が含まれている。これらのセル44,45を、図26に矢印で示すように一定範囲、例えば光学半径まで拡張して再検証領域46を作成する(STEP82)。
その後、図27に示すように作成した再検証領域46を抽出して再分割し(STEP83)、リソグラフィ検証を行う(STEP73)。
このような方法によれば、セル単位ではなく、チップを任意の単位の領域に分割してプロセス近接効果の補正を行うことができる。
[第3の実施形態]
図28は、本発明の第3の実施形態に係るプロセス近接効果の補正方法について説明するためのもので、図21に示したリソグラフィ検証方法の他の例の概念について説明するための平面図である。図29は、図28に示したリソグラフィ検証方法について説明するためのフローチャートである。図30は図29に示したリソグラフィ検証方法におけるセルの配置について説明するためのパターン平面図、図31は図29に示したリソグラフィ検証方法における分割領域の合成工程について説明するためのパターン平面図、図32は図29に示したリソグラフィ検証方法における再検証領域の作成工程について説明するためのパターン平面図、図33は図29に示したリソグラフィ検証方法における再分割工程について説明するためのパターン平面図である。
本第3の実施形態では、図21に示したように、入力されたデータで規定される領域を分割する際(STEP72)、図28に示すように入力データを構成する各セルにおいて、その周辺セルを含む形で分割する手法を採用している。この手法では、チップ51上に配置された全セルに対し、周辺セル54−1,54−2,54−3,…を含めた形で領域53を抽出する。
続いて、分割した領域に対してリソグラフィ検証(STEP73)を実施し、検証エラー箇所に対しては、上記第1の実施形態で示した方法で補正値を更新する(STEP74,STEP75)。
その後、更新後の分割領域のデータを合成し(STEP76)、更新された補正値を得る。そして、データを再分割し(STEP77)、再分割したデータに対して再度リソグラフィ検証を実施する(STEP73)。
上記分割領域の合成工程からデータの再分割工程は、図29乃至図33に示すようにして行う。
図29のフローチャートに示す分割領域の合成工程(STEP91)は、図30(a),(b)及び図31に示すように、修正されたセル(CellA)とその周辺のセル、及び修正されたセル(CellB)とその周辺のセルを含む領域を一部が重なるように組み合わせて合成するものである。この合成領域55を、図32に斜線を付して示す再検証領域56として用いる(STEP92)。
その後、図33に示すように再検証領域56を抽出して再分割し(STEP93)、リソグラフィ検証を行う(STEP73)。
このような構成並びに方法によれば、入力データを構成する各セルにおいて、その周辺セルを含む形で分割してプロセス近接効果の補正を行うことができる。
[第4の実施形態]
図34(a),(b)及び図35はそれぞれ、本発明の第4の実施形態に係るプロセス近接効果補正方法について説明するためのもので、更に他のリソグラフィ検証方法について説明するためのパターン平面図である。本第4の実施形態では、リソグラフィ検証の対象領域を削減するために、チップの一部をリソグラフィ検証の対象領域として抽出するものである。
図34(a)では、斜線を付して示すようにセルの周辺領域のみをリソグラフィ対象領域として抽出している。図34(b)では、セル間配線領域のみをリソグラフィ対象領域として抽出している。また、図35では、斜線を付して示すようにブロックの外周領域のみをリソグラフィ対象領域として抽出している。
このように、チップの一部をリソグラフィ検証の対象領域として抽出すれば、リソグラフィ検証の対象領域を削減できる。
[第5の実施形態]
図36は本発明の第5の実施形態に係るプロセス近接効果補正方法について説明するためのもので、更に別のリソグラフィ検証方法について説明するためのフローチャートである。また、図37は図36に示したリソグラフィ検証方法における観測点を示すパターン平面図である。
本実施形態では、まずリソグラフィ・シミュレーションに基づいた検証を実施する対象領域として、セル境界部、セル間を結ぶ配線近傍、ブロック境界部、クリティカルパスの近傍、あるいは上記第1の実施形態に記載した環境プロファイルにおいてセルの置換対象とされた領域のうち少なくとも1つの領域を特定化する。
次に、図36に示すように、リソグラフィ・シミュレーションの条件を厳しくし(STEP91)、この厳しい条件でリソグラフィ検証を行い(STEP92)、ウェハ(Wafer)上での観測点を抽出する。これによって、リソグラフィ・シミュレーション条件を加速させ、図33に示すように、致命的ではないがエラーが発生する恐れがある部分57−1〜57−5をウェハ観測点用として出力させる。
このような補正方法によれば、エラーが発生する可能性がある危険な部分をウェハ観測点用として抽出できるので、危険箇所をスクリーニングできる。
[第6の実施形態]
上述した第1乃至第5の実施形態では、プロセス近接効果の補正方法と、この方法を用いるプロセス近接効果の補正装置について説明した。
しかしながら、例えばパーソナルコンピュータに、記録媒体から上記半導体集積回路装置における設計データのプロセス近接効果補正を実行させるプログラム命令をインストールしても良い。
上記プログラム命令には、例えば下記<1>〜<8>のような手順を記述する。
<1> 複数の補正セルパターンを配置配線したデータを入力し、置換用のプロセス近接効果補正処理したセルが登録されている場合には当該処理セルへの置換を行うステップ。
<2> 環境プロファイルに登録されていない配置があるか否か判定するステップ。
<3> 前記環境プロファイルに登録されていないセル配置があるときに、リソグラフィ検証を実行するステップ。
<4> 前記リソグラフィ検証においてエラーがあるか判定するステップ。
<5> エラーが発見された場合に補正値の修正を行うステップ。
<6> 前記補正値の修正をしたセルを、置換用のプロセス近接効果補正処理したセルとして登録するステップ。
<7> エラーが発見されない場合には前記補正値に基づいて環境プロファイルを作成し、補正値の修正を行った場合には修正後の補正値に基づいて環境プロファイルを作成するステップ。
<8> 前記作成した環境プロファイルを登録するステップ。
このようなプログラム命令を記憶したコンピュータ読み取り可能記録媒体によれば、パーソナルコンピュータをプロセス近接効果の補正装置として用いることができる。
上述したように、本発明の第1乃至第6の実施形態によれば、精度を落とさずに処理時間を削減できるプロセス近接効果の補正方法、プロセス近接効果の補正装置及びプロセス近接効果のパターン補正プログラムを格納した記録媒体が得られる。
即ち、本発明の実施態様におけるプロセス近接効果の補正方法は、
半導体集積回路装置における設計データのプロセス近接効果補正方法であって、
複数の補正セルパターンを配置配線したデータを入力する第1の工程と、
前記入力データに対し、検証を実施する第2の工程と、
前記第2の工程の検証結果に基づいて、前記第1の工程で入力されたデータ、または前記第1の工程で入力されたデータを構成する補正セルパターンを更新する第3の工程と、
前記第1の工程で入力されたデータを構成する補正セルパターンの各々について、補正セルパターンまたは周囲のセルパターンのセル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも1つを含む配置情報と、前記第2の工程の検証結果とに基づき、特定の形式で表現する環境プロファイルを決定する第4の工程と、
複数の補正セルパターンを配置配線したデータと、第3の工程で更新された補正セルパターンとを入力する第5の工程と、
前記第5の工程で入力された複数の補正セルパターンを配置配線したデータを構成する補正セルパターンを、第4の工程で作成された環境プロファイルに基づき、前記第5の工程で入力された、更新された補正セルパターンに置換する第6の工程と、
前記第5の工程で入力された複数の補正セルパターンを配置配線したデータのうち、前記環境プロファイルに記載されていない領域を特定化する第7の工程と、
前記第7の工程において特定化された領域に対し、検証を実施する第8の工程と、
前記第8の工程の検証結果に基づいて、前記第5の工程で入力された複数の補正セルパターンを配置配線したデータ、または前記第5の工程で入力された複数の補正セルパターンを配置配線したデータを構成する補正セルパターンを更新する第9の工程と、
前記第8の工程の検証結果に基づいて、前記第4の工程で作成された環境プロファイルを更新する第10の工程と、
前記第5の工程から前記第10の工程までを逐次繰り返す工程
とを具備するプロセス近接効果補正方法である。
そして、本発明の望ましい実施態様としては下記(1)〜(5)があげられる。
(1) 前記第4の工程は、
入力されたデータを構成する補正セルパターンの各々について、セル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも1つを含む配置情報を取得する工程と、
前記配置情報を取得したセルの周辺セル各々について、セル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも1つを含む配置情報を取得する工程と、
前記配置情報を取得したセルの各々について、前記第2の工程の検証結果を取得する工程と、
前記配置情報を取得したセルの配置情報、または周辺セルの配置情報、またはセルの検証結果の少なくとも1つを、統計的解析を用いることによって、セルの置換判定、または置換するセルを呼び出す評価関数を作成する工程とを含む。
(2) 前記第6の工程は、
入力されたデータを構成する補正セルパターンの各々について、セル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも1つを含む配置情報を取得する工程と、
前記配置情報を取得したセルの周辺セル各々について、セル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも1つを含む配置情報を取得する工程と、
前記評価関数に基づいてセルの置換判定を実施する工程と、
前記工程のセルの置換判定結果に基づいて、前記第5の工程で更新された補正セルパターンに置換する工程とを含む。
(3) 前記第1の工程は、
入力されたデータを領域分割する工程と、
前記領域分割されたデータに対し、検証を実施する工程と、
前記検証結果に基づいて、補正されたデータを更新する工程と、
前記工程においてデータ更新された分割領域、またはデータ更新されなかった分割領域を合成する工程と、
前記合成されたデータを、再度領域分割する工程とを含む。
(4) 前記第7の工程は、
セル境界部、またはセル間を結ぶ配線近傍、またはブロック境界部、クリティカルパスの近傍、前記環境プロファイルで置換対象とされた領域のうち少なくとも1つの領域を特定化する工程を含む。
(5) 前記第2の工程及び前記第7の工程は、
検証を実施した結果を出力する工程を含む。
また、本発明の実施態様における、コンピュータ上で半導体集積回路装置における設計データのプロセス近接効果の補正を実行するためのプログラム命令を記憶するように構成されたコンピュータ読み取り可能記録媒体であって、
前記コンピュータに実行させるプログラム命令は、
複数の補正セルパターンを配置配線したデータを入力とする第1のステップと、
前記入力データに対し、検証を実施する第2のステップと、
前記第2のステップの検証結果に基づいて、前記第1のステップで入力されたデータ、または前記第1のステップで入力されたデータを構成する補正セルパターンを更新する第3のステップと、
前記第1のステップで入力されたデータを構成する補正セルパターンの各々について、補正セルパターンまたは周囲のセルパターンのセル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも1つを含む配置情報と、前記第2のステップの検証結果とに基づき、特定の形式で表現する環境プロファイルを決定する第4のステップと、
複数の補正セルパターンを配置配線したデータと、前記第3のステップで更新された補正セルパターンとを入力する第5のステップと、
前記第5のステップで入力された複数の補正セルパターンを配置配線したデータを構成する補正セルパターンを、第4のステップで作成された環境プロファイルに基づき、前記第5のステップで入力された、更新された補正セルパターンに置換する第6のステップと、
前記第5のステップで入力された複数の補正セルパターンを配置配線したデータのうち、前記環境プロファイルに記載されていない領域を特定化する第7のステップと、
前記第7のステップにおいて特定化された領域に対し、検証を実施する第8のステップと、
前記第8のステップの検証結果に基づいて、前記第5のステップで入力された複数の補正セルパターンを配置配線したデータ、または前記第5のプログラムで入力された複数の補正セルパターンを配置配線したデータを構成する補正セルパターンを更新する第9のステップと、
前記第8のステップの検証結果に基づいて、前記第4のステップで作成された環境プロファイルを更新する第10のステップと、
前記第5のステップから前記第10のステップまでを逐次繰り返すステップとを具備する。
そして、本発明の望ましい実施態様としては下記(6)〜(10)があげられる。
(6) 前記第4のステップは、
入力されたデータを構成する補正セルパターンの各々について、セル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも1つを含む配置情報を取得するステップと、
前記セルの周辺セル各々について、セル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも1つを含む配置情報を取得するステップと、
前記セルの各々について、前記第2のステップの検証結果を取得するプログラムと、
前記取得したセルの配置情報、または周辺セルの配置情報、またはセルの検証結果の少なくとも1つを、統計的解析を用いることによって、セルの置換判定、または置換するセルを呼び出す評価関数を作成するステップとを具備する。
(7) 前記第6のステップは、
入力されたデータを構成する補正セルパターンの各々について、セル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも1つを含む配置情報を取得するステップと、
前記配置情報を取得したセルの周辺セル各々について、セル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも1つを含む配置情報を取得するステップと、
前記評価関数に基づいて、セルの置換判定を実施するステップと、
前記セルの置換判定結果に基づいて、前記第5のステップの更新された補正セルパターンに置換するステップとを具備する。
(8) 前記第1のステップは、
入力されたデータを領域分割するステップと、
前記領域分割されたデータに対し、検証を実施するステップと、
前記検証結果に基づいて、補正されたデータを更新するステップと、
前記ステップにおいてデータ更新された分割領域、またはデータ更新されなかった分割領域を合成するステップと、
前記合成されたデータを、再度領域分割するステップとを具備する。
(9) 前記第7のステップは、
セル境界部、またはセル間を結ぶ配線近傍、またはブロック境界部、クリティカルパスの近傍、前記環境プロファイルにおいて置換対象とされた領域のうち少なくとも1つの領域を特定化するステップを含む。
(10) 前記第2のステップと第7のステップはそれぞれ、
検証を実施した結果を出力するステップを含む。
本発明の実施態様におけるプロセス近接効果の補正装置は、
半導体集積回路装置における設計データのプロセス近接効果の補正装置において、
複数の補正セルパターンを配置配線したデータを入力とする第1の手段と、
前記入力データに対し、検証を実施する第2の手段と、
前記第2の手段の検証結果に基づいて、前記第1の手段で入力されたデータ、または前記第1の手段で入力されたデータを構成する補正セルパターンを更新する第3の手段と、
前記第1の手段で入力されたデータを構成する補正セルパターンの各々について、補正セルパターンまたは周囲のセルパターンのセル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも1つを含む配置情報と、前記第2の手段の検証結果とに基づき、特定の形式で表現する環境プロファイルを決定する第4の手段と、
複数の補正セルパターンを配置配線したデータと、第3の手段で更新された補正セルパターンとを入力する第5の手段と、
前記第5の手段で入力された複数の補正セルパターンを配置配線したデータを構成する補正セルパターンを、第4の手段で作成された環境プロファイルに基づき、前記第5の手段で入力された、更新された補正セルパターンに置換する第6の手段と、
前記第5の手段で入力された複数の補正セルパターンを配置配線したデータのうち、前記環境プロファイルに記載されていない領域を特定化する第7の手段と、
前記第7の手段において特定化された領域に対し、検証を実施する第8の手段と、
前記第8の手段の検証結果に基づいて、前記第5の手段で入力された複数の補正セルパターンを配置配線したデータ、または前記第5の手段で入力された複数の補正セルパターンを配置配線したデータを構成する補正セルパターンを更新する第9の手段と、
前記第8の手段の検証結果に基づいて、前記第4の手段で作成された環境プロファイルを更新する第10の手段とを具備する。
そして、本発明の望ましい実施態様としては下記(11)〜(15)があげられる。
(11) 前記第4の手段は、
入力されたデータを構成する補正セルパターンの各々について、セル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも1つを含む配置情報を取得する手段と、
前記セルの周辺セル各々について、セル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも1つを含む配置情報を取得する手段と、
前記セルの各々について、前記第2の手段の検証結果を取得する手段と、
前記取得したセルの配置情報、または周辺セルの配置情報、またはセルの検証結果の少なくとも1つを、統計的解析を用いることによって、セルの置換判定、または置換するセルを呼び出す評価関数を作成する手段とを含む。
(12) 前記第6の手段は、
入力されたデータを構成する補正セルパターンの各々について、セル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも1つを含む配置情報を取得する手段と、
前記セルの周辺セルの各々について、セル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも1つを含む配置情報を取得する手段と、
前記評価関数に基づいて、セルの置換判定を実施する手段と、
前記セルの置換判定結果に基づいて、前記第5の手段で更新された補正セルパターンに置換する手段とを具備する。
(13) 前記第1の手段は、
入力されたデータを領域分割する手段と、
前記領域分割されたデータに対し、検証を実施する手段と、
前記検証結果に基づいて、補正されたデータを更新する手段と、
前記データ更新された分割領域、またはデータ更新されなかった分割領域を合成する手段と、
前記合成されたデータを、再度領域分割する手段とを具備する。
(14) 前記第7の手段は、
セル境界部、またはセル間を結ぶ配線近傍、またはブロック境界部、クリティカルパスの近傍、前記環境プロファイルにおいて置換対象とされた領域のうち少なくとも1つの領域を特定化する手段を含む。
(15) 前記第2の手段と第7の手段はそれぞれ、
検証を実施した結果を出力する手段を含む。
以上第1乃至第6の実施形態を用いて本発明の説明を行ったが、本発明は上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
本発明の第1の実施形態に係るプロセス近接効果の補正装置の概略構成を示すブロック図。 本発明の第1の実施形態に係るプロセス近接効果の補正方法について説明するためのフローチャート。 図2に示したプロセス近接効果の補正方法におけるリソグラフィ検証の前処理工程を示す図。 図3に示したリソグラフィ検証の前処理工程において、OPC後のデータの再作成工程で、セル間配線(デザインデータ)による修正について説明するためのパターン平面図。 図2に示したプロセス近接効果の補正方法におけるリソグラフィ検証工程の具体例について説明するためのフローチャート。 図5に示したリソグラフィ検証で得たシミュレーション結果を示すパターン平面図。 図2に示したプロセス近接効果の補正方法における補正値の修正工程の具体例を説明するためのフローチャート。 図7に示したフローチャートにおけるリソグラフィの不良箇所を特定する工程について説明するためのパターン平面図。 図7に示したフローチャートにおける補正値の再検討領域を作成する工程と、再処理用のセグメントを抽出する工程について説明するためのパターン平面図。 図7に示したフローチャートにおける再OPC工程でインクリメンタルOPCを用いた場合の補正値の修正方法について説明するためのパターン平面図。 図2に示したプロセス近接効果の補正方法における補正値の修正工程の他の具体例を説明するためのフローチャート。 図11に示したフローチャートにおけるセルの選択手法について説明するためのパターン平面図。 図11に示したフローチャートにおけるセルの選択手法の他の例について説明するための図。 図2に示したプロセス近接効果の補正方法における環境プロファイルの作成工程を説明するためのフローチャート。 図14に示した環境プロファイルの作成工程における着目セルと周辺セルとの関係について説明するための平面図。 図15に示した着目セルの環境プロファイルについて説明するための図。 図14に示した環境プロファイルの作成工程で作成した評価関数について説明するための図。 エラー発生の配置条件の統計的な解析について説明するための図。 エラー発生の配置条件の解析結果と評価関数について説明するためのパターン平面図。 図2に示したプロセス近接効果の補正方法におけるセルの置換手法について説明するためのフローチャート。 本発明の第2の実施形態に係るプロセス近接効果の補正方法について説明するためのもので、リソグラフィ検証の他の方法について説明するためのフローチャート。 図21に示したリソグラフィ検証方法の概念について説明するための平面図。 図21に示したリソグラフィ検証方法における領域の再分割について説明するためのフローチャート。 図23に示したリソグラフィ検証方法における分割領域の配置について説明するためのパターン平面図。 図23に示したリソグラフィ検証方法における分割領域の合成工程について説明するためのパターン平面図。 図23に示したリソグラフィ検証方法における再検証領域の作成工程について説明するためのパターン平面図。 図23に示したリソグラフィ検証方法における再分割工程について説明するためのパターン平面図。 本発明の第3の実施形態に係るプロセス近接効果の補正方法について説明するためのもので、図21に示したリソグラフィ検証方法の他の例の概念について説明するための平面図。 図28に示したリソグラフィ検証方法について説明するためのフローチャート。 図29に示したリソグラフィ検証方法におけるセルの配置について説明するためのパターン平面図。 図29に示したリソグラフィ検証方法における分割領域の合成工程について説明するためのパターン平面図。 図29に示したリソグラフィ検証方法における再検証領域の作成工程について説明するためのパターン平面図。 図29に示したリソグラフィ検証方法における再分割工程について説明するためのパターン平面図。 本発明の第4の実施形態に係るプロセス近接効果補正方法について説明するためのもので、更に他のリソグラフィ検証方法について説明するためのパターン平面図。 本発明の第4の実施形態に係るプロセス近接効果補正方法について説明するためのもので、別のリソグラフィ検証方法について説明するためのパターン平面図。 本発明の第5の実施形態に係るプロセス近接効果補正方法について説明するためのもので、更に別のリソグラフィ検証方法について説明するためのフローチャート。 図36に示したリソグラフィ検証方法における観測点を示すパターン平面図。
符号の説明
11…入力装置、12…処理装置、13…記憶装置、14…出力装置、15…制御装置、16…リソグラフィ検証装置、17…OPC処理装置、18…環境プロファイル作成装置、20…OPC処理セル、21,22…セル、23…セル間配線、24,25…不具合箇所、26…再検討領域(修正領域)、27…セグメント。

Claims (5)

  1. 半導体集積回路装置における設計データのプロセス近接効果を補正する方法であって、
    複数の補正セルパターンを配置配線したデータを入力し、置換用のプロセス近接効果補正処理したセルが登録されている場合には当該処理セルへの置換を行う工程と、
    環境プロファイルに登録されていないセル配置があるか否か判定する工程と、
    前記環境プロファイルに登録されていないセル配置があるときに、リソグラフィ検証を実行する工程と、
    前記リソグラフィ検証においてエラーがあるか判定する工程と、
    エラーが発見された場合に補正値の修正を行う工程と、
    前記補正値の修正をしたセルを、置換用のプロセス近接効果補正処理したセルとして登録する工程と、
    エラーが発見されない場合には前記補正値に基づいて環境プロファイルを作成し、補正値の修正を行った場合には修正後の補正値に基づいて環境プロファイルを作成する工程と、
    前記作成した環境プロファイルを登録する工程と
    を具備することを特徴とするプロセス近接効果の補正方法。
  2. 前記環境プロファイルを作成する工程は、
    チップ情報から着目セルのセル名とセル情報を取得する工程と、
    前記着目セルの周辺にセルが存在するか否か判定する工程と、
    周辺にセルが存在する場合に、周辺セルのセル名とセル情報を取得する工程と、
    前記着目セルと前記周辺セルのセル名とセル情報を取得した後、前記リソグラフィ検証結果に基づき、取得情報の統計的解析によりセルの置換判定、または置換するセルを呼び出す評価関数の作成を行う工程とを含む
    ことを特徴とする請求項1に記載のプロセス近接効果の補正方法。
  3. 入力された前記複数の補正セルパターンを配置配線したデータで規定される領域を分割する工程を更に具備し、
    前記リソグラフィ検証を行う工程は、前記分割された領域それぞれに対して検証を実施するものであり、
    前記リソグラフィ検証によって前記分割された領域からエラーが検出されたときに、補正値を修正して更新する工程と、
    前記更新された領域を含む前記分割した領域を合成する工程と、
    前記合成された領域を登録する工程と、
    前記合成された領域を再度分割する工程とを含む
    ことを特徴とする請求項1に記載のプロセス近接効果の補正方法。
  4. 半導体集積回路装置における設計データを入力する入力装置と、
    前記設計データのプロセス近接効果補正のためのリソグラフィ検証を行うリソグラフィ検証装置と、
    前記リソグラフィ検証装置によるリソグラフィ検証でエラーが検出されたときに、補正値を修正する光近接効果補正処理装置と、
    着目セルと当該着目セルの周辺セルの環境プロファイルを作成する環境プロファイル作成装置と、
    前記設計データ、前記リソグラフィ検証結果、前記補正値の修正結果、及び前記環境プロファイルを記憶する記憶装置と、
    前記リソグラフィ検証結果、及び前記プロセス近接効果の補正結果を出力する出力装置と、
    前記入力装置、前記記憶装置、前記出力装置、前記リソグラフィ検証装置、前記光近接効果補正処理装置、及び前記環境プロファイル作成装置の動作をそれぞれ制御する制御装置とを具備し、
    前記半導体集積回路装置における設計データのプロセス近接効果を補正する際に、
    前記入力装置から複数の補正セルパターンを配置配線したデータを入力し、前記記憶装置に記憶されている前記環境プロファイルに基づいて、前記記憶装置に置換用のプロセス近接効果補正処理セルが記憶されている場合にはプロセス近接効果補正処理セルへの置換を行い、
    前記記憶装置の記憶情報に基づいて、前記制御装置の制御により環境プロファイルに登録されていない配置があるか否か判定し、
    登録されていない配置があるときに前記リソグラフィ検証装置でリソグラフィ検証を実行し、
    前記制御装置の制御によりリソグラフィ検証においてエラーがあるか判定し、
    エラーが発見された場合に前記光近接効果補正処理装置で補正値の修正を行い、
    前記補正値の修正をしたセルを、置換用のプロセス近接効果補正処理したセルとして前記記憶装置に記憶し、
    エラーが発見されない場合には前記補正値に基づいて前記環境プロファイル作成装置で環境プロファイルを作成し、補正値の修正を行った場合には修正後の補正値に基づいて前記環境プロファイル作成装置で環境プロファイルを作成し、
    前記作成した環境プロファイルを前記記憶装置に記憶する
    ことを特徴とするプロセス近接効果の補正装置。
  5. コンピュータ上で実行するためのプログラム命令を記憶するように構成されたコンピュータ読み取り可能記録媒体であって、
    前記コンピュータに半導体集積回路装置における設計データのプロセス近接効果補正を実行させるプログラム命令は、
    複数の補正セルパターンを配置配線したデータを入力し、置換用のプロセス近接効果補正処理したセルが登録されている場合には当該処理セルへの置換を行うステップと、
    環境プロファイルに登録されていない配置があるか否か判定するステップと、
    前記環境プロファイルに登録されていないセル配置があるときに、リソグラフィ検証を実行するステップと、
    前記リソグラフィ検証においてエラーがあるか判定するステップと、
    エラーが発見された場合に補正値の修正を行うステップと、
    前記補正値の修正をしたセルを、置換用のプロセス近接効果補正処理したセルとして登録するステップと、
    エラーが発見されない場合には前記補正値に基づいて環境プロファイルを作成し、補正値の修正を行った場合には修正後の補正値に基づいて環境プロファイルを作成するステップと、
    前記作成した環境プロファイルを登録するステップと
    を具備することを特徴とするプロセス近接効果のパターン補正プログラムを格納した記録媒体。
JP2008135756A 2008-05-23 2008-05-23 プロセス近接効果の補正方法、プロセス近接効果の補正装置及びプロセス近接効果のパターン補正プログラムを格納した記録媒体 Abandoned JP2009282400A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008135756A JP2009282400A (ja) 2008-05-23 2008-05-23 プロセス近接効果の補正方法、プロセス近接効果の補正装置及びプロセス近接効果のパターン補正プログラムを格納した記録媒体
US12/470,334 US20090293038A1 (en) 2008-05-23 2009-05-21 Method and correction apparatus for correcting process proximity effect and computer program product

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008135756A JP2009282400A (ja) 2008-05-23 2008-05-23 プロセス近接効果の補正方法、プロセス近接効果の補正装置及びプロセス近接効果のパターン補正プログラムを格納した記録媒体

Publications (1)

Publication Number Publication Date
JP2009282400A true JP2009282400A (ja) 2009-12-03

Family

ID=41343025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008135756A Abandoned JP2009282400A (ja) 2008-05-23 2008-05-23 プロセス近接効果の補正方法、プロセス近接効果の補正装置及びプロセス近接効果のパターン補正プログラムを格納した記録媒体

Country Status (2)

Country Link
US (1) US20090293038A1 (ja)
JP (1) JP2009282400A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013003162A (ja) * 2011-06-10 2013-01-07 Renesas Electronics Corp マスクデータ検証装置、設計レイアウト検証装置、それらの方法およびそれらのコンピュータ・プログラム
JP2014059362A (ja) * 2012-09-14 2014-04-03 Canon Inc マスクデータの作成方法、プログラム、情報処理装置及びマスク製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10789407B1 (en) 2016-03-30 2020-09-29 Silicon Technologies, Inc. Analog design tool having a cell set, and related methods
KR20220008171A (ko) * 2020-07-13 2022-01-20 삼성전자주식회사 반도체 칩 설계 방법 및 그것을 수행하기 위한 컴퓨팅 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW569295B (en) * 2001-09-29 2004-01-01 Toshiba Corp Producing method for mask pattern and manufacturing method for semiconductor device
JP3993545B2 (ja) * 2003-09-04 2007-10-17 株式会社東芝 パターンの作製方法、半導体装置の製造方法、パターンの作製システム、セルライブラリ、フォトマスクの製造方法
JP4357287B2 (ja) * 2003-12-18 2009-11-04 株式会社東芝 修正指針の発生方法、パターン作成方法、マスクの製造方法、半導体装置の製造方法及びプログラム
JP2007080965A (ja) * 2005-09-12 2007-03-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法、これに用いられるライブラリ、記録媒体および半導体製造装置
JP2008033277A (ja) * 2006-06-29 2008-02-14 Sharp Corp 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法
US8286107B2 (en) * 2007-02-20 2012-10-09 Tela Innovations, Inc. Methods and systems for process compensation technique acceleration

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013003162A (ja) * 2011-06-10 2013-01-07 Renesas Electronics Corp マスクデータ検証装置、設計レイアウト検証装置、それらの方法およびそれらのコンピュータ・プログラム
JP2014059362A (ja) * 2012-09-14 2014-04-03 Canon Inc マスクデータの作成方法、プログラム、情報処理装置及びマスク製造方法

Also Published As

Publication number Publication date
US20090293038A1 (en) 2009-11-26

Similar Documents

Publication Publication Date Title
US6792593B2 (en) Pattern correction method, apparatus, and program
JP4852083B2 (ja) パタンデータの作成方法およびパタンデータ作成プログラム
JP2008033277A (ja) 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法
JP2013003162A (ja) マスクデータ検証装置、設計レイアウト検証装置、それらの方法およびそれらのコンピュータ・プログラム
JP2007080965A (ja) 半導体装置の製造方法、これに用いられるライブラリ、記録媒体および半導体製造装置
JP5052625B2 (ja) マスクのレイアウトを設計する方法及びプログラム
JP2010127970A (ja) 半導体装置の製造不良箇所の予測方法、予測装置及び予測プログラム
US8997027B2 (en) Methods for modifying an integrated circuit layout design
JP2011059513A (ja) パターン作成方法、マスクの製造方法および半導体デバイスの製造方法
JP2011145564A (ja) マスクパターン生成方法、半導体装置の製造方法およびマスクパターン生成プログラム
CN106707681A (zh) 一种增强opc处理精度的方法
JP5395340B2 (ja) プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法
JP2009282400A (ja) プロセス近接効果の補正方法、プロセス近接効果の補正装置及びプロセス近接効果のパターン補正プログラムを格納した記録媒体
KR102387459B1 (ko) 반도체 소자의 패턴 형성 방법
JP6324044B2 (ja) セルのパターンの作成方法、マスクパターンの作成方法、プログラム、情報処理装置、マスク製造方法
JP4133047B2 (ja) 補正マスクパターン検証装置および補正マスクパターン検証方法
JP5309623B2 (ja) 階層構造を用いたフォトマスクデータの処理方法、フォトマスクデータ処理システム、および、製造方法
JP4476684B2 (ja) パターン補正方法、パターン補正システム、パターン補正プログラム、マスクの作成方法、および半導体装置の製造方法
JPH10239826A (ja) フォトマスクパターン設計装置およびフォトマスクパターン設計方法
JP2011085616A (ja) マスクパターン検証装置、マスクパターン検証方法及びその方法を用いた半導体装置の製造方法
JP2012042498A (ja) マスクパターン作成方法およびリソグラフィターゲットパターン作成方法
JP2007310085A (ja) 半導体装置のパターンデータ検証方法、半導体装置のパターンデータ検証プログラム、半導体装置のパターンデータ補正方法、および半導体装置のパターンデータ補正プログラム
JP2005157043A (ja) マスクパターン補正結果検証方法およびマスクパターン補正結果検証装置
JP2008065246A (ja) レイアウトパターン補正装置、レイアウトパターン補正方法、及びプログラム
JP2005250360A (ja) マスクパターンの検証装置および検証方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100729

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20120123