JP2013003162A - マスクデータ検証装置、設計レイアウト検証装置、それらの方法およびそれらのコンピュータ・プログラム - Google Patents

Abstract

【課題】半導体装置の製造期間を短縮できると共に、効率的に開発を行なって製造歩留を向上させることが可能なマスクデータ検証装置を提供すること。
【解決手段】マスクデータ検証装置は、設計レイアウト２１と既存種ライブラリ２２に格納される設計レイアウトパターンとを比較して、同一でなく類似でもない設計レイアウトパターンを新種の設計レイアウトパターンとして抽出する（Ｓ６２）。そして、新種ライブラリ２３に格納された新種の設計レイアウトパターンに対してＯＰＣ／ＲＥＴを用いてマスクデータを作成し（Ｓ６３）、後検証を行なう（Ｓ６４）。したがって、予め新種の設計レイアウトパターンの検証が行なえ、半導体装置の製造期間を短縮できると共に、効率的に開発を行なって製造歩留を向上させることが可能となる。
【選択図】図１０

Description

本発明は、設計レイアウトからマスクデータを作成して検証するマスクデータ検証装置、論理回路から作成された設計レイアウトを検証する設計レイアウト検証装置、それらの方法およびそれらのコンピュータ・プログラムに関する。

近年、先端プロセス開発・製造への投資コストを抑制するために、ファブレスのみならず、垂直統合型半導体メーカも、ファウンダリを製造面で活用するようになってきている。ファウンダリを活用するためには、相互に有用な情報を交換することが重要である。

一方、半導体装置の高機能化、多機能化が進んでおり、それに伴って、プロセスの微細化も進んでいる。１８０ｎｍ以細のプロセスノードでは、ＯＰＣ（Optical Proximity Correction：光近接効果補正）が必須となっている。このＯＰＣにおいては、フォトマスクの形状を変形してウェハ上に形成されるパターンの形状の補正を行なうため、その出来栄えが製造歩留に直接影響を及ぼす。

ＯＰＣは、設計レイアウトを入力としてフォトマスク形状を出力とする関数と考えることができる。設計レイアウトの種類は多種多様であるが、その関数の仕様（以下、ＯＰＣ仕様と呼ぶ。）は、入力となる可能性のある設計レイアウトの集合に対して最適化される。すなわち、製造側（ファウンダリ等）は、製造側が予め想定した設計レイアウトの集合に対して予めＯＰＣ仕様を最適化して設計側から提供される設計レイアウトを待つこととなる。

製造側が予め想定していなかった設計レイアウトが設計側から提供され、これが製造歩留に影響を及ぼすことが予想される場合、製造側では、ＯＰＣ仕様の見直しを行なう。見直しの際には、最適な仕様の探索、仕様変更による他の設計レイアウトへの悪影響の検討等を経て、最終的には通常ＯＰＣとＯＰＣ後検証の再処理とを行なう。

ＯＰＣの処理およびその結果の検証には時間を要するため、このような問題が生じた場合には、ＯＰＣ仕様を改良するために製造計画を延期するか、製造歩留の低下を容認してＯＰＣ仕様の改良を行なわないか、の判断をすることが一般的である。

近年、半導体装置が適用される最終セット製品のライフサイクルが短くなってきており、設計側からの設計レイアウトの提供から半導体装置製造完了までの期間を短縮することが求められている。

半導体装置は、設計側からの設計レイアウトの提供を受けて、製造側でＯＰＣ処理、フォトマスク製造、ウェハ製造、検査、実装等を行なうことで製造される。設計レイアウトに依存してＯＰＣ仕様の改定を頻繁に行うことは事業上、大きな損失となる。これに関連する技術として、下記の特許文献１〜５に開示された発明および非特許文献１に開示された技術がある。

特許文献１は、ＯＰＣにより補正するポリデータ量を減らし、ＣＡＤ処理時間を短縮し、各セル毎にＯＰＣによる補正を実行し、製品ＴＡＴの短縮を実現できる半導体装置、基本セルライブラリ、半導体装置の製造方法、基本セルライブラリの形成方法及びマスクを提供することを目的とする。基本セルライブラリに登録された基本セルは、外周にダミー配線パターンを予め形成しておく。これにより基本セル内で回路に使用しているポリシリコンゲートと、これに近接するダミー配線パターンのポリシリコン配線までの距離をセル内で確定することができる。その結果、基本セル内のすべてのポリシリコンゲートの光近接効果によるポリ幅変動の大きさが予測されるので、このポリ幅変動に基づいてゲート幅を補正するマスク上のＯＰＣによる補正値をセル内のみで決定することができる。

特許文献２は、マスクパターン設計時の光近接補正（ＯＰＣ）処理に要する時間を削減することを目的とする。予めＯＰＣ処理が施されたセルｃｅｌｌをレイアウトしてマスクパターンを形成した後、上記ＯＰＣの補正量を微調整する際に、各セルｃｅｌｌにおいて、自らのアジャスタブル領域と、それに隣接する他のセルｃｅｌｌのサラウンディング領域とが重なる領域についてだけ、その微調整のための計算をする。これにより、ＯＰＣ図形を微調整するための範囲（計算を必要とする領域の面積）を小さくすることができる。このため、マスクパターンの設計を効率的に行うことができるので、マスクパターンの設計のための処理時間および処理コストを大幅に削減できる。

特許文献３は、半導体製造において形成されるパターンのパターン歪を予測し、許容値以上のパターン歪の生じる部分を検出することを目的とする。半導体製造プロセスにおいて設計レイアウトパターンを基に形成される仕上がりパターンを予測し、仕上がり予測パターンの輪郭を多角形化する。一方、設計レイアウトパターンを基に検査用基準パターンを作成する。そして、多角形化された仕上り予測パターンと検査用基準パターンとを比較することにより仕上がり予測パターンのパターン歪を検出する。また、検出されたパターン歪を重要度により識別する。さらに、パターンのコントラストについて検証する。

特許文献４は、エッジシフト量だけでなく、プロセスマージンも考慮しながら、レイアウトパターンの歪み補正を行なうパターン歪み補正装置を提供することを目的とする。パターン歪み補正装置は、レイアウトパターンの仕上がりパターンを予測する仕上がりパターン予測部と、予測された仕上がりパターンと基準パターン間のずれであるエッジシフト量を測定するエッジシフト量測定部と、予測された仕上がりパターンのプロセスマージンを測定するプロセスマージン測定部と、測定されたエッジシフト量と、測定されたプロセスマージンとが判定基準を満たすか否かを判定する測定結果判定部と、測定結果判定部による判定結果に基づいて、判定基準を満たすようにレイアウトパターンを補正するレイアウトパターン仮補正部とを備える。

特許文献５は、半導体集積回路の製造工程における設計パターンの微細化や回路の高密度化に伴い製造ばらつきが増加するなかで、半導体素子の配置やその周辺の状況が所望の通りであることを短時間で効率的に検証することを目的とする。条件入力工程では、回路特性を同一に合わせるべき特定のレイアウトパターンが複数含まれるようなレイアウトパターン分割条件を入力する。データ分割工程では、入力されたマスクレイアウト設計データをレイアウトパターン分割条件に従って複数のレイアウトパターン群に分割する。基準パターン選択工程では、複数に分割されたレイアウトパターン群毎に、パターンマッチングの基準となる基準パターンを選択する。パターンマッチング工程では、各レイアウトパターン群別に、そのレイアウトパターン群内の各レイアウトパターンと基準パターンとを比較する。

非特許文献１は、パターンマッチング等により、製造時に問題となる可能性がある設計レイアウトパターンを事前に検出して設計レイアウトパターンを修正する方法に関する。

特開平１０−０３２２５３号公報 国際公開第２００８／０２３６６０号パンフレット 特開２０００−１８２９２１号公報 特開２００１−３５０２５０号公報 特開２０１０−０２０５５３号公報

J. H. Kang et al., "Combination of rule and pattern based lithography unfriendly pattern detection in OPC flow", Proc. of SPIE Vol. 7122 (2008)

従来の製造フローにおいては、製造側が予め製造に適さない設計レイアウトパターンの集合を規定して設計側に提供し、設計側はこの集合に属する設計レイアウトパターンを除去した上で設計レイアウトを製造側に提供していた。製造に適さない設計レイアウトパターンの集合の全てを技術的に予め規定することは不可能であるため、この手法では設計側が製造に適さない設計レイアウトパターンを製造側に提供するおそれがあった。

また、製造側が予め想定していなかった設計レイアウトパターンが、半導体装置製造段階で、設計側から提供され、これが製造歩留に影響を及ぼすことが予想される場合、悪影響を排除するためには開発期間および開発工数を要するため、製造計画を延期するか、製造歩留の低下を容認するか、の判断をせまられるという問題があった。このような問題は、上述の特許文献１〜５に開示された発明、または非特許文献１に開示された技術を用いたとしても解決することはできない。

本発明は、上記問題点を解決するためになされたものであり、その目的は、半導体装置の製造期間を短縮できると共に、効率的に開発を行なって製造歩留を向上させることが可能なマスクデータ検証装置、設計レイアウト検証装置、それらの方法およびそれらのコンピュータ・プログラムを提供することである。

本発明の一実施例によれば、設計側で作成された設計レイアウトに対して光近接効果補正および解像度向上技術を用いて作成したマスクデータを検証するマスクデータ検証装置が提供される。既存種ライブラリは、製造上問題ないことが確認されている設計レイアウトパターンを格納する。マスクデータ検証装置は、設計レイアウトと既存種ライブラリに格納される設計レイアウトパターンとを比較して、同一でなく類似でもない設計レイアウトパターンを新種の設計レイアウトパターンとして抽出する。そして、新種ライブラリに格納された新種の設計レイアウトパターンに対してＯＰＣ／ＲＥＴを用いてマスクデータを作成し、後検証を行なう。

マスクデータ検証装置は、同一でなく類似でもない設計レイアウトパターンを新種の設計レイアウトパターンとして抽出し、新種の設計レイアウトパターンに対してＯＰＣ／ＲＥＴを用いてマスクデータを作成し、後検証を行なうので、予め新種の設計レイアウトパターンの検証が行なえ、半導体装置の製造期間を短縮できると共に、効率的に開発を行なって製造歩留を向上させることが可能となる。

一般的な半導体装置の製造フローの一例を示す図である。 一般的な設計レイアウトの検証方法を説明するためのフローチャートである。 設計レイアウトの検証において検証エラーとして抽出される設計レイアウトパターン集合の理想形を示す図である。 図２に示す一般的な設計レイアウトの検証方法によってエラーが検出される設計レイアウトパターンの集合を示す図である。 本発明の実施の形態における設計レイアウトの検証方法の概要を説明するためのフローチャートである。 図５に示す本発明の実施の形態における設計レイアウトの検証方法によってエラーが検出される設計レイアウトパターンの集合を示す図である。 本発明の第１の実施の形態における設計レイアウト検証装置の構成例を示すブロック図である。 本発明の第１の実施の形態における設計レイアウト検証装置およびマスクデータ検証装置を用いた、新種抽出、事前ＯＰＣ／ＲＥＴおよびプロセス事前開発フローを示す図である。 本発明の第１の実施の形態における設計レイアウト検証装置およびマスクデータ検証装置を用いた、製造フローを示す図である。 本発明の第２の実施の形態における設計レイアウト検証装置およびマスクデータ検証装置の処理手順を説明するためのフローチャートである。 本発明の第３の実施の形態における設計レイアウト検証装置およびマスクデータ検証装置の処理手順を説明するためのフローチャートである。 本発明の第３の実施の形態における設計レイアウト検証装置およびマスクデータ検証装置の処理手順の変形例を説明するためのフローチャートである。 既存種ライブラリ２２に格納される設計レイアウトパターン群の一例を示す図である。 抽象的な条件を格納することで設計レイアウトパターン群を含めた場合の既存種ライブラリ２２の一例を示す図である。 ストラクチャがリファレンスされた設計レイアウトパターンの例を示す図である。 新種抽出の処理手順を説明するためのフローチャートである。 枠縁領域を考慮する必要性を説明するための図である。 ＯＰＣ／ＲＥＴ結果の一致／不一致の判定方法を説明するための図である。 ＯＰＣ後検証の一例としてＭＲＣを説明するための図である。 パターン種ライブラリ評価の一例を示す図である。 パターン種ライブラリ評価の他の一例を示す図である。 パターン種ライブラリ評価のさらに他の一例を示す図である。 図２０〜図２２に示すパターン種ライブラリ評価の処理手順を説明するためのフローチャートである。 本発明の第８の実施の形態における新種ライブラリの抽出方法を説明するためのフローチャートである。 処理に伴って得られる設計レイアウトおよび設計レイアウトパターンの変化を示す図である。 ＤＲＣツールを用いて、単純種のうち、ラインアンドスペースの除去を行なう場合を説明するための図（その１）である。 ＤＲＣツールを用いて、単純種のうち、ラインアンドスペースの除去を行なう場合を説明するための図（その２）である。 新種ライブラリの一例を示す図である。 設計レイアウト２１の一例を示す図である。 既存種ライブラリ２２の一例を示す図である。 図２９に示す設計レイアウト２１の左上からパターンマッチングを行なうところを示す図である。 図３０の（１）と（２）に示す既存種ライブラリとマッチングがとれたところを示す図である。 パターンマッチングがとれずに最後に残ったパターンを示す図である。 最後に残ったパターンに必要な領域分を付加したところを示す図である。

図１は、一般的な半導体装置の製造フローの一例を示す図である。図１において、設計側はファブレス企業や垂直統合型半導体メーカの設計部門等が該当し、製造側はファウンダリ、マスクメーカや垂直統合型半導体メーカの製造部門等が該当するが、特に、これらに限定されるものではない。

まず、設計側は、設計レイアウト２１を作成する（Ｓ１１）。通常、作成した設計レイアウトに対して各種検証を実施するが、ここでは省略している。そして、作成した設計レイアウト２１が、製造側に提供される。

製造側では、まず、設計レイアウト２１を受取り、ＯＰＣ／ＲＥＴ（Resolution Enhancement Technology：解像度向上技術）を実施した後（Ｓ１２）、ＯＰＣ後検証を実施する（Ｓ１３）。ＯＰＣ後検証結果により、製造可能と判断された場合は（Ｓ１４，Ｙｅｓ）、その半導体装置の製造に移る（Ｓ１６）。

製造可能と判断されなかった場合には（Ｓ１４，Ｎｏ）、ＯＰＣ／ＲＥＴ仕様、ツールの不具合改修、プロセス条件の見直し等を行なう（Ｓ１５）。そして、製造可能と判断されるまで、ステップＳ１２〜Ｓ１５の処理を繰り返す。

ここで、ＯＰＣ後検証とは、フォトマスク製造上の問題の検証（Mask Rule Check：ＭＲＣ）、そのフォトマスクを使用した場合のリソグラフィプロセス上の問題の検証（リソグラフィ検証）等が含まれる。さらに、ウェハ上の仕上がり形状予測に基づいて、製造上、回路動作上、電気特性上の問題を検出することであってもよい。また、製造可能と判断されなかった場合には、設計レイアウトパターンを見直す場合もあるが、図１においては、それを省略している。

図１に示す製造フローにおいて、最も時間を要するのはＯＰＣ／ＲＥＴの処理（Ｓ１２）と、ＯＰＣ後検証処理（Ｓ１３）とであり、最も開発負荷を必要とするのがＯＰＣ／プロセス改良、確認（Ｓ１５）である。上述のように、半導体装置の製造段階でこれらの開発を行なうと、製造計画に影響を及ぼすこととなる。

なお、製造側には前工程のみならず、フォトマスク製造等、設計レイアウトを入力とする半導体装置製造のために必要な工程が含まれることはいうまでもない。また、ＯＰＣ／ＲＥＴには、補助パターン、解像限界以下のサイズの補助パターン（Sub-Resolution Assist Feature：ＳＲＡＦ）、位相シフタ配置、複数露光・複数マスクへの分割・分配、ＤＰＴ（Double Patterning Technology）のための複数マスクへの分割・分配等を含むことはいうまでもない。また、ＯＰＣ／ＲＥＴとＯＰＣ後検証には、マスク製造のためのマスクパターン補正および検証が含まれる。

本発明の実施の形態においては、製造側で予め想定している設計レイアウトパターンに合致しない、または類似しない設計レイアウトパターンを抽出する手法に関するものである。これによって、製造側が予め想定していなかった設計レイアウトパターン（以下、新種の設計レイアウトパターンと呼ぶ。）を、製造時期より前の段階で設計側から製造側に提供することにより、製造側でのＯＰＣ仕様改善期間を確保し、製造歩留向上と製造期間の短縮を図るものである。

また、本発明の実施の形態における製造フローでは、製造側が予め想定していなかった新種の設計レイアウトパターンを予め抽出することにより、ＯＰＣ／ＲＥＴおよびプロセス条件改良に要する開発期間の短縮と、開発開始の前倒しとを図るものである。

ここで、ＯＰＣ／ＲＥＴ開発期間について補足する。設計側は、完成した設計レイアウトに対して各種検証を行った後に設計レイアウトを製造側に提供する。そのため、この間に通常数日の滞留期間がある。新種の設計レイアウトパターンを各種検証の前に製造側に提供することで、数日だけ開発開始を早め、開発期間を確保することができる。

さらに、設計レイアウトは数段階を経て最終形に組み上げられるため、最終形よりも前の段階の設計レイアウトから新種の設計レイアウトパターンを事前に抽出し、製造側に提供すれば、さらに数週間程度の開発期間確保が可能となる。この場合、新種レイアウト抽出は全てを網羅しない可能性があるが、一定割合の新種を事前に抽出することが可能であり、開発期間確保のためには有効である。

また、製造側では、設計レイアウト入手からＯＰＣ開始、またはＯＰＣ後検証完了までに１日程度以上を要することが通常であり、さらに、工場やＯＰＣ処理計算機の負荷に応じて仕掛りとして滞留する場合もある。したがって、製造側で新種の設計レイアウトパターンを抽出する場合であっても、入手した時点で抽出を行なえば、この滞留期間に相当する開発期間を確保することが可能となる。

本発明は、特に、設計レイアウトパターンの形状、間隔等を強く制約する、ＲＤＲ（Reduced Design Rule, Restricted Design Rule）の適用が一般的となっている４０ｎｍノード以細の半導体装置の製造で適用が容易となる。製造可能な設計レイアウトパターンの集合が小さくなるほど、本手法の効率が高まるためである。４０ｎｍノード以細の半導体製造では、微細化の進行の中で困難となっている製造容易性を確保し、また、製造ばらつき増大による設計マージンの減少を抑制するために、ＲＤＲが必須となってきている。

図２は、一般的な設計レイアウトの検証方法を説明するためのフローチャートである。まず、設計レイアウトを読み込み（Ｓ２１）、製造上問題となる設計レイアウトパターンの集合をライブラリとして読み込む（Ｓ２２）。そして、製造上問題となるパターン（エラー）の抽出を行なう（Ｓ２３）。ここで、製造上問題とならない設計レイアウトパターンを擬似エラーとして検出するため、この擬似エラーを除去した後（Ｓ２４）、エラー箇所を出力する（Ｓ２５）。

ここで、最大の技術的な問題点は、ステップＳ２２において、製造上問題となる設計レイアウトパターンを未知のものを含めて漏れなく定義することが技術的に困難であることである。

図３は、設計レイアウトの検証において検証エラーとして抽出される設計レイアウトパターン集合の理想形を示す図である。この集合は、製造可能な設計レイアウトパターンの集合１０１と、製造上問題となる設計レイアウトパターンの集合１０３とを含んでいる。

集合１０２は、設計レイアウトパターンの内、製造実績があるなどして製造上問題がないことが確認されている集合である。また、集合１０４は、製造上問題となることが確認されている設計レイアウトパターンの集合である。

設計レイアウトパターン１０５および１０６は、製造実績がなく製造上問題となることが未知である設計レイアウトパターンである。この未知の設計レイアウトパターン１０５および１０６は、集合１０３に含まれている。これは、製造上問題となる設計レイアウトパターンのみを漏れなく検証エラーとして検出していることを示している。

図４は、図２に示す一般的な設計レイアウトの検証方法によってエラーが検出される設計レイアウトパターンの集合を示す図である。図３と比較して、エラーが検出される設計レイアウトパターンの集合１０７が、集合１０１の一部を含み、集合１０３の一部を含まない点である。すなわち、製造上問題となることが分かっている設計レイアウトパターン集合１０４を包含し、さらに未知の集合を網羅するように（現実には、その一部であるが）集合１０７を定義しようとする。その際、集合１０７は、集合１０１の一部と重なるのが通常である。また、集合１０７は、未知の設計レイアウトパターン１０５および１０６をその要素として持たない。これは製造上問題となる設計レイアウトパターンのうち未知のものを検出しないことを意味する。

図５は、本発明の実施の形態における設計レイアウトの検証方法の概要を説明するためのフローチャートである。まず、設計レイアウトを読み込み（Ｓ３１）、製造上問題ない設計レイアウトパターンの集合をライブラリとして読み込む（Ｓ３２）。

次に、製造上問題ないパターン以外の全てのパターン（エラー）の抽出を行なう（Ｓ３３）。そして、単純種等本物でない新種エラーの除去を行ない（Ｓ３４）、エラー箇所を出力する（Ｓ３５）。

この処理手順によれば、図２に示す一般的な設計レイアウトの検証法で最大の技術的な問題であった、未知のものを含めて漏れなく問題となる設計レイアウトパターンを定義するといったことが必要がなくなる。すなわち、本発明の実施の形態においては、製造上実績のある設計レイアウトパターンと、明らかに製造上問題とならない設計レイアウトパターンとの集合を定義するためである。

図６は、図５に示す本発明の実施の形態における設計レイアウトの検証方法によってエラーが検出される設計レイアウトパターンの集合を示す図である。図４と比較して、エラーが検出される設計レイアウトパターンの集合（斜線を施した集合）が、製造実績があるなどして製造上問題がないことが確認されている集合１０２の補集合として定義される点である。集合１０２は既知であるから、この定義は容易である。

さらに、エラーが検出される設計レイアウトパターンの集合（斜線を施した集合）は、集合１０３を漏れなく含んでおり、集合１０４や、未知の設計レイアウトパターン１０５および１０６を含む。これは、製造上問題となる設計レイアウトパターンの集合を漏れなく検出できることを示している。

一方、エラーが検出される設計レイアウトパターンの集合（斜線を施した集合）は、集合１０２の１０１に対する補集合を含むため、本来製造上問題とならない設計レイアウトパターンをエラーとすることがある。この部分については、後述する方法により、明らかに製造上問題とならない設計レイアウトパターンの集合をここから除去し、本物の新種のみを検出することで縮小することができる。この際に、未知の設計レイアウトパターン１０５および１０６を検証エラーから逃すことはない。

以上のように、本発明の実施の形態においては、製造上問題となる設計レイアウトパターンを未知のものを含めて漏れなく定義することなく、製造上問題となる設計レイアウトパターンを全て検出することが可能となる。以下、本発明の各実施の形態について詳細に説明する。

（第１の実施の形態）
本発明の第１の実施の形態においては、設計側で用いられる装置を設計レイアウト検証装置と呼び、製造側で用いられる装置をマスクデータ検証装置と呼ぶことにする。

図７は、本発明の第１の実施の形態における設計レイアウト検証装置の構成例を示すブロック図である。なお、マスクデータ検証装置の構成は、設計レイアウト検証装置の構成と同様であるので、設計レイアウト検証装置の構成についてのみ説明する。

設計レイアウト検証装置は、一般的なコンピュータによって実現され、コンピュータ本体１、ディスプレイ装置２、ＦＤ（Flexible Disk）４が装着されるＦＤドライブ３、キーボード５、マウス６、ＣＤ−ＲＯＭ（Compact Disc-Read Only Memory）８が装着されるＣＤ−ＲＯＭ装置７、およびネットワーク通信装置９を含む。設計レイアウト検証プログラムは、ＦＤ４またはＣＤ−ＲＯＭ８等の記録媒体によって供給される。設計レイアウト検証プログラムがコンピュータ本体１によって実行されることにより、設計レイアウトの検証が行なわれる。また、設計レイアウト検証プログラムは他のコンピュータより通信回線を経由し、コンピュータ本体１に供給されてもよい。

また、コンピュータ本体１は、ＣＰＵ１０、ＲＯＭ（Read Only Memory）１１、ＲＡＭ（Random Access Memory）１２およびハードディスク１３を含む。ＣＰＵ１０は、ディスプレイ装置２、ＦＤドライブ３、キーボード５、マウス６、ＣＤ−ＲＯＭ装置７、ネットワーク通信装置９、ＲＯＭ１１、ＲＡＭ１２またはハードディスク１３との間でデータを入出力しながら処理を行なう。ＦＤ４またはＣＤ−ＲＯＭ８に記録された設計レイアウト検証プログラムは、ＣＰＵ１０によりＦＤドライブ３またはＣＤ−ＲＯＭ装置７を介してハードディスク１３に格納される。ＣＰＵ１０は、ハードディスク１３から適宜設計レイアウト検証プログラムをＲＡＭ１２にロードして実行することによって、設計レイアウトの検証が行なわれる。

図８および図９は、本発明の第１の実施の形態における設計レイアウト検証装置およびマスクデータ検証装置の処理手順を説明するためのフローチャートである。図８は新種抽出、事前ＯＰＣ／ＲＥＴおよびプロセス事前開発フローを示しており、図９は製造フローを示している。

既存種ライブラリ２２は、製造実績があり歩留上問題とならない設計レイアウトパターンの種類が格納されている。格納の方法は、具体的な設計レイアウトパターンであってもよく、設計レイアウトパターンに合致判断用の許容範囲を持たせたものでもよく、設計レイアウトパターンをパラメトリックに保持するものとパラメータ値との組合せであってもよく、また、セル名等でもよく、設計レイアウトパターンを特定できる手がかりとなるものであればよい。

まず、設計レイアウト検証装置は、設計レイアウト２１を作成する（Ｓ４１）。そして、設計レイアウト２１および既存種ライブラリ２２を入力とし、既存種ライブラリ２２に含まれない、すなわち同一でも類似でもない設計レイアウトパターンの集合を設計レイアウト２１から抽出し、新種ライブラリ２３として出力する（Ｓ４２）。

ここで、新種ライブラリ２３への設計レイアウトパターンの格納方法についても既存種ライブラリ２２と同様に、設計レイアウトパターンを特定できる手がかりとなるものであればよい。

次に、マスクデータ検証装置は、設計レイアウト検証装置によって作成された新種ライブラリ２３を用いて、ＯＰＣ／ＲＥＴを実施した後（Ｓ４３）、ＯＰＣ後検証を実施する（Ｓ４４）。ＯＰＣ後検証結果により、製造可能と判断された場合は（Ｓ４５，Ｙｅｓ）、改定されたＯＰＣ仕様/プロセス条件２４を作成する（Ｓ４７）。

製造可能と判断されなかった場合には（Ｓ４５，Ｎｏ）、ＯＰＣ／ＲＥＴ仕様、ツールの不具合改修、プロセス条件の見直し等を行なう（Ｓ４６）。そして、製造可能と判断されるまで、ステップＳ４３〜Ｓ４６の処理を繰り返す。

新種ライブラリ２３から特定される設計レイアウトパターンの数は、製造で使用される設計レイアウト２１に含まれる設計レイアウトパターンの数と比較して、数万分の１程度と少ないため、ここで行なう開発の期間は短くなる。

さらに、新種ライブラリ２３は、設計レイアウト２１よりも早い時点で製造側に提供することが可能であり、半導体装置の製造のためのＯＰＣ／ＲＥＴ処理およびＯＰＣ後検証完了前にこれらの開発を開始することができる。したがって、早くＯＰＣ／ＲＥＴ開発が完了されることになる。

次に、図９に示すフローチャートを用いて、本発明の第１の実施の形態における製造フローについて説明する。まず、設計レイアウト検証装置は、設計レイアウト２１を作成する（Ｓ５１）。

マスクデータ検証装置は、受け取った設計レイアウト２１に対して、ＯＰＣ／ＲＥＴを実施した後（Ｓ５２）、ＯＰＣ後検証を実施する（Ｓ５３）。ＯＰＣ後検証結果により、製造可能と判断された場合は（Ｓ５４，Ｙｅｓ）、その半導体装置の製造に移る（Ｓ５６）。

ここで、図１に示すような開発の繰り返しは行なわれない（図９においては点線で記載）。なぜなら、本実施の形態における製造フローでは、予め新種ライブラリ２３を用いて一連の開発（図８のステップＳ４３〜Ｓ４７）を行なって改定されたＯＰＣ仕様/プロセス条件２４を入力として、ＯＰＣ／ＲＥＴ（ステップＳ５２）以降の製造を行なう。そのため、設計レイアウト２１には想定外の新種の設計レイアウトパターンは含まれないためである。

ここでは、ＯＰＣ／ＲＥＴを中心に説明したが、標準セルライブラリ、Ｐ＆Ｒ等のＥＤＡツールやその設定の変更等による新たな設計レイアウトパターンの出現が設計時、製造時の不具合の原因となる恐れが大きい。そのため、リソグラフィ考慮の補正や、歩留コントロール、故障解析などに適用することも可能である。

また、新たなレイアウトパターン変化点を含むパスについて重点的に半導体装置の検査を充実させることにより、検査時間を短く保ちつつ効率的に半導体装置の保証を行なうことも可能である。

以上説明したように、本発明の第１の実施の形態によれば、設計レイアウト検証装置が設計レイアウト２１および既存種ライブラリ２２を用いて新種の設計レイアウトを抽出し、製造側が予め想定していなかった新種の設計レイアウトをマスクデータ検証装置を用いて検証するようにしたので、半導体装置の製造期間を短縮できると共に、効率的に開発を行なって製造歩留を向上させることが可能となった。

また、製品開発の早い段階や、設計の仕方やセル、Ｐ＆Ｒツール等を変更した時点で、設計側から製造側に新種ライブラリを提供して、製造側でこれらの変化点に重点的に対策することで歩留を早期に向上させ、製品出荷を早めることが可能となった。

（第２の実施の形態）
本発明の第１の実施の形態においては、図８に示すように、設計側で既存種ライブラリ２２を持ち、新種ライブラリ２３の抽出を行なうものであった。そのため、設計側で製造側に提供した実績を元に既存種ライブラリ２２を作成するか、製造側から既存種ライブラリ２２を設計側に提供する必要があった。また、設計側で新種抽出を行なう必要があった。そのため、設計側の作業負荷が必要となり、製造側から設計側への情報提供が必要になるといった問題もあった。

本発明の第２の実施の形態においては、製造側で、製造実績に基づいて既存種ライブラリ２２を作成し、新種抽出を行なうものである。

図１０は、本発明の第２の実施の形態における設計レイアウト検証装置およびマスクデータ検証装置の処理手順を説明するためのフローチャートである。なお、第２の実施の形態における製造フローは、図９に示す第１の実施の形態における製造フローと同様である。したがって、詳細な説明は繰り返さない。

まず、設計側に設けられた設計レイアウト検証装置が、設計レイアウト２１を作成する（Ｓ６１）。

次に、マスクデータ検証装置は、設計側から提供された設計レイアウト２１および既存種ライブラリ２２を入力とし、既存種ライブラリ２２に含まれない、すなわち同一でも類似でもない設計レイアウトパターンの集合を設計レイアウト２１から抽出し、新種ライブラリ２３として出力する（Ｓ６２）。

次に、マスクデータ検証装置は、作成した新種ライブラリ２３を用いて、ＯＰＣ／ＲＥＴを実施した後（Ｓ６３）、ＯＰＣ後検証を実施する（Ｓ６４）。ＯＰＣ後検証結果により、製造可能と判断された場合は（Ｓ６５，Ｙｅｓ）、必要に応じて改定されたＯＰＣ仕様/プロセス条件２４を作成する（Ｓ６７）。

また、製造可能と判断されなかった場合には（Ｓ６５，Ｎｏ）、ＯＰＣ／ＲＥＴ仕様、ツールの不具合改修、プロセス条件の見直し等を行なう（Ｓ６６）。そして、製造可能と判断されるまで、ステップＳ６３〜Ｓ６６の処理を繰り返す。

このように、設計側での既存種ライブラリ２２の管理、新種の抽出や、製造側から設計側への既存種ライブラリ２２の提供が不要となる。その反面、設計側での新種ライブラリ２３の入手が、製造側での設計レイアウト２１の入手後になり、事前開発開始時期が遅れることになる。したがって、これらの良否を考慮して図８および図１０に示すフローのいずれを選択するかを決定するようにすればよい。

以上説明したように、本発明の第２の実施の形態によれば、製造側のマスクデータ検証装置が、設計レイアウト２１および既存種ライブラリ２２を用いて新種の設計レイアウトを抽出するようにしたので、第１の実施の形態において説明した効果に加えて、設計側で既存種ライブラリの管理や、新種の抽出を行なう必要がなくなり、設計側による負担を軽減することができると共に、製造側で閉じた開発、製造を行なうことが可能となった。

（第３の実施の形態）
本発明の第１〜第２の実施の形態においては、既存種ライブラリ２２が途中で変更されることがないため、製造側で既に新種に分類されて対応済みの設計レイアウトパターンが、設計側で再度抽出されて製造側に渡される場合がある。

本発明の第３の実施の形態においては、製造側で新種に分類された設計レイアウトパターンを設計側に送り、設計側で新種の設計レイアウトパターンを追加して既存種ライブラリ２２を更新するものである。

図１１は、本発明の第３の実施の形態における設計レイアウト検証装置およびマスクデータ検証装置の処理手順を説明するためのフローチャートである。なお、第３の実施の形態における製造フローは、図９に示す第１の実施の形態における製造フローと同様である。したがって、詳細な説明は繰り返さない。

まず、設計レイアウト検証装置は、設計レイアウト２１を作成する（Ｓ７１）。そして、設計レイアウト２１および既存種ライブラリ２２を入力とし、既存種ライブラリ２２に含まれない、すなわち同一でも類似でもない設計レイアウトパターンの集合を設計レイアウト２１から抽出し、新種ライブラリ２３として出力する（Ｓ７２）。

次に、マスクデータ検証装置は、設計レイアウト検証装置によって作成された新種ライブラリ２３を用いて、ＯＰＣ／ＲＥＴを実施した後（Ｓ７３）、ＯＰＣ後検証を実施する（Ｓ７４）。ＯＰＣ後検証結果により、製造可能と判断された場合は（Ｓ７５，Ｙｅｓ）、必要に応じて改定されたＯＰＣ仕様/プロセス条件２４を作成すると共に、追加された既存種２５を作成する（Ｓ７７）。この追加された既存種２５は、設計側に送られる。

ここで、追加された既存種とは、製造側で対応済みで問題が解消した、または対応しなくても問題とならなかった設計レイアウトパターンであって、新たに見つかった設計レイアウトパターンを指している。

また、製造可能と判断されなかった場合には（Ｓ７５，Ｎｏ）、ＯＰＣ／ＲＥＴ仕様、ツールの不具合改修、プロセス条件の見直し等を行なう（Ｓ７６）。そして、製造可能と判断されるまで、ステップＳ７３〜Ｓ７６の処理を繰り返す。

設計レイアウト検証装置は、製造側から送られた追加された既存種２５を既存種ライブラリ２２に追加することによってライブラリを更新する（Ｓ７８）。以降、設計レイアウト検証装置が新種の設計レイアウトの抽出を行なう際に、この更新された既存種ライブラリ２２が使用される。なお、追加された既存種２５には、設計レイアウトパターンの実体またはその手がかりとなる情報が格納されていればよい。

図１２は、本発明の第３の実施の形態における設計レイアウト検証装置およびマスクデータ検証装置の処理手順の変形例を説明するためのフローチャートである。まず、設計側に設けられた設計レイアウト検証装置が、設計レイアウト２１を作成する（Ｓ８１）。

次に、マスクデータ検証装置は、設計側から提供された設計レイアウト２１および既存種ライブラリ２２を入力とし、既存種ライブラリ２２に含まれない、すなわち同一でも類似でもない設計レイアウトパターンの集合を設計レイアウト２１から抽出し、新種ライブラリ２３として出力する（Ｓ８２）。

次に、マスクデータ検証装置は、作成した新種ライブラリ２３を用いて、ＯＰＣ／ＲＥＴを実施した後（Ｓ８３）、ＯＰＣ後検証を実施する（Ｓ８４）。ＯＰＣ後検証結果により、製造可能と判断された場合は（Ｓ８５，Ｙｅｓ）、必要に応じて改定されたＯＰＣ仕様/プロセス条件２４を作成すると共に、追加された既存種２５を作成する（Ｓ８７）。

また、製造可能と判断されなかった場合には（Ｓ８５，Ｎｏ）、ＯＰＣ／ＲＥＴ仕様、ツールの不具合改修、プロセス条件の見直し等を行なう（Ｓ８６）。そして、製造可能と判断されるまで、ステップＳ８３〜Ｓ８６の処理を繰り返す。

マスクデータ検証装置は、追加された既存種２５を既存種ライブラリ２２に追加することによってライブラリを更新する（Ｓ８８）。以降、マスクデータ検証装置が新種の設計レイアウトの抽出を行なう際に、この更新された既存種ライブラリ２２が使用される。

追加された既存種２５に基づいて設計側の設計規則（デザインルール）を改定することにより、設計側で、使用が保証された設計レイアウトパターンを使用でき、設計自由度を高め、チップサイズを縮小するなどの製造フローを取ることも可能となる。

以上説明したように、本発明の第３の実施の形態によれば、製造側で対応済みまたは対応不要ですでに製造可能となった設計レイアウトパターンを既存種ライブラリに追加更新するようにしたので、第１〜第２の実施の形態において説明した効果に加えて、対応済みの設計レイアウトパターンが再度新種として検出されることがなくなり、製造を効率的に進めることが可能となった。

（第４の実施の形態）
本発明の第４の実施の形態においては、第１〜第３の実施の形態において説明した既存種ライブラリ２２、新種ライブラリ２３、追加された既存種２５、新種の抽出およびライブラリの更新についてさらに詳細に説明する。

図１３は、既存種ライブラリ２２に格納される設計レイアウトパターン群の一例を示す図である。図１３（ａ）〜図１３（ｄ）において、斜線を施した領域２０１〜２０７が、半導体装置で導電体となる領域を示している。また、図１３（ａ）〜図１３（ｄ）のそれぞれが、１つの設計レイアウトパターンの集合を示している。

図１３（ａ）は、領域２０１に対して左側にのみ領域２０２が存在する場合の設計レイアウトパターンを示している。図１３（ｂ）は、領域２０１に対して左側および右側の両方に、領域２０２および領域２０３が存在する場合の設計レイアウトパターンを示している。

図１３（ｃ）は、領域２０１に対して左側にのみ領域２０４が存在し、図１３（ａ）に示す領域２０２よりも隣接して配置される場合の設計レイアウトパターンを示している。図１３（ｄ）は、領域２０５に対して左側および右側の両方に、領域２０６および領域２０７が存在し、図１３（ｂ）に示す領域２０１〜２０３よりも太い領域によって構成される場合の設計レイアウトパターンを示している。

図１４は、抽象的な条件を格納することで設計レイアウトパターン群を含めた場合の既存種ライブラリ２２の一例を示す図である。図１４（ａ）に示すように、既存種ライブラリ２２が格納する設計レイアウトパターン群は、その領域にパターンが存在しなければならない領域２２１および２２２と、その領域外にパターンがあってはならない領域２１１〜２１３とから構成されている。

図１４（ｂ）は、図１４（ａ）に示す既存種ライブラリ２２が格納する設計レイアウトパターン群に、図１３（ａ）に示す設計レイアウトパターンを重ねて示したものである。ここで、図１３（ａ）に示す設計レイアウトパターンは、図１４（ａ）に示す既存種ライブラリの集合に含まれることとなる。なぜなら、図１３（ａ）に示す設計レイアウトパターンに含まれる領域２０１および２０２は、図１４（ａ）に示すパターンが存在しなければならない領域２２１および２２２を完全に含み、その領域外にパターンがあってはならない領域２１１〜２１３に完全に含まれるためである。

図１４（ｃ）は、図１４（ａ）に示す既存種ライブラリに含まれない設計レイアウトパターンの一例を示す図である。図１４（ｃ）に示す領域２０８および２０９は、図１３（ａ）〜１３（ｄ）に示すものと同様に、半導体装置で導電体となる領域である。

図１４（ｄ）は、図１４（ａ）に示す既存種ライブラリ２２が格納する設計レイアウトパターン群に、図１４（ｃ）に示す設計レイアウトパターンを重ねて示したものである。ここで、図１４（ｃ）に示す設計レイアウトパターンは、図１４（ａ）に示す既存種ライブラリの集合に含まれない。なぜなら、領域２２２が領域２０１，２０８，２０９のいずれの領域にも覆われておらず、領域２０９が領域２１３の領域外に存在するためである。

ここで、複数の設計レイアウトパターンの集合を１つのものとして既存種ライブラリに登録する方法について説明する。図１４に示したような、パターンが存在しなければならない領域２２１，２２２と、その領域外にパターンがあってはならない領域２１１〜２１３とを複数の設計レイアウトパターンの集合から作成する。

複数の設計レイアウトパターンの集合からこれらの領域を作成するには、これら集合をなす設計レイアウトパターンの論理積をパターンが存在しなければならない領域２２１，２２２とし、論理和をその領域外にパターンがあってはならない領域２１１〜２１３とすればよい。

さらに若干の差異を同一とみなすのであれば、アンダーサイジングすることで論理積を作成し、オーバーサイジングすることで論理和を作成することで、容易に既存種ライブラリを得ることができる。

以上の説明においては、同種の導電体からなる設計レイアウトパターンの一例を示すものであったが、絶縁体等であってもよく、活性領域と導電体等、複数のマスク層や異なる複数種類の材質、デバイスを示す設計レイアウトパターンを含んだ場合についても同様である。

既存種ライブラリ２２は、設計レイアウトパターンの集合を示す名前を格納することもできる。設計レイアウトの代表的な格納形式であるＧＤＳＩＩカルマストリームフォーマットのストラクチャ名を格納した具体例を以下に示す。また、図１５（ａ）〜図１５（ｃ）は、ストラクチャがリファレンスされた設計レイアウトパターンの例を示す図である。

ＮＡＮＤ００２：
ＮＡＮＤ００３：Ｌ／ＣＥＬＸ０３ Ｒ／ＣＥＬＸ０９
ＮＡＮＤ００４：Ｌ／ＣＥＬＸ１６ Ｒ／ＣＥＬＸ１２ Ｕ／ＣＥＬＺＺＡ Ｄ／ＣＥＬＺＺＭ
１行目は，ＮＡＮＤ００２という名のストラクチャがリファレンスされた設計レイアウトパターンを示しており、図１５（ａ）に対応している。

また、２行目は、１列目に示されるＮＡＮＤ００３という名のストラクチャがリファレンスされた左側に隣接して“Ｌ／”以降のＣＥＬＸ０３がリファレンスされ、右に隣接して“Ｒ／”以降のＣＥＬＸ０９がリファレンスされた設計レイアウトパターンを示しており、図１５（ｂ）に対応している。

同様に、３行目は、ＮＡＮＤ００４という名のストラクチャの左にＣＥＬＸ１６、右にＣＥＬＸ１２、上にＣＥＬＺＺＡ、下にＣＥＬＺＺＭという名のストラクチャがリファレンスされた設計レイアウトパターンを示しており、図１５（ｃ）に対応している。

また、既存種ライブラリ２２は、ある設計レイアウト内の所定の設計レイアウトパターンが存在する領域を座標で格納することもできる。以下に、その具体例を示す。

４４８７６１ ９８４０９５ ４４９１２２ ９８４４２２
２７１５８９ ２６５７４２７ ２７１９１０ ２６５７７４０
１行目は、座標（４４８７６１，９８４０９５）と、座標（４４９１２２，９８４４２２）とを結んだ線分を対角線とする矩形領域を指すものである。２行目についても同様である。

以下、設計レイアウトに含まれる設計レイアウトパターン群を構成する要素を設計レイアウトオブジェクトと呼ぶこととする。以上の説明においては、導電体２０１等や、ストラクチャ名等がこれに相当する。

図１６は、新種抽出の処理手順を説明するためのフローチャートである。まず、設計レイアウト検証装置またはマスクデータ検証装置は、新種リストを初期化する（Ｓ９１）。新種リストは、新種と判定され新種ライブラリに最終的に出力される設計レイアウトオブジェクトを、処理の間一時的に格納したものである。

次に、既存種ライブラリ２２と設計レイアウト２１とを読み込む（Ｓ９２）。そして、設計レイアウト２１中の全ての設計レイアウトオブジェクトを処理したか否かを判断する（Ｓ９３）。

全ての設計レイアウトオブジェクトの処理を完了していない場合（Ｓ９３，Ｎｏ）、ある設計レイアウトオブジェクトを処理対象として設定する（Ｓ９４）。設計レイアウトの標準的格納形式には、ＧＤＳＩＩカルマストリームフォーマット、ＯＡＳＩＳフォーマット等があり、これらのデータの格納順や、上位階層へ展開した後の格納順に選択することも可能であり、従来から知られているようにチップ内での位置を走査して選択することも可能である。

次に、ステップＳ９４において対象として設定された設計レイアウトオブジェクトと、既存種ライブラリ２２との比較を行なう（Ｓ９５）。そして、既存種ライブラリ２２と一致した場合には（Ｓ９６，Ｙｅｓ）、ステップＳ９３に戻って以降の処理を繰り返す。

また、既存種ライブラリ２２と一致しなかった場合には（Ｓ９６，Ｎｏ）、対象として設定された設計レイアウトオブジェクトがすでに新種リストに存在するかどうかを判定する（Ｓ９７）。

すでに新種リストに存在する場合には（Ｓ９７，Ｙｅｓ）、ステップＳ９３に戻って以降の処理を繰り返す。また、新種リストに存在しない場合には（Ｓ９７，Ｎｏ）、対象として設定された設計レイアウトオブジェクトを新種リストに追加し、ステップＳ９３に戻って以降の処理を繰り返す。そして、全ての設計レイアウトオブジェクトの処理が終了した場合には（Ｓ９３，Ｙｅｓ）、新種リストを新種ライブラリ２３に出力し（Ｓ９９）、処理を終了する。

次に、図１６のステップＳ９５に示す設計レイアウトオブジェクトと既存種ライブラリとの比較の具体例について説明する。ここでは、処理レイアウトオブジェクトが設計レイアウトパターンである場合、すなわち、図１３および図１４に示す要素である場合について説明する。

既存種ライブラリが図１３に示すような具体的な設計レイアウトパターンから構成されている場合は、設計レイアウトオブジェクトとして１つの多角形を設定した後、その多角形および周辺の多角形が既存種ライブラリと一致するかはレイアウトオブジェクトの特徴的な場所（コーナー部等）を既存種ライブラリと重ねた後、図形的論理演算で排他的論理和（ＸＯＲ）処理を行うことで容易に相違の有無を検出することができる。

また、この前段階として、頂点数や面積を比較するなどして予め明らかに相違する設計レイアウトオブジェクトを判定することにより、処理負荷を軽減し処理時間を短縮することも可能である。

また、処理レイアウトオブジェクトが図１４に示す要素である場合についても、コーナー部や活性上トランジスタなど、特徴的な場所を重ねた後に、同様に図形的論理計算により一致の判定を容易に行うことができる。たとえば、図１４（ａ）の場合には、設計レイアウトパターンが存在しなければならない領域２２１および２２２から、設計レイアウトパターン２０１および２０２の領域を取り除いた（ＮＯＴした）際に、設計レイアウトパターンが存在しなければならない領域の断片が残存する場合は一致しないと判定する。

また、設計レイアウトパターン２０１および２０２の領域から、この外に設計レイアウトパターンが存在してはならない領域２１１〜２１３の領域を取り除いた際に、設計レイアウトパターンの断片が残存する場合も一致しないと判定する。

次に、処理レイアウトオブジェクトが設計レイアウトを指し示すことができる情報で構成される場合について説明する。既存種ライブラリが上述のようにストラクチャ名およびそのリファレンス（配置）位置で構成される場合、一致の判定処理はより容易である。たとえば、ストラクチャ名単独で構成される場合には、設計レイアウト中のストラクチャのリファレンスを１つ１つ判定対象として設定し、これが既存種ライブラリに格納されているストラクチャ名と一致するかを比較することで一致判定が行なえる。

同様に、ストラクチャ名と近接ストラクチャの配置関係とで構成される場合には、設計レイアウト中のストラクチャのリファレンスを１つ１つ判定対象として設定し、これの名前およびこれに近接・隣接して配置されるストラクチャの名前を既存種ライブラリの内容と比較すれば一致判定が行なえる。

処理レイアウトオブジェクトが設計レイアウトを指し示すことができる情報で構成される場合のうち、特定の設計レイアウト内の領域をチップ座標空間で示す場合については、所定の領域を特定の設計レイアウトから切り出した後、上述のいずれかに相当する方法で一致判定をすることが可能である。

また、新種ライブラリ２３が格納する情報の形式は、既存種ライブラリ２２が格納するものと同様であり、所望の設計レイアウトパターンを特定できる形式であればよい。したがって、詳細な説明は繰り返さない。

また、追加された既存種２５が格納する情報の形式は、既存種ライブラリ２２が格納するものと同様であり、所望の設計レイアウトパターンを特定できる形式であればよい。したがって、詳細な説明は繰り返さない。

最後に、ライブラリ更新についてであるが、これは同様の要素で構成された情報の追加であり、その処理方法については特に説明するまでもないであろう。

以上説明したように、本発明の第４の実施の形態においては、上述のようなフォーマットを有する設計レイアウトオブジェクトと既存種ライブラリとを比較して新種を抽出し、ライブラリを更新するようにしたので、第１〜第３の実施の形態において説明した効果に加えて、コンピュータによってさらに効率的に処理を行なうことが可能となった。

（第５の実施の形態）
一般に、製造工程における近接効果を考慮してＯＰＣ／ＲＥＴ処理を行なう必要があるため、特定の距離で近接する設計レイアウトパターンに相違がある場合は同じものとして扱うことができないことが知られている。以下、この特定の距離内の領域を枠縁領域と呼ぶこととする。この距離は、通常数百ｎｍ以上である。

第１〜第４の実施の形態においては、枠縁領域を考慮して一致、不一致の判断をしていなかったため、製造側でのＯＰＣ／ＲＥＴ実行を精度よく行うことができない。本発明の第５の実施の形態においては、枠縁領域を考慮して一致を比較すると共に、枠縁領域を含めて新種ライブラリを作成することにより、製造側での開発をより高精度に行なうものである。

図１７は、枠縁領域を考慮する必要性を説明するための図である。図１７（ａ）は、設計レイアウトがＣＥＬＬＸという名前のストラクチャ３０１で構成されている場合の例である。ここで、ストラクチャ３０１に接してこれを囲んでいる領域３０２が枠縁領域である。

ストラクチャ３０１内の設計レイアウトパターンをＯＰＣ／ＲＥＴした結果は、領域３０２内に存在する設計レイアウトパターンに依存する。そのため、枠縁領域３０２を考慮しない場合は、ストラクチャ３０１のＯＰＣ／ＲＥＴ等を用いた製造容易性は、実際の設計レイアウト内に存在するストラクチャ３０１のものとは異なってしまう問題がある。

ここでは、簡単のために、既存種ライブラリ２２がこのストラクチャ単体で構成されている場合を考え、設計レイアウトに存在するこのストラクチャ３０１とその近接する状況にあるストラクチャの例を図１７（ａ）〜図１７（ｄ）に示す。

ストラクチャ３０１〜３０８は、設計レイアウト内に存在するストラクチャを示している。一般に、図１７（ａ）〜図１７（ｄ）に示すような異なる状況下においては、ストラクチャ３０１についての検討結果も異なるため、既存種ライブラリにストラクチャ３０１があることを理由に、図１７（ｂ）〜図１７（ｄ）に示す状況を、製造可能な既存種とすることには問題がある。

ここでは、既存種ライブラリ２２が単体のストラクチャで構成されている場合について説明したが、図１３および図１４に示すような設計レイアウトパターンの集合から構成される場合や、図１５に示すような複数のストラクチャの組合せ、上述のような設計レイアウトの領域で構成される場合についても同様である。

本発明の第５の実施の形態においては、枠縁を考慮して、一致の比較および新種ライブラリ作成を行なうことによりこの問題を解決するものである。本実施の形態における処理手順を、図１６を用いて説明する。なお、第４の実施の形態と比較して、設計レイアウトオブジェクト、新種リスト、既存種ライブラリが枠縁を含む点が異なる。

まず、設計レイアウト検証装置またはマスクデータ検証装置は、新種リストを初期化する（Ｓ９１）。ここで、新種リストに格納される設計レイアウトパターンは、コア領域と枠縁領域とから構成される。コア領域は、ＯＰＣ／ＲＥＴを評価する領域であり、図１７（ａ）のストラクチャ３０１に相当する。また、枠縁領域は、コア領域を精度よく評価するために考慮されるべき領域であり、図１７（ａ）のストラクチャ３０２に相当する。

次に、既存種ライブラリ２２と設計レイアウト２１とを読み込む（Ｓ９２）。そして、設計レイアウト２１中の全ての設計レイアウトオブジェクトを処理したか否かを判断する（Ｓ９３）。

全ての設計レイアウトオブジェクトの処理を完了していない場合（Ｓ９３，Ｎｏ）、設計レイアウト２１から、設計レイアウトオブジェクトをコア領域と枠縁領域とをあわせて抽出し、対象として設定する（Ｓ９４）。

次に、ステップＳ９４において対象として設定された設計レイアウトオブジェクトと、既存種ライブラリ２２との比較を、コア領域と枠縁領域とを含めて行なう。上述のように、本実施の形態においては、既存種ライブラリ２２も枠縁領域を含んで作成されている。このため、ステップＳ９６においては、コア領域が一致しても枠縁領域が異なれば一致しないと判断する。

また、ステップＳ９７においても、枠縁領域を含んで、新種リストと対象として設定された設計レイアウトオブジェクトとを比較し、判断する。そして、新種リストに存在しない場合には（Ｓ９７，Ｎｏ）、設計レイアウトオブジェクトは、コア領域と枠縁領域と共に新種リストに追加される。そして、新種リストがコア領域と枠縁領域との両方を含んだ形で、新種ライブラリ２３に出力される。

製造フローでも同様に枠縁領域を考慮する。この処理手順を、図８を用いて簡単に説明する。新種ライブラリ２３は枠縁領域を含むため、これを用いてＯＰＣ／ＲＥＴ（ステップＳ４３）以降の処理を行なう。ここで、ＯＰＣ後検証（Ｓ４４）は、枠縁領域を考慮してシミュレーション、検証、計測等を行なう。また、製造可否の判断（Ｓ４５）は、コア領域内が製造可能かどうかで行なう。

なお、図１０〜図１２に示す処理手順についても同様である。したがって、詳細な説明は繰り返さない。

以上説明したように、本実施の形態においては、枠縁領域を考慮して、一致の比較および新種ライブラリの作成を行なうようにしたので、第１〜第４の実施の形態において説明した効果に加えて、製造側での開発をより高精度に行うことが可能となった。

（第６の実施の形態）
第１〜第５の実施の形態においては、既存種ライブラリ２２に一致しない設計レイアウトパターンは全て新種ライブラリ２３に出力されるため、新種ライブラリ２３や、これを追加して作成される既存種ライブラリ２２に含まれる設計レイアウトオブジェクト数が膨大となり、データの扱いが困難となり、処理時間が増大する。

本発明の第６の実施の形態においては、新種ライブラリ２３から不要な設計レイアウトパターンを除去し、本来考慮すべき新種に絞り込んで新種ライブラリ２３を効率的に作成する方法についてのものである。

本来考慮すべき新種とはならない設計レイアウトパターンは、不問種、類似種、単純種、派生種および可能種に分類できる。以下、それぞれについて説明する。

不問種とは、そもそも製造性を評価する必要がない、または評価の必要性が低いため、既存種ライブラリに登録する必要のない設計レイアウトパターンの集合である。一定のサイズ以上の幅および間隔をもって配置された設計レイアウトパターンは一般に製造が容易である。

また、ＣＭＰ（Chemical Mechanical Polishing）向け等に配置されるダミーパターンの多くは、特に近接した領域に回路動作に影響する設計レイアウトパターンが存在しない場合等には、必要とされる製造精度が低く、製造性容易性を評価する必要がないことが通常である。これらは一般に市販されているＤＲＣ（Design Rule Check）等のＥＤＡ（Electronic Design Automation）ツールの図形処理機能を用いることで容易に抽出し、マーカで印をつける（マーキングする）ことが可能である。

ＤＲＣにおいては、指定した条件を満たす設計レイアウトパターンの位置にオブジェクト（多角形など）をマーカとして付加し、出力することが行われている。設計レイアウトオブジェクトにマーカが付加されているか否かによって以降の処理判断を行なうことは容易である。

また、半導体装置の特定の領域が、製造用のテスト領域であり製造上の精度不問である場合や、ハードマクロの大規模なブロック等、全く同一のモジュールがすでに半導体装置製造実績を持つため評価不要とする場合等については、この領域にマーカを付加することも可能である。

不問種の処理手順について、図１６を用いて説明する。まず、設計レイアウト検証装置またはマスクデータ検証装置は、新種リストを初期化する（Ｓ９１）。そして、設計レイアウト２１とマーカとを読み込む（Ｓ９２）。

次に、マーカの付加有無を考慮して、たとえばマーカされている、またはされていない設計レイアウトパターンが全て処理されたかどうかで、全ての設計レイアウトオブジェクトを処理したかどうかを判断する（Ｓ９３）。そして、マーカの付加有無を考慮して次のレイアウトオブジェクトを対象に設定する（Ｓ９４）。

ステップＳ９５以降の処理については、上述のものと同様である。このような処理手順によって、製造性評価が不要である不問種を新種ライブラリから除去することが可能である。

類似種とは、既存種ライブラリ２２に存在する設計レイアウトパターンと類似した設計レイアウトパターンの集合である。図１４を用いて形状が類似する設計レイアウトパターンを同一の新種としてライブラリ化する方法について説明した。したがって、詳細な説明は繰り返さない。

設計レイアウトパターンが一致するということは、設計レイアウトパターンの形状が完全に同一であることのみを意味するのではなく、許容される範囲内で一致していればよいことを意味する。

ここでは、第５の実施の形態において説明した、枠縁領域を考慮したライブラリを使用する場合について説明する。第５の実施の形態では、コア領域と枠縁領域とが共に一致するか否かで一致の判断を行なった。

ＯＰＣ／ＲＥＴ結果および製造容易性評価への影響は、コア領域での設計レイアウトパターンの違いの方が、枠縁領域での違いよりも著しく大きい。そのため、コア領域内での差異と枠縁領域内での差異との許容量には別の値を用いることも可能である。

第４の実施の形態において、複数の設計レイアウトパターンの集合を１つのものとして既存種ライブラリ２２に登録する方法について説明したが、アンダーサイジングおよびオーバーサイジングで許容範囲を変更することは容易である。また、コア領域と枠縁領域とについて、異なるアンダーサイジング、オーバーサイジング量を適用することによっても実現可能である。

また、製造上、設計レイアウトオブジェクトの鏡面対称、回転によって製造容易性が変化しない場合には、これらの関係にある複数の設計レイアウトパターンを類似種とすることも可能である。

以上の処理フローにより、既存種ライブラリ２２にすでに存在する設計レイアウトパターンと形状が類似していると製造上みなすことができる設計レイアウトパターンを新種ライブラリから除去することが可能である。

単純種とは、特徴付ける次元が少なく、単純な形状である設計レイアウトパターンの集合である。十分に長さのあるラインとスペースの繰り返しや孤立のホールパターンなどがこれに相当する。

これらの形状については、特徴付ける次元が少ないため、類する形状を包括的に製造側で十分に検討することが可能である上、製造上問題となる設計レイアウトパターンを検出するＤＲＣルールを記述して設計段階で製造不可能なライン幅およびスペースを持つ設計レイアウトパターンを容易に除去できる。結果として、製造上問題となる設計レイアウトパターンが設計側から提供されるリスクが低いためである。

単純種の抽出は、単純なラインアンドスペースの場合には、近傍領域内のコーナーの有無によって行なえ、孤立のホールパターンの場合には、近傍領域内のホールの個数によって行なうことが可能である。

また、十分に長いラインが１本、２本、３本などのように、存在するのみの設計レイアウトパターンについても、領域内のコーナーの有無およびラインの本数の計測によって抽出することが可能である。

単純種の処理手順については、不問種の処理手順において説明したマーカ付加の有無を、上述の単純種の抽出と読み替えることで同様に説明できる。したがって、詳細な説明は繰り返さない。

以上の処理フローにより、単純な形状である設計レイアウトパターンを新種ライブラリから除去することが可能である。

派生種とは、既存種ライブラリ２２に存在する設計レイアウトパターンと形状は類似しないが、結果として、製造性評価結果が同様となる設計レイアウトパターンの集合である。この集合内の設計レイアウトパターンは、互いに形状は異なるが、ＯＰＣ／ＲＥＴを施してＯＰＣ後検証を行なった際の結果が同様となることが期待される。

このことは、ＯＰＣ／ＲＥＴを施してＯＰＣ後検証を実際に行ない、結果を比較することで可能である。また、実際に製造の際に行なうＯＰＣ／ＲＥＴおよびＯＰＣ後検証を簡略化した形で実施して処理負荷を軽減することも可能である。

派生種の処理手順について、図１６を用いて説明する。この処理手順においては、新種リストと既存種ライブラリ２２とが、ＯＰＣ／ＲＥＴ結果およびＯＰＣ後検証結果を含む。ここで、ＯＰＣ／ＲＥＴ結果とＯＰＣ後検証結果とを両方とも含んでいてもよいし、一方のみを含んでもよい。

ステップＳ９１においては、これらの結果も格納するよう初期化が行なわれる。次に、既存種ライブラリ２２と設計レイアウト２１とを読み込む（Ｓ９２）。そして、設計レイアウト２１中の全ての設計レイアウトオブジェクトを処理したか否かを判断する（Ｓ９３）。

全ての設計レイアウトオブジェクトの処理を完了していない場合（Ｓ９３，Ｎｏ）、ある設計レイアウトオブジェクトを処理対象として設定する。そして、対象に設定された設計レイアウトオブジェクトに対してＯＰＣ／ＲＥＴおよびＯＰＣ後検証が実施される（Ｓ９４）。

次に、ステップＳ９４において得られたＯＰＣ／ＲＥＴ結果およびＯＰＣ後検証結果と、既存種ライブラリ２２に格納されているこれらの結果とを比較する。具体的には、ＯＰＣ／ＲＥＴ結果については、図形の差異を類似種抽出で説明したように検出する。ＯＰＣ後検証の結果は、検証種およびエラー位置からなるため、検証種と設計レイアウトオブジェクト内のエラー位置座標の差とを比較する。

次に、ステップＳ９５において得られたＯＰＣ／ＲＥＴ結果の差異、ＯＰＣ後検証結果の検証種およびエラー位置座標の差異が許容範囲内であるか否かによって、一致／不一致を判定する（Ｓ９６）。そして、同様の方法で、新たに求めたＯＰＣ／ＲＥＴ結果とＯＰＣ後検証結果とについて、すでに得られている新種リスト内のＯＰＣ／ＲＥＴ結果とＯＰＣ後検証結果との比較を行ない、その差異が許容範囲内であるか否かによって、一致／不一致を判定する（Ｓ９７）。

次に、対象に設定された設計レイアウトオブジェクト、そのＯＰＣ／ＲＥＴ結果およびＯＰＣ後検証結果を新種リストに格納する（Ｓ９８）。そして、設計レイアウトオブジェクト、そのＯＰＣ／ＲＥＴ結果およびＯＰＣ後検証結果を新種ライブラリ２３に出力する（Ｓ９９）。

図１８は、ＯＰＣ／ＲＥＴ結果の一致／不一致の判定方法を説明するための図である。図１８（ａ）は、設計レイアウトパターン４０１の一例を示す図である。図１８（ｂ）〜図１８（ｄ）は、図１８（ａ）に示す設計レイアウトパターン４０１に対してＯＰＣ／ＲＥＴを施して出力されたフォトマスクパターン４０２〜４０４を示す図である。ここで、フォトマスクパターン４０２と４０３とは完全に輪郭形状が一致するが、フォトマスクパターン４０４はこれらと近傍領域の状況が異なることから一部形状が異なっている。

これらの図形間でブール演算、たとえば排他的論理和（ＸＯＲ）演算を行なうと、フォトマスクパターン４０２と４０３との間では空集合（結果としてレイアウトパターンが出力されない）となる。また、フォトマスクパターン４０４と、４０２または４０３との間で同じ演算を行なうと相違箇所のみが検出される。このようにして、ＯＰＣ／ＲＥＴ結果を直接比較することにより一致／不一致の判定を行なうことができる。また、図１４に示したような上限下限領域を設定し、その範囲内に収まるか否かで比較を行なうことも可能である。

図１８（ｅ）は、図１８（ｂ）に示すフォトマスクパターン４０２を用いて半導体装置を製造したときに得られる、ウェハ上に形成される半導体装置のレイアウトパターンを示す図である。同様に、図１８（ｆ）は、図１８（ｄ）に示すフォトマスクパターン４０４を用いて半導体装置を製造したときに得られる、ウェハ上に形成される半導体装置のレイアウトパターンを示す図である。

ここでは、ＯＰＣ後検証として一般に行われているリソグラフィ検証のパターン寸法検証を例として説明する。この検証では、リソグラフィシミュレーションにより、半導体装置のレイアウトパターン形状を予測し、形状により製造容易性を判定する。レイアウトパターン４０５と４０４とでは、半導体装置のレイアウトパターン形状が異なることがわかる。

本検証において、このパターン形状の差（パターン歪の差）が許容値以内であれば一致とみなし、許容値を超えれば不一致とみなす。これによって、最終的に設計レイアウトパターンが一致しなくても、相違が所定領内であり同様な半導体装置のレイアウトパターン形状を得ることとなり、設計レイアウトパターンを同一とみなすことができる。

相違箇所が活性上のトランジスタゲートであるか否かなど回路動作上の重要度に応じて一致／不一致の許容値を変えることにより、より高精度で効率的な判断が行なえることはいうまでもない。

さらに、複数の設計レイアウトオブジェクトにおいて、類似したＯＰＣ後検証結果となる場合、たとえば、設計レイアウトパターンが所定の範囲で形状が一致し、リソグラフィ検証のパターン寸法検証で所定の距離内にパターン歪の異常がある場合、パターン歪量が最も大きいものを代表とすることで、製造容易性への影響が最も大きい設計オブジェクトを代表として新種ライブラリに登録することができる。

図１９は、ＯＰＣ後検証の一例としてＭＲＣ（Mask Rule Check）を説明するための図である。ＭＲＣにおいては、フォトマスクパターンの形状からフォトマスク製造容易性を検証する。

図１９（ａ）〜図１９（ｄ）に示すフォトマスクパターン４０２および４０３は、図１８（ｂ）および図１８（ｃ）に示すものと同様であるが、形状に若干の相違があるものとする。

図１９（ｂ）および図１９（ｄ）は、フォトマスクパターン４０２および４０３のそれぞれに対しＭＲＣを実施した結果４０８および４０９を示す図である。ここで、検証種は共に、フォトマスクパターンに規定した値よりも狭く、しかも深く掘り込まれたものをマスク製造上問題箇所として抽出する検証であり、エラー位置はフォトマスクパターンに対して等しい位置にある。そのため、これらの検証結果は一致しているとみなす。

一方、図１９（ｅ）は、異なるフォトマスクパターン４０７を示す図である。図１９（ｆ）は、図１９（ｅ）に示すフォトマスクパターン４０７に対してＭＲＣを実施した結果４１０を示す図である。フォトマスクパターン４０７には掘り込みがないため、ＭＲＣ結果４０８および４０９のような掘り込みに関する検証種のエラーは出力されないため、結果は一致しない。さらに、ＭＲＣ結果４１０のエラー位置は、ＭＲＣ結果４０８および４０９と異なることは明らかである。

以上の処理手順により、既存種ライブラリ２２に存在する設計レイアウトパターンと製造性評価結果が同様となる設計レイアウトパターンを新種ライブラリ２３から除去することが可能である。

可能種とは、ＯＰＣ／ＲＥＴを実施してＯＰＣ後検証を行なった結果、製造可能と判断される設計レイアウトパターンの集合である。製造側でＯＰＣ／ＲＥＴ、ＯＰＣ後検証を行なわなくても製造容易と判断できるものである。

可能種の処理手順は派生種と同様であり、ＯＰＣ後検証の結果、製造困難とする検証エラーが検出されなかった場合に新種ライブラリ２３に登録しない点が異なる。ＯＰＣ後検証の信頼性が高い範囲で判定を行なう限り、製造困難な設計レイアウトオブジェクトを新種ライブラリ２３に登録する一方で、明らかに製造容易な設計レイアウトオブジェクトを対象から除外することが可能である。

さらに、可能種と類似した設計レイアウトオブジェクトが既存種ライブラリ２２に存在しない場合で、ＯＰＣ後検証の信頼性が高い場合については、可能種に分類された設計レイアウトオブジェクトを製造可能な設計レイアウトとして既存種ライブラリ２２に登録することも可能である。

一般に、派生種と可能種の除去には計算機負荷を要するため、他の種の除去後に行なうことが望ましい。

本実施の形態によって、新種ライブラリ２３から不要な設計レイアウトパターンを除去し、本来考慮すべき新種に絞り込んで新種ライブラリ２３を効率的に作成することが可能となる。

以上説明したように、本実施の形態によれば、新種ライブラリ２３から不要な設計レイアウトパターンを除去するようにしたので、第１〜第５の実施の形態において説明した効果に加えて、本来考慮すべき新種に絞り込んで新種ライブラリ２３を効率的に作成することが可能となった。

（第７の実施の形態）
第１〜第６の実施の形態においては、新種ライブラリ２３の有無でその後のステップを判断していた。そのため、実際には後のステップに影響する、新種ライブラリ２３を構成する設計レイアウトオブジェクト数の多寡や、個々の設計レイアウトパターンの製造容易性を考慮することができなかった。

本発明の第７の実施の形態においては、新種ライブラリ２３の製造容易性を評価するものである。

図２０は、パターン種ライブラリ評価の一例を示す図である。新種ライブラリ２３と既存種ライブラリ２２との両方を入力とし、パターン種ライブラリを評価して、その評価結果２６を出力する（Ｓ１０１）。

図２１は、パターン種ライブラリ評価の他の一例を示す図である。既存種ライブラリ２２を入力とし、パターン種ライブラリを評価して、その評価結果２６を出力する（Ｓ１１１）。

図２２は、パターン種ライブラリ評価のさらに他の一例を示す図である。新種ライブラリ２３を入力とし、パターン種ライブラリを評価して、その評価結果２６を出力する（Ｓ１２１）。

図２３は、図２０〜図２２に示すパターン種ライブラリ評価の処理手順を説明するためのフローチャートである。ここで、新種ライブラリ２３と既存種ライブラリ２２とをまとめてパターン種ライブラリと呼ぶことにする。

まず、パターン種リストとパターン種評価値リストとを初期化する（Ｓ１３１）。ここで、パターン種リストは、パターン種ライブラリを構成するパターン種オブジェクトを処理の間一時的に格納する。パターン種オブジェクトは、設計レイアウトパターンから構成されてもよいし、上述の他の実施の形態に応じて、コア領域と枠縁とを含んでもよく、またＯＰＣ／ＲＥＴ結果を含んでいてもよい。さらに、ＯＰＣ後検証結果を含んでいてもよい。

次に、パターン種ライブラリを読み込む（Ｓ１３２）。そして、パターン種ライブラリを構成する全てのパターン種オブジェクトを処理したかを判断する（Ｓ１３３）。全ての処理が終わっていない場合には（Ｓ１３３，Ｎｏ）、未処理のパターン種オブジェクトを対象として選択して設定する。

次に、設定したパターン種オブジェクトのパターン種評価値を計算する（Ｓ１３５）。このパターン種評価値の詳細については後述する。そして、パターン種評価値をパターン種評価値リストに追加して格納し（Ｓ１３６）、ステップＳ１３３に戻って以降の処理を繰り返す。

全ての処理が終わった場合には（Ｓ１３３，Ｙｅｓ）、パターン種ライブラリ評価値を計算する（Ｓ１３７）。パターン種ライブラリ評価値の詳細については後述する。そして、パターン種評価値およびパターン種ライブラリ評価値をパターン種ライブラリ評価結果へ出力して（Ｓ１３８）、処理を終了する。

ここで、パターン種評価値について説明する。パターン種評価値とは、パターン種オブジェクトの製造容易性の指標を指している。指標には、最小線幅、最小間隔、パターン数、頂点数、パターン密度のような設計レイアウトパターンの図形的特徴を示すものであってもよい。

また、新種ライブラリと既存種ライブラリとを読み込んでいる場合については、対象として設定された新種ライブラリ中のパターン種オブジェクトと、既存種ライブラリを構成するパターン種オブジェクトの集合との相違の量であってもよい。

具体的には、対象として設定された新種ライブラリ中のパターン種オブジェクトに対して、既存種ライブラリを構成する全てのパターン種オブジェクトを逐一比較し、相違が最小のものを相違量として選択する。ここで、相違とは、上述のように図形間のブール演算、たとえば排他的論理和によって得られる設計レイアウトパターンの面積によっても算出が可能であるし、上述のパターン種オブジェクトの製造容易性の指標の差によっても算出可能である。さらには、パターン種ライブラリのパターン種オブジェクトがＯＰＣ／ＲＥＴ結果を含む場合には、この結果の差であってもよい。

さらに、パターン種ライブラリのパターン種オブジェクトがＯＰＣ後検証結果を含む場合には、ＯＰＣ後検証結果の深刻度によって製造性容易性の指標としてもよい。たとえば、検証種の深刻度によって重み付けされたエラー数Ｅ_coefを次式によって計算する。

Ｅ_ｃｏｅｆ＝Σ（Ｖ_ｉ×Ｅ_ｉ） ・・・（１）
ここで、Ｖ_ｉは検証種ｉの深刻度による重みであり、Ｅ_ｉは検証種ｉで発生したエラーの個数である。

また、同一の検証種内であってもエラー規格が異なるものを異なる検証種とみなし、たとえば、パターン寸法のずれ量の違いＥＶ_ｃｏｅｆを次式によって計算する。

ＥＶ_ｃｏｅｆ＝Σ（Ｖ_ｉ×ｗＶ_ｉｊ×Ｅ_ｉｊ） ・・・（２）
ここで、ｗＶ_ｉｊは検証種ｉのエラー規格ｊの重みであり、Ｅ_ｉｊは検証種ｉのエラー規格ｊのエラー数である。ｗＶ_ｉｊはエラー規格の関数としてもよい。

たとえば、検証種１がリソグラフィ検証のパターン寸法ずれであり、エラー規格がリソグラフィシミュレーションで求まる半導体装置のパターン寸法と設計レイアウト２１とで規定された設計上期待されるパターン寸法との差、つまりパターン歪δである場合、以下のようにＥＶ_ｃｏｅｆを計算してもよい。

ｗＶ_１ｊ＝ｆ（δ）＝ｋ_１×δ ・・・（３）
ここで、ｆ（）はエラー規格δをｗＶ_１ｊに換算する関数であり、さらに、関数の一例として示したｋ_１は、エラー規格δをこの検証種、エラー規格のエラーの深刻度ｗＶ_１ｊに変換するための比例定数である。

次に、パターン種ライブラリ評価値について説明する。パターン種ライブラリ評価値とは、パターン種ライブラリを構成するパターン種オブジェクト全体の集合としての製造容易性の指標を指している。

ここで、パターン種ライブラリ評価値としては、パターン種オブジェクトの数としてもよく、パターン種評価値の統計値、たとえば平均、分散、標準偏差、最大値、最小値等であってもよい。

また、個々の設計レイアウトパターンやパターン種ライブラリ内の個々のオブジェクトについてパターン種評価値を出力するものであってもよい。たとえば、最小線幅に対する度数分布であってもよく、最小線幅と最小間隔を（ｘ，ｙ）としてグラフ上にプロットして示した分布図であってもよい。

一般に、パターン種ライブラリ内に代表として登録された設計レイアウトオブジェクトの数が多いほど、ＯＰＣ／ＲＥＴ開発負荷は増大する。そのため、この数をパターン種ライブラリ評価値として使用し、開発負荷算出に用いることもできる。

また、パターン種ライブラリを評価するときに、設計レイアウトを入力として加えることで、新規ライブラリ内の設計レイアウトオブジェクトと一致する設計レイアウトパターンが設計レイアウト中に何箇所存在するかを指標として、設計レイアウト２１を評価し、半導体装置の製造歩留の指標として用いることも可能である。設計レイアウト中の新種ライブラリ相当設計レイアウトパターン数Ｎｎｌは、次式によって計算される。

Ｎｎｌ＝Σ（Ｎｄｏ_ｉ） ・・・（４）
ここで、Ｎｄｏ_ｉは新規ライブラリ内の設計レイアウトオブジェクトと一致する設計レイアウト内の設計レイアウトパターン数である。ここで一致とは、上述のように類似種、派生種等を考慮したものであってもよいことはいうまでもない。

以上説明したように、本実施の形態によれば、後のステップに影響する、新種ライブラリを構成する設計レイアウトパターンの数の多寡、すなわち多様性や、個々の設計レイアウトパターンの製造容易性を評価することが可能となった。

また、たとえば、その製造負荷、開発負荷を推定することが可能になることにより、より細かな製造制御および納期、価格等の事業上のインセンティブを付与することが可能となった。

（第８の実施の形態）
本発明の第８の実施の形態においては、パターンマッチング技術および既存のＥＤＡツールを用いて第１〜第７の実施の形態において説明した設計レイアウト検証装置およびマスクデータ検証装置を実現するものである。パターンマッチング技術を用いることによって、予め指定した設計レイアウトパターン群と一致する設計レイアウトパターン領域を抽出するものである。

図２４は、本発明の第８の実施の形態における新種ライブラリの抽出方法を説明するためのフローチャートである。また、図２５は、処理に伴って得られる設計レイアウトおよび設計レイアウトパターンの変化を示す図である。図２４〜図２５を適宜参照しながら、本実施の形態における新種ライブラリの抽出方法を説明する。

まず、設計レイアウト２１を読み込む（Ｓ１４１）。図２５（ａ）は、設計レイアウト全体または設計レイアウトの一部６０１を示したものである。ここに設計レイアウトパターンが含まれ、半導体装置を構成している。

次に、既存種ライブラリ２２を読み込む（Ｓ１４２）。既存種ライブラリについては上述のとおりであるが、パターンマッチング技術で利用可能な形式であればよい。

次に、処理対象設計レイアウトパターンを、設計レイアウトパターンの属性（レイヤ番号等）や座標による領域指定等によって限定する。これにより、不問種を取り除く。図２５（ｂ）は、ここで得られる処理対象設計パターン領域６０２を示したものである。

次に、パターンマッチング技術を用いて、パターンマッチ領域を抽出する（Ｓ１４４）。既存種ライブラリに一致する設計レイアウトパターンを処理対象設計レイアウトパターン領域６０２から抽出する。図２５（ｃ）は、ここで抽出された設計レイアウトパターンを含む領域６０３を示したものである。

次に、パターンマッチ領域６０３内部に枠縁領域を発生させる（Ｓ１４５）。枠縁領域については上述のとおりである。本実施の形態においては、処理対象設計レイアウトパターン６０２からパターンマッチ領域６０３を除いた設計レイアウトパターンを抽出し、これらをＯＰＣ／ＲＥＴ開発に利用する。

図２５（ｄ）は、処理対象設計レイアウトパターン６０２からパターンマッチ領域を取り除いて（図形処理上のＮＯＴ処理をして）得られる非パターンマッチ領域６０４を示す図である。領域６０５の部分にある設計レイアウトパターンは除去される。

しかしながら、上述のように、ＯＰＣ／ＲＥＴでは近接効果を考慮する必要があるため、最終的に抽出される設計レイアウトパターンは、非パターンマッチ領域６０４のみでは不十分であり、パターンマッチ領域６０３内に枠縁分を確保して得る必要がある。図２５（ｅ）は、パターンマッチ領域６０３内の枠縁領域６０６を示す図である。

次に、非パターンマッチ領域６０４にパターンマッチ領域内枠縁領域６０６を加えて（図形処理上のＯＲ処理をして）、枠縁を考慮した非パターンマッチ領域６０７を得る（Ｓ１４６）。図２５（ｆ）は、枠縁を考慮して得られた非パターンマッチ領域６０７を示す図である。

ここで、上述の他の実施の形態において説明したように、単純に図形処理上の論理和ＯＲ演算を行なってもよく、コア領域と枠縁とを分離して認識し処理を行なってもよい。領域６０８は、パターンマッチ領域６０３からパターンマッチ領域内枠縁領域６０６を除いた領域である。

ここで、ステップＳ１４６によって得られる枠縁を考慮した非パターンマッチ領域６０７を用いることもできるが、後述の処理を行なって、類似種、単純種、派生種を取り除くことが処理効率上望ましい。

次に、枠縁を考慮した非パターンマッチ領域６０７に基づいて、本来考慮されるべき新種から構成される本物の新種領域を抽出する（Ｓ１４７）。ここでは、上述の方法で単純種等を除去する。図２５（ｇ）は、領域６０７領域内に本物の新種領域６０９が得られたところを示す図である。単純種等の除去方法としては様々な方法を用いることが可能であるが、ここでは、一例として、単純種の除去をＤＲＣツールを使用して実施する場合について説明する。

図２６および図２７は、ＤＲＣツールを用いて、単純種のうち、ラインアンドスペース（ラインとスペースの単純な繰り返し）の除去を行なう場合の一例を説明するための図である。図２６（ａ）は、この処理の入力となる設計レイアウトパターン７０１を示している。図２６（ｂ）は、設計レイアウトパターン７０１に対して、ＤＲＣツールの一般的な機能を使って単純種とはならない箇所７０２，７０３を抽出したところを示している。

箇所７０２は、一定以上の長さを持つ辺と凸の直角で接続された短い辺とが互いに所定距離より近い位置で近接する箇所に付加されたマーカである。箇所７０３は、凹コーナに付加されたマーカである。

ＤＲＣツールを用いて設計レイアウトパターン中のコーナ部を抽出し、これを所定のサイズ、オーバサイズした領域を抽出すれば、付近にコーナがある、すなわち、ラインアンドスペースではない領域を抽出できる。図２７（ａ）は、近接効果およびＯＰＣの影響が及ぶ範囲を、箇所７０２および７０３に対して拡張した領域７０４および７０５を示している。

図２７（ｂ）は、設計レイアウトパターン７０１のうち領域７０４および７０５の領域外を単純種であるとして除去した結果を示している。このように、ＤＲＣツールを用いて 単純種を除去するようにしてもよい。

次に、同一新種領域のマージを行なう（Ｓ１４８）。これは、抽出された本物の新種領域６０９内で相互にパターンマッチングを行い、一致するものを分類する処理である。図２５（ｈ）は、その結果を示す。新種領域６０９が、２種類の互いに独立な本物の新種６１０と６１１とに分類されている。

ここで、ステップＳ１４８によって得られる結果によって、設計レイアウト中での独立な本物の新種の数量および位置について分布を結果として得ることができる。これによって、設計レイアウトパターン中で、新種を含む領域や、設計モジュールについて、独立な本物の新種の分布を調査することもできる。ただし、開発を向上させるためには、次の処理ステップを行ない、新種ライブラリを得ることが望ましい。最後に、新種ライブラリの出力を行なう（Ｓ１４９）。

図２８は、新種ライブラリの一例を示す図である。図２８（ａ）において、パターン６１２は、新種ライブラリを構成する設計レイアウトであり、具体的にはＧＤＳＩＩカルマストリームフォーマットやＯＡＳＩＳフォーマットで記述することができる。パターン６１０および６１１は、図２５（ｈ）から得られたものであり、これが互いに干渉しない距離または形式で配置される。ここで、新種ライブラリの構成は、上述のように本形式に限定されないことはいうまでもない。

図２８（ｂ）は、新種ライブラリを用いてＯＰＣ／ＲＥＴ開発用のテストデータを作成したものである。領域６１３はテストデータ用付加領域であり、パターン６１０および６１１の周囲に、実際の設計レイアウト中で見られるような周囲の状態にするための設計レイアウトパターンを配置したり、同一の設計レイアウトオブジェクトを周囲に配置するなどして、パターン６１０および６１１の外縁部で生じるＯＰＣ／ＲＥＴの異常な処理やＯＰＣ後検証の擬似エラーを回避することに用いることができる。

図２４に示す処理手順の一部を削除、または入れ替えても同様の効果が得られることは明らかである。また、本実施の形態の構成は、これまでに他の実施の形態において説明したものと同様であり、他の実施の形態との組合せおよび他の実施の形態の一部の置き換えを行なうことができることも明らかである。

図２９〜図３４は、本発明の第８の実施の形態によって抽出される新種の具体例を示す図である。図２９は、設計レイアウト２１の一例を示す図である。また、図３０は、既存種ライブラリ２２の一例を示す図である。図３０においては、簡単のために枠縁領域を省略している。

図３１は、図２９に示す設計レイアウト２１の左上からパターンマッチングを行なうところを示す図である。設計レイアウト２１の左上から、既存種ライブラリと同じ大きさの領域をパターンマッチ領域として設定する。そして、たとえば、この領域を右方向に１ドットずつずらしながら既存種ライブラリとのパターンマッチングを行なう。右端までマッチングが完了すれば、１行下にずらして再度右端からスキャンを行なう。

図３１においては、点線で示す３つの領域（１）と、図３０の（１）に示す既存種ライブラリとのマッチングがとれたところを示している。なお、既存種ライブラリは、回転したり、反転したりして用いることができ、図３１の左下の点線で示す領域（１）と、図３０の（１）に示す既存種ライブラリを１８０°回転させたものとのマッチングがとれている。

図３２は、図３０の（２）に示す既存種ライブラリとさらにマッチングがとれたところを示す図である。図３２において、点線で示す領域（２）と、図３０の（２）に示す既存種ライブラリとのマッチングがとれたところを示している。

このようにして、図３０に示す既存種ライブラリのそれぞれとのパターンマッチングを順次行い、マッチングがとれた設計レイアウトパターンを順次削除してゆく。図３３は、パターンマッチングがとれずに最後に残ったパターンを示す図である。

図３４は、最後に残ったパターンに必要な領域分を付加したところを示す図である。図３４（ａ）に示すように、斜線を施した設計レイアウトパターンがすべて削除され、太い線で示すパターンが新種として抽出される。図３４（ｂ）は、新種のパターンが（３）として付加されたところを示している。

以上説明したように、本実施の形態によれば、既存のＥＤＡツールを活用して、予め想定された設計レイアウトパターンに属さない設計レイアウトパターンを抽出し、ＯＰＣ／ＲＥＴ開発を効率よく行うことが可能となった。

今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ コンピュータ本体、２ ディスプレイ装置、３ ＦＤドライブ、４ ＦＤ、５ キーボード、６ マウス、７ ＣＤ−ＲＯＭ装置、８ ＣＤ−ＲＯＭ、９ ネットワーク通信装置、１０ ＣＰＵ、１１ ＲＯＭ、１２ ＲＡＭ、１３ ハードディスク、２１ 設計レイアウト、２２ 既存種ライブラリ、２３ 新種ライブラリ、２４ 改定されたＯＰＣ仕様／プロセス条件、２５ 追加された既存種、２６ パターン種ライブラリ評価結果。

Claims (12)

1. 設計側で作成された設計レイアウトに対して光近接効果補正および解像度向上技術を用いて作成したマスクデータを検証するマスクデータ検証装置であって、
   製造上問題ないことが確認されている設計レイアウトパターンを格納する既存種ライブラリと、
   前記設計レイアウトと前記既存種ライブラリに格納される設計レイアウトパターンとを比較して、同一でなく類似でもない設計レイアウトパターンを新種の設計レイアウトパターンとして抽出して新種ライブラリに格納する新種抽出手段と、
   前記新種ライブラリに格納された新種の設計レイアウトパターンに対して前記光近接効果補正および前記解像度向上技術を用いてマスクデータを作成し、後検証を行なう検証手段とを含む、マスクデータ検証装置。
2. 前記マスクデータ検証装置はさらに、前記検証手段によって製造可能と判断された新種の設計レイアウトパターンを前記既存種ライブラリに追加するライブラリ更新手段を含む、請求項１記載のマスクデータ検証装置。
3. 前記既存種ライブラリは、製造上問題ないことが確認されている設計レイアウトパターンに類似する範囲を示す情報を格納しており、
   前記新種抽出手段は、前記既存種ライブラリに格納される前記類似する範囲を示す情報を参照して、同一でなく類似でもない設計レイアウトパターンを新種の設計レイアウトパターンとして抽出する、請求項１または２記載のマスクデータ検証装置。
4. 前記マスクデータ検証装置はさらに、前記既存種ライブラリに格納される設計レイアウトパターンと、前記新種ライブラリに格納される新種の設計レイアウトパターンとの相違量をライブラリ評価値として出力するライブラリ評価手段を含む、請求項１〜３のいずれかに記載のマスクデータ検証装置。
5. 前記新種抽出手段は、前記設計レイアウトに対して前記既存種ライブラリに格納される設計レイアウトパターンのそれぞれを用いて順次パターンマッチングを行ない、マッチした前記設計レイアウトの箇所を削除しながらパターンマッチングを繰り返すことによって最後に残った箇所を前記新種の設計レイアウトパターンとする、請求項１〜３のいずれかに記載のマスクデータ検証装置。
6. 設計レイアウトを作成して検証を行なう設計レイアウト検証装置であって、
   論理回路から前記設計レイアウトを生成する設計レイアウト生成手段と、
   製造上問題ないことが確認されている設計レイアウトパターンを格納する既存種ライブラリと、
   前記設計レイアウトと前記既存種ライブラリに格納される設計レイアウトパターンとを比較して、同一でなく類似でもない設計レイアウトパターンを新種の設計レイアウトパターンとして抽出して新種ライブラリに格納する新種抽出手段とを含む、設計レイアウト検証装置。
7. 前記設計レイアウト検証装置はさらに、前記新種ライブラリに格納される新種の設計レイアウトパターンの中で製造側で製造可能と判断された新種の設計レイアウトパターンを受けて、前記既存種ライブラリに追加するライブラリ更新手段を含む、請求項６記載の設計レイアウト検証装置。
8. 前記新種抽出手段は、前記設計レイアウトに対して前記既存種ライブラリに格納される設計レイアウトパターンのそれぞれを用いて順次パターンマッチングを行ない、マッチした前記設計レイアウトの箇所を削除しながらパターンマッチングを繰り返すことによって最後に残った箇所を前記新種の設計レイアウトパターンとする、請求項６または７記載の設計レイアウト検証装置。
9. コンピュータに設計側で作成された設計レイアウトに対して光近接効果補正および解像度向上技術を用いて作成したマスクデータを検証させるマスクデータ検証方法であって、
   前記コンピュータに、前記設計レイアウトと製造上問題ないことが確認されている設計レイアウトパターンとを比較させて、同一でなく類似でもない設計レイアウトパターンを新種の設計レイアウトパターンとして抽出させて新種ライブラリに格納させるステップと、
   前記新種ライブラリに格納された新種の設計レイアウトパターンに対して前記光近接効果補正および前記解像度向上技術を用いてマスクデータを作成させて、後検証を行なわせるステップとを含む、マスクデータ検証方法。
10. コンピュータに設計レイアウトを作成させて検証を行なわせる設計レイアウト検証方法であって、
    前記コンピュータに、論理回路から前記設計レイアウトを生成させるステップと、
    前記設計レイアウトと製造上問題ないことが確認されている設計レイアウトパターンとを比較させて、同一でなく類似でもない設計レイアウトパターンを新種の設計レイアウトパターンとして抽出させて新種ライブラリに格納させるステップとを含む、設計レイアウト検証方法。
11. コンピュータに設計側で作成された設計レイアウトに対して光近接効果補正および解像度向上技術を用いて作成したマスクデータを検証させるコンピュータ・プログラムであって、
    前記コンピュータに、前記設計レイアウトと製造上問題ないことが確認されている設計レイアウトパターンとを比較させて、同一でなく類似でもない設計レイアウトパターンを新種の設計レイアウトパターンとして抽出させて新種ライブラリに格納させるステップと、
    前記新種ライブラリに格納された新種の設計レイアウトパターンに対して前記光近接効果補正および前記解像度向上技術を用いてマスクデータを作成させて、後検証を行なわせるステップとを含む、コンピュータ・プログラム。
12. コンピュータに設計レイアウトを作成させて検証を行なわせるコンピュータ・プログラムであって、
    前記コンピュータに、論理回路から前記設計レイアウトを生成させるステップと、
    前記設計レイアウトと製造上問題ないことが確認されている設計レイアウトパターンとを比較させて、同一でなく類似でもない設計レイアウトパターンを新種の設計レイアウトパターンとして抽出させて新種ライブラリに格納させるステップとを含む、コンピュータ・プログラム。