[go: up one dir, main page]

JP2009188121A - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP2009188121A
JP2009188121A JP2008025502A JP2008025502A JP2009188121A JP 2009188121 A JP2009188121 A JP 2009188121A JP 2008025502 A JP2008025502 A JP 2008025502A JP 2008025502 A JP2008025502 A JP 2008025502A JP 2009188121 A JP2009188121 A JP 2009188121A
Authority
JP
Japan
Prior art keywords
electrode layer
paste
thickness
conductive paste
paste electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008025502A
Other languages
English (en)
Inventor
Hideyuki Natsuaki
英幸 夏秋
Satoru Kurimoto
哲 栗本
Shinya Onodera
伸也 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2008025502A priority Critical patent/JP2009188121A/ja
Publication of JP2009188121A publication Critical patent/JP2009188121A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】チップ素体の面を覆う部分がより平坦で、稜部を覆う部分の厚みがより厚い電極層が形成された電子部品の製造方法を提供する。
【解決手段】この製造方法は、第1の導電ペーストの付与工程と、第2の導電ペーストの付与工程と、熱処理工程を備える。第1の導電ペースト付与工程では、チップ素体1における長側面13及び稜部17を覆う第1のペースト電極層21を形成し、第2の導電ペースト付与工程では、第1のペースト電極層21において長側面13及び稜部17を覆う部分を更に覆う第2のペースト電極層22を形成する。第1のペースト電極層21は、長側面13の中央部13aを覆う第1の部分21dの厚みが、稜部17を覆う第2の部分21bの厚みより厚い。第2のペースト電極層22は、第1の部分21dを覆う第3の部分22dの厚みが、第2の部分21bを覆う第4の部分22bの厚みより薄い。
【選択図】図9

Description

本発明は、電子部品の製造方法に関する。
内部電極を有する略直方体形状のチップ素体と、チップ素体の互いに対向する一対の面の表面にそれぞれ形成された外部電極とを備えるチップ状の電子部品がある。この電子部品の外部電極を形成する方法として、下記特許文献1に記載された方法がある。その方法では、チップ素体の一対の面のうち一方の面を導電ペースト中に浸漬することにより素体チップの端面に導電ペーストの膜を形成し、焼き付けて、外部電極の下地となる電極層を形成する。
特開平5−144662号公報
上記特許文献1の技術では、チップ素体の一方の面を容器に溜めた導電ペーストに浸漬して持ち上げる。すると、チップ素体の一方の面に付着した導電ペーストが、容器内の導電ペーストに引っ張られる。この接着力(引っ張り力)の作用により導電ペーストがチップ素体の一方の面の中央部に溜まる。このため、一方の面に形成された導電ペーストの膜は山形状になり、中央部が厚くなる。そのため、チップ素体の一方の面の周囲の稜部では導電ペーストの厚みが一方の面の厚みより薄くなる。
この場合、次のような問題がある。導電ペーストの膜は、焼成後に電極層となり、更にめっき処理が行われる。このめっき処理を行う際に、電極層における稜部の厚みが薄いと、めっき液がチップ素体の稜部からチップ素体の内部へ侵入する虞がある。チップ素体の内部にめっき液が侵入すると、電子部品としての特性の劣化やショートが発生する場合があるので問題である。
そこで、稜部の厚みを厚くするために、チップ素体を導電ペースト中に浸漬する際に、その浸漬深さを大きくしてより多くの量の導電ペーストをチップ素体に塗布する方法が考えられる。しかし、この場合は、チップ素体の端面における導電ペーストの厚みが厚くなり、より突出した山形状となる。すると、その突出した分だけ電子部品としての寸法が大きくなるので問題である。
また、一方の面に導電ペーストの膜を形成した後に、他方の面に導電ペーストの膜を形成する際には、一方の面に形成された導電ペーストの膜を粘着シートに貼り付けてチップ素体を保持する。一方の面に形成された導電ペーストの膜が山状に形成されていると、粘着シートに対してチップ素体が傾く。このような状態で保持されたチップ素体の他方の面に導電ペーストの膜を所定の形状に形成することは困難である。
本発明は、上記問題点を解消する為になされたものであり、チップ素体の面を覆う部分がより平坦で、稜部を覆う部分の厚みがより厚い電極層が形成された電子部品の製造方法を提供することを目的とする。
本発明の電子部品の製造方法は、略直方体形状に形成され、第1の面、第1の面に垂直且つ隣り合う4つの第2の面を有するチップ素体を準備する準備工程と、チップ素体の第1の面と当該第1の面から4つの第2の面に亘る部分とを導電ペーストに浸漬して、第1のペースト電極層を形成する第1の導電ペーストの付与工程と、第1のペースト電極層に導電ペーストを付与して、第2のペースト電極層を形成する第2の導電ペーストの付与工程と、第1及び第2のペースト電極層を熱処理して電極層を形成する熱処理工程と、を備え、第1の導電ペーストの付与工程では、第1の面の中央部を覆う第1の部分の厚みが、4つの第2の面のうち対向する一対の面それぞれと第1の面との間の稜部を覆う第2の部分の厚みより厚い第1のペースト電極層を形成し、第2の導電ペーストの付与工程では、第1の部分を覆う第3の部分の厚みが、第2の部分を覆う第4の部分の厚みより薄い第2のペースト電極層を形成することを特徴とする。
本発明の電子部品の製造方法では、第1のペースト電極層の上に更に第2のペースト電極層を形成する。この第1のペースト電極層は、チップ素体の第1の面の中央部を覆う第1の部分の厚みが、チップ素体の稜部を覆う第2の部分の厚みより厚い。そして、第2のペースト電極層は、第1のペースト電極層における第1の部分を覆う第3の部分の厚みが、第2の部分を覆う第4の部分の厚みより薄い。従って、第1及び第2のペースト電極層を熱処理して形成される電極層においては、第1のペースト電極層のみを熱処理して形成される電極層より、チップ素体の第1の面を覆う部分がより平坦で、且つ、稜部を覆う部分の厚みをより厚くすることができる。すなわち、チップ素体の第1の面を覆う部分の厚みと稜部を覆う部分の厚みとの差を小さくすることができる。
好ましくは、第1のペースト電極層における一部を乾燥させる仮乾燥工程を備え、第1の導電ペーストの付与工程では、第1の部分が突出した山形状を有し、当該第1の部分を含む第1の領域と、稜部を含む第2の領域とを有する第1のペースト電極層を形成し、仮乾燥工程では、第1の領域が未乾燥で、第2の領域が乾燥した仮乾燥状態となるまで第1のペースト電極層を乾燥し、第2の導電ペーストの付与工程では、仮乾燥状態である第1のペースト電極層を導電ペーストに浸漬することにより、第2のペースト電極層を形成する。
第1の導電ペーストの付与工程において、チップ素体の第1の面を含む領域に導電ペーストを浸漬塗布すると、形成される第1のペースト電極層は、第1の面を覆う部分が山形状となる。仮乾燥工程において、乾燥を行うと、第2の部分を含む第2の領域が第1の部分を含む第1の領域より早く乾燥が進む。そこで、第2の領域が乾燥し、第1の領域が未乾燥である状態まで、仮乾燥を行う。この仮乾燥状態である第1のペースト電極層における第1の面及び第2の部分を覆う部分を導電ペーストに浸漬すると、乾燥した表面には、未乾燥の表面より厚く導電ペーストが付着する。従って、第2の領域を覆う部分の厚みが第1の領域を覆う部分の厚みより厚い第2のペースト電極層を形成することができる。すなわち、第2の部分を覆う第4の部分の厚みが第1の部分を覆う第3の部分の厚みより厚い第2のペースト電極層を形成することができる。これにより、チップ素体の面を覆う部分がより平坦で、稜部を覆う部分の厚みがより厚い電極層を形成することができる。
好ましくは、第2の導電ペーストの付与工程では、第2のペースト電極層の第3の部分の厚みが、第1のペースト電極層の第1の部分の厚みより薄く、第2のペースト電極層の第4の部分の厚みが、第1のペースト電極層の第2の部分の厚みより厚くなるように、第2のペースト電極層を形成する。このように、第1及び第2のペースト電極層を形成することにより、チップ素体の第1の面を覆う部分がより平坦で、稜部を覆う部分の厚みがより厚い電極層を形成することができる。
好ましくは、第1のペースト電極層における第1の面を覆う部分を平面に押し付けるブロット工程を更に備える。これにより、第1のペースト電極層において第1の面を覆う部分をより平坦化することができる。
好ましくは、第1の面に電極層を形成した後に、チップ素体において第1の面と対向する第3の面に電極層を形成するために、チップ素体における第1の面側を保持具により保持する保持工程を更に備え、保持工程では、第1の面に形成された電極層における第1の面を覆う部分と保持具の粘着面とを粘着させることによりチップ素体を保持する。保持具の粘着面と電極層における第1の面を覆う部分とを粘着させると、第1の面に形成された電極層の第1の面を覆う部分がより平坦化されているので、チップ素体を水平且つ確実に保持することができる。よって、チップ素体の他方の面に電極層を所定の形状に形成することができる。
本発明の電子部品の製造方法によれば、チップ素体の端面を覆う部分がより平坦で、稜部を覆う部分の厚みがより厚い電極層を形成することができる。
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素に同一の符号を付し、重複する説明を省略する。
図1を参照して、本実施形態に係る電子部品の構成について説明する。図1は、本実施形態に係る電子部品の斜視図である。本実施形態に係る電子部品Eは、フリップチップタイプのセラミックコンデンサである。電子部品Eは、略直方体形状で、チップ素体1と、チップ素体1に形成された第1の外部電極2及び第2の外部電極3と、を備えている。
チップ素体1は、誘電体層と内部電極層とが交互に積層されて形成されている。この内部電極層は、第1の内部電極層と第2の内部電極層とを含み、第1の内部電極層と第2の内部電極層とは交互に積層されている。そして、第1の内部電極層は、第1の外部電極2に電気的に接続され、第2の内部電極層は、第2の外部電極3と電気的に接続されている。
チップ素体1は、略直方体形状で、互いに対向する主面11及び主面12と、互いに対向する長側面(第1の面)13及び長側面(第3の面)14と、互いに対向する短側面15及び短側面16と、を備える。主面11,12、長側面13,14,及び短側面15,16は、略平面状の面である。
チップ素体1は、主面11と主面12と対向方向の高さ寸法が、長側面13と長側面14との対向方向の長さ寸法、及び、短側面15と短側面16と対向方向の幅寸法より薄い。また、幅寸法が、長さ寸法より厚い。すなわち、電子部品Eは、低背型のチップ部品である。また、チップ素体1では、各面主面11,12、長側面13,14,及び短側面15,16の間の稜部が、丸みを帯びている。
長側面13の周囲の稜部17は、長側面13と主面11との間の部分、長側面13と主面11と短側面15との間の角部分、長側面13と短側面15との間の部分、長側面13と主面12と短側面15との間の角部分、長側面13と主面12との間の部分、長側面13と主面12と短側面16との間の角部分、長側面13と短側面16との間の部分、及び長側面13と主面11と短側面16との間の角部分を含む。
長側面14の周囲の稜部18は、長側面14と主面11との間の部分、長側面14と主面11と短側面15との間の角部分、長側面14と短側面15との間の部分、長側面14と主面12と短側面15との間の角部分、長側面14と主面12との間の部分、長側面14と主面12と短側面16との間の角部分、長側面14と短側面16との間の部分、及び長側面14と主面11と短側面16との間の角部分を含む部分である。
第1の外部電極2及び第2の外部電極3は、それぞれチップ素体1の外表面における電極形成領域Aを覆っている。第1の外部電極2の電極形成領域Aは、長側面13、稜部17を含む長側面13の周囲の稜部、及び、主面11,12及び短側面15,16における長側面13側を含む領域である。第2の外部電極3の電極形成領域Aは、長側面14、稜部18を含む長側面14の周囲の稜部、及び、主面11,12及び短側面15,16における長側面14側を含む領域である。第1及び第2の外部電極2,3は、それぞれ電極層と当該電極層を覆うめっき層とで構成されている。
この電子部品Eの製造方法について説明する。図2は、本実施形態に係る電子部品の製造方法を示すフロー図である。本実施形態に係る電子部品の製造方法では、まず、上述したチップ素体1を準備する(チップ素体の準備工程S1)。チップ素体の準備工程S1では、次のようにしてチップ素体1を形成する。まず、誘電体層となるセラミックグリーンシートを形成する。セラミックグリーンシートは、セラミックスラリーをPETフィルムに塗布後、乾燥して形成する。セラミックスラリーは、チタン酸バリウムを主成分とする誘電体材料にブチラール系樹脂を加え、更に、溶剤、可塑剤等を加えて混合分散することにより得られる。
次に、セラミックグリーンシートに、内部電極層となる電極パターンを形成する。電極パターンは、電極ペーストをスクリーン印刷等により印刷後、乾燥することにより形成する。電極ペーストは、Ni粉末にバインダー(例えば、エチルセルロース系樹脂)や溶剤(例えば、ジヒドロターピネオール系溶剤)等を混合したものである。このように電極パターンが形成された複数のセラミックグリーンシートを積層する。そして、積層方向と垂直に切断してグリーンチップを形成し、このグリーンチップを焼成する。焼成後、バレル研磨を行うことにより角部を丸く形成し、チップ素体1を得る。
次に、チップ素体1の長側面13側における第1の外部電極2を形成する領域Aに第1のグリーン電極層を形成する(第1のグリーン電極層の形成工程S2)。第1のグリーン電極層の形成工程S2では、図3(a)に示すように、チップ素体1を保持具4により保持した状態で、このチップ素体1に第1のグリーン電極層20を形成する。図3(a)は、第1のグリーン電極層の形成工程S2を示す概略断面図である。
保持具4は、プレート状で粘着性のある粘着面4aを有している。この保持具4は、ステンレス製のベースプレートの表面に粘着性のあるシリコンゴムが形成され、粘着面4aとして機能している。この粘着面4aに、チップ素体1の長側面14を貼り付けて、チップ素体1を保持する。この粘着面4aには、複数のチップ素体1を配列して配置する。
次に、長側面14側に第2のグリーン電極層を形成するために、保持具4から保持具5に移し変えて、保持具5によって長側面13側を保持する(保持工程;保持具の移し変え工程S3)。保持具の移し変え工程S3では、保持具4によって長側面14を保持した状態で、長側面14が上側の状態(図3(a)の状態)から長側面14が下側の状態(図3(b)の状態)へ反転させ、保持具5の粘着面5aに第1のグリーン電極層20を貼り付けて、チップ素体1を保持具5によって保持する。
保持具5は、矩形状のホルダに固定されたPET(ポリエチレンテレフタラート)フィルムの表面に発泡性剥離粘着剤が塗布された粘着面5aを有する。この粘着面5aに、第1のグリーン電極層20におけるチップ素体1の長側面13を覆う部分を貼り付けることにより、チップ素体1における長側面13側を保持することができる。
発砲性剥離粘着剤は、熱剥離粘着剤とも呼ばれ、常温では通常の粘着力を発揮し、所定温度以上に加熱すると粘着力を失う。この性質を利用して被着体を剥離する。この発砲性剥離粘着剤として、保持具4の粘着面4aの粘着力より高い粘着力を常温で発揮するものを用いて、長側面13側を保持具5によって保持した状態で、保持具4を長側面14から剥がす。このようにして、保持具を移し変える。
次に、長側面14側の第2の外部電極3を形成する領域Aに第2のグリーン電極層を形成する(第2のグリーン電極層の形成工程S4)。続いて、第1のグリーン電極層20及び第2のペースト電極層が形成されると、第1及び第2のグリーン電極層を焼成して第1及び第2の電極層を得る(焼成工程S5)。
その後、めっき処理を施して、第1及び第2の電極層をそれぞれ覆うめっき層を形成して、第1及び第2の外部電極2,3が完成する。めっき層として例えば、Niめっき層とNiめっき層を覆うSnめっき層が形成される。
引き続いて、第1のグリーン電極層の形成工程S2についてより詳細に説明する。図4に示すように、第1のグリーン電極層20の形成工程S2は、第1の導電ペーストの付与工程S11、ブロット工程S12、仮乾燥工程S13、第2の導電ペーストの付与工程S14、ブロット工程S15、及び本乾燥工程S16を備える。以下、各工程について説明する。
まず、第1の導電ペーストの付与工程S11において、図5に示すように、保持具4に保持されたチップ素体1に導電ペーストを付与する。図5は、第1の導電ペーストの付与工程S11を示す概略断面図である。導電ペーストは、例えば、銀、パラジウム、銀パラジウム、又は銅などの導体紛に樹脂性のバインダと有機溶剤とを混合させたペースト状のものである。この導電ペーストを塗布用ベッド(図示せず)の平面上に入れて、導電ペースト層6を準備する。この導電ペースト層6中にチップ素体1の長側面13側を所定の高さまで浸漬させ(図5(a))、引き上げる(図5(b))。
これにより、チップ素体1において第1の外部電極2を形成する領域内に導体ペーストを塗布して、第1のペースト電極層21を形成する。図6に示すように、第1のペースト電極層21は、チップ素体1の長側面13を覆う部分21a、チップ素体の稜部17を覆う第2の部分21b、及び、主面11,12と短側面15,16とにおける長側面13側の領域を覆う部分21cを有する。なお、図6は、第1のペースト電極層21の形状を説明するための概略断面図である。図6では、第1のペースト電極層21の特徴を示すために、その厚みを実際の比率より大きく示している。
第1のペースト電極層21では、導電ペーストの表面張力により、中央部に導体ペーストが集まり、長側面13を覆う部分21aは、山状になる。そして、第1のペースト電極層21において、長側面13の中央部13aを覆う第1の部分21dの厚みT1は、第2の部分21bの厚みR1より厚い。
第1のペースト電極層21において、長側面13を覆う部分21aと稜部17を覆う第2の部分21bとで構成される領域は、その層の厚みと相関関係を有する第1の領域21eと第2の領域21fとを有する。第1の領域21eの各位置の厚みは、第2の領域21fの各位置の厚みより厚い。すなわち、第1の領域21eは、第1の部分21dを含み、山状に形成された部分21aの突出した部分に相当する。第2の領域21fは、長側面13を覆う部分21aにおいて第1の領域21eを囲む裾野部分と稜部17とで構成される。
次に、ブロット工程S12において、図7(a)に示すように、第1のペースト電極層21の長側面13を覆う部分21aを平面状のプレート7に押し付ける。これは、山状に形成された部分21aを平坦化するためである。ブロット工程S12を行うことで、行う前よりは、第1の部分21dの厚みが多少小さくなるものの、ブロット工程S12後においても、長側面13を覆う部分21aは、山状の形状であり、第1の領域21eの各位置の厚みは、第2の領域21fの各位置の厚みより厚い状態である。また、第1のペースト電極層21において、長側面13の中央部13aを覆う第1の部分21dの厚みは、第2の部分21bの厚みより厚い状態である。
次に、仮乾燥工程S13において、第1のペースト電極層21において、第1の領域21eが未乾燥状態、且つ、第2の領域21fが乾燥した仮乾燥状態となるまで、乾燥を行う。図7(b)に示すように、遠赤外線ヒータ8を用いて遠赤外線により乾燥を行う。乾燥を開始すると、第1のペースト電極層21は、厚みの厚い部分より薄い部分の方が乾きやすく、外側の部分から乾いて行く。そこで、第2の領域21fが乾燥して、第1の領域21eが生乾きの状態で、乾燥を停止する。
第1の領域21eが未乾燥状態であり、第2の領域21fが乾燥状態である仮乾燥状態とは、第1の領域21eにおいて第2の領域21fより残留している溶剤の割合が高い状態であることを示す。乾燥状態とは、未乾燥状態より残留している溶剤の割合が低い状態であり、この乾燥状態の表面は、未乾燥状態の表面より色が薄く見える。乾燥状態と未乾燥状態との違いは、目視により識別することができる。図8(a)(b)は、この乾燥状態と未乾燥状態との色の違いを定量的に示したグラフである。
図8(a)(b)のグラフは、第1のペースト電極層21の長側面13を覆う部分21aにおける、長手方向に伸びる中央ラインに沿った各位置の色を示している。横軸は、中央ラインの一方端からの距離を示す。図8(a)の縦軸は、画像認識装置によってカラーの撮影画像の色調変換を行い、各位置の色をRGBの10進数で示した値であり、図8(b)の縦軸は、R、G、Bの値の平均値を示している。RGB値は、色の濃淡を示す値である。
図8において、RGBの値が低く範囲が未乾燥状態の範囲である。例えば、RGBの値が、乾燥した領域のRGBの値の55〜85%以下の値である範囲が、未乾燥状態の範囲である。図8によれば、距離が約100から約700までの範囲は、未乾燥状態である。例えば、未乾燥状態の第1の領域21eは、第1の部分21dを中心に、長側面13を覆う部分21aに対して85〜50%程度とすることが好ましい。
実際の製造工程においては、例えば、乾燥状態を目視で確認して、遠赤外線ヒータ8の出力及び乾燥時間等の乾燥条件を決定し、同じロットについての仮乾燥工程S13は、設定した乾燥条件で行う。これにより、全ての部品について目視確認を行わずとも、第2の領域21fが乾燥状態となり、第1の領域21eが未乾燥な状態で、乾燥を終了することができる。例えば、乾燥条件は、150W〜200W程度の遠赤外線ヒータを用いて10秒〜30秒程度の乾燥時間とする。
引き続いて、第2の導電ペーストの付与工程S14において、仮乾燥状態の第1のペースト電極層21に導電ペーストを付与して第2のペースト電極層22を形成する。図9(a)に示すように、導電ペースト層6中にチップ素体1の第1のペースト電極層21が形成された領域を導電ペースト層6中に浸漬し、引き上げる。導電ペースと層6中にチップ素体1を浸漬する深さは、第1の導電ペーストの付与工程S14の際に浸漬する深さより深くする。これにより、第1のペースト電極層21の全域を覆う第2のペースト電極層22を形成する。
導電ペースト層6からチップ素体1を引き上げると、未乾燥状態の第1の領域21eの表面には、導電ペーストが付着しにくいので、第1の領域21eより第2の領域21fに厚く導電ペーストが付着する(図9(b))。すなわち、第2のペースト電極層22において、長側面13の中央部13aを覆う第3の部分22dの厚みT2は、稜部17を覆う第4の部分22bの厚みR2より薄くなる。
更に、第2のペースト電極層22の第3の部分22dの厚みT2が、第1のペースト電極層21の第1の部分21dの厚みT1より小さく、第2のペースト電極層22の第4の部分22bの厚みR2が、第1のペースト電極層21の第2の部分21bの厚みR1より厚くなる。これにより、第2の導電ペーストの付与工程S14において、長側面13における中央部を覆う部分の厚さが増大するのを抑制して稜部17を覆う部分の厚さを増すことができる。従って、第2のペースト電極層22における長側面13を覆う部分22aは、第1のペースト電極層21における長側面13を覆う部分21aより平坦化されている。なお、図9は、第2の導電ペーストの付与工程S14を示す概略断面図であるが、図9(b)は、第1及び第2のペースト電極層21,22の特徴を示すために、その厚みを実際の比率より大きく示したものである。
次に、ブロット工程S15において、第2のペースト電極層22の長側面13を覆う部分22aを平面状のプレート7に押し付ける。これは、部分22aをより平坦化するためである。引き続いて、本乾燥工程S16において、第1及び第2のペースト電極層21,22の全体を完全に乾燥させる。図10(a)に示すように、遠赤外線ヒータ8をチップ素体1の下方に配置して、第1及び第2のペースト電極層21,22を乾燥させる。これにより、図10(b)に示すように、第1及び第2のペースト電極層21,22が一体化した第1のグリーン電極層20を得る。
第2のグリーン電極層の形成工程S4においても、第1のグリーン電極層の形成工程S2と同様な手順でチップ素体1の長側面14側に第2のグリーン電極層が形成される。なお、第1及び第2のペースト電極層21,22に、本乾燥工程S16及び上記の焼成工程S5を含む熱処理を行い、第1及び第2の電極層を得ることとなる。
以上説明した本実施形態に係る電子部品の製造方法では、第1のペースト電極層21の上に更に第2のペースト電極層22を形成する。第1のペースト電極層21は、チップ素体1の長側面13の中央部13aを覆う第1の部分21dの厚みT1が、稜部17を覆う第2の部分21bの厚みR1より厚い。そして、第2のペースト電極層22は、第1のペースト電極層21の第1の部分21dを覆う第3の部分22dの厚みT2が、第2の部分21bを覆う第4の部分22bの厚みR2より薄い。従って、第1及び第2のペースト電極層21,22を熱処理して形成される電極層においては、第1のペースト電極層のみを熱処理して形成される電極層より、チップ素体1の長側面を覆う部分21aがより平坦で、且つ、稜部17を覆う部分21bの厚みをより厚くすることができる。これにより、チップ素体1の長側面13を覆う部分の厚みと稜部を覆う部分の厚みとの差を小さくすることができる。
また、保持具の移し変え工程S3において、保持具5の粘着面5aと第1のペースト電極層21における長側面13を覆う部分21aとを粘着させると、部分21aがより平坦化しているので、チップ素体1を水平且つ確実に保持することができる。
また、本実施形態に係る電子部品の製造方法では、第1の導電ペーストの付与工程S11において、チップ素体1の長側面13及び稜部17に導電ペーストを浸漬塗布すると、形成される第1のペースト電極層21は、長側面13を覆う部分が山形状となる。仮乾燥工程S13において、乾燥を行うと、第2の領域21fが第1の領域21eより早く乾燥する。そこで、第1の領域21eが未乾燥状態で第2の領域21fが乾燥状態となるまで仮乾燥を行う。この仮乾燥状態である第1のペースト電極層21を導電ペーストに浸漬すると、乾燥した表面には、未乾燥の表面より厚く導電ペーストが付着する。従って、第2の領域21fを覆う部分の厚みが第1の領域21eを覆う部分の厚みより厚い第2のペースト電極層22を形成することができる。すなわち、第2のペースト電極層22において、チップ素体1の稜部17を覆う第4の部分22bの厚みR2を長側面13の中央部13aを覆う第3の部分22dの厚みT2より厚く形成することができる。これにより、チップ素体1の長側面13を覆う部分がより平坦で、稜部17を覆う部分の厚みがより厚い電極層を形成することができる。
また、本実施形態に係る電子部品の製造方法では、第1及び第2の導電ペーストの付与工程S11,S14において、第2のペースト電極層22の第3の部分22dの厚みT2が、第1のペースト電極層21の第1の部分21dの厚みT1より薄く、第2のペースト電極層22の第4の部分22bの厚みR2が、第1のペースト電極層21の第2の部分21bの厚みR1より厚くなるように、第1及び第2のペースト電極層21,22をそれぞれ形成する。このように第1及び第2のペースト電極層21,22を形成することにより、チップ素体1の第1の面13を覆う部分がより平坦で、稜部17を覆う部分の厚みがより厚い電極層を形成することができる。
また、本実施形態に係る電子部品の製造方法では、第1のペースト電極層21における第1の面13を覆う部分21aを平面に押し付けるブロット工程S12を更に備える。これにより、第1のペースト電極層21において第1の面13を覆う部分21aをより平坦化することができる。
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施形態では、ブロット工程S12は仮乾燥工程S13の後に行うものとしたが、仮乾燥工程S13の後に行っても良い。
例えば、上記実施形態では、仮乾燥工程S13において乾燥状態とする第2の領域21fは、長側面13の周囲の稜部17を含むとしたが、これに限らない。長側面13の長手方向の長さが短手方向の長さに比べて十分に大きいために、接着力の作用により、第1のペースト電極層21において主面11及び主面12それぞれと長側面13との間の稜部の中央部を覆う部分が比較的厚い場合がある。この場合は、第2の領域21fとして、主面11及び主面12それぞれと長側面13との間の稜部を含んでいなくともよい。すなわち、主面11及び主面12それぞれと長側面13との間の稜部の中央部を覆う部分が未乾燥状態で、第2の導電ペーストの付与工程S14を実施してもよい。なお、接着力の作用とは、チップ素体の一方の面を容器に溜めた導電ペーストに浸漬して持ち上げる際に、チップ素体の一方の面に付着した導電ペーストが、容器内の導電ペーストに引っ張られる作用のことである。
また、上記仮乾燥工程S13では、第1のペースト電極層21の乾燥状態を目視で確認することとしたが、これに限られない。上記において、色の濃淡を定量的に測定するために画像認識装置を用いたが、この画像認識装置によるRGB値の測定結果により乾燥状態を確認してもよい。また、顕微鏡を用いて第1のペースト電極層21の表面の濃淡を視認してもよい。また、第1のペースト電極層21の未乾燥領域と乾燥領域とでは、例えば、ステンレス等の平滑な金属板等に対するくっつき強度が異なるので、このくっつき強度に基づいて、乾燥状態を確認してもよい。
また、仮乾燥工程S13において、未乾燥状態の第1の領域21eは、第1の部分21dを中心に、長側面13を覆う部分21aに対して85〜50%程度とすることが好ましく、より好ましくは、80%程度である。この点について図11を参照して試験結果を説明する。
図11は、未乾燥領域(第1の領域21e)の長側面13を覆う部分21aに対する割合と、膜厚差との関係を示すグラフである。縦軸は、膜厚差を示す。膜厚差は、第1の外部電極における最も膜厚が厚い中央部分の厚みと、この中央部分から長手方向に沿って、短側面15と短側面16との間の距離の1/4移動した位置における厚みとの差である。この膜厚差が大きいほど、第1の外部電極は、山状に突出し、中央部の厚みと稜部の厚みとの差が大きいこととなる。
横軸は、未乾燥領域の割合を示す。図11のグラフでは、未乾燥領域の割合が、90%、85%、80%、50%、30%の膜厚差を示している。未乾燥領域の割合が90%の場合、仮乾燥工程S13を経ずに、第1のペースト電極層21に続けて第2のペースト電極層22を形成した場合との差が小さく、膜厚差が大きい。また、未乾燥領域の割合が30%の場合、第1のペースト電極層21を完全に乾燥した後に、第2のペースト電極層22を形成した場合との差が小さく、膜厚差が大きい。図11のグラフに示されるように、未乾燥状態の第1の領域21eは、長側面13を覆う部分21aに対して85〜50%程度とすることが好ましく、より好ましくは、80%程度である。
本実施形態に係る電子部品の概略斜視図である。 本実施形態に係る電子部品の製造工程を示すフロー図である。 図3の保持具の移し変え工程を示す概略断面図である。 本実施形態に係る電子部品の製造方法を示すフロー図である。 図4の第1の導電ペーストの付与工程を示す概略断面図である。 本実施形態に係る電子部品の製造工程において形成される第1のペースト電極層を示す概略断面図及び概略平面図です。 図4のブロット工程及び仮乾燥工程を示す概略断面図である。 図4の仮乾燥工程による仮乾燥状態を示すグラフである。 図4の第2の導電ペーストの付与工程を示す概略断面図である。 図4の本乾燥工程を示す図である。 未乾燥領域の割合と膜厚差との関係を示すグラフである。
符号の説明
1…チップ素体、2…第1の外部電極、3…第2の外部電極、4,5…保持具、4a,5a…粘着面、6…導電ペースト層、13…長側面(第1の面)、17,18…稜部、20…グリーン電極層、21…第1のペースト電極層、21b…第2の部分、21d…第1の部分、21e…第1の領域、21f…第2の領域、22…第2のペースト電極層、22b…第4の部分、22d…第3の部分、E…電子部品。

Claims (5)

  1. 略直方体形状に形成され、第1の面、前記第1の面に垂直且つ隣り合う4つの第2の面を有するチップ素体を準備する準備工程と、
    前記チップ素体の第1の面と当該第1の面から前記4つの第2の面に亘る部分とを導電ペーストに浸漬して、第1のペースト電極層を形成する第1の導電ペーストの付与工程と、
    前記第1のペースト電極層に導電ペーストを付与して、第2のペースト電極層を形成する第2の導電ペーストの付与工程と、
    前記第1及び第2のペースト電極層を熱処理して電極層を形成する熱処理工程と、
    を備え、
    前記第1の導電ペーストの付与工程では、前記第1の面の中央部を覆う第1の部分の厚みが、前記4つの第2の面のうち対向する一対の面それぞれと前記第1の面との間の稜部を覆う第2の部分の厚みより厚い前記第1のペースト電極層を形成し、
    前記第2の導電ペーストの付与工程では、前記第1の部分を覆う第3の部分の厚みが、前記第2の部分を覆う第4の部分の厚みより薄い前記第2のペースト電極層を形成することを特徴とする電子部品の製造方法。
  2. 前記第1のペースト電極層における一部を乾燥させる仮乾燥工程を備え、
    前記第1の導電ペーストの付与工程では、前記第1の部分が突出した山形状を有し、当該第1の部分を含む第1の領域と、前記稜部を含む第2の領域とを有する前記第1のペースト電極層を形成し、
    前記仮乾燥工程では、前記第1の領域が未乾燥で、前記第2の領域が乾燥した仮乾燥状態となるまで前記第1のペースト電極層を乾燥し、
    前記第2の導電ペーストの付与工程では、前記仮乾燥状態である前記第1のペースト電極層を導電ペーストに浸漬することにより、前記第2のペースト電極層を形成することを特徴とする請求項1記載の電子部品の製造方法。
  3. 前記第2の導電ペーストの付与工程では、前記第2のペースト電極層の前記第3の部分の厚みが、前記第1のペースト電極層の前記第1の部分の厚みより薄く、前記第2のペースト電極層の前記第4の部分の厚みが、前記第1のペースト電極層の前記第2の部分の厚みより厚くなるように、前記第2のペースト電極層を形成することを特徴とする請求項1又は2に記載の電子部品の製造方法。
  4. 前記第1のペースト電極層における前記第1の面を覆う部分を平面に押し付けるブロット工程を更に備えることを特徴とする請求項1〜3のいずれか1項に記載の電子部品の製造方法。
  5. 前記第1の面に電極層を形成した後に、前記チップ素体において前記第1の面と対向する第3の面に電極層を形成するために、前記チップ素体における前記第1の面側を保持具により保持する保持工程を更に備え、前記保持工程では、前記第1の面に形成された前記電極層における前記第1の面を覆う部分と前記保持具の粘着面とを粘着させることにより前記チップ素体を保持することを特徴とする請求項1〜4のうちいずれか1項に記載の電子部品の製造方法。
JP2008025502A 2008-02-05 2008-02-05 電子部品の製造方法 Pending JP2009188121A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008025502A JP2009188121A (ja) 2008-02-05 2008-02-05 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008025502A JP2009188121A (ja) 2008-02-05 2008-02-05 電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2009188121A true JP2009188121A (ja) 2009-08-20

Family

ID=41071089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008025502A Pending JP2009188121A (ja) 2008-02-05 2008-02-05 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP2009188121A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016183820A (ja) * 2015-03-26 2016-10-20 日本碍子株式会社 乾燥方法、セラミックス部品の製造方法、及び乾燥システム
JP2017073434A (ja) * 2015-10-06 2017-04-13 Tdk株式会社 電子部品
JP2019046914A (ja) * 2017-08-31 2019-03-22 Tdk株式会社 電子部品
WO2025203501A1 (ja) * 2024-03-28 2025-10-02 株式会社村田製作所 積層セラミックコンデンサ
WO2025203500A1 (ja) * 2024-03-28 2025-10-02 株式会社村田製作所 積層セラミックコンデンサ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251204A (ja) * 1998-03-06 1999-09-17 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
JP2002298649A (ja) * 2001-03-29 2002-10-11 Kyocera Corp 導電性ペースト及びそれを用いたチップ型電子部品
JP2003347153A (ja) * 2002-05-22 2003-12-05 Murata Mfg Co Ltd 電子部品の製造方法
JP2007165705A (ja) * 2005-12-15 2007-06-28 Tdk Corp 外部電極形成方法
JP2007266208A (ja) * 2006-03-28 2007-10-11 Tdk Corp チップ状電子部品の外部電極形成方法および外部電極形成装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251204A (ja) * 1998-03-06 1999-09-17 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
JP2002298649A (ja) * 2001-03-29 2002-10-11 Kyocera Corp 導電性ペースト及びそれを用いたチップ型電子部品
JP2003347153A (ja) * 2002-05-22 2003-12-05 Murata Mfg Co Ltd 電子部品の製造方法
JP2007165705A (ja) * 2005-12-15 2007-06-28 Tdk Corp 外部電極形成方法
JP2007266208A (ja) * 2006-03-28 2007-10-11 Tdk Corp チップ状電子部品の外部電極形成方法および外部電極形成装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016183820A (ja) * 2015-03-26 2016-10-20 日本碍子株式会社 乾燥方法、セラミックス部品の製造方法、及び乾燥システム
JP2017073434A (ja) * 2015-10-06 2017-04-13 Tdk株式会社 電子部品
JP2019046914A (ja) * 2017-08-31 2019-03-22 Tdk株式会社 電子部品
WO2025203501A1 (ja) * 2024-03-28 2025-10-02 株式会社村田製作所 積層セラミックコンデンサ
WO2025203500A1 (ja) * 2024-03-28 2025-10-02 株式会社村田製作所 積層セラミックコンデンサ

Similar Documents

Publication Publication Date Title
US8914956B2 (en) Manufacturing method for monolithic ceramic electronic component
US9336952B2 (en) Multilayer ceramic electronic part and method of manufacturing the same
KR20140041022A (ko) 칩 소자 및 그 제조 방법
JP2009188121A (ja) 電子部品の製造方法
JP5136389B2 (ja) 電子部品の製造方法
JP5229305B2 (ja) 積層型電子部品及び積層型電子部品の製造方法
US20090053853A1 (en) Method for manufacturing electronic component
JP5045734B2 (ja) 電子部品の製造方法及び電子部品
JP2001155959A (ja) 積層型電子部品およびその製法
JP2009239204A (ja) 電子部品の製造方法
JP2001044066A (ja) 積層型電子部品およびその製法
JP5040983B2 (ja) 電子部品の製造方法及び電子部品
JPH09115766A (ja) 電極一体型グリーンシート及び積層セラミック電子部品の製造方法
JP2010147406A (ja) 電子部品の製造方法
JP4501969B2 (ja) 電子部品の製造方法
JP2011204849A (ja) 積層セラミック電子部品の製造方法
JP2009170599A (ja) 電子部品の製造方法
JPH08213274A (ja) 積層セラミック電子部品の製造方法
JP4513129B2 (ja) 積層セラミック電子部品の製造方法、及び積層セラミック電子部品
WO2023084878A1 (ja) 電子部品
JP2000276944A (ja) 導電性ペースト及びそれを用いたセラミック電子部品の製造方法
KR100694922B1 (ko) 세라믹 전자 부품 및 세라믹 전자 부품의 제조 방법
JPH04263410A (ja) 電子部品及び外部電極用導電性ペ―ストの付着方法
JPH0756851B2 (ja) 積層セラミック電子部品の製造方法
JP5160746B2 (ja) チップ型電子部品の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110426