JP2009141169A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2009141169A5 JP2009141169A5 JP2007316698A JP2007316698A JP2009141169A5 JP 2009141169 A5 JP2009141169 A5 JP 2009141169A5 JP 2007316698 A JP2007316698 A JP 2007316698A JP 2007316698 A JP2007316698 A JP 2007316698A JP 2009141169 A5 JP2009141169 A5 JP 2009141169A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring board
- semiconductor
- electrically connected
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims 60
- 239000000758 substrate Substances 0.000 claims 8
- 230000000149 penetrating effect Effects 0.000 claims 2
- 239000011347 resin Substances 0.000 claims 2
- 229920005989 resin Polymers 0.000 claims 2
- 238000007789 sealing Methods 0.000 claims 1
Claims (12)
- 半導体素子接続用パッドを有する第１の配線基板と、
前記半導体素子接続用パッドに接続された半導体素子と、
前記半導体素子及び前記第１の配線基板と対向するように配置されると共に、前記第１の配線基板と電気的に接続された第２の配線基板と、を備えた半導体装置であって、
前記半導体素子に、前記第１の配線基板と対向する前記半導体素子の第１の面と、前記第２の配線基板と対向する前記半導体素子の第２の面とを電気的に接続する電極が設けられ、前記電極を介して、前記第１の配線基板と前記第２の配線基板とが電気的に接続され、
前記第１の配線基板と前記第２の配線基板との隙間を充填する封止樹脂が設けられたことを特徴とする半導体装置。 - 前記半導体素子と、該半導体素子と対向する部分の前記第１の配線基板との隙間に、アンダーフィル樹脂が充填されていることを特徴とする請求項１記載の半導体装置。
- 前記半導体素子は、半導体基板と、前記半導体基板に形成された半導体集積回路とを有し、
前記電極は、前記半導体集積回路と電気的に接続されていることを特徴とする請求項１又は２記載の半導体装置。 - 前記第１の配線基板と対向する前記半導体素子の第１の面に、前記電極の一方の端部と接続されたパッド又は配線パターンを設け、
前記第２の配線基板と対向する前記半導体素子の第２の面に、前記電極の他方の端部と接続されたパッド又は配線パターンを設けたことを特徴とする請求項１ないし３のうち、いずれか１項記載の半導体装置。 - 前記半導体素子は、前記半導体素子接続用パッドにフリップチップ接続されていることを特徴とする請求項１ないし４のうち、いずれか１項記載の半導体装置。
- 前記半導体素子と対向する前記第２の配線基板の面には、配線パターンが設けられており、
前記第２の配線基板の面に設けられた配線パターンと前記半導体素子の第２の面に設けられた前記パッド又は前記配線パターンとの間に内部接続端子を設け、前記内部接続端子を介して、前記第２の配線基板と前記電極とを電気的に接続したことを特徴とする請求項１ないし５のうち、いずれか１項記載の半導体装置。 - 前記第１の配線基板に、前記半導体素子接続用パッドと電気的に接続された外部接続用パッドを設けたことを特徴とする請求項１ないし６のうち、いずれか１項記載の半導体装置。
- 前記半導体素子と対向する側とは反対側に位置する前記第２の配線基板の面に、前記第２の配線基板の面に設けられた配線パターンと電気的に接続された電子部品接続用パッドを設け、
前記電子部品接続用パッドに電子部品を接続したことを特徴とする請求項６又は７記載の半導体装置。 - 前記電極は、前記半導体素子を貫通する貫通電極であることを特徴とする請求項１ないし８のうち、いずれか１項記載の半導体装置。
- 前記電極は、前記半導体素子の端面に設けられた端面電極であることを特徴とする請求項１ないし８のうち、いずれか１項記載の半導体装置。
- 半導体素子接続用パッドを有する第１の配線基板と、
前記半導体素子接続用パッドに接続され、前記半導体素子接続用パッドと電気的に接続された第１の半導体素子と、
前記第１の半導体素子上に積み重ねられ、前記第１の半導体素子と電気的に接続された少なくとも１つの第２の半導体素子と、
前記第１の配線基板及び前記第２の半導体素子と対向するように配置されると共に、前記第１の配線基板と電気的に接続された第２の配線基板と、を備えた半導体装置であって、
前記第１の半導体素子に前記第１の半導体素子を貫通する第１の貫通電極を設け、前記少なくとも１つの第２の半導体素子に前記第２の半導体素子を貫通する第２の貫通電極を設けると共に、前記第１及び第２の貫通電極を介して、前記第１の配線基板と前記第２の配線基板とを電気的に接続したことを特徴とする半導体装置。 - 半導体素子接続用パッドを有する第１の配線基板と、
前記半導体素子接続用パッドに接続され、前記半導体素子接続用パッドと電気的に接続された第１の半導体素子と、
前記第１の半導体素子上に積み重ねられ、前記第１の半導体素子と電気的に接続された少なくとも１つの第２の半導体素子と、
前記第１の配線基板及び前記第２の半導体素子と対向するように配置されると共に、前記第１の配線基板と電気的に接続された第２の配線基板と、を備えた半導体装置であって、
前記第１の半導体素子の端面に第１の端面電極を設け、前記少なくとも１つの第２の半導体素子の端面に第２の端面電極を設けると共に、
前記第１及び第２の端面電極を介して、前記第１の配線基板と前記第２の配線基板とを電気的に接続したことを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007316698A JP2009141169A (ja) | 2007-12-07 | 2007-12-07 | 半導体装置 |
| US12/267,649 US20090146314A1 (en) | 2007-12-07 | 2008-11-10 | Semiconductor Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007316698A JP2009141169A (ja) | 2007-12-07 | 2007-12-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009141169A JP2009141169A (ja) | 2009-06-25 |
| JP2009141169A5 true JP2009141169A5 (ja) | 2010-11-25 |
Family
ID=40720796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007316698A Pending JP2009141169A (ja) | 2007-12-07 | 2007-12-07 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090146314A1 (ja) |
| JP (1) | JP2009141169A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5715334B2 (ja) * | 2009-10-15 | 2015-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8669651B2 (en) * | 2010-07-26 | 2014-03-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package-on-package structures with reduced bump bridging |
| JP5724313B2 (ja) | 2010-11-16 | 2015-05-27 | セイコーエプソン株式会社 | 無線通信装置 |
| US9059160B1 (en) | 2010-12-23 | 2015-06-16 | Marvell International Ltd. | Semiconductor package assembly |
| DE102012109922B4 (de) | 2012-04-16 | 2020-04-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package-on-Package-Struktur und Verfahren zur Herstellung derselben |
| US9219030B2 (en) | 2012-04-16 | 2015-12-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package on package structures and methods for forming the same |
| JP5574071B1 (ja) * | 2012-12-26 | 2014-08-20 | 株式会社村田製作所 | 部品内蔵基板 |
| US8928134B2 (en) | 2012-12-28 | 2015-01-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package on package bonding structure and method for forming the same |
| US20140252561A1 (en) * | 2013-03-08 | 2014-09-11 | Qualcomm Incorporated | Via-enabled package-on-package |
| CN106207383A (zh) * | 2015-05-06 | 2016-12-07 | 佳邦科技股份有限公司 | 通信模组 |
| FR3044864B1 (fr) * | 2015-12-02 | 2018-01-12 | Valeo Systemes De Controle Moteur | Dispositif electrique et procede d'assemblage d'un tel dispositif electrique |
| US10079222B2 (en) * | 2016-11-16 | 2018-09-18 | Powertech Technology Inc. | Package-on-package structure and manufacturing method thereof |
| JP7635531B2 (ja) * | 2020-10-16 | 2025-02-26 | Ｔｏｐｐａｎホールディングス株式会社 | 配線基板の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3016910B2 (ja) * | 1991-07-19 | 2000-03-06 | 富士通株式会社 | 半導体モジュール構造 |
| JP2001035964A (ja) * | 1999-07-26 | 2001-02-09 | Toshiba Corp | 高密度ｉｃ実装構造 |
| US6486554B2 (en) * | 2001-03-30 | 2002-11-26 | International Business Machines Corporation | Molded body for PBGA and chip-scale packages |
| US6777648B2 (en) * | 2002-01-11 | 2004-08-17 | Intel Corporation | Method and system to manufacture stacked chip devices |
| JP4057921B2 (ja) * | 2003-01-07 | 2008-03-05 | 株式会社東芝 | 半導体装置およびそのアセンブリ方法 |
| JP2004221372A (ja) * | 2003-01-16 | 2004-08-05 | Seiko Epson Corp | 半導体装置、半導体モジュール、電子機器、半導体装置の製造方法および半導体モジュールの製造方法 |
| US6815254B2 (en) * | 2003-03-10 | 2004-11-09 | Freescale Semiconductor, Inc. | Semiconductor package with multiple sides having package contacts |
| JP2007036104A (ja) * | 2005-07-29 | 2007-02-08 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| WO2007069606A1 (ja) * | 2005-12-14 | 2007-06-21 | Shinko Electric Industries Co., Ltd. | チップ内蔵基板およびチップ内蔵基板の製造方法 |
| JP2008071953A (ja) * | 2006-09-14 | 2008-03-27 | Nec Electronics Corp | 半導体装置 |
| KR100817073B1 (ko) * | 2006-11-03 | 2008-03-26 | 삼성전자주식회사 | 휨방지용 보강부재가 기판에 연결된 반도체 칩 스택 패키지 |
-
2007
- 2007-12-07 JP JP2007316698A patent/JP2009141169A/ja active Pending
-
2008
- 2008-11-10 US US12/267,649 patent/US20090146314A1/en not_active Abandoned
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009141169A5 (ja) | ||
| JP2011082293A5 (ja) | ||
| JP2009130196A5 (ja) | ||
| JP2008078596A5 (ja) | ||
| JP2011003715A5 (ja) | ||
| JP4828164B2 (ja) | インタポーザおよび半導体装置 | |
| JP2010251395A5 (ja) | ||
| JP2008187054A5 (ja) | ||
| JP2008283195A5 (ja) | ||
| JP2007241999A5 (ja) | ||
| JP2008160160A5 (ja) | ||
| JP2017108019A5 (ja) | ||
| JP2006093189A5 (ja) | ||
| JP2009147165A5 (ja) | ||
| JP2011044654A5 (ja) | ||
| JP2014127706A5 (ja) | 半導体装置の製造方法 | |
| JP2013066021A5 (ja) | ||
| JP2018125349A5 (ja) | ||
| TW200620502A (en) | Semiconductor device, circuit board, electro-optic device, electronic device | |
| WO2009028596A1 (ja) | 受動素子内蔵基板、製造方法、及び半導体装置 | |
| JP2010251625A5 (ja) | 半導体装置 | |
| WO2009004870A1 (ja) | 半導体パッケージ | |
| JP2005286126A5 (ja) | ||
| JP2008091719A5 (ja) | ||
| JP2015012170A5 (ja) | 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法 |