JP2018125349A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2018125349A5 JP2018125349A5 JP2017014613A JP2017014613A JP2018125349A5 JP 2018125349 A5 JP2018125349 A5 JP 2018125349A5 JP 2017014613 A JP2017014613 A JP 2017014613A JP 2017014613 A JP2017014613 A JP 2017014613A JP 2018125349 A5 JP2018125349 A5 JP 2018125349A5
- Authority
- JP
- Japan
- Prior art keywords
- adhesive layer
- layer
- protruding electrode
- conductive paste
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010410 layer Substances 0.000 claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 28
- 239000012790 adhesive layer Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 238000003825 pressing Methods 0.000 claims 1
Description
本半導体装置は、絶縁層、及び前記絶縁層の一方の面に設けられた配線層、を備えた配線基板と、電極パッドが設けられた回路形成面を前記配線層側に向けて、前記配線基板上に実装された半導体チップと、前記配線層と前記電極パッドとを電気的に接続する導電性ペーストと、前記絶縁層の一方の面の全体に設けられた接着層と、を有し、前記接着層は、前記配線層及び前記導電性ペーストを被覆すると共に、前記絶縁層の一方の面と前記回路形成面との対向部分を充填して前記配線基板と前記半導体チップとを接着し、前記半導体チップの側面に延伸してフィレットを形成し、前記フィレットは前記回路形成面側に向かって裾広がりの形状であることを要件とする。
Claims (10)
- 絶縁層、及び前記絶縁層の一方の面に設けられた配線層、を備えた配線基板と、
電極パッドが設けられた回路形成面を前記配線層側に向けて、前記配線基板上に実装された半導体チップと、
前記配線層と前記電極パッドとを電気的に接続する導電性ペーストと、
前記絶縁層の一方の面の全体に設けられた接着層と、を有し、
前記接着層は、前記配線層及び前記導電性ペーストを被覆すると共に、前記絶縁層の一方の面と前記回路形成面との対向部分を充填して前記配線基板と前記半導体チップとを接着し、前記半導体チップの側面に延伸してフィレットを形成し、
前記フィレットは前記回路形成面側に向かって裾広がりの形状である半導体装置。 - 前記配線層上に突起電極が形成され、
前記突起電極の端面が前記導電性ペーストを介して前記電極パッドと接続されている請求項１に記載の半導体装置。 - 前記電極パッド上に突起電極が形成され、
前記突起電極の端面が前記導電性ペーストを介して前記配線層と接続されている請求項１に記載の半導体装置。 - 前記接着層は、
前記絶縁層の一方の面の全体に設けられ、前記回路形成面との間に隙間を形成する第１接着層と、
前記隙間を充填する第２接着層と、を含み、
前記第２接着層が前記半導体チップの側面に延伸して前記フィレットが形成されている請求項３に記載の半導体装置。 - 前記導電性ペーストは、前記突起電極の端面から前記突起電極の側面に延伸している請求項２乃至４の何れか一項に記載の半導体装置。
- 前記導電性ペーストは、前記突起電極の側面の全体を被覆している請求項５に記載の半導体装置。
- 絶縁層、及び前記絶縁層の一方の面に設けられた配線層、を備えた配線基板の前記配線層上に突起電極を形成する工程と、
前記絶縁層の一方の面の全体に前記配線層を被覆して前記突起電極の端面を露出する接着層を形成する工程と、
回路形成面に電極パッドが設けられた半導体チップを準備する工程と、
前記電極パッド又は前記突起電極の端面に導電性ペーストを形成する工程と、
前記電極パッドと前記突起電極が前記導電性ペーストを介して接し前記回路形成面が前記接着層と接するように前記半導体チップを前記接着層上に配置し、前記半導体チップを前記接着層側に押圧しながら前記導電性ペースト及び前記接着層を硬化させる工程と、を有し、
前記硬化させる工程では、
前記接着層が前記絶縁層の一方の面と前記回路形成面との対向部分の隙間を充填して前記配線基板と前記半導体チップとを接着し、
前記接着層が前記半導体チップの側面に延伸してフィレットを形成し、
前記フィレットは前記回路形成面側に向かって裾広がりの形状となる半導体装置の製造方法。 - 絶縁層、及び前記絶縁層の一方の面に設けられた配線層、を備えた配線基板の前記絶縁層の一方の面の全体に前記配線層を被覆する第１接着層を形成する工程と、
前記第１接着層に、前記配線層を選択的に露出する開口部を形成する工程と、
回路形成面に電極パッドが設けられた半導体チップを準備し、前記電極パッドに突起電極を形成する工程と、
前記回路形成面に、前記突起電極の端面を露出する第２接着層を形成する工程と、
前記開口部内又は前記突起電極の端面に導電性ペーストを形成する工程と、
前記突起電極と前記開口部内に露出する前記配線層が前記導電性ペーストを介して接し前記第２接着層が前記第１接着層と接するように前記半導体チップを前記第１接着層上に配置し、前記半導体チップを前記第１接着層側に押圧しながら前記導電性ペースト、前記第１接着層、及び前記第２接着層を硬化させる工程と、を有し、
前記硬化させる工程では、
前記第１接着層及び前記第２接着層が前記絶縁層の一方の面と前記回路形成面との対向部分の隙間を充填して前記配線基板と前記半導体チップとを接着し、
前記第２接着層が前記半導体チップの側面に延伸してフィレットを形成し、
前記フィレットは前記回路形成面側に向かって裾広がりの形状となる半導体装置の製造方法。 - 前記導電性ペーストは、前記突起電極の端面から前記突起電極の側面に延伸する請求項７又は８に記載の半導体装置の製造方法。
- 前記導電性ペーストは、前記突起電極の側面の全体を被覆する請求項９に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017014613A JP6858576B2 (ja) | 2017-01-30 | 2017-01-30 | 半導体装置の製造方法 |
| US15/852,479 US10121695B2 (en) | 2017-01-30 | 2017-12-22 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017014613A JP6858576B2 (ja) | 2017-01-30 | 2017-01-30 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2018125349A JP2018125349A (ja) | 2018-08-09 |
| JP2018125349A5 true JP2018125349A5 (ja) | 2019-12-12 |
| JP6858576B2 JP6858576B2 (ja) | 2021-04-14 |
Family
ID=62980766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017014613A Active JP6858576B2 (ja) | 2017-01-30 | 2017-01-30 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10121695B2 (ja) |
| JP (1) | JP6858576B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109729639B (zh) * | 2018-12-24 | 2020-11-20 | 奥特斯科技(重庆)有限公司 | 在无芯基板上包括柱体的部件承载件 |
| KR102615059B1 (ko) * | 2019-04-15 | 2023-12-19 | 다이니폰 인사츠 가부시키가이샤 | 관통 전극 기판, 전자 유닛, 관통 전극 기판의 제조 방법 및 전자 유닛의 제조 방법 |
| CN111554639A (zh) * | 2020-04-02 | 2020-08-18 | 珠海越亚半导体股份有限公司 | 嵌入式芯片封装及其制造方法 |
| CN111668170B (zh) * | 2020-06-05 | 2025-07-08 | 矽力杰半导体技术(杭州)有限公司 | 固晶结构及其制造方法 |
| JP7449816B2 (ja) * | 2020-08-21 | 2024-03-14 | ＣＩＧ Ｐｈｏｔｏｎｉｃｓ Ｊａｐａｎ株式会社 | 光モジュール |
| CN114975610B (zh) * | 2021-02-25 | 2026-01-16 | 广东美的白色家电技术创新中心有限公司 | 半导体器件组件及集成电路、电器设备 |
| EP4099807A1 (en) * | 2021-06-01 | 2022-12-07 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier interconnection and manufacturing method |
| CN114220785A (zh) * | 2021-12-16 | 2022-03-22 | 华天科技(南京)有限公司 | 一种具有高可靠度焊点结构的散热倒装封装结构及方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0623352B2 (ja) * | 1986-02-21 | 1994-03-30 | 東芝ケミカル株式会社 | 半導体素子接着用ペ−スト |
| JP2002076055A (ja) * | 2000-08-22 | 2002-03-15 | Hitachi Ltd | 半導体装置の実装方法および実装構造 |
| JP2005039240A (ja) * | 2003-06-24 | 2005-02-10 | Ngk Spark Plug Co Ltd | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 |
| JP4492233B2 (ja) * | 2003-11-27 | 2010-06-30 | 株式会社デンソー | 半導体チップの実装構造および半導体チップの実装方法 |
| US8963340B2 (en) * | 2011-09-13 | 2015-02-24 | International Business Machines Corporation | No flow underfill or wafer level underfill and solder columns |
| CN106233462B (zh) * | 2014-04-14 | 2019-07-19 | 瑞萨电子株式会社 | 半导体器件以及半导体器件的制造方法 |
| JP6467797B2 (ja) | 2014-07-14 | 2019-02-13 | 凸版印刷株式会社 | 配線基板、配線基板を用いた半導体装置およびこれらの製造方法 |
| JP6510897B2 (ja) * | 2015-06-09 | 2019-05-08 | 新光電気工業株式会社 | 配線基板及びその製造方法と電子部品装置 |
-
2017
- 2017-01-30 JP JP2017014613A patent/JP6858576B2/ja active Active
- 2017-12-22 US US15/852,479 patent/US10121695B2/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2018125349A5 (ja) | ||
| JP2017108019A5 (ja) | ||
| JP2014513439A5 (ja) | ||
| JP2009545180A5 (ja) | ||
| TWI420630B (zh) | 半導體封裝結構與半導體封裝製程 | |
| CN106711105A (zh) | 覆盖金属层填充孔或槽的封装结构及制作方法 | |
| JP2015115419A5 (ja) | ||
| JP2014127706A5 (ja) | 半導体装置の製造方法 | |
| JP2011044654A5 (ja) | ||
| TW200504952A (en) | Method of manufacturing semiconductor package and method of manufacturing semiconductor device | |
| JP5934154B2 (ja) | 電子部品が実装された基板構造及びその製造方法 | |
| JP2009141169A5 (ja) | ||
| JP2013197209A (ja) | 半導体装置及びその製造方法 | |
| JP2020522117A5 (ja) | ||
| JP2017011075A5 (ja) | ||
| JP2014003292A5 (ja) | ||
| TWI578472B (zh) | 封裝基板、半導體封裝件及其製法 | |
| JP2019083234A5 (ja) | ||
| TWI567888B (zh) | 封裝結構及其製法 | |
| JP2006253289A5 (ja) | ||
| JP2008205078A (ja) | 半導体装置及びその製造方法 | |
| KR20160042486A (ko) | 반도체 패키지 제조용 ncf 및 이의 제조 방법, ncf를 이용한 반도체 패키지 제조 방법 | |
| TW200601533A (en) | Leadframe with a chip pad for double side stacking and method for manufacturing the same | |
| JP2010153491A5 (ja) | 電子装置及びその製造方法、並びに半導体装置 | |
| JPH11111761A (ja) | 半導体チップ部品の実装体 |