JP2009071376A - Variable gain amplifier circuit and signal switching semiconductor integrated circuit - Google Patents
Variable gain amplifier circuit and signal switching semiconductor integrated circuit Download PDFInfo
- Publication number
- JP2009071376A JP2009071376A JP2007234582A JP2007234582A JP2009071376A JP 2009071376 A JP2009071376 A JP 2009071376A JP 2007234582 A JP2007234582 A JP 2007234582A JP 2007234582 A JP2007234582 A JP 2007234582A JP 2009071376 A JP2009071376 A JP 2009071376A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- input terminal
- signal
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
【課題】 増幅率を制御する制御コードを電圧に変換するDA変換部を有するVCA回路において、DA変換部のスイッチ素子としてバイポーラトランジスタを用いてもベース電流やリーク電流の影響による直線性誤差を小さくする。
【解決手段】 入力信号を増幅又は減衰する第1増幅/減衰回路(11)と、入力信号を増幅又は減衰する第2増幅/減衰回路(12)と、第1入力端子と第2入力端子とを有し、第1の増幅/減衰回路で増幅又は減衰した信号を第1入力端子に受け、第2増幅/減衰回路で増幅又は減衰した信号を第2入力端子に受け、nビットのディジタル入力に応じた電圧を生成する抵抗ラダー&スイッチ回路(13)と、該回路の出力を非反転入力端子に受け第2増幅/減衰回路の出力または入力信号を増幅又は減衰する第3増幅/減衰回路(15)の出力をフィードバック抵抗が接続されている反転入力端子に受ける差動増幅回路(14)とを備える構成とした。
【選択図】 図1PROBLEM TO BE SOLVED: To reduce a linearity error due to the influence of a base current and a leak current in a VCA circuit having a DA converter for converting a control code for controlling an amplification factor into a voltage even if a bipolar transistor is used as a switch element of the DA converter. To do.
A first amplification / attenuation circuit (11) for amplifying or attenuating an input signal, a second amplification / attenuation circuit (12) for amplifying or attenuating an input signal, a first input terminal and a second input terminal And receiving the signal amplified or attenuated by the first amplification / attenuation circuit at the first input terminal, receiving the signal amplified or attenuated by the second amplification / attenuation circuit at the second input terminal, and receiving the n-bit digital input. Resistor ladder & switch circuit (13) for generating a voltage according to the frequency, and a third amplifying / attenuating circuit for amplifying or attenuating the output or input signal of the second amplifying / attenuating circuit by receiving the output of the circuit at a non-inverting input terminal And a differential amplifier circuit (14) that receives the output of (15) at an inverting input terminal to which a feedback resistor is connected.
[Selection] Figure 1
Description
本発明は、電圧制御可変利得増幅回路およびこれを内蔵した信号切替え用半導体集積回路に関し、特に抵抗ラダーおよび切替えスイッチを備えたDA変換回路と差動増幅回路とを有する可変利得増幅回路に利用して有効な技術に関する。 The present invention relates to a voltage controlled variable gain amplifier circuit and a signal switching semiconductor integrated circuit incorporating the voltage controlled variable gain amplifier circuit, and more particularly, to a variable gain amplifier circuit having a DA converter circuit having a resistance ladder and a changeover switch and a differential amplifier circuit. Related to effective technology.
従来、オーディオ信号や映像信号をディジタル信号処理するシステムでは、チューナで受信した信号を増幅して所望の振幅の信号としてAD変換回路に供給するため、VCA回路(電圧制御可変利得増幅回路)が用いられている。VCA回路は電圧で増幅率(利得)を制御するものが多いが、ディジタル信号処理システムでは、VCA回路の増幅率をCPU等からの制御コードで制御できると便利であるため、制御コードを電圧に変換するDA変換機能を取り込んだVCA回路が種々提案されている。 Conventionally, in a system that digitally processes audio signals and video signals, a VCA circuit (voltage controlled variable gain amplifier circuit) is used to amplify a signal received by a tuner and supply it to an AD conversion circuit as a signal having a desired amplitude. It has been. Many VCA circuits control the amplification factor (gain) by voltage. However, in digital signal processing systems, it is convenient if the amplification factor of the VCA circuit can be controlled by a control code from a CPU or the like. Various VCA circuits incorporating a DA conversion function for conversion have been proposed.
図8は、DA変換部を有するVCA回路の回路例を示す。このVCA回路は、フィードバック抵抗Rfを有する差動増幅回路AMPの反転入力端子と接地点との間に接続された直列ラダー抵抗R1〜Rnおよび各抵抗と並列に接続されたスイッチ素子SW1〜SWnからなるDA変換部により差動増幅回路AMPの増幅率(利得)を制御して、非反転入力端子に入力されているアナログ信号を増幅するものである。このVCA回路では、制御コードに応じてオンされるスイッチ素子SW1〜SWnの組合せ(数)が変わり、直列ラダー抵抗の合成抵抗が変化することで増幅率が変化する。
図8のVCA回路においては、スイッチ素子SW1〜SWnとしてバイポーラ・トランジスタまたはMOSFETが使用される。MOSFETを使用した場合、そのオン抵抗が比較的大きいため、直列ラダー抵抗回路における抵抗数すなわち増幅率の制御段数(可変範囲)をあまり多くすることができない。また、直列ラダー抵抗に流される電流は差動増幅回路の出力端子から供給されるため、低電源電圧の回路には適していない。従って、増幅率の制御段数を多くしたい場合は、スイッチ素子SW1〜SWnとしてバイポーラ・トランジスタを使用するのが望ましい。 In the VCA circuit of FIG. 8, bipolar transistors or MOSFETs are used as the switch elements SW1 to SWn. When a MOSFET is used, its on-resistance is relatively large, so the number of resistors in the series ladder resistor circuit, that is, the number of control stages (variable range) of the amplification factor cannot be increased too much. Further, since the current flowing through the series ladder resistor is supplied from the output terminal of the differential amplifier circuit, it is not suitable for a low power supply voltage circuit. Therefore, when it is desired to increase the number of gain control stages, it is desirable to use bipolar transistors as the switch elements SW1 to SWn.
しかしながら、バイポーラ・トランジスタを使用した場合には、バイポーラ・トランジスタに特有のベース電流やオフ時のリーク電流の影響によって、図9に示すように、出力信号の直線性誤差が劣化する。すなわち、VCA回路に図9に破線Aで示すような直線性が要求されている場合にも、実際の出力特性はベース電流やリーク電流の影響によって、図9に実線Bで示すようなずれの多い特性となってしまうという問題点がある。 However, when a bipolar transistor is used, the linearity error of the output signal deteriorates as shown in FIG. 9 due to the influence of the base current peculiar to the bipolar transistor and the leakage current at the OFF time. That is, even when the VCA circuit is required to have linearity as shown by the broken line A in FIG. 9, the actual output characteristics are shifted as shown by the solid line B in FIG. 9 due to the influence of the base current and the leakage current. There is a problem that it has many characteristics.
さらに、直列ラダー抵抗回路の問題点として、抵抗の数を減らすため各抵抗に2のn乗の重みを持たせるようにすると、抵抗ばらつきに起因して生じる誤差がLSB側よりもMSB側の方が大きいため、回路全体としての誤差特性が悪化することが挙げられる。かかる誤差特性の悪化を防止するには、各抵抗の値を同じにして抵抗及びスイッチ素子の数を多くすることが考えられるが、そのようにすると制御コードのビット数すなわち増幅率の制御段数が多い場合には、回路規模が大幅に増加してしまうという問題点がある。 Furthermore, as a problem of the series ladder resistor circuit, if each resistor is given a weight of 2 to reduce the number of resistors, an error caused by resistance variation is more on the MSB side than on the LSB side. Therefore, the error characteristic of the entire circuit is deteriorated. In order to prevent such deterioration of the error characteristics, it is conceivable to increase the number of resistors and switch elements by making the values of the respective resistors the same. However, by doing so, the number of bits of the control code, that is, the number of control stages of the amplification factor is increased. When there are many, there is a problem that the circuit scale increases significantly.
なお、本発明のVCA回路が用いているR−2Rラダー抵抗回路と同様な回路を使用しているDA変換回路として、特許文献1や2に記載されている発明があるが、これらの発明はDA変換回路に関するものであり、これらをそのまま図8の回路におけるDA変換部に使用できるものではないし、仮に利用できるように構成したとしても、スイッチ素子としてバイポーラ・トランジスタを使用した場合におけるベース電流やリーク電流の影響を排除するという本発明の有する効果が得られるものではない。
Note that there are inventions described in
この発明の目的は、増幅率を制御する制御コードを電圧に変換するDA変換部を有するVCA回路において、DA変換部のスイッチ素子としてバイポーラ・トランジスタを用いてもベース電流やリーク電流の影響による直線性誤差を小さくすることができる回路構成技術を提供することにある。 An object of the present invention is to provide a straight line due to the influence of a base current and a leakage current even if a bipolar transistor is used as a switch element of a DA converter in a VCA circuit having a DA converter that converts a control code for controlling an amplification factor into a voltage. It is an object of the present invention to provide a circuit configuration technique capable of reducing the performance error.
この発明の目的は、増幅率を制御する制御コードを電圧に変換するDA変換部を有するVCA回路において、増幅率の制御段数を多くしても回路規模が大幅に増加することのない回路構成技術を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a circuit configuration technique for a VCA circuit having a DA converter that converts a control code for controlling an amplification factor into a voltage so that the circuit scale does not increase significantly even if the number of amplification control stages is increased. Is to provide.
上記目的を達成するため、本発明に係る可変利得増幅回路は、入力信号を増幅又は減衰する第1の増幅/減衰回路と、前記入力信号を増幅又は減衰する第2の増幅/減衰回路と、第1入力端子と第2入力端子とを有し、前記第1の増幅/減衰回路で増幅又は減衰した信号を前記第1入力端子に受け、前記第2の増幅/減衰回路で増幅又は減衰した信号を前記第2入力端子に受け、nビット(nは正の整数)のディジタル入力に応じた電圧を生成する抵抗ラダー&スイッチ回路と、前記抵抗ラダー&スイッチ回路の出力を非反転入力端子に受け、前記第2の増幅/減衰回路の出力または前記入力信号を増幅又は減衰する第3の増幅/減衰回路の出力をフィードバック抵抗が接続されている反転入力端子に受ける差動増幅回路と、を備える構成とした。 In order to achieve the above object, a variable gain amplifier circuit according to the present invention includes a first amplification / attenuation circuit that amplifies or attenuates an input signal, and a second amplification / attenuation circuit that amplifies or attenuates the input signal; A first input terminal and a second input terminal, the signal amplified or attenuated by the first amplification / attenuation circuit is received by the first input terminal, and amplified or attenuated by the second amplification / attenuation circuit A resistor ladder and switch circuit that receives a signal at the second input terminal and generates a voltage corresponding to an n-bit (n is a positive integer) digital input, and an output of the resistor ladder and switch circuit as a non-inverting input terminal A differential amplifier circuit receiving the output of the second amplifier / attenuator circuit or the output of the third amplifier / attenuator circuit for amplifying or attenuating the input signal at an inverting input terminal connected to a feedback resistor; Configuration to prepare It was.
また、前記抵抗ラダー&スイッチ回路は、出力点と定電位点との間に直列に接続されたn個の第1抵抗と、前記n個の第1抵抗のそれぞれの接続点と前記第1入力端子および前記第2入力端子との間にそれぞれ設けられたn個の切替えスイッチと、前記切替えスイッチのコモン端子側と前記n個の第1抵抗のそれぞれの接続点との間に設けられたn個の第2抵抗とを有し、前記切替えスイッチが前記nビットのディジタル入力に応じて前記第1入力端子または前記第2入力端子の信号を前記コモン端子側へ伝達し、前記第1抵抗と第2抵抗からなるラダー抵抗回路で分圧、合成した電圧を生成して前記出力点より出力するように構成した。 The resistor ladder & switch circuit includes n first resistors connected in series between an output point and a constant potential point, a connection point between each of the n first resistors, and the first input. N changeover switches provided between the terminal and the second input terminal, and n provided between the common terminal side of the changeover switch and the connection points of the n first resistors. A second resistor, and the change-over switch transmits a signal of the first input terminal or the second input terminal to the common terminal side according to the n-bit digital input, and the first resistor A voltage obtained by dividing and synthesizing the voltage by a ladder resistor circuit including a second resistor is generated and output from the output point.
上記した手段によれば、差動増幅回路から抵抗ラダー&スイッチ回路へ電流が流れ込まない可変利得増幅回路が構成されるため、抵抗ラダー&スイッチ回路内のスイッチ素子としてバイポーラ・トランジスタを使用してもベース電流やリーク電流の影響をなくし直線性誤差を小さくすることができる。 According to the above-described means, a variable gain amplifier circuit is configured in which no current flows from the differential amplifier circuit to the resistor ladder & switch circuit. Therefore, even if a bipolar transistor is used as a switch element in the resistor ladder & switch circuit. The influence of the base current and the leakage current can be eliminated and the linearity error can be reduced.
さらに、前記第2抵抗の抵抗値は前記第1抵抗の抵抗値の2倍となるように設定する。これにより、n個の第1抵抗とn個の第2抵抗は、R−2Rラダー抵抗回路として機能するため、増幅率の制御段数を1段多くした場合には、第1抵抗と第2抵抗をそれぞれ1個ずつ追加するとともに切替えスイッチを1つ追加すれば良いので、回路規模を大幅に増加させることがない。 Further, the resistance value of the second resistor is set to be twice the resistance value of the first resistor. As a result, the n first resistors and the n second resistors function as an R-2R ladder resistor circuit. Therefore, when the number of amplification control stages is increased by one, the first resistor and the second resistor Since it is only necessary to add one switch and one changeover switch, the circuit scale is not significantly increased.
また、望ましくは、前記フィードバック抵抗を可変抵抗により構成する。この可変抵抗の抵抗値をOTPなどの不揮発性記憶手段を用いて変えることにより、可変利得増幅回路のオフセットや可変幅など回路の特性を調整することが可能となる。 Preferably, the feedback resistor is a variable resistor. By changing the resistance value of the variable resistor using non-volatile storage means such as OTP, it becomes possible to adjust circuit characteristics such as offset and variable width of the variable gain amplifier circuit.
本発明に従うと、DA変換部のスイッチ素子としてバイポーラ・トランジスタを用いてもベース電流やリーク電流の影響による直線性誤差を小さくすることができる可変利得増幅回路を実現することができる。また、増幅率の制御段数を多くしても回路規模が大幅に増加することのない可変利得増幅回路を実現することができるという効果がある。 According to the present invention, it is possible to realize a variable gain amplifier circuit that can reduce the linearity error due to the influence of the base current and the leakage current even if a bipolar transistor is used as the switch element of the DA converter. Further, there is an effect that it is possible to realize a variable gain amplifier circuit that does not significantly increase the circuit scale even if the number of control stages of the amplification factor is increased.
以下、本発明の好適な実施例を図面に基づいて説明する。 Preferred embodiments of the present invention will be described below with reference to the drawings.
図1は、本発明に係るDA変換部を有するVCA回路の一実施例を示す。この実施例のVCA回路は、入力信号Vinを増幅又は減衰する第1の増幅or減衰回路11と、入力信号Vinを増幅又は減衰した第2の増幅or減衰回路12と、第1の増幅or減衰回路11で増幅又は減衰する信号と第2の増幅or減衰回路12で増幅又は減衰した信号とを入力とする抵抗ラダー&スイッチ回路13と、該抵抗ラダー&スイッチ回路13の出力を非反転入力端子に受け第2の増幅or減衰回路12の出力を入力抵抗Riを介して反転入力端子に受ける差動増幅回路14と、差動増幅回路14の出力端子と反転入力端子との間に接続されたフィードバック抵抗Rfとから構成されている。
FIG. 1 shows an embodiment of a VCA circuit having a DA converter according to the present invention. The VCA circuit of this embodiment includes a first amplification or
上記第1の増幅or減衰回路11と第2の増幅or減衰回路12において、両方とも増幅回路または両方とも減衰回路とする構成のほか、一方を増幅回路、他方を減衰回路とする構成も可能である。
The first amplifying or
図2には、上記抵抗ラダー&スイッチ回路13の具体的な回路例が示されている。この実施例の抵抗ラダー&スイッチ回路13は、上記第1の増幅or減衰回路11の出力を受ける第1の入力端子IN1と、第2の増幅or減衰回路12の出力を受ける第2の入力端子IN2と、接地点と出力端子OUTとの間に直列に接続されたn個(nは正の整数)の抵抗R1,R2,R3……Rnと、n個の切替えスイッチSW1,SW2,SW3……SWnと、これらの切替えスイッチの各コモン側端子と上記抵抗R1,R2,R3……Rnの各接続ノードN1,N2,N3……Nnとの間に接続されたn個の抵抗R11,R12,R13……R1nとを備えている。
FIG. 2 shows a specific circuit example of the resistor ladder &
そして、上記切替えスイッチSW1,SW2,SW3……SWnの2つの切替え側端子は、それぞれ上記第1の入力端子IN1と第2の入力端子IN2に選択的に接続可能にされており、これらの切替えスイッチはnビットの制御コードB1〜Bnによって制御され、各ビットの状態に応じて入力端子IN1またはIN2のいずれか一方の信号が対応する抵抗(R11,R12,R13……R1n)に入力される。これにより、抵抗ラダー&スイッチ回路13は、前記第1入力端子または前記第2入力端子の信号を、SW1〜SWnのコモン側端子へ伝達し、前記抵抗R1〜RnとR11〜R1nからなるラダー抵抗回路で制御コードに応じて分圧、合成した電圧を生成して前記出力端子OUTより出力する。
The two switching terminals SW1, SW2, SW3... SWn are selectively connectable to the first input terminal IN1 and the second input terminal IN2, respectively. The switch is controlled by n-bit control codes B1 to Bn, and either signal of the input terminal IN1 or IN2 is input to the corresponding resistor (R11, R12, R13... R1n) according to the state of each bit. . Thereby, the resistor ladder &
また、上記抵抗R2,R3……Rnの抵抗値をrとすると、抵抗R11,R12,……R1nの抵抗値は2倍の2rとされている。これにより、抵抗ラダー&スイッチ回路は、入力端子IN1とIN2に固定された電圧が印加されている場合、公知のDA変換回路におけるR−2R抵抗ラダー回路と同様の回路として機能し、増幅率を制御する制御コードR1〜Rnを電圧に変換するDA変換部として動作する。なお、切替えスイッチSW1,SW2,……SWnは、それぞれ相補的にオン、オフされる2つのスイッチ素子(トランジスタ)により構成される。 When the resistance values of the resistors R2, R3... Rn are r, the resistance values of the resistors R11, R12,... R1n are doubled to 2r. As a result, the resistor ladder & switch circuit functions as a circuit similar to the R-2R resistor ladder circuit in the known DA converter circuit when a fixed voltage is applied to the input terminals IN1 and IN2, and the amplification factor is increased. It operates as a DA converter that converts control codes R1 to Rn to be controlled into voltages. The change-over switches SW1, SW2,... SWn are each composed of two switch elements (transistors) that are turned on and off in a complementary manner.
図3には増幅or減衰回路11,12に用いられる増幅回路の具体的な回路例が、また図4には減衰回路の具体的な回路例が示されている。このうち図3の増幅回路は差動増幅回路AMP1と、差動増幅回路AMP1の反転入力端子と接地点との間に接続された抵抗Ri1と、差動増幅回路AMP1の出力端子と反転入力端子との間に接続されたフィードバック抵抗Rf1とから構成されている。図4の減衰回路は、入力端子と出力端子との間に接続されたバッファBFF1および抵抗Rd1と、接地点GNDと出力端子との間に接続されたバッファBFF2および抵抗Rd2とから構成されている。バッファBFF2はインピーダンスを下げるためのもので、省略することも可能である。
FIG. 3 shows a specific circuit example of the amplifier circuit used in the amplifier or
図1のVCA回路は、第1増幅or減衰回路11の利得をAv1、第2増幅or減衰回路12の利得をAv2、増幅or減衰回路11,12及び抵抗ラダー&スイッチ回路13の利得をAv3とおくと、回路全体の利得Avは、次式
In the VCA circuit of FIG. 1, the gain of the first amplifying or attenuating
Av={Av2×−(Rf/Ri)}+{Av3 ×(Rf+Ri)/Ri}
で表わされる。なお、上記利得Av3はテブナンの定理を用いて求めることができる。
Av = {Av2 *-(Rf / Ri)} + {Av3 * (Rf + Ri) / Ri}
It is represented by The gain Av3 can be obtained using Thevenin's theorem.
上記式より、本実施例のVCA回路の利得Avは、電流値に無関係であることが分かる。従って、抵抗ラダー&スイッチ回路13内の切替えスイッチSW1,SW2,……SWnとしてバイポーラ・トランジスタを使用したとしても、回路の利得Avはベース電流やリーク電流の影響を受けない。このことは、図1と図8とを比較すると、図8では抵抗ラダー回路の出力が差動増幅回路14のフィードバック抵抗を介して出力端子に接続されているのに対し、図1では、抵抗ラダー&スイッチ回路13の出力が、高入力インピーダンスである差動増幅回路14の非反転入力端子に、接続されていることからも明らかである。つまり、図8のVCA回路では差動増幅回路から抵抗ラダー回路に電流が流れ込むのに対し、図1のVCA回路では差動増幅回路から抵抗ラダー回路に電流が流れないためである。なお、回路上は、差動増幅回路14の出力端子から抵抗ラダー&スイッチ回路13の入力端子IN2への電流経路があるように見えるが、その電流は第2増幅or減衰回路12の電流供給能力が充分に大きければ「0」とみなせるほど小さなものとなる。
From the above equation, it can be seen that the gain Av of the VCA circuit of this embodiment is independent of the current value. Therefore, even if bipolar transistors are used as the changeover switches SW1, SW2,... SWn in the resistor ladder &
また、図8のVCA回路では、nが「1」増えると(2n+1−2n)個だけ抵抗とスイッチ素子を増加させる必要があるのに対し、図1のVCA回路では、nが「1」増えた場合でも抵抗値rの抵抗と抵抗値2rの抵抗を1つずつとスイッチを1つ(トランジスタは2個)増やせばよいので、回路規模の増大は図8の回路に比べてはるかに少なくて済む。 In the VCA circuit of FIG. 8, when n increases by “1”, it is necessary to increase the number of resistors and switch elements by (2 n + 1 −2 n ), whereas in the VCA circuit of FIG. Even when “1” increases, the resistance of the resistance value r and the resistance of the resistance value 2r can be increased by one and the number of switches (two transistors) can be increased. Much less.
さらに、本実施例のVCA回路は、抵抗ラダー&スイッチ回路13内の切替えスイッチSW1,SW2,……SWnをMOSFETで構成する場合よりもバイポーラ・トランジスタで構成した場合の方が有利である。その理由は、バイポーラ・トランジスタの方がMOSFETよりもオン抵抗が小さいので、R−2R抵抗ラダー回路内のノードN1〜Nnの電位の精度が高くなるとともに、バイポーラ・トランジスタで構成した場合の方が、抵抗ラダー&スイッチ回路13に入力される信号のレベルが低くても動作するためである。また、差動増幅回路14や増幅or減衰回路11,12の増幅回路を構成する素子としてバイポーラ・トランジスタを用いた方が特性の良い回路が得られる場合、抵抗ラダー&スイッチ回路13内の切替えスイッチもバイポーラ・トランジスタで構成することにより、プロセスを簡略化して製造コストを下げることができるという利点がある。
Further, the VCA circuit of this embodiment is more advantageous when the change-over switches SW1, SW2,... SWn in the resistor ladder &
なお、図1のVCA回路において、n=8すなわち制御コードが8ビットで、Av1=1,Av2=0.5、Ri=6kΩ,Rf=9kΩ,R1=R2=……=Rn=10kΩ,R11=R12=……=R1n=20kΩの場合を考えると、利得Av3はテブナンの定理から0.5〜1.0の範囲で256段階に可変できることが導かれる。従って、
回路全体の利得Avは、
In the VCA circuit of FIG. 1, n = 8, that is, the control code is 8 bits, Av1 = 1, Av2 = 0.5, Ri = 6 kΩ, Rf = 9 kΩ, R1 = R2 =... = Rn = 10 kΩ, R11 Considering the case of = R12 =... = R1n = 20 kΩ, it is derived from the Thevenin's theorem that the gain Av3 can be varied in 256 steps within the range of 0.5 to 1.0. Therefore,
The gain Av of the entire circuit is
Av=(0.5×−1.5)+(0.5〜1.0 ×2.5)=0.5〜1.75
より、0.5〜1.75の範囲で256段階に可変できることが分かる。
Av = (0.5 × −1.5) + (0.5 to 1.0 × 2.5) = 0.5 to 1.75
Thus, it can be seen that it can be varied in 256 steps within the range of 0.5 to 1.75.
図5には、前記実施例に係るVCA回路の第1の変形例が示されている。 第1の変形例のVCA回路は、図1のVCA回路において差動増幅回路14に設けられている抵抗Ri,Rfを可変抵抗で構成するとともに、第1増幅or減衰回路11および第2増幅or減衰回路12に用いられる図3や図4に示されている増幅回路内の抵抗Ri1,Rf1および減衰回路内の抵抗Rd1,Rd2を可変抵抗で構成し、OTP(ヒューズ切断型リードオンリメモリ)を設けて、OTPに格納されている設定値で各抵抗の値を調整できるようにしたものである。
FIG. 5 shows a first modification of the VCA circuit according to the embodiment. The VCA circuit of the first modified example is configured such that the resistors Ri and Rf provided in the
この第1の変形例のVCA回路においては、上記各抵抗の抵抗値をそれぞれ独自に決定することで、オフセットや可変幅など回路の特性を細かく調整することができるという利点がある。なお、OTPの代わりにフラッシュメモリやEEPROMのような不揮発性メモリを用いて設定値を格納するようにしても良い。OTPやEEPROMには、製造工程の最終段階でVCA回路の特性を測定して、所望の特性となるように補正する値を決定し工場出荷段階でその値を格納して出荷することとなる。 The VCA circuit according to the first modification has an advantage that the circuit characteristics such as offset and variable width can be finely adjusted by individually determining the resistance values of the resistors. Note that the setting value may be stored using a non-volatile memory such as a flash memory or an EEPROM instead of the OTP. In the OTP and EEPROM, the characteristics of the VCA circuit are measured at the final stage of the manufacturing process, a value to be corrected so as to obtain a desired characteristic is determined, and the value is stored and shipped at the factory shipping stage.
図6には、前記実施例に係るVCA回路の第2の変形例が示されている。図1の実施例では、第2増幅or減衰回路12の出力を抵抗ラダー&スイッチ回路13と差動増幅回路14の反転入力端子に分配して入力しているのに対し、図6の変形例では、抵抗ラダー&スイッチ回路13へ入力する信号を生成する第2増幅or減衰回路12とは別個に、差動増幅回路14の反転入力端子に入力する信号を生成する第3増幅or減衰回路15を設けている点が異なる。
FIG. 6 shows a second modification of the VCA circuit according to the embodiment. In the embodiment of FIG. 1, the output of the second amplifier or
この変形例の回路全体の利得Avは、第3増幅or減衰回路15の利得をAv4とおくと、次式
The gain Av of the entire circuit of this modified example is given by the following equation when the gain of the third amplification or
Av={Av4×−(Rf/Ri)}+{Av3 ×(Rf+Ri)/Ri}
で表わされる。この式より、この第2変形例のVCA回路においても、抵抗ラダー&スイッチ回路13内の切替えスイッチSW1,SW2,……SWnとしてバイポーラ・トランジスタを使用したとしても、回路の利得Avはベース電流やリーク電流の影響を受けないようにすることができることが分かる。
Av = {Av4 × − (Rf / Ri)} + {Av3 × (Rf + Ri) / Ri}
It is represented by From this equation, even in the VCA circuit of the second modified example, even if bipolar transistors are used as the changeover switches SW1, SW2,... SWn in the resistor ladder &
さらに、第2の変形例においては、利得Av4を適宜設定することで回路の特性であるオフセットを所望の値に、また利得Av3(Av1,Av2)を適宜設定することで可変幅を所望の範囲にすることができる。第1の変形例においては、Av2を調整してオフセットを所望の値にしようとするとAv3(Av1,Av2)も変化して可変幅も変わるため両方を同時に最適化するのが面倒であるが、第2の変形例においては、Av4を調整してもAv3(Av1,Av2)に影響を与えないためオフセットと可変幅をそれぞれ別々に最適化するのが容易であるという利点がある。しかも、この第2の変形例によれば、差動増幅回路14と抵抗ラダー&スイッチ回路13の出力端子はもちろん入力端子とも完全に遮断して、差動増幅回路14から抵抗ラダー&スイッチ回路13へ流れ込むの電流を「0」とすることができる。
Further, in the second modified example, the gain Av4 is appropriately set to set the offset, which is the circuit characteristic, to a desired value, and the gain Av3 (Av1, Av2) is appropriately set to set the variable width to a desired range. Can be. In the first modification, if Av2 is adjusted and the offset is set to a desired value, Av3 (Av1, Av2) also changes and the variable width also changes, so it is troublesome to optimize both simultaneously. In the second modified example, there is an advantage that it is easy to optimize the offset and the variable width separately because adjusting Av4 does not affect Av3 (Av1, Av2). In addition, according to the second modification, the output terminals of the
なお、図には示されていないが、図6の第2変形例のVCA回路において、第1変形例のように、差動増幅回路14に設けられている抵抗Ri,Rfと、第1増幅or減衰回路11、第2増幅or減衰回路12および第3増幅or減衰回路15内の抵抗を可変抵抗で構成して特性を調整できるように構成することも考えられる。
Although not shown in the drawing, in the VCA circuit of the second modification of FIG. 6, the resistors Ri and Rf provided in the
図7には、図5の変形例のVCA回路の応用例が示されている。この応用例は、オーディオ信号や映像信号をディジタル信号処理するシステムにおいて、チューナで受信した放送信号を増幅して所望の振幅の信号を得るとともに、放送信号とビデオテープレコーダやDVDからの信号とを切り替えてAD変換回路に供給してディジタル信号に変換させるのに使用する信号切替え用半導体集積回路(以下、信号切替え用IC)に適用したものである。 FIG. 7 shows an application example of the VCA circuit of the modification of FIG. This application example is a system that digitally processes audio signals and video signals to obtain a signal having a desired amplitude by amplifying a broadcast signal received by a tuner, and to output a broadcast signal and a signal from a video tape recorder or DVD. The present invention is applied to a signal switching semiconductor integrated circuit (hereinafter referred to as a signal switching IC) used for switching to supply to an AD conversion circuit and converting it to a digital signal.
この応用例の信号切替え用IC20は、アンテナに接続されるアンテナ端子T1からの受信信号を選局、検波するチューナ30から出力される信号を増幅して所望の振幅の信号として出力する前記実施例のVCA回路10と、VCA回路10で増幅された信号またはビデオテープレコーダからの信号が入力されるビデオ端子T2の信号、DVDからの信号が入力されるDVD端子T3の信号のうちいずれかを選択して後段(チップ外)のAD変換回路40に供給する信号切替えスイッチ25を備える。
The
また、信号切替え用IC20は、信号切替えスイッチ25により選択された信号を出力する端子26と、外部のマイクロプロセッサもしくはマイクロコンピュータのような制御手段(以下、CPUと記す)50から供給される信号切替えスイッチ25の制御信号を受ける端子27、VCA回路10内の抵抗の調整値を設定するOTP回路28などを備える。
The
なお、21〜23はそれぞれ機器の端子T1〜T3からの信号を受けるチップの外部端子である。抵抗値を調整する設定値を格納する手段として、OTP28の代わりにEEPROMやフラッシュメモリなどの書込み可能な不揮発性半導体メモリ29を使用する場合には、CPU50に接続された外付け素子として設けるようにしてもよい。
上記のような応用システムに使用されるチューナは、それぞれ製造段階で生じる特性ばらつきを有しており、安定した信号をAD変換回路へ供給することが困難である。そこで、使用するチューナの特性ばらつきを測定し、それに応じてVCA回路10内の抵抗の調整値を決定してチップ内部のOTP回路28もしくは不揮発性半導体メモリ29に設定することによって、チューナの特性ばらつきの影響を受けない安定した信号をAD変換回路へ供給することが可能となる。
The tuners used in the above application systems have characteristic variations that occur in the manufacturing stage, and it is difficult to supply a stable signal to the AD conversion circuit. Therefore, the characteristic variation of the tuner to be used is measured, and the adjustment value of the resistance in the
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではない。例えば前記実施例では、抵抗ラダー&スイッチ回路13内の切替えスイッチSW1,SW2,……SWnとしてバイポーラ・トランジスタを使用するのが特に有効であると説明したが、切替えスイッチにMOSFETを用いることも可能であり、その場合、もともとバイポーラ・トランジスタに特有なベース電流やリーク電流の影響による直線性誤差の増大という問題がない上、回路規模を大幅に増加させることなく増幅率の制御段数を多くすることができるという効果が得られる。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments. For example, in the above-described embodiment, it has been described that it is particularly effective to use bipolar transistors as the changeover switches SW1, SW2,... SWn in the resistor ladder &
また、前記実施例では、VCA回路10内の抵抗の調整値を格納する不揮発性記憶手段(OTP回路)としてヒューズ切断型リードオンリメモリを使用する例を説明したが、このOTP回路にはポリシリコンヒューズなどを利用するものの他、いわゆるROMの目に相当する部位の層間絶縁膜をレーザービームによって選択的に溶融させて上下の導電層を電気的に接続又は遮断してデータを格納するタイプのROM等、製造後にデータを格納可能な記憶手段であればどのようなものであってもよい。
In the above-described embodiment, an example in which a fuse-cut type read-only memory is used as a nonvolatile storage means (OTP circuit) for storing a resistance adjustment value in the
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である映像信号を増幅するVCA回路に適用した場合を説明したが、無線通信システムで受信した信号を増幅するVCA回路などにも利用することができる。 In the above description, the case where the invention made mainly by the present inventor is applied to a VCA circuit that amplifies a video signal, which is a field of use as a background, has been described. However, a VCA circuit that amplifies a signal received in a wireless communication system. It can also be used.
11 第1の増幅or減衰回路
12 第2の増幅or減衰回路
13 抵抗ラダー&スイッチ回路
14 差動増幅回路
15 第3の増幅or減衰回路
20 信号切替え用IC
21〜23 外部端子
25 信号切替えスイッチ
26,27 外部端子
28 OTP(ヒューズ切断型リードオンリメモリ)
29 書込み可能な不揮発性メモリ
30 チューナ
40 AD変換回路
50 制御手段(マイクロコンピュータ,CPU)
DESCRIPTION OF
21 to 23
29 Writable
Claims (10)
前記入力信号を増幅又は減衰する第2の増幅/減衰回路と、
第1入力端子と第2入力端子とを有し、前記第1の増幅/減衰回路で増幅又は減衰した信号を前記第1入力端子に受け、前記第2の増幅/減衰回路で増幅又は減衰した信号を前記第2入力端子に受け、nビット(nは正の整数)のディジタル入力に応じた電圧を生成する抵抗ラダー&スイッチ回路と、
前記抵抗ラダー&スイッチ回路の出力を非反転入力端子に受け、前記第2の増幅/減衰回路の出力、または前記入力信号を増幅又は減衰する第3の増幅/減衰回路の出力、をフィードバック抵抗が接続されている反転入力端子に入力抵抗を介して受ける差動増幅回路と、を備え、
前記抵抗ラダー&スイッチ回路は、
出力点と定電位点との間に直列に接続されたn個の第1抵抗と、
前記n個の第1抵抗のそれぞれの接続点と前記第1入力端子および前記第2入力端子との間にそれぞれ設けられたn個の切替えスイッチと、
前記切替えスイッチのコモン端子側と前記n個の第1抵抗のそれぞれの接続点との間に設けられたn個の第2抵抗とを有し、
前記切替えスイッチが前記nビットのディジタル入力に応じて前記第1入力端子または前記第2入力端子の信号を前記コモン端子側へ伝達し、前記第1抵抗と第2抵抗からなるラダー抵抗回路で分圧、合成した電圧を生成して前記出力点より出力するように構成されていることを特徴とする可変利得増幅回路。 A first amplification / attenuation circuit for amplifying or attenuating an input signal;
A second amplification / attenuation circuit for amplifying or attenuating the input signal;
A first input terminal and a second input terminal, the signal amplified or attenuated by the first amplification / attenuation circuit is received by the first input terminal, and amplified or attenuated by the second amplification / attenuation circuit A resistor ladder & switch circuit that receives a signal at the second input terminal and generates a voltage corresponding to an n-bit (n is a positive integer) digital input;
A feedback resistor receives the output of the resistor ladder & switch circuit at a non-inverting input terminal, and outputs the output of the second amplification / attenuation circuit or the output of a third amplification / attenuation circuit that amplifies or attenuates the input signal. A differential amplifying circuit received via an input resistor at the connected inverting input terminal,
The resistor ladder & switch circuit
N first resistors connected in series between the output point and the constant potential point;
N number of change-over switches respectively provided between a connection point of each of the n number of first resistors and the first input terminal and the second input terminal;
N second resistors provided between the common terminal side of the changeover switch and the connection points of the n first resistors,
The change-over switch transmits a signal of the first input terminal or the second input terminal to the common terminal side according to the n-bit digital input, and is divided by a ladder resistor circuit including the first resistor and the second resistor. A variable gain amplifier circuit configured to generate a voltage and a combined voltage and output the voltage from the output point.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007234582A JP2009071376A (en) | 2007-09-10 | 2007-09-10 | Variable gain amplifier circuit and signal switching semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007234582A JP2009071376A (en) | 2007-09-10 | 2007-09-10 | Variable gain amplifier circuit and signal switching semiconductor integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009071376A true JP2009071376A (en) | 2009-04-02 |
Family
ID=40607218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007234582A Pending JP2009071376A (en) | 2007-09-10 | 2007-09-10 | Variable gain amplifier circuit and signal switching semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009071376A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102984484A (en) * | 2012-11-08 | 2013-03-20 | 中国兵器工业集团第二一四研究所苏州研发中心 | Contrast control circuit of machine-mounted video system |
| CN109541442A (en) * | 2019-01-02 | 2019-03-29 | 珠海格力电器股份有限公司 | Precision-adjustable sampling circuit and measuring equipment |
| CN113131931A (en) * | 2021-04-27 | 2021-07-16 | 中安智联未来有限公司 | Analog input and output hybrid circuit |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5377651A (en) * | 1976-12-21 | 1978-07-10 | Ube Ind Ltd | Compensating device of bridge circuit including photoelectric elemenats |
| JPH06303060A (en) * | 1993-04-15 | 1994-10-28 | Mitsubishi Electric Corp | Gain control amplifier circuit |
| JP2001203549A (en) * | 2000-01-20 | 2001-07-27 | Onkyo Corp | Amplifier circuit |
-
2007
- 2007-09-10 JP JP2007234582A patent/JP2009071376A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5377651A (en) * | 1976-12-21 | 1978-07-10 | Ube Ind Ltd | Compensating device of bridge circuit including photoelectric elemenats |
| JPH06303060A (en) * | 1993-04-15 | 1994-10-28 | Mitsubishi Electric Corp | Gain control amplifier circuit |
| JP2001203549A (en) * | 2000-01-20 | 2001-07-27 | Onkyo Corp | Amplifier circuit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102984484A (en) * | 2012-11-08 | 2013-03-20 | 中国兵器工业集团第二一四研究所苏州研发中心 | Contrast control circuit of machine-mounted video system |
| CN109541442A (en) * | 2019-01-02 | 2019-03-29 | 珠海格力电器股份有限公司 | Precision-adjustable sampling circuit and measuring equipment |
| CN113131931A (en) * | 2021-04-27 | 2021-07-16 | 中安智联未来有限公司 | Analog input and output hybrid circuit |
| CN113131931B (en) * | 2021-04-27 | 2024-05-07 | 中安智联未来有限公司 | Analog input/output hybrid circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7605659B2 (en) | Gain adjustment for programmable gain amplifiers | |
| US7688144B2 (en) | Variable-gain wide-dynamic-range amplifier | |
| CN1881788B (en) | Variable gain amplifier circuit, DC offset correction method and radio receiving equipment | |
| US8344927B2 (en) | Analog digital converting device and reference voltage controlling method thereof | |
| US6958719B2 (en) | Digital-to-analog converter circuits including independently sized reference current source transistors and methods of operating same | |
| TW200929860A (en) | A gain control circuit for an amplifier in a wireless transceiver | |
| JP2011091572A (en) | Variable-gain amplifier circuit | |
| KR100931548B1 (en) | Gain variable amplifier circuit | |
| JP2009071376A (en) | Variable gain amplifier circuit and signal switching semiconductor integrated circuit | |
| US10411666B2 (en) | Open-loop linear VGA | |
| WO1998039916A1 (en) | Television receiver | |
| EP0661804B1 (en) | Volume controller | |
| WO2008044750A1 (en) | Low-noise amplifier | |
| JP4600167B2 (en) | Differential amplifier circuit | |
| US8374563B2 (en) | Gain control circuit of the wireless receiver | |
| TWI293521B (en) | Electronic circuit device | |
| CN100530952C (en) | An amplifier gain control circuit of wireless transceiver | |
| JP4626503B2 (en) | Operational amplifier circuit | |
| JP4729877B2 (en) | Current output type drive circuit | |
| KR100466074B1 (en) | Reference voltage generator with deviation compensation function and auto gain controller thereby | |
| TW201041323A (en) | Receiver | |
| US7205799B2 (en) | Input buffer having a stabilized operating point and an associated method | |
| US20120148001A1 (en) | Semiconductor integrated circuit and receiving apparatus | |
| US20250226801A1 (en) | Rf integrated circuit for performing calibration operation for stable operations of power amplifiers included in plurality of transmission channels | |
| JP4539159B2 (en) | Amplifier circuit and wireless receiver circuit using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100902 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120124 |