[go: up one dir, main page]

JP2008130701A - 配線基板とそれを用いた半導体装置及び半導体装置の製造方法 - Google Patents

配線基板とそれを用いた半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2008130701A
JP2008130701A JP2006312316A JP2006312316A JP2008130701A JP 2008130701 A JP2008130701 A JP 2008130701A JP 2006312316 A JP2006312316 A JP 2006312316A JP 2006312316 A JP2006312316 A JP 2006312316A JP 2008130701 A JP2008130701 A JP 2008130701A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor package
package substrate
wiring
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006312316A
Other languages
English (en)
Inventor
Hiroaki Fujimoto
博昭 藤本
Kenichi Imazu
健一 今津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006312316A priority Critical patent/JP2008130701A/ja
Priority to US11/937,847 priority patent/US20080179711A1/en
Priority to CNA2007101866980A priority patent/CN101188221A/zh
Publication of JP2008130701A publication Critical patent/JP2008130701A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H10W70/68—
    • H10W74/014—
    • H10W74/114—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H10W72/0198—
    • H10W72/075—
    • H10W72/50—
    • H10W72/5522—
    • H10W72/5524—
    • H10W72/5525—
    • H10W72/59—
    • H10W72/952—
    • H10W74/00—
    • H10W90/754—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体装置としての信頼性をより向上することができるとともに、生産性をもより向上することができる配線基板とそれを用いた半導体装置及び半導体装置の製造方法を提供する。
【解決手段】ＢＧＡパッケージ用の配線基板８を構成する各半導体パッケージ基板１の周囲に凹部１０を形成し、この凹部１０を含めて配線基板８上に封止樹脂１５を充填して樹脂封止した状態で、配線基板８と封止樹脂１５を区切りライン９で切断することにより、半導体パッケージ基板１上に半導体チップ１３が封止樹脂１５により封止された複数の半導体装置を製造する。
【選択図】図５

Description

本発明は、例えばＢＧＡパッケージ等に用いられ半導体チップが搭載される複数の半導体パッケージ基板からなる配線基板とそれを用いた半導体装置及び半導体装置の製造方法に関するものである。
近年、移動体通信機器等の電子機器の小型化に対応するため、半導体装置においても小型化・高密度化が求められている。また、電子機器の高機能・多機能化が進展し、半導体装置においては、外部端子が多ピン化の傾向にあり半導体パッケージの底面にエリアアレー状に配置されたＢＧＡパッケージ、ＬＧＡパッケージが多く用いられている。
このような半導体装置は、例えばＢＧＡパッケージ用の配線基板を構成する各半導体パッケージ基板上に半導体チップを封止樹脂により封止した状態で、配線基板と封止樹脂を個々の半導体パッケージ基板ごとに切り出すことにより得るようにしている。
以下、従来の半導体装置（例えば、特許文献１を参照）としてＢＧＡパッケージを例に挙げて、その製造方法を説明する。
図７は従来のＢＧＡパッケージ用の配線基板において配線パターンを形成した状態を示す上面図、図８は従来の半導体装置の製造方法における製造工程を示す断面図、図９は従来の半導体装置の製造方法における製造工程により製造された半導体装置の外観形状を示す側面図である。
まず、図７および図８（ａ）に示すように、区切りライン９で区切られた複数の半導体パッケージ基板１を有する配線基板８を準備する。なお、ここでは、配線基板８として、半導体パッケージ基板１が区切りライン９で上下左右に６個形成されている場合を図示している。配線基板８を構成する複数の半導体パッケージ基板１はガラスエポキシ等の絶縁性基板よりなり、それぞれの表面には、半導体チップ搭載領域２、内部電極３、導体配線４、メッキ用配線５が形成され、裏面には、外部接続用の外部電極１６が形成されており、図示していないが、導体配線４と外部電極１６とは配線基板８の内部に形成されたスルーホール等を介して電気的に接続されている。
次に、図８（ｂ）に示すように、配線基板８の表面に形成された複数の半導体チップ搭載領域２の全てに対して、それぞれ半導体チップ１３を導電性樹脂で固着する。次に、各半導体チップ１３の電極と内部電極３を、Ａｕ等のボンディングワイヤ１４にて、電気的に接続する。
次に、図８（ｃ）に示すように、エポキシ等の樹脂からなる封止樹脂１５にて配線基板８表面の全領域を樹脂封止する。
次に、図８（ｄ）に示すように、図８（ｃ）の状態で、配線基板８および封止樹脂１５に対して、ダイシングソー等を用いて区切りライン９に沿って切削することにより、配線基板８および封止樹脂１５を区切りライン９で分割し、半導体パッケージ基板１上に半導体チップ１３が封止樹脂１５により封止された複数個の半導体装置を得るようにしている。
特開２００１−２７４２８３号公報
しかしながら、上記のような従来の半導体装置および半導体装置の製造方法では、配線基板８および封止樹脂１５を複数の半導体装置に分割する際に、メッキ用配線５も同時に分割され、図９に示すように、半導体装置の側面に、メッキ用配線５の端面が露出した状態となる。
このように、メッキ用配線５が半導体装置の側面に露出していると、後の検査工程や電子機器のプリント基板に搭載する際に、メッキ用配線５に検査用ソケットやプリント基板搭載時のピックアップツール等が触れることがあり、この場合、メッキ用配線５が変形して隣接するメッキ用配線５間での電気的なショートが発生することがある。また、不純物イオンの不着や、半導体装置の吸湿によりメッキ用配線５が側面においてマイグレーションを起こしてしまう。以上により、半導体装置としての信頼性が低下するという問題点を有していた。
また、配線基板８および封止樹脂１５を区切りライン９で切削して個々の半導体装置に分割するまでは、ほぼ全ての内部配線３がメッキ用配線５により電気的に接続された（ショート）状態にあるため、配線基板８状態での個々の半導体パッケージ基板１に対する電気的検査が困難であり、不良の半導体パッケージ基板１にも半導体チップ１３を搭載する可能性があり、結果的に、半導体装置としての生産性が低下するという問題点も有していた。
本発明は、上記従来の問題点を解決するもので、半導体装置としての信頼性をより向上することができるとともに、生産性をもより向上することができる配線基板とそれを用いた半導体装置及び半導体装置の製造方法を提供する。
上記の課題を解決するために、本発明の請求項１記載の配線基板は、表面に電気接続された内部電極と導体配線および半導体チップが搭載される半導体チップ搭載領域が形成された半導体パッケージ基板を複数有し、各半導体パッケージ基板の外周に凹部が形成され、前記内部電極と前記導体配線が個々の前記半導体パッケージ基板間で電気的に絶縁されていることを特徴とする。
また、本発明の請求項２記載の配線基板は、請求項１記載の配線基板であって、少なくとも１本以上の前記導体配線の端部が、前記凹部の側面まで達していることを特徴とする。
また、本発明の請求項３記載の配線基板は、請求項１または請求項２記載の配線基板であって、前記凹部が、前記半導体パッケージ基板の外周の全領域に渡ってリング状に形成されていることを特徴とする。
また、本発明の請求項４記載の配線基板は、請求項１または請求項２記載の配線基板であって、前記凹部が、前記半導体パッケージ基板の外周のコーナー部を除いて溝状に形成されていることを特徴とする。
また、本発明の請求項５記載の配線基板は、請求項１または請求項２記載の配線基板であって、前記凹部が、前記半導体パッケージ基板の外周の前記導体配線ごとに独立させて形成されていることを特徴とする。
また、本発明の請求項６記載の配線基板は、請求項１〜請求項５のいずれかに記載の配線基板であって、前記凹部の深さが、前記半導体パッケージ基板の厚みの１／２以下であることを特徴とする。
また、本発明の請求項７記載の配線基板は、請求項１〜請求項６のいずれかに記載の配線基板であって、前記凹部の巾が、３００μｍ以下であることを特徴とする。
また、本発明の請求項８記載の半導体装置は、表面に電気接続された内部電極と導体配線および半導体チップが搭載される半導体チップ搭載領域が形成された半導体パッケージ基板を複数有する配線基板の前記半導体チップ搭載領域に前記半導体チップが搭載され、前記半導体チップの電極と前記内部電極が電気的に接続され、各半導体パッケージ基板の外周に厚みの薄い部分を有し、前記半導体パッケージ基板の少なくとも前記半導体チップ搭載領域以外の前記厚みの薄い部分を含む全領域が封止樹脂にて覆われていることを特徴とする。
また、本発明の請求項９記載の半導体装置は、表面に電気接続された内部電極と導体配線および半導体チップが搭載される半導体チップ搭載領域が形成された半導体パッケージ基板の前記半導体チップ搭載領域に前記半導体チップが搭載され、前記半導体チップの電極と前記内部電極が電気的に接続され、各半導体パッケージ基板の外周に厚みの薄い部分を有し、前記半導体パッケージ基板の少なくとも前記半導体チップ搭載領域以外の前記厚みの薄い部分を含む全領域が封止樹脂にて覆われ、前記半導体パッケージ基板の側面及び前記封止樹脂の側面には、前記導体配線が露出していないことを特徴とする。
また、本発明の請求項１０記載の半導体装置は、請求項８または請求項９記載の半導体装置であって、少なくとも１本以上の前記導体配線の端部が、前記厚みの薄い部分の側面まで達していることを特徴とする。
また、本発明の請求項１１記載の半導体装置は、請求項８または請求項９または請求項１０記載の半導体装置であって、前記厚みの薄い部分が、前記半導体パッケージ基板の外周の全領域に渡ってリング状に形成されていることを特徴とする。
また、本発明の請求項１２記載の半導体装置は、請求項８または請求項９または請求項１０記載の半導体装置であって、前記厚みの薄い部分が、前記半導体パッケージ基板の外周のコーナー部を除いて溝状に形成されていることを特徴とする。
また、本発明の請求項１３記載の半導体装置は、請求項８または請求項９または請求項１０記載の半導体装置であって、前記厚みの薄い部分が、前記半導体パッケージ基板の外周の前記導体配線ごとに独立させて形成されていることを特徴とする。
また、本発明の請求項１４記載の半導体装置は、請求項８〜請求項１３のいずれかに記載の半導体装置であって、前記厚みの薄い部分の深さが、前記半導体パッケージ基板の厚みの１／２以下であることを特徴とする。
また、本発明の請求項１５記載の半導体装置は、請求項８〜請求項１４のいずれかに記載の半導体装置であって、前記厚みの薄い部分の前記外周部からの長さが１００μｍ以下であることを特徴とする。
また、本発明の請求項１６記載の半導体装置は、請求項８〜請求項１５のいずれかに記載の半導体装置であって、前記半導体チップの電極と前記内部電極が金属細線にて接続され、前記半導体チップ及び前記金属細線が前記封止樹脂に覆われていることを特徴とする。
また、本発明の請求項１７記載の半導体装置は、請求項８〜請求項１５のいずれかに記載の半導体装置であって、前記半導体チップの電極と前記内部電極がフリップチップボンディングにて接続されていることを特徴とする。
また、本発明の請求項１８記載の半導体装置は、請求項８〜請求項１５のいずれかに記載の半導体装置であって、前記半導体チップの電極と前記内部電極がフリップチップボンディングにて接続され、かつ前記半導体チップが前記封止樹脂で覆われていることを特徴とする。
また、本発明の請求項１９記載の半導体装置の製造方法は、表面に電気接続された内部電極と導体配線および半導体チップが搭載される半導体チップ搭載領域が形成された半導体パッケージ基板を複数有する配線基板の各半導体パッケージ基板の外周に凹部を形成する工程と、個々の半導体パッケージ基板の前記半導体チップ搭載領域に前記半導体チップを固着する工程と、前記半導体チップの電極と前記内部電極を電気的に接続する工程と、前記配線基板の表面側の全領域を封止樹脂にて覆う工程と、個々の半導体パッケージ基板の外周部にて前記凹部である厚みの薄い部分を残すように、前記封止樹脂及び前記配線基板を切断する工程とからなることを特徴とする。
以上のように本発明によれば、配線基板における各半導体パッケージ基板の外周部分に凹部が形成されており、その凹部によって各半導体パッケージ基板のそりが緩和され、配線基板全体のそり量を小さくできるため、配線基板形成の後工程で各半導体パッケージ基板上に半導体チップを実装した場合の実装品質をより向上することができる。
また、各半導体パッケージ基板上への半導体チップの実装後に樹脂封止して形成した半導体装置の側面には、従来のように内部の導体部が露出していないため、導体間でのショートやマイグレーションの発生をなくすとともに、半導体装置の側面は、密着性の高い封止樹脂と半導体パッケージ基板の基材との界面のみとなるため、半導体装置への外部からの水分の浸入も少なくすることができる。
以上により、半導体装置としての信頼性をより向上することができるとともに、過酷な環境で使用される車載用途など適用範囲の拡大を実現することができる。
また、各半導体パッケージ基板の外周部分に形成された凹部によって全ての内部配線がお互いに絶縁されており、配線基板の状態でも、個々の半導体パッケージ基板上の配線パターンに対する電気的検査が可能であるため、良品の半導体パッケージ基板のみを正確に選択して半導体チップを搭載することができる。
その結果、半導体装置としての信頼性をより向上することができるとともに、生産性をもより向上することができる。
以下、本発明の実施の形態を示す配線基板とそれを用いた半導体装置及び半導体装置の製造方法について、図面を参照しながら具体的に説明する。
本発明の実施の形態の配線基板を説明する。
図１は本実施の形態の配線基板において配線パターンを形成した状態を示す上面図、図２は本実施の形態の配線基板において各半導体パッケージ基板の外周のメッキ用配線部分のみに溝状の凹部を形成した状態を示す上面図、図３は本実施の形態の配線基板において各半導体パッケージ基板の外周の全領域に渡るリング状の凹部を形成した状態を示す上面図、図４は本実施の形態の配線基板において各半導体パッケージ基板の外周のメッキ用配線ごとに独立した凹部を形成した状態を示す上面図である。
まず、図１において、例えばＢＧＡパッケージ、ＬＧＡパッケージ用の配線基板８の基材は、ガラスエポキシ、ＢＴレジン、ポリイミド等よりなり、その厚みは、０．１ｍｍ〜０．８ｍｍ程度である。配線基板８は、複数個の半導体パッケージ基板１で構成され、個別の半導体パッケージ基板１は区切りライン９で区分けされている。各々の半導体パッケージ基板１上には、表面に、内部電極３、導体配線４、メッキ用配線５を有している。図示はしていないが、半導体パッケージ基板１の裏面には、外部電極を有しており、内部電極３と配線基板８の内部に形成されたスルーホール等を介して電気的に接続されている。
内部電極３、導体配線４、メッキ用配線５の主導体の材質は、通常Ｃｕであり、エッチング法やメッキ法などにて形成される。主導体の厚みは、５〜３５μｍ程度である。内部電極３は、後に半導体チップの電極とＡｕボンディングワイヤにて電気的に接続される領域であり、そのボンディング性の向上に、通常、Ｎｉ／Ａｕメッキが電解法にて施されている。メッキ用配線５は、この時のメッキ用電極に接続されているものである。
次に、図２に示すように、各半導体パッケージ基板１の外周のメッキ用配線部分のみに溝状の凹部１０を形成する。溝状の凹部１０の形成は、ルータ等により機械的に切削により形成する方法や、レーザー等による形成方法を用いる。この時、メッキ用配線５も同時に切断され、各々の導体配線４は互いに電気的に分離される。
凹部１０の深さは、配線基板８（または半導体パッケージ基板１）の厚みの１０％〜９０％程度であり、配線基板８（または半導体パッケージ基板１）の厚みにより決定される。また、凹部１０の巾は、５０μｍ〜５００μｍ程度である。また、凹部１０の代わりに、図３に示すように、配線基板８における各半導体パッケージ基板１の外周の全領域に渡るリング状の凹部１１を形成しても良いし、また、図４に示すように、配線基板８における各半導体パッケージ基板１の外周にメッキ用配線５ごとに独立した凹部１２を形成しても良い。
本発明の実施の形態の半導体装置及び半導体装置の製造方法を説明する。
図５は本実施の形態の半導体装置の製造方法における製造工程を示す断面図、図６は本実施の形態の半導体装置の製造方法における製造工程により製造された半導体装置の外観形状を示す側面図である。
まず、図５（ａ）は図２で示した配線基板８のＡ−Ａ’断面図であり、図５（ａ）に示すように、配線基板８は、複数個の半導体パッケージ基板１より構成されており、個々の半導体パッケージ基板１は、表面に半導体チップ搭載領域２、内部電極３、導体配線４を有し、裏面には外部配線と接続される外部電極１６を有している。この配線基板８は、各半導体パッケージ基板１の外周の区切りライン９を含むメッキ用配線５部分のみに溝状の凹部１０を有している。
次に、図５（ｂ）に示すように、半導体チップ１３を、半導体パッケージ基板１上の半導体チップ搭載領域２に、エポキシ、ポリイミド等の導電性樹脂または絶縁性樹脂で固着する。なお、半導体チップ１３は、配線基板８内に形成された半導体パッケージ基板１の全部に固着する。
そして、図５（ｂ）に示すように、Ａｕ、Ｃｕ、ＡＬ等よりなるボンディングワイヤ１４を用いて、ワイヤボンディング法により、半導体チップ１３の電極と半導体パッケージ基板１上に形成された内部電極３とを電気的に接続する。ボンディングワイヤ１４の径は１０〜３０μｍ程度である。ワイヤボンディング時の加熱温度は、１００〜２５０℃程度である。この時、内部電極３の表面にはＡｕメッキが施されているため、良好なボンディング性を得ることができる。
次に、図５（ｃ）に示すように、封止樹脂１５にて、全ての半導体パッケージ基板１を含むように樹脂封止する。封止樹脂１５の厚みは、半導体チップ１３上で０．１ｍｍ〜０．８ｍｍ程度である。この時、封止樹脂１５は、半導体パッケージ基板１上に形成された溝上の凹部１０にも充填される。
次に、図５（ｄ）に示すように、図５（ｃ）の状態で、配線基板８および封止樹脂１５に対して、ダイシングソー等を用いて区切りライン９に沿って切削することにより、配線基板８および封止樹脂１５を区切りライン９で分割し、半導体パッケージ基板１上に半導体チップ１３が封止樹脂１５により封止された複数個の半導体装置を得るようにしている。
この時、半導体パッケージ基板１の外周部の凹部１０によりなる厚みが薄い領域は外周より０．１ｍｍ以下程度の短い寸法とすることにより、機械的強度の強い半導体装置を得ることができる。
以上のようにして製造された半導体装置においては、図６に示すように、半導体装置の側面には、従来のようにメッキ用配線などの導体部の露出が無い。したがって、導体部間のショートおよび導体部によるマイグレーション不良や、検査時のハンドリング時に導体部に触れることがないため、導体部の変形による隣接する導体配線同士の接触もなく、半導体装置として信頼性の高いものを得ることができる。
なお、前述した実施の形態では、半導体チップ１３の電気的な接続にワイヤボンディング法を用いたが、フリップチップボンディングによる接続を用いた場合にも、同様に適用することができる。
本発明の配線基板とそれを用いた半導体装置及び半導体装置の製造方法は、半導体装置としての信頼性をより向上することができるとともに、生産性をもより向上することができるもので、移動体通信機器等の電子機器の小型化およびチップの多ピン化に対応する半導体装置に適用できる。
本発明の実施の形態の配線基板において配線パターンを形成した状態を示す上面図 同実施の形態の配線基板において各半導体パッケージ基板の外周部分に溝状の凹部を形成した状態を示す上面図 同実施の形態の配線基板において各半導体パッケージ基板の外周部分にリング状の凹部を形成した状態を示す上面図 同実施の形態の配線基板において各半導体パッケージ基板の外周部分に独立した凹部を形成した状態を示す上面図 同実施の形態の半導体装置の製造方法における製造工程を示す断面図 同実施の形態の半導体装置の製造方法における製造工程により製造された半導体装置の外観形状を示す側面図 従来のＢＧＡパッケージ用の配線基板において配線パターンを形成した状態を示す上面図 同従来例の半導体装置の製造方法における製造工程を示す断面図 同従来例の半導体装置の製造方法における製造工程により製造された半導体装置の外観形状を示す側面図
符号の説明
１ 半導体パッケージ基板
２ 半導体チップ搭載領域
３ （半導体パッケージ基板上に形成した）内部電極
４ （半導体パッケージ基板上に形成した）導体配線
５ （半導体パッケージ基板上に形成した）メッキ用配線
８ 配線基板
９ 区切りライン
１０ （半導体パッケージ基板に形成した）溝状の凹部
１１ （半導体パッケージ基板に形成した）リング状の凹部
１２ （半導体パッケージ基板に形成した）独立した凹部
１３ 半導体チップ
１４ ボンディングワイヤ
１５ 封止樹脂
１６ 外部電極

Claims (19)

  1. 表面に電気接続された内部電極と導体配線および半導体チップが搭載される半導体チップ搭載領域が形成された半導体パッケージ基板を複数有し、
    各半導体パッケージ基板の外周に凹部が形成され、
    前記内部電極と前記導体配線が個々の前記半導体パッケージ基板間で電気的に絶縁されている
    ことを特徴とする配線基板。
  2. 少なくとも１本以上の前記導体配線の端部が、前記凹部の側面まで達している
    ことを特徴とする請求項１記載の配線基板。
  3. 前記凹部が、前記半導体パッケージ基板の外周の全領域に渡ってリング状に形成されている
    ことを特徴とする請求項１または請求項２記載の配線基板。
  4. 前記凹部が、前記半導体パッケージ基板の外周のコーナー部を除いて溝状に形成されている
    ことを特徴とする請求項１または請求項２記載の配線基板。
  5. 前記凹部が、前記半導体パッケージ基板の外周の前記導体配線ごとに独立させて形成されている
    ことを特徴とする請求項１または請求項２記載の配線基板。
  6. 前記凹部の深さが、前記半導体パッケージ基板の厚みの１／２以下である
    ことを特徴とする請求項１〜請求項５のいずれかに記載の配線基板。
  7. 前記凹部の巾が、３００μｍ以下である
    ことを特徴とする請求項１〜請求項６のいずれかに記載の配線基板。
  8. 表面に電気接続された内部電極と導体配線および半導体チップが搭載される半導体チップ搭載領域が形成された半導体パッケージ基板を複数有する配線基板の前記半導体チップ搭載領域に前記半導体チップが搭載され、
    前記半導体チップの電極と前記内部電極が電気的に接続され、
    各半導体パッケージ基板の外周に厚みの薄い部分を有し、
    前記半導体パッケージ基板の少なくとも前記半導体チップ搭載領域以外の前記厚みの薄い部分を含む全領域が封止樹脂にて覆われている
    ことを特徴とする半導体装置。
  9. 表面に電気接続された内部電極と導体配線および半導体チップが搭載される半導体チップ搭載領域が形成された半導体パッケージ基板の前記半導体チップ搭載領域に前記半導体チップが搭載され、
    前記半導体チップの電極と前記内部電極が電気的に接続され、
    各半導体パッケージ基板の外周に厚みの薄い部分を有し、
    前記半導体パッケージ基板の少なくとも前記半導体チップ搭載領域以外の前記厚みの薄い部分を含む全領域が封止樹脂にて覆われ、
    前記半導体パッケージ基板の側面及び前記封止樹脂の側面には、前記導体配線が露出していない
    ことを特徴とする半導体装置。
  10. 少なくとも１本以上の前記導体配線の端部が、前記厚みの薄い部分の側面まで達している
    ことを特徴とする請求項８または請求項９記載の半導体装置。
  11. 前記厚みの薄い部分が、前記半導体パッケージ基板の外周の全領域に渡ってリング状に形成されている
    ことを特徴とする請求項８または請求項９または請求項１０記載の半導体装置。
  12. 前記厚みの薄い部分が、前記半導体パッケージ基板の外周のコーナー部を除いて溝状に形成されている
    ことを特徴とする請求項８または請求項９または請求項１０記載の半導体装置。
  13. 前記厚みの薄い部分が、前記半導体パッケージ基板の外周の前記導体配線ごとに独立させて形成されている
    ことを特徴とする請求項８または請求項９または請求項１０記載の半導体装置。
  14. 前記厚みの薄い部分の深さが、前記半導体パッケージ基板の厚みの１／２以下である
    ことを特徴とする請求項８〜請求項１３のいずれかに記載の半導体装置。
  15. 前記厚みの薄い部分の前記外周部からの長さが１００μｍ以下である
    ことを特徴とする請求項８〜請求項１４のいずれかに記載の半導体装置。
  16. 前記半導体チップの電極と前記内部電極が金属細線にて接続され、
    前記半導体チップ及び前記金属細線が前記封止樹脂に覆われている
    ことを特徴とする請求項８〜請求項１５のいずれかに記載の半導体装置。
  17. 前記半導体チップの電極と前記内部電極がフリップチップボンディングにて接続されている
    ことを特徴とする請求項８〜請求項１５のいずれかに記載の半導体装置。
  18. 前記半導体チップの電極と前記内部電極がフリップチップボンディングにて接続され、
    かつ前記半導体チップが前記封止樹脂で覆われている
    ことを特徴とする請求項８〜請求項１５のいずれかに記載の半導体装置。
  19. 表面に電気接続された内部電極と導体配線および半導体チップが搭載される半導体チップ搭載領域が形成された半導体パッケージ基板を複数有する配線基板の各半導体パッケージ基板の外周に凹部を形成する工程と、
    個々の半導体パッケージ基板の前記半導体チップ搭載領域に前記半導体チップを固着する工程と、
    前記半導体チップの電極と前記内部電極を電気的に接続する工程と、
    前記配線基板の表面側の全領域を封止樹脂にて覆う工程と、
    個々の半導体パッケージ基板の外周部にて前記凹部である厚みの薄い部分を残すように、前記封止樹脂及び前記配線基板を切断する工程とからなる
    ことを特徴とする半導体装置の製造方法。
JP2006312316A 2006-11-20 2006-11-20 配線基板とそれを用いた半導体装置及び半導体装置の製造方法 Pending JP2008130701A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006312316A JP2008130701A (ja) 2006-11-20 2006-11-20 配線基板とそれを用いた半導体装置及び半導体装置の製造方法
US11/937,847 US20080179711A1 (en) 2006-11-20 2007-11-09 Substrate and semiconductor device using the same
CNA2007101866980A CN101188221A (zh) 2006-11-20 2007-11-20 布线基板和采用该布线基板的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006312316A JP2008130701A (ja) 2006-11-20 2006-11-20 配線基板とそれを用いた半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008130701A true JP2008130701A (ja) 2008-06-05

Family

ID=39480517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006312316A Pending JP2008130701A (ja) 2006-11-20 2006-11-20 配線基板とそれを用いた半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20080179711A1 (ja)
JP (1) JP2008130701A (ja)
CN (1) CN101188221A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012057286A1 (ja) * 2010-10-27 2012-05-03 京セラ株式会社 配線基板
WO2016098296A1 (ja) * 2014-12-17 2016-06-23 凸版印刷株式会社 半導体装置及びその製造方法
JP2017195318A (ja) * 2016-04-22 2017-10-26 株式会社明電舎 集合基板

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090091039A1 (en) * 2007-10-03 2009-04-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device, method of manufacturing the same, and semiconductor substrate
JP5297139B2 (ja) * 2008-10-09 2013-09-25 新光電気工業株式会社 配線基板及びその製造方法
JP2010135418A (ja) * 2008-12-02 2010-06-17 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
US8647963B2 (en) * 2009-07-08 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of wafer level chip molded packaging
JP5557924B2 (ja) * 2010-11-02 2014-07-23 京セラ株式会社 多数個取り配線基板および配線基板ならびに電子装置
TWI480988B (zh) * 2012-06-12 2015-04-11 矽品精密工業股份有限公司 封裝基板板片結構、封裝基板、半導體封裝件及其製法
KR102327142B1 (ko) 2015-06-11 2021-11-16 삼성전자주식회사 웨이퍼 레벨 패키지
TWI614848B (zh) * 2015-08-20 2018-02-11 矽品精密工業股份有限公司 電子封裝結構及其製法
CN105668502B (zh) * 2016-03-24 2017-12-15 美新半导体（无锡）有限公司 一种带腔体器件的气密封装结构及其制造方法
US10660201B2 (en) 2018-02-22 2020-05-19 Dexcom, Inc. Sensor interposer employing castellated through-vias
CN115600542B (zh) * 2022-11-28 2023-04-07 飞腾信息技术有限公司 一种芯片封装结构及其设计方法和相关设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3926746A (en) * 1973-10-04 1975-12-16 Minnesota Mining & Mfg Electrical interconnection for metallized ceramic arrays
EP1063699A4 (en) * 1998-02-10 2007-07-25 Nissha Printing BASIC FOIL FOR SEMICONDUCTOR MODULE, METHOD FOR PRODUCING A BASE FOIL FOR A SEMICONDUCTOR MODULE, AND SEMICONDUCTOR MODULE
JP3844467B2 (ja) * 2003-01-08 2006-11-15 沖電気工業株式会社 半導体装置及びその製造方法
JP2005180930A (ja) * 2003-12-16 2005-07-07 Ricoh Co Ltd 半導体センサ装置及びその製造方法
US7768125B2 (en) * 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012057286A1 (ja) * 2010-10-27 2012-05-03 京セラ株式会社 配線基板
JP5678085B2 (ja) * 2010-10-27 2015-02-25 京セラ株式会社 配線基板、電子装置および多数個取り配線基板
US9485867B2 (en) 2010-10-27 2016-11-01 Kyocera Corporation Wiring board
WO2016098296A1 (ja) * 2014-12-17 2016-06-23 凸版印刷株式会社 半導体装置及びその製造方法
JP2017195318A (ja) * 2016-04-22 2017-10-26 株式会社明電舎 集合基板

Also Published As

Publication number Publication date
CN101188221A (zh) 2008-05-28
US20080179711A1 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
US20080179711A1 (en) Substrate and semiconductor device using the same
CN101252096B (zh) 芯片封装结构以及其制作方法
US6815257B2 (en) Chip scale package and method of fabricating the same
US8133759B2 (en) Leadframe
TWI634634B (zh) 半導體裝置及其製造方法
CN205282448U (zh) 表面安装类型半导体器件
KR20150109284A (ko) 반도체 장치 및 그 제조 방법
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
JP2008218469A (ja) 半導体装置の製造方法
US8994156B2 (en) Semiconductor device packages with solder joint enhancement elements
JP5358089B2 (ja) 半導体装置
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
CN102315135B (zh) 芯片封装及其制作工艺
JP6909630B2 (ja) 半導体装置
US6849952B2 (en) Semiconductor device and its manufacturing method
JP3632024B2 (ja) チップパッケージ及びその製造方法
JP6909629B2 (ja) 半導体装置
KR102525683B1 (ko) 클립 구조체 및 그 클립 구조체를 포함하는 반도체 패키지
JP2010287859A (ja) 貫通電極を有する半導体チップ及びそれを用いた半導体装置
TWI558286B (zh) 封裝結構及其製法
KR20110030089A (ko) 반도체 패키지 및 그 제조방법
KR200328474Y1 (ko) 볼그리드어레이패키지
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법
JP6333894B2 (ja) 配線基板、配線基板の製造方法、電子部品、および電子部品の製造方法
CN114999927A (zh) 半导体封装结构及其制造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430