JP2005180930A - 半導体センサ装置及びその製造方法 - Google Patents

Abstract

【課題】半導体センサチップと信号処理用ＩＣチップを備えた半導体センサ装置において半導体センサチップ、信号処理用ＩＣチップ間の配線への外部からのノイズを低減する。
【解決手段】半導体センサチップ１に半導体センサ７が形成されている。半導体センサチップ１の表面１ａに半導体センサ７の周囲を囲んでフリップチップ接続用の複数のパッド電極９が形成され、ボール端子１７とパッド電極９が位置合わせされて信号処理用ＩＣチップ１５が半導体センサ７の形成領域上にフリップチップ実装されている。ＩＣチップ１５の裏面に凹部１９及び複数のトリミング窓開口部２１が形成されている。ＩＣチップ１５の裏面の周縁部及び側面からＩＣチップ１５の周縁部近傍に対応する位置の半導体センサチップ１の表面１ａにわたって封止樹脂２５が形成されている。
【選択図】図１

Description

本発明は、半導体圧力センサや半導体加速度センサ、半導体角速度センサなどの半導体センサを備えた半導体センサチップと、半導体センサの出力を増幅するための増幅器などを含む信号処理用ＩＣチップを備えた半導体センサ装置に関するものである。
半導体センサは、半導体圧力センサや半導体加速度サンサ、半導体角速度センサなどとして、例えば自動車用エンジンの吸気圧力の測定や、家庭用電気掃除機の吸引圧の測定、走行中の自動車に加わる進行方向又は横方向の加速度の測定、ビデオカメラの手ぶれ測定などに用いられている。

半導体センサとしては、ピエゾ抵抗素子を利用したものや、圧電素子を利用したもの、固定電極及び可撓電極からなる２枚の電極板間の静電容量を利用したものなどがある。例えばピエゾ抵抗素子を利用した半導体センサは、シリコンウェハの表面にＩＣ（集積回路）製造と同様の方法でピエゾ抵抗素子を形成し、ピエゾ抵抗素子が形成された領域のシリコンウェハの裏面にエッチングなどによって凹部を設けてダイアフラム部などを形成し、ダイアフラム部が圧力や加速度で変形するようにし、その変形によってピエゾ抵抗素子の抵抗が変化することで、圧力や加速度に対応する電気信号を得る。

また、半導体センサが形成された半導体センサチップと、半導体センサの出力を増幅するための増幅器などを含む信号処理用ＩＣチップを備えた半導体センサ装置がある（例えば、特許文献１及び特許文献２参照。）。
半導体センサチップと信号処理用ＩＣチップを備えた従来の半導体センサ装置において、半導体センサチップと信号処理用ＩＣチップはリードフレーム上又は配線基板上に搭載され、例えば図１６に示すように配線基板９１上に搭載された半導体センサチップ９３と信号処理用ＩＣチップ９５の電気的接続はボンディングワイヤ９７を介して直接行なわれる。また、特許文献２に開示されているように、半導体センサチップの電極とリードフレームをボンディングワイヤによって接続し、そのリードフレームを別のボンディングワイヤによって信号処理用ＩＣチップに接続して半導体センサチップと信号処理用ＩＣチップの電気的接続を形成することもある。
特開平８−１２２３６０号公報 特開平１０−１７０３８０号公報

半導体センサチップと信号処理用ＩＣチップを備えた従来の半導体センサ装置では、半導体センサチップと信号処理用ＩＣチップの電気的接続にボンディングワイヤを用いているので、ボンディングワイヤに外部からのノイズが乗りやすく、高信頼性のセンサを得ることができないという問題があった。

そこで本発明は、半導体センサチップと信号処理用ＩＣチップを備えた半導体センサ装置において、半導体センサチップ、信号処理用ＩＣチップ間の配線への外部からのノイズを低減することができる半導体センサ装置及びその製造方法を提供することを目的とするものである。

本発明にかかる半導体センサ装置は、基板の一表面に形成された電極と半導体センサをもつ半導体センサチップと、上記半導体センサチップ上にフリップチップ実装された信号処理用ＩＣチップを備えているものである。ここでフリップチップ実装とは、ＩＣチップが実装される配線領域又はＩＣチップに形成された突起状の接続端子を介して、裏返したＩＣチップと配線領域とを直接接続する実装方法をいう。

本発明の半導体センサ装置において、上記信号処理用ＩＣチップは抵抗値調整用の抵抗回路及びヒューズ素子を備え、上記半導体センサチップとは反対側の面に上記ヒューズ素子に対応してトリミング窓開口部を備えているようにしてもよい。

また、上記信号処理用ＩＣチップは上記半導体センサ上に配置されているようにしてもよい。
さらに、少なくとも上記信号処理用ＩＣチップの周縁部近傍に上記信号処理用ＩＣチップ、上記半導体センサチップ間の空間を封止するための封止樹脂が形成されているようにしてもよい。
さらに、上記半導体センサチップと上記信号処理用ＩＣチップの対向する面の少なくとも一方に上記半導体センサ形成領域の周囲を囲んで形成されたダム材を備えているようにしてもよい。ここでダム材とは、例えば硬化前の封止樹脂などの流動体の移動を制限するための三次元構造体をいう。

また、上記信号処理用ＩＣチップは、半導体基板の主表面側に素子、保護膜及び外部接続端子をもつウェハレベルＣＳＰ（chip size package）であって上記半導体基板に上記トリミング窓開口部を備えているようにしてもよい。
さらに、上記半導体基板は上記トリミング窓開口部の近傍領域の厚みが他の領域に比べて薄く形成されているようにしてもよい。
さらに、上記半導体基板は、シリコンの結晶面異方性エッチングによって上記トリミング窓開口部近傍領域に形成された凹部により、上記トリミング窓開口部近傍領域の厚みが他の領域に比べて薄く形成されているようにしてもよい。
ただし、本発明の半導体センサ装置及びその製造方法に用いられる信号処理用ＩＣチップはウェハレベルＣＳＰに限定されるものではなく、平面状に配列された複数の外部接続端子をもつＩＣチップ、例えばＢＧＡ（ball grid array）やファインピッチＢＧＡ、ＣＳＰ、ベアチップなど、フリップチップ実装が可能なＩＣチップを本発明に用いることができる。

また、上記信号処理用ＩＣチップは複数のトリミング窓開口部を備えており、それらのトリミング窓開口部は実質的に最密配置となるように正六角形の頂点と中心にあたる位置に配置されているようにしてもよい。

また、本発明の半導体センサ装置の一例として、半導体センサチップはピエゾ抵抗素子を検出素子とするピエゾ抵抗型センサを備え、上記信号処理用ＩＣチップは上記ピエゾ抵抗型センサからの信号を増幅するための信号増幅回路と、上記ピエゾ抵抗型センサの温度特性を補償するための、感温素子、抵抗回路及びヒューズ素子をもつ零点温度補償回路と、上記信号増幅回路の出力と上記零点温度補償回路の出力の差分を出力するための温度特性除去回路を備えているものを挙げることができる。

本発明にかかる半導体センサ装置の製造方法は、基板の一表面に形成された電極と半導体センサをもつ半導体センサチップが複数形成された半導体ウェハの上記半導体センサチップ領域に信号処理用ＩＣチップをフリップチップ実装する実装工程と、上記信号処理用ＩＣチップと上記半導体センサチップの組からなる半導体センサ装置を半導体ウェハから切り出す分割工程を含む。

本発明の製造方法において、上記信号処理用ＩＣチップとして抵抗値調整用の抵抗回路及びヒューズ素子並びに上記半導体ウェハとは反対側の面に抵抗値調整用のトリミング窓開口部をもつものを用い、上記実装工程後で上記分割工程前に、上記半導体センサ装置の出力特性を検査する検査工程と、上記検査工程での検査結果に基づいて上記トリミング窓開口部を介して上記信号処理用ＩＣチップにおける抵抗値調整を行なって上記半導体センサ装置の出力特性の調整を行なうトリミング工程を含むようにしてもよい。
さらに、上記トリミング工程後で上記分割工程前に、上記トリミング窓開口部を封止するトリミング窓開口部封止工程を含むようにしてもよい。

また、上記実装工程において上記信号処理用ＩＣチップを上記半導体センサ上に配置して上記半導体センサチップ領域に実装するようにしてもよい。
さらに、上記実装工程後で上記分割工程前に、少なくとも上記信号処理用ＩＣチップの周縁部近傍に上記信号処理用ＩＣ、上記半導体センサチップ間の空間を封止するための封止樹脂を形成する樹脂封止工程を含むようにしてもよい。
さらに、上記実装工程前に、上記半導体ウェハの上記半導体センサチップ領域に上記半導体センサ形成領域の周囲を囲んでダム材を形成する工程を含むようにしてもよい。
さらに、上記信号処理用ＩＣチップとして、上記半導体センサチップ領域の上記半導体センサ形成領域の周囲に対応する位置にダム材を備えているものを用いるようにしてもよい。

また、上記実装工程前に上記半導体ウェハに形成された上記半導体センサチップの良否を検査する半導体センサチップ検査工程を含み、上記実装工程において上記半導体センサチップ検査工程で不良と判断された半導体センサチップ領域には上記信号処理用ＩＣチップを実装しないようにしてもよい。

本発明の半導体センサ装置では半導体センサチップ上に信号処理用ＩＣチップがフリップチップ実装されているようにしたので、半導体センサチップ、信号処理用ＩＣチップ間の配線にボンディングワイヤを用いることなく半導体センサチップと信号処理用ＩＣチップを電気的に接続することができる。これにより、半導体センサチップ、信号処理用ＩＣチップ間の配線にボンディングワイヤを用いる場合に比べて半導体センサチップ、信号処理用ＩＣチップ間の配線長を短くしてその配線への外部からのノイズを低減することができ、出力の信頼性を向上させることができる。さらに、半導体センサチップ、信号処理用ＩＣチップ間の配線長を短くすることにより、寄生インダクタンスなどによる影響も低減できる。さらに、フリップチップ実装には高精度なフリップチップ実装装置を用いるため再現性に優れているという効果もある。

本発明の半導体センサ装置において、信号処理用ＩＣチップは抵抗値調整用の抵抗回路及びヒューズ素子を備え、半導体センサチップとは反対側の面にヒューズ素子に対応してトリミング窓開口部を備えているようにすれば、信号処理用ＩＣチップを半導体センサチップにフリップチップ実装した後に半導体センサ装置の出力特性の調整を行なうことができ、半導体センサ装置の出力の信頼性を向上させることができる。

また、信号処理用ＩＣチップは半導体センサ上に配置されているようにすれば、半導体センサ装置の平面サイズを小さくすることができる。
さらに、少なくとも信号処理用ＩＣチップの周縁部近傍に信号処理用ＩＣチップ、半導体センサチップ間の空間を封止するための封止樹脂が形成されているようにすれば、半導体センサの例えばダイアフラム部などの可撓部が半導体センサチップ表面に露出している場合に、信号処理用ＩＣチップ及び封止樹脂により可撓部を被って保護することができる。

さらに、半導体センサチップと信号処理用ＩＣチップの対向する面の少なくとも一方に半導体センサ形成領域の周囲を囲んで形成されたダム材を備えているようにすれば、半導体センサ装置を樹脂封止する際に半導体センサチップと信号処理用ＩＣチップの間の空間に封止樹脂が流入するのを防止することができる。この態様は、半導体センサの可撓部が半導体センサチップ表面に露出している場合に特に有効である。

また、信号処理用ＩＣチップとして、半導体基板の主表面側に素子、保護膜及び外部接続端子をもつウェハレベルＣＳＰであって半導体基板にトリミング窓開口部をもつものを備えているようにすれば、信号処理用ＩＣチップのサイズを小さくして半導体センサ装置のサイズを小さくすることができ、かつ信号処理用ＩＣチップを実装した後に半導体センサ装置の出力特性の調整を行なうことができる。

さらに、ウェハレベルＣＳＰの半導体基板はトリミング窓開口部の近傍領域の厚みが他の領域に比べて薄く形成され、例えば半導体基板は、シリコンの結晶面異方性エッチングによってトリミング窓開口部近傍領域に形成された凹部により、トリミング窓開口部近傍領域の厚みが他の領域に比べて薄く形成されているようにすれば、ウェハレベルＣＳＰにおける半導体基板の厚みに起因するトリミング窓開口部とヒューズ素子の位置ずれを小さくすることができ、レーザー照射によるヒューズ素子の切断時にヒューズ素子を確実に切断できるようになる。

また、信号処理用ＩＣチップとして、複数のトリミング窓開口部を備えており、それらのトリミング窓開口部は実質的に最密配置となるように正六角形の頂点と中心にあたる位置に配置されているものを備えているようにすれば、複数のトリミング窓開口部の配置領域を最小面積にして信号処理用ＩＣチップの平面サイズを小さくして半導体センサ装置の平面サイズを小さくすることができる。また、例えば複数のトリミング窓開口部がマトリクス状に配置されている場合に比べて、トリミング窓開口部の配置領域サイズを大きくすることなく、個々のトリミング窓開口部の開口サイズを大きくすることもできる。この態様は、例えば信号処理用ＩＣチップとして半導体基板にトリミング窓開口部が形成されているウェハレベルＣＳＰであって平面サイズの小さいものを用いたい場合に特に有効である。

また、本発明の半導体センサ装置を、例えば、半導体センサチップはピエゾ抵抗型センサを備え、信号処理用ＩＣチップはピエゾ抵抗型センサからの信号を増幅するための信号増幅回路と、ピエゾ抵抗型センサの温度特性を補償するための、感温素子、抵抗回路及びヒューズ素子をもつ零点温度補償回路と、信号増幅回路の出力と零点温度補償回路の出力の差分を出力するための温度特性除去回路を備えているものに適用するようにすれば、信号処理用ＩＣチップを半導体センサチップに実装した後に、信号増幅回路及び零点温度補償回路の出力温度特性が一致するように零点温度補償回路の抵抗回路の抵抗値をヒューズ素子の切断によって調整することができ、半導体センサ装置の温度特性をなくすことができる。

本発明の半導体センサ装置の製造方法では、半導体センサチップが複数形成された半導体ウェハの半導体センサチップ領域に信号処理用ＩＣチップをフリップチップ実装する実装工程と、信号処理用ＩＣチップと半導体センサチップの組からなる半導体センサ装置を半導体ウェハから切り出す分割工程を含むようにしたので、半導体センサチップ、信号処理用ＩＣチップ間の配線にボンディングワイヤを用いることなく半導体センサチップと信号処理用ＩＣチップを電気的に接続することができる。これにより、半導体センサチップ、信号処理用ＩＣチップ間の配線にボンディングワイヤを用いる場合に比べて半導体センサチップ、信号処理用ＩＣチップ間の配線長を短くしてその配線への外部からのノイズを低減することができ、出力の信頼性を向上させることができる。

本発明の製造方法において、信号処理用ＩＣチップとして抵抗値調整用の抵抗回路及びヒューズ素子並びに半導体ウェハとは反対側の面に抵抗値調整用のトリミング窓開口部をもつものを用い、実装工程後で分割工程前に、半導体センサ装置の出力特性を検査する検査工程と、検査工程での検査結果に基づいてトリミング窓開口部を介して信号処理用ＩＣチップにおける抵抗値調整を行なって半導体センサ装置の出力特性の調整を行なうトリミング工程を含むようにすれば、信号処理用ＩＣチップを半導体センサチップにフリップチップ実装した後に半導体センサ装置の出力特性の調整を行なうことができ、半導体センサ装置の出力の信頼性を向上させることができる。

さらに、トリミング工程後で分割工程前に、トリミング窓開口部を封止するトリミング窓開口部封止工程を含むようにすれば、例えば分割工程においてダイシングソーを用いて半導体ウェハから半導体センサ装置を切り出す際に切り屑や冷却水がトリミング窓開口部に入るのを防止することができる。

また、実装工程において信号処理用ＩＣチップを半導体センサ上に配置して半導体センサチップ領域に実装するようにすれば、半導体センサ装置の平面サイズを小さくすることができる。また、従来、半導体ウェハから半導体センサチップを切り出す際に摩擦による熱を奪い、同時に切り屑をチップに付着しないようにするために半導体ウェハに高圧の水を吹き付けているが、この冷却水が半導体センサの可動部分を破壊することがあった。本発明の製造方法のこの局面によれば、半導体センサ上に配置した信号処理用ＩＣチップにより、冷却水が半導体センサに直接当たるのを防止することができ、半導体センサの損傷を防止できるという効果もある。

さらに、実装工程後で分割工程前に、少なくとも信号処理用ＩＣチップの周縁部近傍に信号処理用ＩＣ、半導体センサチップ間の空間を封止するための封止樹脂を形成する樹脂封止工程を含むようにすれば、分割工程時において信号処理用ＩＣチップ、半導体センサチップ間に切り屑や冷却水が入り込むのを防止することができる。さらに、従来、半導体センサの可撓部が半導体ウェハ表面に露出している場合には可撓部形成領域を被う部材を別途形成する必要があったが、この局面によれば、信号処理用ＩＣチップ及び封止樹脂により、可撓部形成領域を被う部材を兼ねることができる。
この樹脂封止工程を上記トリミング工程後に行なう場合には、信号処理用ＩＣチップの周縁部の樹脂封止と同時にトリミング窓開口部の樹脂封止を行なうようにしてもよい。ただし、この樹脂封止工程を上記トリミング工程前に行なう場合には、トリミング窓開口部形成領域への封止樹脂の形成は避けなければならない。

さらに、実装工程前に半導体ウェハの半導体センサチップ領域に半導体センサ形成領域の周囲を囲んでダム材を形成する工程を含むか、信号処理用ＩＣチップとして半導体センサチップ領域の半導体センサ形成領域の周囲に対応する位置にダム材を備えているものを用いるか、又はその両方を採用するようにすれば、ダム材により、ダム材よりも内側の信号処理用ＩＣチップ、半導体センサチップ間の空間に封止樹脂が入り込むのを防止することができる。

また、実装工程前に半導体ウェハに形成された半導体センサチップの良否を検査する半導体センサチップ検査工程を含み、実装工程において半導体センサチップ検査工程で不良と判断された半導体センサチップ領域には信号処理用ＩＣチップを実装しないようにすれば、歩留まりを向上させることができる。

図１は、半導体センサ装置の一実施例を示す概略構成図であり、（Ａ）は平面図、（Ｂ）は側面図である。
半導体センサチップ１は例えば平面サイズが２.５×２.５ｍｍ（ミリメートル）、厚みが４００μｍ（マイクロメートル）のシリコン基板２とガラス台座４からなる。シリコン基板２とガラス台座４は例えば陽極接合により接合されている。シリコン基板２の表面１ａにダイアフラム部３が形成され、ダイアフラム部３の中央側に重錘体５が形成されている。重錘体５の周囲のダイアフラム部３にピエゾ抵抗素子及び電極（図示は省略）が形成されてピエゾ抵抗型３軸半導体加速度センサ（以下半導体センサという）７が形成されている。半導体センサ７の形成領域の平面サイズは例えば１.３×０.８ｍｍである。

半導体センサチップ１の表面１ａに半導体センサ７の周囲を囲んでフリップチップ接続用の複数のパッド電極９が形成されている。表面１ａにはパッド電極９の配列よりも外周側の周縁部近傍の領域にワイヤボンディング接続用のパッド電極１１も形成されている。フリップチップ接続用のパッド電極９の一部は配線パターン（図示は省略）により半導体センサ７のピエゾ抵抗素子につながる電極（図示は省略）と電気的に接続され、残りのパッド電極９は配線パターン（図示は省略）によりボンディング接続用のパッド電極１１と電気的に接続されている。また、パッド電極９の一部は、後述する、フリップチップ接続されるＩＣチップをバランスよく搭載できるように形成された、ピエゾ抵抗素子及びパッド電極１１のいずれにも接続されていないダミーパッドであってもよい。また、ワイヤボンディング接続用のパッド電極１１の一部はピエゾ抵抗素子に電源を供給するためにピエゾ抵抗素子につながる電極（図示は省略）に電気的に接続されている。

半導体センサチップ１の表面１ａにはパッド電極９の配列よりも内側で半導体センサ７の周囲を囲んでダム材１３も形成されている。ダム材はチクソ性の高い樹脂、例えばシリコン樹脂やエポキシ樹脂、ここではエポキシ樹脂（ＣＲＰ−３６００（住友ベークライト株式会社製））により、５０μｍの高さで１００μｍの幅で帯状に形成されている。

半導体センサチップ１の表面１ａ上に信号処理用ＩＣチップ（以下ＩＣチップという）１５がフリップチップ実装されている。ＩＣチップ１５はボール端子（外部接続端子）１７と半導体センサチップ１のパッド電極９が位置合わせされて半導体センサ７の形成領域上に配置されている。半導体センサチップ１、ＩＣチップ１５間の間隔は例えば３００μｍ程度である。

ＩＣチップ１５は例えばウェハレベルＣＳＰであり、シリコン基板の主表面側にトランジスタ、抵抗素子、抵抗値調整用の抵抗回路などの素子が形成され、それらの素子上に層間絶縁膜、配線パターン及び保護膜及びボール端子１７が形成されているものである。ＩＣチップ１５は例えば平面サイズが１.３×０.８ｍｍ、厚みが４００μｍである。図１（Ｂ）ではシリコン基板及び保護膜を一体化して表している。ＩＣチップ１５が半導体センサチップ１にフリップチップ実装された状態では、ＩＣチップ１５のシリコン基板の主表面側に形成された保護膜が半導体センサチップ１に対向して配置されている。

ＩＣチップ１５の裏面（シリコン基板の主表面とは反対側の面）に凹部１９が形成されている。凹部１９は例えばシリコンの結晶面異方性エッチングによって形成されたものであって約５５度の角度をもってテーパ形状に形成されており、開口サイズは５５０×７００μｍ、底面サイズは５０×２００μｍである。凹部１９の底面には、ＩＣチップ１５内部に形成された複数のヒューズ素子の形成位置に対応して複数のトリミング窓開口部２１が形成されている。複数のトリミング窓開口部２１は実質的に最密配置となるように正六角形の頂点と中心にあたる位置に配置されており、凹部１９の開口サイズ、ひいてはチップ１５の平面サイズがなるべく小さくなるようにされている。トリミング窓開口部２１には封止樹脂２３が充填されている。封止樹脂２３は例えばシリコン樹脂やエポキシ樹脂、ここではエポキシ樹脂（ＣＥＬ−Ｃ−３１４０（日立化成工業株式会社製））により形成されている。

ＩＣチップ１５の裏面の周縁部及び側面からＩＣチップ１５の周縁部近傍に対応する位置の半導体センサチップ１の表面１ａにわたって封止樹脂２５が形成されている。封止樹脂２５はチクソ性の高い樹脂、例えばシリコン樹脂やエポキシ樹脂により形成されている。封止樹脂２５により、半導体センサチップ１、ＩＣチップ１５間の空間は封止されている。これにより、半導体センサ７はＩＣチップ１５及び封止樹脂２５に被われて保護されている。

この実施例では、半導体センサチップ１上にＩＣチップ１５がフリップチップ実装されているので、半導体センサチップ１、ＩＣチップ１５間の配線にボンディングワイヤを用いる従来技術に比べて半導体センサチップ１、ＩＣチップ１５間の配線長を短くすることができ、その配線への外部からのノイズを低減できる。これにより、半導体センサチップ１及びＩＣチップ１５からなる半導体センサ装置の出力の信頼性を向上させることができる。

さらに、ＩＣチップ１５は抵抗値調整用の抵抗回路及びヒューズ素子を備え、実装後の状態で半導体センサチップ１とは反対側になるＩＣチップ１５の裏面にトリミング窓開口部２１を備えているので、ＩＣチップ１５を半導体センサチップ１にフリップチップ実装した後に半導体センサ装置の出力特性の調整を行なうことができ、半導体センサ装置の出力の信頼性を向上させることができる。

さらに、ＩＣチップ１５としてウェハレベルＣＳＰを用いているので半導体センサ装置のサイズを小さくすることができる。
さらに、ＩＣチップ１５のシリコン基板の裏面に凹部１９が形成され、トリミング窓開口部２１近傍領域の厚みが他の領域に比べて薄く形成されているので、ＩＣチップ１５のシリコン基板の厚みに起因するトリミング窓開口部２１とヒューズ素子の位置ずれは小さく、レーザー照射によるヒューズ素子の切断時にヒューズ素子を確実に切断できる。この実施例では凹部１９はシリコンの結晶面異方性エッチングによって形成されたものであるが、凹部１９はドライエッチングやウェットエッチングなどの他のエッチング技術により形成されたものであってもよい。

さらに、ＩＣチップ１５は半導体センサ７上に配置されているので、半導体センサ装置の平面サイズを小さくすることができる。
さらに、ＩＣチップ１５の周縁部近傍に半導体センサチップ１、ＩＣチップ１５間の空間を封止するための封止樹脂２５が形成されているので、半導体センサ７を保護するための材料を別途形成することなく、半導体センサ７を保護することができる。

さらに、半導体センサチップ１の表面１ａに半導体センサ７の形成領域の周囲を囲んでダム材１３を備えているので、ＩＣチップ１５を封止するための封止樹脂が半導体センサ７の形成領域へ流れ込むのを防止することができる。なお、ＩＣチップ１５を封止するための封止樹脂２５としてチクソ性の高いものを用いる場合にはダム材１３は形成されていなくても問題ない。

さらに、ＩＣチップ１５として、複数のトリミング窓開口部２１が実質的に最密配置となるように正六角形の頂点と中心にあたる位置に配置されているものを用いているので、ＩＣチップ１５の平面サイズを小さくして半導体センサ装置の平面サイズを小さくすることができる。

さらに、封止樹脂２３によりトリミング窓開口部２１は封止されているので、ＩＣチップ１５のヒューズ素子形成領域においてトリミング窓開口部２１への異物混入によるショートを防止することができ、かつ吸湿や酸化などによるヒューズ素子形成領域周辺の腐食を防止することができ、ＩＣチップ１５及び半導体センサ装置の信頼性の向上を図ることができる。

次に、この半導体センサ装置を制作するための製造方法の一実施例を図２から図６を参照して説明する。図２は半導体装置の製造方法の一実施例を示すフローチャートである。図３及び図４はその工程断面図である。図５は工程（１）に対応する平面図、図６は工程（３）に対応する平面図である。

（１）複数の半導体センサチップ１がマトリクス状に形成された、シリコン基板２とガラス台座４が接合されてなるシリコンウェハ２７を準備する。個々の半導体センサチップ１の形成領域（半導体センサチップ領域）にはダイアフラム部３、重錘体５、ダイアフラム部３に形成されたピエゾ抵抗素子（図示は省略）を備えた半導体センサ７と、複数のパッド電極９、複数のパッド電極１１及び配線パターン（図示は省略）がそれぞれ形成されている。シリコンウェハ２７の表面（パッド電極９，１１などが形成されているシリコン基板２の表面）に対して、半導体センサ７、パッド電極９間の領域に半導体センサ７の周囲を囲むようにダム材１３（図５での図示は省略）の形成を行なう（ステップＳ１、図３（ａ）及び図５参照）。ダム材１３の形成は、例えば、ディスペンス方式により樹脂材料を所定の領域に形成した後、その樹脂材料を硬化させる、いわゆるポッティングにより形成する。ダム材１３の樹脂材料としては例えばチクソ性の高いシリコン樹脂やエポキシ樹脂などを挙げることができ、ここではエポキシ樹脂（ＣＲＰ−３６００（住友ベークライト株式会社製））を用いた。

（２）半導体センサチップ１の形成領域について半導体センサ７の良否テストをウェハ状態で行なう。半導体センサ７の良否テストはピエゾ抵抗素子につながるパッド電極９にプローブ針２９を接触させ、ピエゾ抵抗素子に電圧を印加することにより行なう。テスト項目としては、例えばピエゾ抵抗素子の拡散抵抗値測定とジャンクション耐圧テストを挙げることができる（ステップＳ２及び図３（ｂ）参照）。

（３）半導体センサ７の良否テストで良品と判定した半導体センサチップ１の形成領域上に、フリップチップ接続用のパッド電極９に対応して、例えば半田からなるボール端子１７を備えたＩＣチップ１５を搭載した後、２５０℃、１０秒間の条件で熱処理を施してボール端子１７を溶融させてパッド電極９に接続させる（ステップＳ３、図３（ｃ）及び図６参照）。ＩＣチップ１５には裏面に凹部１９及びトリミング窓開口部２１が形成されている。図６に示すように、上記工程（２）での半導体センサ７の良否テストで不良と判定された半導体センサチップ領域３１にはＩＣチップ１５を搭載しないことにより、歩留まりを向上させることができる。

（４）ＩＣチップ１５の周縁部近傍に半導体センサチップ１、ＩＣチップ１５間の空間を封止するための封止樹脂材料を形成する。この封止樹脂材料の形成は、ダム材１３の形成と同様に、いわゆるポッティングにより形成する。この封止樹脂材料としては例えばチクソ性の高いシリコン樹脂やエポキシ樹脂などを挙げることができ、ここではエポキシ樹脂（ＣＥＬ−Ｃ−７４００（日立化成工業株式会社製））を用いた。ここで、封止樹脂材料が半導体センサチップ１、ＩＣチップ１５間の空間に入り込んだ場合であっても、ダム材１３により封止樹脂材料の移動が制限され、半導体センサ７の形成領域に封止樹脂材料が入り込むのを防止することができる。その後、１５０℃〜１８０℃、１時間の条件でシリコンウェハ２７を加熱して、ＩＣチップ１５の周囲の封止樹脂材料を硬化させて封止樹脂２５を形成する（ステップＳ３及び図３（ｄ）参照）。

（５）半導体センサチップ１とＩＣチップ１５の組からなる半導体センサ装置の特性試験を行なう。半導体センサ装置の特性試験はパッド電極１１にプローブ針２９を接触させて電気特性を測定し、半導体センサ装置ごとに特性を記憶させる。これにより、半導体センサ装置ごとにＩＣチップ１５のトリミング窓開口部２１を介して切断するヒューズ素子を決定し、半導体センサ装置ごとにデータ保存する（ステップＳ５及び図４（ｅ）参照）。

（６）上記工程（５）での半導体センサ装置の特性試験結果に基づいて、半導体センサ装置ごとにＩＣチップ１５のトリミング窓開口部２１を介して所定のヒューズ素子にレーザー照射を行なってトリミング処理を行なう（ステップＳ６及び図４（ｆ）参照）。このように、ＩＣチップ１５を半導体センサチップ１にフリップチップ実装した後に半導体センサ装置の出力特性の調整を行なうことにより、半導体センサ装置の出力の信頼性を向上させることができる。

（７）いわゆるポッティングにより、トリミング窓開口部２１内に封止樹脂２３を充填してトリミング窓開口部２１を封止する（ステップＳ７及び図４（ｇ）参照）。封止樹脂２３の材料としては例えばシリコン樹脂やエポキシ樹脂などを挙げることができ、ここではエポキシ樹脂（ＣＥＬ−Ｃ−３１４０（日立化成工業株式会社製））を用いた。図１（Ｂ）及び図４（ｇ）では封止樹脂２３はトリミング窓開口部２１の底部まで充填されているが、本発明はこれに限定されるものではなく、少なくともトリミング窓開口部２１の裏面側の部分が封止されている状態であればよい。また、トリミング窓開口部２１ごとに封止するのではなく一括して封止してもよい。

（８）シリコンウェハ２７の裏面（ＩＣチップ１５の実装面とは反対側のガラス台座４の表面）にダイシングテープ（図示は省略）を貼り付けた後、例えばダイシングソーを用いてシリコンウェハ２７を半導体センサ装置ごとに分割する（ステップＳ８及び図４（ｈ）参照）。このとき、冷却や切り屑除去を目的として切断部分に高圧の冷却水を吹き付ける場合であっても、半導体センサ７上に配置したＩＣチップ１５により、冷却水が半導体センサ７に直接当たるのを防止することができ、半導体センサ７の損傷を防止できる。さらに、半導体センサ７の形成領域はＩＣチップ１５及び封止樹脂２５で被われているので、半導体センサ７の形成領域に冷却水や切り屑が入り込むのを防止できる。さらに、トリミング窓開口部２１は封止樹脂２３で封止されているので、トリミング窓開口部２１に冷却水や切り屑が入り込むのを防止できる。

上記の製造方法の実施例では、上記工程（３）でボール端子１７を溶融させるための熱処理を行なった後、上記工程（４）で封止樹脂２５を硬化させるための熱処理を行なっているが、本発明はこれに限定されるものではなく、これらの熱処理を同時に行なってもよい。

上記の半導体センサ装置及び製造方法の実施例では、封止樹脂２５が半導体センサ７に入り込むのを防止するために半導体センサチップ７の表面１ａにダム材１３を形成しているが、封止樹脂２５の材料として粘性の高い材料を選択し、その材料が半導体センサ７の形成領域まで移動することがない場合にはダム材１３は設けなくてもよい。また、図７に示すように、ダム材１３を半導体センサチップ１に設けずにＩＣチップ１５の半導体センサチップ１側の面にダム材３３を設けるようにしてもよいし、図８に示すようにダム材１３，３３の両方を設けるようにしてもよい。

また、上記の半導体センサ装置及び製造方法の実施例ではウェハレベルＣＳＰであるＩＣチップ１５を半導体センサチップ１上に実装しているが、本発明で用いられる信号処理用ＩＣチップはウェハレベルＣＳＰに限定されるものではなく、平面状に配列された複数の外部接続端子をもつＩＣチップ、例えばＢＧＡやＣＳＰ、ベアチップなどを本発明に用いることができる。

図９は半導体センサ装置のさらに他の実施例を示す断面図である。図１と同じ機能を果たす部分には同じ符号を付し、それらの部分の説明は省略する。
ＢＧＡ３５は配線基板３７上にＩＣチップ３９が搭載され、配線基板３７の周縁部に設けられたパッド電極４１とＩＣチップ３９に設けられたパッド電極４３がボンディングワイヤ４５により電気的に接続されたものである。ＩＣチップ３９の内部には抵抗値調整用の抵抗回路及びヒューズ素子が形成されており、ＩＣチップ３９の上面にはヒューズ素子の形成位置に対応してトリミング窓開口部２１が形成されている。トリミング窓開口部２１には封止樹脂２３が充填されている。配線基板３７にはパッド電極４１につながる配線パターン（図示は省略）が形成されており、その配線パターンの所定の領域に対応して配線基板３７に貫通孔（図示は省略）が形成され、その貫通孔に導電材料が充填されてボール端子１７が配線基板３７の裏面（ＩＣチップ３９とは反対側の面）から突出して設けられている。半導体センサチップ１、ＢＧＡ３５間の間隔は例えば５００μｍ程度である。

ＢＧＡ３５を用いたこの実施例によれば、ウェハレベルＣＳＰの特徴であるチップサイズの小型化を除いて、図１を参照して説明した実施例と同じ効果が得られる。なお、この実施例では半導体センサチップ１のパッド電極９とＩＣチップ３９のパッド電極４３との間の電気経路にボンディングワイヤ４５が用いられているが、ボンディングワイヤ４５の長さは、半導体センサチップと信号処理用ＩＣチップの電気的接続にボンディングワイヤを用いる従来技術でのボンディングワイヤ長さに比べて短いので、半導体センサチップ、信号処理用ＩＣチップ間の配線への外部からのノイズを低減できる効果は得られる。
また、信号処理用ＩＣチップとしてベアチップを用いた場合には、半導体センサチップ、ベアチップ間の間隔を例えば５０μｍ程度にすることができる。

図９に示した実施例は、図２から図６を参照して説明した上記製造方法の実施例においてＩＣチップ１５をＢＧＡ３５に代えることにより、上記製造方法の実施例と同様にして形成することができ、上記製造方法の実施例と同様の効果を得ることができる。
また、図９に示した実施例では、ＢＧＡ３５としてパッケージ用の封止樹脂が形成されていないものを用いているが、ＩＣチップ搭載領域を含む配線基板上にパッケージ用の封止樹脂が形成されたＢＧＡを用いてもよい。その場合、パッケージ用の封止樹脂にヒューズ素子に対応してトリミング窓開口部が形成されていることが好ましい。

以上説明した実施例では、信号処理用ＩＣチップとして抵抗値調整用の抵抗回路、ヒューズ素子及びトリミング窓開口部を備えているものを用いているが、本発明はこれに限定されるものではなく、抵抗値調整用の抵抗回路は備えておらず、例えば信号増幅回路などの信号処理回路のみを備えたＩＣチップを半導体センサチップ上にフリップチップ実装するようにしてもよい。

また、上記の実施例では、半導体センサチップ１としてシリコン基板２に平坦なガラス台座４が接合されたものを用いているが、本発明で用いる半導体センサチップはこれに限定されるものではない。例えばガラス台座４の半導体センサ７の形成領域に対応して凹部又は開口部が形成されているものや、ガラス台座４に代えてシリコン基板２に別のシリコン基板が貼り付けられているものや、ガラス台座４を備えていないものなど、種々の半導体チップを本発明に用いることができる。

また、上記の実施例では、半導体センサチップ１として可撓部であるダイアフラム３が半導体センサチップ１の表面に露出しているピエゾ抵抗型半導体センサ７を備えたものを用いているが、本発明はこれに限定されるものではなく、本発明で用いる半導体センサチップは、ダイアフラムやカンチレバーなどの可撓部が半導体センサチップ１の表面に露出していないものであってもよいし、圧電素子を利用したものや２枚の電極板間の静電容量を利用したものであってもよい。また、半導体センサ７は３軸半導体加速度センサに限らず、半導体圧力センサや半導体各速度センサであってもよい。

次に、図１０を参照して本発明の半導体センサ装置を搭載した半導体センサパッケージの一例を説明する。図１０は図１に示した半導体センサ装置を搭載したＢＧＡ型の半導体センサパッケージの断面図を示す。図１０では図１と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

配線基板４７上に、図１を参照して説明した半導体センサチップ１及びＩＣチップ１５を備えた半導体センサ装置が半導体センサチップ１を下側にして搭載されている。ここでは配線基板４７上に半導体センサチップ１を直接搭載しているが、重錘体５の移動範囲を確保するために配線基板４７、半導体センサチップ１間に台座など設けてもよい。
配線基板４７の半導体センサ装置が搭載されている面の周縁部に複数のパッド電極４９が配列されている。パッド電極４９は半導体センサチップ１に設けられたパッド電極１１と同じ数だけ設けられている。

配線基板４７にはパッド電極４９につながる配線パターン（図示は省略）が形成されており、その配線パターンの所定の領域に対応して配線基板４７に貫通孔（図示は省略）が形成され、その貫通孔に導電材料が充填されてボール端子５１が配線基板４７の裏面（半導体センサ装置とは反対側の面）から突出して設けられている。

配線基板４７のパッド電極４９と半導体センサチップ１のパッド電極１１はボンディングワイヤ５３により電気的に接続されている。これにより、パッド電極１１はボンディングワイヤ５３及び配線基板４７の配線パターンを介してボール端子５１と電気的に接続されている。
半導体センサ装置の搭載領域を含んで配線基板４７上全面に封止樹脂５５が形成されている。半導体センサ装置においてＩＣチップ１５の周縁部近傍に封止樹脂２５が形成されて、半導体センサチップ１、ＩＣチップ１５間の空間は封止されているので、封止樹脂５５の形成時に半導体センサチップ１、ＩＣチップ１５間に封止樹脂材料が入り込むことはない。また、封止樹脂２５が形成されていない場合であっても、半導体センサチップ１の表面１ａに半導体センサ７の周囲を囲んでダム材１３が形成されているので、封止樹脂５５の形成時に半導体センサ７の形成領域に封止樹脂材料が入り込むことはない。また、封止樹脂５５の材料として粘性の高いものを用いる場合やポッティングにより封止樹脂５５を形成する場合には、ダム材１３及び封止樹脂２５がなくても半導体センサ７の形成領域に封止樹脂材料が入り込むのを防止することができる。

図１１は、半導体センサチップにフリップチップ実装される信号処理用ＩＣチップの信号処理回路の一例を示す回路図である。
半導体センサチップに形成された４つのピエゾ抵抗素子からなるホイートストンブリッジ回路５７が設けられている。ホイートストンブリッジ回路５７の対向する一対の端子に電源電位及び接地電位が接続され、残りの対向する一対の端子の電位が信号処理用ＩＣチップの信号増幅回路５９に導かれている。

信号増幅回路５９はホイートストンブリッジ回路５７を構成するピエゾ抵抗素子からの信号を増幅するためのものであり、３つの差動増幅回路６１，６３，６５と複数の抵抗を備えている。ホイートストンブリッジ回路５７からの信号は差動増幅回路６１と６３の非反転入力端子（＋）に入力される。差動増幅回路６１と６３の反転入力端子（−）は抵抗を介して互いに接続されている。差動増幅回路６１の出力端子は差動増幅回路６５の非反転入力端子（＋）に接続され、差動増幅回路６３の出力端子は差動増幅回路６５の反転入力端子（−）に接続されている。差動増幅回路６１，６３について出力は反転入力端子（−）に帰還されており、差動増幅回路６１，６３によりホイートストンブリッジ回路５７からの信号は増幅されて差動増幅回路６５に入力される。差動増幅回路６５の出力は接続点Ａに導かれている。また、差動増幅回路６５の出力は非反転入力端子（＋）に帰還されており、ホイートストンブリッジ回路５７からの信号は差動増幅回路６５によりさらに増幅されて接続点Ａに導かれる。

信号処理用ＩＣチップにはピエゾ抵抗素子の温度特性を補償するための零点温度補償回路６７も設けられている。零点温度補償回路６７には感温素子６９、差動増幅回路７１、抵抗値調整用の抵抗回路７３及びヒューズ素子（図示は省略）、並びに複数の抵抗が設けられている。感温素子６９の一端は電源電位に接続され、他端は差動増幅回路７１の非反転入力端子（＋）に接続されている。差動増幅回路７１の反転入力端子（−）は抵抗を介して接地電位に接続されている。差動増幅回路７１の出力は接続点Ｂに導かれている。また、差動増幅回路７１の出力は抵抗回路７３を介して非反転入力端子（＋）に帰還されており、抵抗回路７３の抵抗値を調整することにより感温素子７１の温度係数と半導体センサチップのピエゾ抵抗素子の温度特性を合わせることができるようになっている。すなわち、抵抗回路７３の抵抗値を調整することにより、信号増幅回路５９の接続点Ａの温度特性と零点温度補償回路６７の接続点Ｂの温度特性を一致させることができる。

信号増幅回路５９の接続点Ａは差分出力回路７７に設けられた差動増幅回路７９の非反転入力端子（＋）に接続されている。零点温度補償回路６７の接続点Ｂは差動増幅回路７９の反転入力端子（−）に接続されている。差動増幅回路７９の出力は端子Ｃに接続されている。また、差動増幅回路７９の出力は非反転入力端子（＋）に帰還されている。これにより、差分出力回路７７の端子Ｃにおいて信号増幅回路５９の接続点Ａの電位から零点温度補償回路６７の接続点Ｂの電位を差し引いた電位を出力でき、ピエゾ抵抗素子の温度特性をなくすことができる。

図１１に示した信号処理回路では抵抗値調整用の抵抗回路７３により零点温度補償回路６７の出力を調整しているが、信号増幅回路５９もしくは差分出力回路７７又はその両方について、出力を調整するための抵抗値調整用の抵抗回路及びヒューズ素子を設けてもよい。
また、本発明を構成する信号処理用ＩＣチップの信号処理回路は図１１に示した信号処理回路に限定されるものではなく、たとえば信号増幅回路のみを備えているなど、他の回路構成であってもよい。

図１２は、抵抗値調整用の抵抗回路及びヒューズ素子の一例を示す回路図である。図１３はヒューズ素子部分のレイアウト例を示し、図１４は設定抵抗素子部分のレイアウト例を示す。
図１２に示すように、抵抗素子Ｒbottom、ｍ＋１個（ｍは正の整数）の設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍ、抵抗素子Ｒtopが直列に接続されている。設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍには、各設定抵抗素子に対応してヒューズ素子ＲＬ０，ＲＬ１，…，ＲＬｍが並列に接続されている。
図１３に示すように、ヒューズ素子ＲＬ０，ＲＬ１，…，ＲＬｍは、例えばシート抵抗が２０Ω〜４０Ωのポリシリコン膜により形成されている。図１３での図示は省略しているが、各ヒューズ素子の形成領域に対応して、シリコン基板にトリミング窓開口部が形成されている。ここではヒューズ素子及びトリミング窓開口部が直線状に配置されている例を示している。

設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍの値は抵抗素子Ｒbottom側から順に二進数的に増加するよう設定されている。すなわち、設定抵抗素子ＲＴｎの抵抗値は、設定抵抗素子ＲＴ０の抵抗値を単位値とし、その単位値の２ⁿ倍である。
例えば、図１４に示すように、同じ素材、同じ向き及び同じ寸法で形成された複数のポリシリコンパターン８１を用い、設定抵抗素子ＲＴ０を１本のポリシリコンパターン８１を単位抵抗値とし、設定抵抗素子ＲＴｎを２ⁿ本のポリシリコンパターン８１により構成する。ポリシリコンパターン８１は、例えばＰ型不純物又はＮ型不純物が注入されて１００Ω〜１０ｋΩのシート抵抗をもつ高抵抗ポリシリコン膜により形成される。

図１３及び図１４において、符号Ａ−Ａ間、符号Ｂ−Ｂ間、符号Ｃ−Ｃ間、符号Ｄ−Ｄ、符号Ｅ−Ｅ、符号Ｆ−Ｆ及び符号Ｇ−Ｇ間はそれぞれメタル配線８３により電気的に接続されている。メタル配線８３は、例えばアルミニウム９８.５％、シリコン１％、銅０.５％を含む合金により形成され、そのシート抵抗は０.０４Ω〜０.１Ωである。

このように、抵抗対の比の精度が重視される抵抗回路では、製造工程での作り込み精度を上げるために、一対の設定抵抗素子及びヒューズ素子からなる単位抵抗が直列に接続されて梯子状に配置されている。
このような抵抗回路では、任意のヒューズ素子ＲＬ０，ＲＬ１，…，ＲＬｍをレーザービームで切断することにより、所望の直列抵抗値を得ることができる。

図１３に示したヒューズ素子のレイアウト例ではヒューズ素子に合わせてトリミング窓開口部も直線状に配列しているが、半導体センサチップにフリップチップ実装される信号処理用ＩＣチップにおいてトリミング窓開口部の配置領域の面積を小さくしたい場合には、トリミング窓開口部の配置が実質的に最密配置となるようにトリミング窓開口部が正六角形の頂点と中心にあたる位置に配置されているようにしてもよい。その場合、図１５に示すように、ヒューズ素子８５は正六角形の頂点と中心にあたる位置に配置され、ヒューズ素子８５の配置に合わせてトリミング窓開口部８７も正六角形の頂点と中心にあたる位置に配置される。

以上、本発明の実施例を説明したが、材料、寸法、形状及び配置などは一例であり、本発明はこれに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。

半導体センサ装置の一実施例を示す概略構成図であり、（Ａ）は平面図、（Ｂ）は側面図である。 半導体装置の製造方法の一実施例を示すフローチャートである。 同実施例の前半を説明するための工程断面図である。 同実施例の後半を説明するための工程断面図である。 同実施例の工程（１）に対応する平面図である。 同実施例の工程（３）に対応する平面図である。 半導体センサ装置の他の実施例を示す概略断面図である。 半導体センサ装置のさらに他の実施例を示す概略断面図である。 半導体センサ装置のさらに他の実施例を示す概略断面図である。 本発明の半導体センサ装置を搭載した半導体センサパッケージの一例を示す概略断面図である。 半導体センサチップにフリップチップ実装される信号処理用ＩＣチップの信号処理回路の一例を示す回路図である。 信号処理用ＩＣチップに形成される抵抗値調整用の抵抗回路及びヒューズ素子の一例を示す回路図である。 ヒューズ素子部分のレイアウト例を示すレイアウト図である。 設定抵抗素子部分のレイアウト例を示すレイアウト図である。 ヒューズ素子部分の他のレイアウト例を示すレイアウト図である。 半導体センサチップと信号処理用ＩＣチップを備えた従来の半導体センサ装置を説明するための概略平面図である。

符号の説明

１ 半導体センサチップ
１ａ 半導体センサチップの表面
３ ダイアフラム部
５ 重錘体
７ 半導体センサ
９ フリップチップ接続用のパッド電極
１１ ワイヤボンディング接続用のパッド電極
１３ ダム材
１５ 信号処理用ＩＣチップ
１７ ボール端子
１９ 凹部
２１ トリミング窓開口部
２３，２５ 封止樹脂
２７ シリコンウェハ
２９ プローブ針
３１ 不良と判定された半導体センサチップ領域
３３ ダム材
３５ ＢＧＡ
３７ 配線基板
３９ ＩＣチップ
４１ 配線基板のパッド電極
４３ ＩＣチップのパッド電極
４５ ボンディングワイヤ
４７ 配線基板
４９ 配線基板のパッド電極
５１ ボール端子
５３ ボンディングワイヤ
５５ 封止樹脂
５７ ホイートストンブリッジ回路
５９ 信号増幅回路
６１，６３，６５，７１，７９ 差動増幅回路
６７ 零点温度補償回路６７
６９ 感温素子
７３ 抵抗回路
７７ 差分出力回路
８１ ポリシリコンパターン
８３ メタル配線
８５ ヒューズ素子
８７ トリミング窓開口部
Ａ，Ｂ 接続点
Ｃ 端子
Ｒbottom，Ｒtop 抵抗素子
ＲＴ０，ＲＴ１，…，ＲＴｍ 設定抵抗素子
ＲＬ０，ＲＬ１，…，ＲＬｍ ヒューズ素子

Claims (18)

1. 基板の一表面に形成された電極と半導体センサをもつ半導体センサチップと、
   前記半導体センサチップ上にフリップチップ実装された信号処理用ＩＣチップを備えた半導体センサ装置。
2. 前記信号処理用ＩＣチップは抵抗値調整用の抵抗回路及びヒューズ素子を備え、前記半導体センサチップとは反対側の面に前記ヒューズ素子に対応してトリミング窓開口部を備えている請求項１に記載の半導体センサ装置。
3. 前記信号処理用ＩＣチップは前記半導体センサ上に配置されている請求項１又は２に記載の半導体センサ装置。
4. 少なくとも前記信号処理用ＩＣチップの周縁部近傍に前記信号処理用ＩＣチップ、前記半導体センサチップ間の空間を封止するための封止樹脂が形成されている請求項３に記載の半導体センサ装置。
5. 前記半導体センサチップと前記信号処理用ＩＣチップの対向する面の少なくとも一方に前記半導体センサ形成領域の周囲を囲んで形成されたダム材を備えている請求項３又は４に記載の半導体センサ。
6. 前記信号処理用ＩＣチップは、半導体基板の主表面側に素子、保護膜及び外部接続端子をもつウェハレベルＣＳＰであって前記半導体基板に前記トリミング窓開口部を備えている請求項２から５のいずれかに記載の半導体センサ装置。
7. 前記半導体基板は前記トリミング窓開口部の近傍領域の厚みが他の領域に比べて薄く形成されている請求項６に記載の半導体センサ装置。
8. 前記半導体基板は、シリコンの結晶面異方性エッチングによって前記トリミング窓開口部近傍領域に形成された凹部により、前記トリミング窓開口部近傍領域の厚みが他の領域に比べて薄く形成されている請求項７に記載の半導体センサ装置。
9. 前記信号処理用ＩＣチップは複数のトリミング窓開口部を備えており、それらのトリミング窓開口部は実質的に最密配置となるように正六角形の頂点と中心にあたる位置に配置されている請求項２から８のいずれかに記載の半導体センサ装置。
10. 半導体センサチップはピエゾ抵抗素子を検出素子とするピエゾ抵抗型センサを備え、前記信号処理用ＩＣチップは前記ピエゾ抵抗型センサからの信号を増幅するための信号増幅回路と、前記ピエゾ抵抗型センサの温度特性を補償するための、感温素子、抵抗回路及びヒューズ素子をもつ零点温度補償回路と、前記信号増幅回路の出力と前記零点温度補償回路の出力の差分を出力するための温度特性除去回路を備えている請求項２から９のいずれかに記載の半導体センサ装置。
11. 基板の一表面に形成された電極と半導体センサをもつ半導体センサチップが複数形成された半導体ウェハの前記半導体センサチップ領域に信号処理用ＩＣチップをフリップチップ実装する実装工程と、
    前記信号処理用ＩＣチップと前記半導体センサチップの組からなる半導体センサ装置を半導体ウェハから切り出す分割工程を含む半導体センサ装置の製造方法。
12. 前記信号処理用ＩＣチップとして抵抗値調整用の抵抗回路及びヒューズ素子並びに前記半導体ウェハとは反対側の面に抵抗値調整用のトリミング窓開口部をもつものを用い、
    前記実装工程後で前記分割工程前に、前記半導体センサ装置の出力特性を検査する検査工程と、
    前記検査工程での検査結果に基づいて前記トリミング窓開口部を介して前記信号処理用ＩＣチップにおける抵抗値調整を行なって前記半導体センサ装置の出力特性の調整を行なうトリミング工程を含む請求項１１に記載の半導体センサ装置の製造方法。
13. 前記トリミング工程後で前記分割工程前に前記トリミング窓開口部を封止するトリミング窓開口部封止工程を含む請求項１２に記載の半導体センサ装置の製造方法。
14. 前記実装工程において前記信号処理用ＩＣチップを前記半導体センサ上に配置して前記半導体センサチップ領域に実装する請求項１１から１３のいずれかに記載の半導体センサ装置の製造方法。
15. 前記実装工程後で前記分割工程前に、少なくとも前記信号処理用ＩＣチップの周縁部近傍に前記信号処理用ＩＣ、前記半導体センサチップ間の空間を封止するための封止樹脂を形成する樹脂封止工程を含む請求項１４に記載の半導体センサ装置の製造方法。
16. 前記実装工程前に、前記半導体ウェハの前記半導体センサチップ領域に前記半導体センサ形成領域の周囲を囲んでダム材を形成する工程を含む請求項１４又は１５に記載の半導体センサ装置の製造方法。
17. 前記信号処理用ＩＣチップとして、前記半導体センサチップ領域の前記半導体センサ形成領域の周囲に対応する位置にダム材を備えているものを用いる請求項１４から１６のいずれかに記載の半導体センサ装置の製造方法。
18. 前記実装工程前に前記半導体ウェハに形成された前記半導体センサチップの良否を検査する半導体センサチップ検査工程を含み、前記実装工程において前記半導体センサチップ検査工程で不良と判断された半導体センサチップ領域には前記信号処理用ＩＣチップを実装しない請求項１１から１７のいずれかに記載の半導体センサ装置の製造方法。

Images