JP2008109140A - 回路基板及びその製造方法 - Google Patents

Abstract

【課題】絶縁体を増加することなく高密度回路パターンを有する回路基板を製造できる回路基板及びその製造方法を提供する。
【解決手段】印刷回路基板は、（ａ）シード層が積層されたキャリアのシード層に、第１回路パターンに対応するように第１メッキ層、第１金属層及び第２メッキ層が順に積層された導電性凸状パターンを形成する段階と、（ｂ）導電性凸状パターンが形成されるキャリアの一面と絶縁体とが対向するように積層し圧着する段階と、（ｃ）キャリアを除去して導電性凸状パターンを絶縁体に転写する段階と、（ｄ）導電性凸状パターンが転写された絶縁体の一面に第２回路パターンに対応するように第３メッキ層及び第２金属層が順に積層される導電パターンを形成する段階と、（ｅ）第１メッキ層及びシード層を除去する段階と、（ｆ）第１金属層及び第２金属層を除去する段階と、を含むことを特徴とする。
【選択図】図４

Description

本発明は回路基板及びその製造方法に関する。

電子製品が小型化、薄板化、高密度化、パッケージ（Ｐａｃｋａｇｅ）化になることにつれ、回路基板も微細パターン化、小型化及びパッケージ化が共に進行されている。これにより、回路基板の微細回路パターンの形成、信頼性及び設計密度を高めるために原資材を変更するとともに回路の層構成を複合化する構造に変化する趨勢であり、部品もＤＩＰ（Ｄｕａｌ Ｉｎ−Ｌｉｎｅ Ｐａｃｋａｇｅ）タイプからＳＭＴ（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）タイプに変更されてその実装密度も高くなっている。

回路の複雑度が増加し、高密度及び微細回路パターンへの要求が増加することにより配線領域を拡大するための多様な形態の多層回路基板が提示されているが、従来多層回路基板の製造工程は作業工程が複雑であり、イオンマイグレーション（ｉｏｎ−ｍｉｇｒａｔｉｏｎ）のため、隣接回路間に最小ピッチ（ｐｉｔｃｈ）を維持しなくてはならないので微細回路パターンの形成に限界があるという問題点がある。

また、多層回路基板の厚みが全体的に厚くなり基板の薄型化を実現し難く、回路と基板との接合部分にアンダーカット（ｕｎｄｅｒ ｃｕｔ）が発生して回路が基板から剥離するという問題点がある。

本発明は前述した問題点を解決するために案出されたもので、本発明の目的は微細回路パターンを具現することにおいて、絶縁体が増加することなく絶縁体に埋め込まれる回路パターン及び絶縁体の外層に形成される回路パターンの２重回路パターンを形成し、高密度回路パターンを有する回路基板及びその製造方法を提供することである。

本発明の他の目的は絶縁体に埋め込まれる回路パターンと外層に形成される回路パターンとの間に段差を形成することにより隣接回路間のピッチ（ｐｉｔｃｈ）を減らして高密度の微細回路パターンを形成できる回路基板及びその製造方法を提供することである。

本発明の一実施形態によれば、（ａ）シード層が積層されたキャリアのシード層に、第１回路パターンに対応するように第１メッキ層、第１金属層及び第２メッキ層が順に積層される導電性凸状パターンを形成する段階と、（ｂ）導電性凸状パターンが形成されるキャリアの一面と絶縁体が対向するように積層し圧着する段階と、（ｃ）キャリアを除去して導電性凸状パターンを絶縁体に転写する段階と、（ｄ）導電性凸状パターンが転写された絶縁体の一面に、第２回路パターンに対応するように第３メッキ層及び第２金属層が順に積層される導電パターンを形成する段階と、（ｅ）第１メッキ層及びシード層を除去する段階と、（ｆ）第１金属層及び第２金属層を除去する段階と、を含む回路基板の製造方法が提供される。

第１メッキ層、第２メッキ層及び第３メッキ層はシード層と同一な金属材質から形成されることができ、第１金属層及び第２金属層はシード層と異なる金属材質から形成される。この場合、シード層は銅（Ｃｕ）を含むことができ、第１金属層及び第２金属層は錫（Ｓｎ）及びニッケル（Ｎｉ）の中の少なくともいずれか一つを含むことができる。

段階（ａ）は、（ａ１）シード層に選択的にメッキレジストを形成し、第１回路パターンに対応する凹状パターンを形成する段階と、（ａ２）電解メッキをそれぞれ行い、凹状パターンに第１メッキ層、第１金属層及び第２メッキ層を順に積層する段階と、（ａ３）メッキレジストを除去する段階と、を含むことができる。

キャリアは金属板であってもよく、この場合、段階（ｃ）は、金属板をエッチングすることにより行われることができる。

段階（ｄ）は、（ｄ１）絶縁体の一面に選択的にメッキレジストを形成し、第２回路パターンに対応する凹状パターンを形成する段階と、（ｄ２）電解メッキをそれぞれ行い、凹状パターンに第３メッキ層及び第２金属層を順に積層する段階と、（ｄ３）メッキレジストを除去する段階と、を含むことができる。

段階（ａ）は、（ｆ）二つのキャリアのシード層のそれぞれに導電性凸状パターンを形成する段階を含み、段階（ｂ）は（ｇ）絶縁体の両面に、導電性凸状パターンが形成された二つのキャリアの一面がそれぞれ対向するように積層し圧着する段階を含み、段階（ｃ）は（ｈ）二つのキャリアを除去する段階を含み、段階（ｄ）は（ｉ）絶縁体の両面に導電パターンを形成する段階を含むことができる。

段階（ｉ）の前に、（ｊ）絶縁体にビアホール（ｖｉａ ｈａｌｌ）を形成する段階と、（ｋ）ビアホールにシード層を形成する段階とをさらに含み、段階（ｉ）の後に、（ｌ）絶縁体に選択的にソルダレジストを塗布する段階をさらに含むことができる。

また、本発明の他の実施形態によれば、トレンチ（ｔｒｅｎｃｈ）を含む絶縁体と、トレンチの一部を埋め込むことにより形成される第１回路パターン及びトレンチが形成された絶縁体の一面に形成される第２回路パターンとを含む回路基板が提供される。

第１回路パターン及び第２回路パターンは絶縁体の両面にそれぞれ形成されることができる。

絶縁体の両面にそれぞれ形成される第１回路パターンを電気的に接続するビアホールをさらに含むことができる。

第２回路パターンの一部は第１回路パターンの一部に重なるように形成されることができる。

前述した以外の他の実施形態、特徴、利点が以下の図面、本発明の特許請求の範囲及び発明の詳細な説明から明らかになるだろう。

本発明の好ましい実施例によれば、絶縁体が増加することなく絶縁体に埋め込まれる回路パターン及び絶縁体の外層に形成される回路パターンの２重回路パターンを形成して高密度回路パターンを有する回路基板を製造することができる。

また、絶縁体が増加することなく多層構造の回路基板が形成できるので、回路基板の全体的な厚みを減らすだけではなく、原資材も節減できる。

また、回路が基板の内部に形成されることにより回路と基板との間の接着力が高いので回路の剥離することが少なく、基板の熱放出が容易になる。

以下、本発明による回路基板及びその製造方法の好ましい実施例を添付図面を参照して詳しく説明し、添付図面を参照して説明することにおいて、同一かつ対応する構成要素は同一の図面番号を付与し、これに対する重複される説明は省略する。

図１は本発明の好ましい一実施例による回路基板の断面図である。図１を参照すると、絶縁体２４、第１回路パターン３０、第２回路パターン３２、ビア３６が示されている。

電子製品の小型化、薄板化、高密度化に従い、回路基板も小型化、微細パターン化が共に進行されている。このような回路基板上の回路パターンの高密度化及び微細パターン化により回路間の隣接距離（回路の中心と隣接回路の中心との間の距離を'ピッチ（ｐｉｔｃｈ）'という）が近くなることによりイオンなどの移動による回路の漏電や回路間の絶縁欠陷が発生する。よって、微細回路パターンの製作において、このような回路の漏電や絶縁欠陷の防止のめに隣接回路間の最小ピッチ（ｐｉｔｃｈ）を維持しなくてはならないが、これのため、微細回路パターンの形成には限界がある。

本実施例は、絶縁体２４が増加することなく、絶縁体２４に埋め込まれる第１回路パターン３０及び絶縁体２４の外層に形成する第２回路パターン３２の２重回路パターンを形成して高密度回路パターンを有する回路基板を提供する。すなわち、絶縁体２４に埋め込まれる第１回路パターン３０と絶縁体２４の外層に形成される第２回路パターン３２との間に段差を形成することで隣接回路間の相互距離を減らして高密度の微細回路パターンが形成できる回路基板を提供する。この際、絶縁体２４に埋め込まれる第１回路パターン３０と絶縁体２４の外層に形成される第２回路パターン３２との間の段差を所定距離以上に形成して電気的短絡が発生しないようにする。

本実施例による回路基板は、第１回路パターン３０に対応するトレンチ（ｔｒｅｎｃｈ）が形成されている絶縁体２４と、トレンチの一部を埋め込んで形成する第１回路パターン３０及びトレンチが形成された絶縁体２４の一面に形成される第２回路パターン３２とを主要構成要素とし、第１回路パターン３０と第２回路パターン３２との間には一定距離以上の段差が形成される。

同一平面上に形成する回路間には所定距離以上のピッチを維持しなくてはならないが、本実施例による回路基板は第１回路パターン３０及び第２回路パターン３２のそれぞれを所定距離以上の段差をなす二つの平面上に形成することにより一定距離以上のピッチを形成することと同じ効果を得ることができる。このように構成して高密度の回路パターンを有した回路基板を提供することができる。

一方、図１に示されているように、第１回路パターン３０及び第２回路パターン３２を絶縁体２４の両面にそれぞれ形成し、一つの絶縁体２４に４層の回路パターンを形成することも可能である。この場合、絶縁体２４の両面にそれぞれ形成される第１回路パターン３０をビア３６で連結して電気的導通が可能となるようにすることができる。

また、第１回路パターン３０の一部に第２回路パターン３２の一部が重なるように形成することで（図１のビア３６の形成部分参照）絶縁体２４の一面に形成される第１回路パターン３０及び第２回路パターン３２の間を電気的接続することができる。

図２は本発明の好ましい一実施例による回路基板の製造方法を示す工程図である。図２を参照すると、キャリア１２、シード層１４、メッキレジスト１６、第１メッキ層１８、第１金属層２０、第２メッキ層２２、導電性凸状パターン２１、絶縁体２４、第３メッキ層２６、第２金属層２８、導電パターン２７、第１回路パターン３０、第２回路パターン３２が示されている。

本実施例は絶縁体２４が増加することなく絶縁体２４に埋め込まれる第１回路パターン３０及び絶縁体２４の外層に形成される第２回路パターン３２の２重回路パターンを形成することにより高密度回路パターンを有した回路基板の製造方法を提供する。

すなわち、シード層１４が積層されたキャリア１２のシード層１４に、第１回路パターン３０に対応するように第１メッキ層１８、第１金属層２０及び第２メッキ層２２が順に積層された導電性凸状パターン２１を形成し、導電性凸状パターン２１が形成されるキャリア１２の一面と絶縁体２４とが対向するように積層して圧着した後キャリア１２を除去すると、導電性凸状パターン２１が絶縁体２４の一面に転写される。

次に、導電性凸状パターン２１が転写された絶縁体２４の一面に第２回路パターン３２に対応するように第３メッキ層２６及び第２金属層２８が順に積層された導電パターン２７を形成した後、第１メッキ層１８及びシード層１４を除去する。

以後、第１金属層２０及び第２金属層２８を除去すれば、絶縁体２４の一面に所定深さで埋め込まれた第１回路パターン３０及び絶縁体２４の一面に形成された第２回路パターン３２を有する回路基板を製造することができる。

図２の（ａ）、（ｂ）及び（ｃ）を参照すると、シード層１４が積層されたキャリア１２のシード層１４に、第１回路パターン３０に対応するように第１メッキ層１８、第１金属層２０及び第２メッキ層２２が順に積層された導電性凸状パターン２１を形成するために、シード層１４に選択的にメッキレジスト１６を形成して第１回路パターン３０に対応する凹状パターンを形成し（図２の（ａ））、シード層１４を電極として電解メッキをそれぞれ行い、凹状パターンに第１メッキ層１８、第１金属層２０及び第２メッキ層２２を順に積層した後（図２の（ｂ））、メッキレジスト１６を除去すれば、第１回路パターン３０に対応する導電性凸状パターン２１を形成することができる（図２の（ｃ））。

キャリア１２のシード層１４に第１回路パターン３０に対応するように導電性凸状パターン２１を形成する方法には、キャリア１２のシード層１４に感光性材料を塗布し、第１回路パターン３０に対応するようにフォトマスクを製作した後、これを感光性材料を塗布したシード層１４に積層して、紫外線に露光する。露光の後に感光性材料の非硬化部分を現像液を用いて現像することによりシード層１４に第１回路パターン３０に対応する凹状パターンを形成する（図２の（ａ））。

キャリア１２のシード層１４上に積層された感光性フィルム層を選択的に露光、現像するとキャリア１２のシード層１４の上のフォトマスクのために露光されなかった非硬化感光性フィルム層が除去され、露光により硬化された感光性フィルム層は残留するので第１回路パターン３０に対応する凹状パターンを形成できるようになる。

感光性材料として感光性フィルム層、例えば、ドライフィルムなどを用いてキャリア１２のシード層１４に積層し、これをアートワークフィルムなどのフォトマスクを使用して選択的に露光、現像し、所望する第１回路パターン３０に対応する凹状パターンを形成する。一方、液状の感光性材料をキャリア１２のシード層１４にコーティングし感光性フィルム層を形成することも可能である。

キャリア１２のシード層１４に、第１回路パターン３０に対応する凹状パターンが形成されると、先ず、凹状パターンにシード層１４を電極として電解メッキを行い第１メッキ層１８を形成する。第１メッキ層１８が積層されると、第１金属層２０を電解メッキを用いて積層する。

第１金属層２０としては、錫及びニッケルの中の少なくとも一つ以上を含むことができる。この際、第１メッキ層１８及び第１金属層２０は凹状パターンの一部のみに形成する。凹状パターンに積層される第１メッキ層１８及び第１金属層２０の高さは、以後の工程で第１メッキ層１８及び第１金属層２０が除去されることにより第１回路パターン３０と第２回路パターン３２との間に所定距離を持つ段差が形成されるので、電気的短絡が発生しない程度の高さで第１メッキ層１８及び第１金属層２０を積層することにする。

所定深さの第１メッキ層１８及び第１金属層２０が凹状パターンに積層されたら、その上にさらに第２メッキ層２２を積層する。第２メッキ層２２は、後で、第１メッキ層１８及び第１金属層２０が除去されると第１回路パターン３０を形成する（図２の（ｂ））。

第１メッキ層１８及び第２メッキ層２２としては、アルミニウム（Ａｌ）、銀（Ａｇ）、銅（Ｃｕ）、クロム（Ｃｒ）など当業者に自明な導電性物質を用いることができる。例えば、シード層１４として銅（Ｃｕ）を用いることができ、これを電極にして銅電解メッキを行い第１メッキ層１８及び第２メッキ層２２を凹状パターンに積層することができる。

第１金属層２０及び第２金属層２８は第１ないし第３メッキ層２６とは異なる金属から形成し、後述する第１メッキ層１８及びシード層１４を除去する際にエッチングレジストの役目を果たすようにする。

第１金属層２０及び第２金属層２８は錫（Ｓｎ）及びニッケル（Ｎｉ）の中の少なくとも一つ以上を含むことができる。すなわち、錫（Ｓｎ）またはニッケル（Ｎｉ）を用いて金属層を形成することができ、錫（Ｓｎ）を形成した後その上にさらにニッケル（Ｎｉ）を形成することもでき、ニッケル（Ｎｉ）を形成した後その上にさらに錫（Ｓｎ）を形成することもできる。勿論、第１金属層２０と第２金属層２８とをそれぞれ異なる金属から形成することも可能である。

凹状パターンに第１メッキ層１８、第１金属層２０及び第２メッキ層２２を順に積層した後、メッキレジスト１６を除去すれば、キャリア１２のシード層１４に第１回路パターン３０に対応する導電性凸状パターン２１を形成することができる（図２の（ｃ））。

キャリア１２のシード層１４に導電性凸状パターン２１が形成されたら、導電性凸状パターン２１が形成されたキャリア１２の一面と絶縁体２４とが対向するように積層して圧着することにより導電性凸状パターン２１を絶縁体２４に圧入させた後（図２の（ｄ）及び（ｅ））、キャリア１２を除去すると、導電性凸状パターン２１が絶縁体２４の一面に埋め込まれ転写される。この際、キャリア１２の一面に積層されていたシード層１４も共に移転された結果となる（図２の（ｆ））。

絶縁体２４は熱可塑性樹脂及びガラスエポキシ樹脂の中の少なくともいずれか一つを含み、導電性凸状パターン２１を絶縁体２４に埋め込む際の絶縁体２４は軟化状態にある。すなわち、熱可塑性または／及びガラスエポキシ樹脂を軟化温度以上に加熱して絶縁体２４を軟化状態にさせた後、キャリア１２のシード層１４に凸状で形成された導電性凸状パターン２１を軟化状態の絶縁体２４に圧入することになる。一方、ガラス纎維に熱硬化性樹脂を浸透させ、半硬化状態にしたプリプレグ（ｐｒｅｐｒｅｇ）を絶縁体２４として用いることも可能である。

キャリア１２を除去する方法としては、キャリア１２が金属板からなった場合には金属板をエッチングすることで除去することができ、キャリア１２が樹脂などのフィルムからなり、熱可塑性接着剤で絶縁層に接着されている場合には一定温度を加えて接着剤の接着力を減少させてキャリア１２を分離することも可能である。

導電性凸状パターン２１が絶縁体２４の一面に転写されたら、絶縁体２４の一面に第２回路パターン３２に対応するように第３メッキ層２６及び第２金属層２８が順に積層される導電パターン２７を形成する。

すなわち、絶縁体２４の一面に選択的にメッキレジスト１６を形成して第２回路パターン３２に対応する凹状パターンを形成し（図２の（ｇ））、電解メッキを行い第３メッキ層２６及び第２金属層２８を順に積層した後（図２の（ｈ））、メッキレジスト１６を除去し絶縁体２４の一面に第２回路パターン３２に対応する導電パターン２７を形成する（図２の（ｉ））。

第２回路パターン３２に対応する凹状パターンを形成する方法はシード層１４に第１回路パターン３０に対応する凹状パターンを形成する方法と同様であるのでこれに関する説明は省略する。

第２回路パターン３２に対応する凹状パターンが形成されたら、凹状パターンに第３メッキ層２６及び第２金属層２８を順に積層するが、前述したように、絶縁体２４からキャリア１２を除去するとキャリア１２の一面に形成されていたシード層１４も共に絶縁体２４に移転されたので、これを電極として電解メッキを行い第３メッキ層２６を積層した後、その上に、さらに第２金属層２８を積層する。

第３メッキ層２６としてはアルミニウム（Ａｌ）、銀（Ａｇ）、銅（Ｃｕ）、クロム（Ｃｒ）など当業者に自明な導電性物質を用いることができる。例えば、シード層１４として銅（Ｃｕ）を用いることができ、これを電極として銅電解メッキを行い第３メッキ層２６を凹状パターンに積層することができる。後の工程で第１金属層２０及び第２金属層２８を除去すると第３メッキ層２６は絶縁体２４の一面に形成される第２回路パターン３２となる。

第２金属層２８は、後工程の第１及び第２金属層２８を除去する段階で一度のエッチングにより第１金属層２０と第２金属層２８とを共に除去できるように第１金属層２０と同一の材料を用いて形成することがよい。

導電パターン２７は絶縁体２４の一面に圧入され形成された導電性凸状パターン２１と一部重なるように形成することができる。このように導電性凸状パターンと一部が重なると、後の工程で形成される第１回路パターン３０と第２回路パターン３２とを電気的に接続することができる。すなわち、導電パターン２７の一部と絶縁体２４の一面に圧入され形成された導電性凸状パターン２１の一部とが重なるようにするために、第２回路パターン３２に対応する凹状パターンの一部が導電性凸状パターン２１の上に形成されるようにし、凹状パターンに第３メッキ層２６及び第２金属層２８を積層すれば、導電性凸状パターン２１の一部と導電パターン２７の一部とが重なって電気的に接続することができる。

絶縁体２４の一面に、第２回路パターン３２に対応するように第３メッキ層２６及び第２金属層２８が順に積層された導電パターン２７を形成した後、第１メッキ層１８とシード層１４とを除去する。第１メッキ層１８はシード層１４を電極にして電解メッキを行うことにより形成され、第１メッキ層１８とシード層１４とは同一の金属から形成して一度のエッチングにより同時に除去できるようにすることがよい。この際、第１金属層２０及び第２金属層２８はシード層１４と異なる金属材質から形成することにより第１メッキ層１８及びシード層１４をエッチングする際にレジスト（ｒｅｓｉｓｔ）として作用させ、第１金属層２０が形成されている領域及び第２金属層２８が形成されている領域はエッチングされないようにする（図２の（ｊ））。

第１メッキ層１８及びシード層１４が除去されたら、第１金属層２０及び第２金属層２８を除去する。第１金属層２０と第２金属層２８とが互いに異なる金属材質である場合にはそれぞれの金属に合わせてエッチングできるエッチング液を塗布してそれぞれ除去することができ、第１金属層２０と第２金属層２８とが同じ材質の金属である場合には一度のエッチングにより共に除去することができる。エッチング工程の時間を短縮するためには同一材質の金属を用いて形成することがよい（図２の（ｋ））。

第１メッキ層１８、シード層１４及び第１金属層２０の除去により、第１メッキ層１８及び第１金属層２０が形成された高さ分の段差が形成され、第２メッキ層２２が絶縁体２４に所定深さで埋め込まれ第１回路パターン３０が形成される。また、第２金属層２８を除去することにより第３メッキ層２６が絶縁体２４の一面に形成され第２回路パターン３２を形成する。

第１回路パターン３０と第２回路パターン３２とが所定距離の段差を有して形成されると、第１回路パターン３０にすぐ隣接して第２回路パターン３２を形成しても電気的短絡が発生しないため、高密度の回路パターンが形成された回路基板を製造することができる。

図３は本発明の好ましい他の実施例による回路基板の製造方法を示す工程図である。図３を参照すると、キャリア１２、シード層１４、メッキレジスト１６、導電性凸状パターン２１、絶縁体２４、第３メッキ層２６、第２金属層２８、導電パターン２７、第１回路パターン３０、第２回路パターン３２、ビアホール３４、ビア３６が示されている。

本実施例は、二つのキャリア１２を使用して絶縁体２４の両面にそれぞれ２層の回路パターンを形成し、４層構造の回路基板が製造できる方法を提供する。

前述した方法により二つのキャリア１２のシード層１４のそれぞれに、第１回路パターン３０に対応するように第１メッキ層、第１金属層及び第２メッキ層が順に積層された導電性凸状パターン２１を形成し、絶縁体２４の両面に、導電性凸状パターン２１がそれぞれ形成された二つのキャリア１２の一面がそれぞれ対向するように積層し圧着した後、二つのキャリア１２を除去すると、導電性凸状パターン２１が絶縁体２４の両面にそれぞれ埋め込まれる（図３の（ａ）、（ｂ）、（ｃ））。

導電性凸状パターン２１が絶縁体２４の両面に転写されたら、絶縁体２４の両面に、第２回路パターン３２に対応するように第３メッキ層２６及び第２金属層２８が順に積層された導電パターン２７を形成する。

すなわち、絶縁体２４の両面に選択的にメッキレジスト１６を形成して第２回路パターン３２に対応する凹状パターンを形成し（図３の（ｄ））、電解メッキを行い第３メッキ層２６及び第２金属層２８を順に積層した後（図３の（ｅ））、メッキレジスト１６を除去して絶縁体２４の一面に第２回路パターン３２に対応する導電パターン２７を形成する（図３の（ｆ））。

以後、第１メッキ層１８、シード層１４を除去し（図３の（ｇ））、第１金属層２０及び第２金属層２８を除去すると、第１回路パターン３０が絶縁体２４の両面に所定深さで埋め込まれ、第２回路パターン３２が絶縁体２４の両面に形成された回路基板を製造することができる（図３の（ｈ））。

一方、キャリア１２を除去し、導電性凸状パターン２１を絶縁体２４の両面に埋め込んだ後、絶縁体２４の両面に導電パターン２７を形成する前に絶縁体２４にビアホール３４を加工した後、ビアホール３４をメッキするためにビアホール３４内にシード層１４を形成する段階を行うことができる。この場合、絶縁体２４の両面にそれぞれ埋め込まれる二つの導電性凸状パターン２１の端部が互いに向い合うように第１回路パターン３０を設計してビアホール３４の加工を容易にすることができる。

シード層１４が形成されたビアホール３４を加工した後に、ビア３６の形成領域を含んで第２回路パターン３２に対応する凹状パターンを形成する。ビア３６の形成領域を含む凹状パターンを形成した後、凹状パターンに第３メッキ層２６と第２金属層２８とを積層すると、全層の層間導通が容易になる。

以後、基板の表面及び外層に露出した回路を保護するためにソルダレジストを塗布する。また、半導体チップなどが結合されるパッド部分は金メッキ工程を行うことができる。

図４は本発明の好ましい一実施例による回路基板の製造方法を示すフローチャートである。図４を参照すると、Ｓ１００段階で、シード層が積層されたキャリアのシード層に、第１回路パターンに対応するように第１メッキ層、第１金属層及び第２メッキ層が順に積層される導電性凸状パターンを形成する。

シード層が積層されたキャリアのシード層に第１回路パターンに対応するように第１メッキ層、第１金属層及び第２メッキ層が順に積層された導電性凸状パターンを形成するために、シード層に選択的にメッキレジストを形成して第１回路パターンに対応する凹状パターンを形成し、シード層を電極として電解メッキをそれぞれ行い凹状パターンに第１メッキ層、第１金属層及び第２メッキ層を順に積層した後、メッキレジストを除去すれば、第１回路パターンに対応する導電性凸状パターンを形成することができる。

先ず、キャリアのシード層に感光性材料を塗布し、第１回路パターンに対応するフォトマスクを製作した後、これを感光性材料が塗布されたシード層に積層した後に紫外線に露光する。露光の後に感光性材料の非硬化部分を現像液で現像し、シード層に第１回路パターンに対応する凹状パターンを形成する。（Ｓ１１０）

キャリアのシード層上に積層された感光性フィルム層を選択的に露光、現像すると、キャリアのシード層上のフォトマスクにより露光されなかった非硬化感光性フィルム層は除去され、露光により硬化された感光性フィルム層は残留するので第１回路パターンに対応する凹状パターンを形成することができる。

キャリアのシード層に第１回路パターンに対応する凹状パターンが形成されたら、 シード層を電極として電解メッキを行い凹状パターンに第１メッキ層を形成する。第１メッキ層が積層されると、第１金属層を電解メッキを用いて積層する。第１金属層としては、錫及びニッケルの中の少なくともいずれか一つ以上を含むことができる。この際、第１メッキ層及び第１金属層は凹状パターンの一部のみに形成する。所定深さの第１メッキ層及び第１金属層が凹状パターンに積層されると、その上にさらに第２メッキ層を積層する。第２メッキ層は後で第１メッキ層及び第１金属層が除去されると第１回路パターンになる（Ｓ１２０）。

凹状パターンに第１メッキ層、第１金属層及び第２メッキ層を順に積層した後、メッキレジストを除去すると、キャリアのシード層に第１回路パターンに対応する導電性凸状パターンを形成することができる。（Ｓ１３０）

Ｓ２００段階で、導電性凸状パターンが形成されるキャリアの一面と絶縁体とが対向するように積層し圧着して、導電性凸状パターンを絶縁体２４に圧入させる。

Ｓ３００段階で、キャリアを除去して絶縁体に圧入された導電性凸状パターンが絶縁体の一面に転写される。この際、キャリアの一面に積層されていたシード層も共に移転される。

Ｓ４００段階で、導電性凸状パターンが転写された絶縁体の一面に第２回路パターンに対応するように第３メッキ層及び第２金属層が順に積層された導電パターンを形成する。

絶縁体の一面に選択的にメッキレジストを形成して第２回路パターンに対応する凹状パターンを形成し（Ｓ４１０）、電解メッキを行い第３メッキ層及び第２金属層を順に積層した後（Ｓ４２０）、メッキレジストを除去して絶縁体の一面に第２回路パターンに対応する導電パターンを形成する（Ｓ４３０）。導電パターンは絶縁体の一面に圧入され形成された導電性凸状パターンと一部重なるように形成することができる。このように導電性凸状パターンと一部が重なるようにすることで、以後の工程で形成される第１回路パターンと第２回路パターンとを電気的に接続することができる。すなわち、導電パターンの一部と絶縁体の一面に圧入され形成された導電性凸状パターンの一部とが重なるようにするために、第２回路パターンに対応する凹状パターンの一部を導電性凸状パターンの上に形成し、凹状パターンに第３メッキ層及び第２金属層とを積層して、導電性凸状パターンの一部と導電パターンの一部とが重なって電気的に接続するようにできる。

Ｓ５００段階で、第１メッキ層及びシード層を除去する。第１メッキ層はシード層を電極として電解メッキを行うことにより形成され、第１メッキ層とシード層とは同じ金属から形成して一度のエッチングにより同時に除去できるようにすることがよい。この際、第１金属層及び第２金属層はシード層と異なる金属材質から形成して、第１メッキ層及びシード層のエッチングに対してレジスト（ｒｅｓｉｓｔ）として作用することになるので第１金属層が形成されている領域及び第２金属層が形成されている領域はエッチングされない。

Ｓ６００段階で、第１金属層及び第２金属層を除去する。第１金属層と第２金属層とが互いに異なる金属材質である場合にはそれぞれの金属に合わせてエッチングできるエッチング液を塗布することでそれぞれ除去することができ、第１金属層と第２金属層とが同じ材質の金属である場合には一度のエッチングにより共に除去するようにする。エッチング工程の時間を短縮するために同じ材質の金属を用いて形成することがよい。

第１メッキ層、シード層及び第１金属層の除去により第１メッキ層及び第１金属層が形成された高さ分だけの段差が形成され、第２メッキ層が絶縁体に所定深さで埋め込まれ第１回路パターンが形成される。また、第２金属層を除去することにより第３メッキ層が絶縁体の一面に形成され第２回路パターンが形成される。

第１回路パターンと第２回路パターンが所定距離の段差を有して形成されると、第１回路パターンとすぐ隣接して第２回路パターンを形成しても電気的短絡が発生しない高密度の回路パターンが形成された回路基板を製造することができる。

前述した実施例以外の多くの実施例が本発明の特許請求の範囲内に存在する。

本発明の好ましい一実施例による回路基板の断面図である。 本発明の好ましい一実施例による回路基板の製造方法を示す工程図である。 本発明の好ましい他の実施例による回路基板の製造方法を示す工程図である。 本発明の好ましい一実施例による回路基板の製造方法を示すフローチャートである。

符号の説明

１２ キャリア
１４ シード層
１６ メッキレジスト
１８ 第１メッキ層
２０ 第１金属層
２１ 導電性凸状パターン
２２ 第２メッキ層
２４ 絶縁体
２６ 第３メッキ層
２７ 導電パターン
２８ 第２金属層
３０ 第１回路パターン
３２ 第２回路パターン
３４ ビアホール
３６ ビア

Claims (12)

1. （ａ）シード層が積層されたキャリアの前記シード層に、第１回路パターンに対応するように第１メッキ層、第１金属層及び第２メッキ層が順に積層される導電性凸状パターンを形成する段階と、
   （ｂ）前記導電性凸状パターンが形成される前記キャリアの一面と絶縁体が対向するように積層し圧着する段階と、
   （ｃ）前記キャリアを除去して前記導電性凸状パターンを前記絶縁体に転写する段階と、
   （ｄ）前記導電性凸状パターンが転写された前記絶縁体の一面に、第２回路パターンに対応するように第３メッキ層及び第２金属層が順に積層される導電パターンを形成する段階と、
   （ｅ）前記第１メッキ層及び前記シード層を除去する段階と、
   （ｆ）前記第１金属層及び前記第２金属層を除去する段階と、
   を含む回路基板の製造方法。
2. 前記第１メッキ層、前記第２メッキ層、及び前記第３メッキ層が、前記シード層と同じ金属材質から形成され、
   前記第１金属層及び前記第２金属層が、前記シード層と異なる金属材質から形成されることを特徴とする請求項１に記載の回路基板の製造方法。
3. 前記シード層が、銅（Ｃｕ）を含み、前記第１金属層及び前記第２金属層が錫（Ｓｎ）及びニッケル（Ｎｉ）の中の少なくともいずれか一つ以上を含むことを特徴とする請求項２に記載の回路基板の製造方法。
4. 前記段階（ａ）が、
   （ａ１）前記シード層に選択的にメッキレジストを形成し前記第１回路パターンに対応する凹状パターンを形成する段階と、
   （ａ２）電解メッキをそれぞれ行って前記凹状パターンに前記第１メッキ層、前記第１金属層及び前記第２メッキ層を順に積層する段階と、
   （ａ３）前記メッキレジストを除去する段階と、
   を含む請求項１に記載の回路基板の製造方法。
5. 前記キャリアが、金属板であり、
   前記段階（ｃ）が、
   前記金属板をエッチングすることにより行われることを特徴とする請求項１に記載の回路基板の製造方法。
6. 前記段階（ｄ）が、
   （ｄ１）前記絶縁体の一面に選択的にメッキレジストを形成して前記第２回路パターンに対応する凹状パターンを形成する段階と、
   （ｄ２）電解メッキをそれぞれ行って前記凹状パターンに前記第３メッキ層及び前記第２金属層を順に積層する段階と、
   （ｄ３）前記メッキレジストを除去する段階と、
   を含む請求項１に記載の回路基板の製造方法。
7. 前記段階（ａ）が、
   （ｆ）二つのキャリアの前記シード層のそれぞれに導電性凸状パターンを形成する段階を含み、
   前記段階（ｂ）が、
   （ｇ）前記絶縁体の両面に、前記導電性凸状パターンが形成された二つのキャリアの一面がそれぞれ対向するように積層し圧着する段階を含み、
   前記段階（ｃ）が、
   （ｈ）前記二つのキャリアを除去する段階を含み、
   前記段階（ｄ）が、
   （ｉ）前記絶縁体の両面に導電パターンを形成する段階と、
   を含むことを特徴とする請求項１に記載の回路基板の製造方法。
8. 前記段階（ｉ）の前に、
   （ｊ）前記絶縁体にビアホール（ｖｉａ ｈａｌｌ）を形成する段階と、
   （ｋ）前記ビアホールにシード層を形成する段階と、をさらに含み、
   前記段階（ｉ）の後に、
   （ｌ）前記絶縁体に選択的にソルダレジストを塗布する段階と、
   をさらに含むことを特徴とする請求項７に記載の回路基板の製造方法。
9. トレンチ（ｔｒｅｎｃｈ）を含む絶縁体と、
   前記トレンチの一部を埋め込んで形成する第１回路パターンと、
   前記トレンチが形成された前記絶縁体の一面に形成される第２回路パターンと、
   を備える回路基板。
10. 前記第１回路パターン及び前記第２回路パターンが、前記絶縁体の両面にそれぞれ形成されることを特徴とする請求項９に記載の回路基板。
11. 前記絶縁体の両面にそれぞれ形成される前記第１回路パターンを電気的に接続するビアホールをさらに含むことを特徴とする請求項１０に記載の回路基板。
12. 前記第２回路パターンの一部は前記第１回路パターンの一部と重なるように形成されることを特徴とする請求項９に記載の回路基板。