JP7483595B2 - 配線基板、電子装置及び配線基板の製造方法 - Google Patents
配線基板、電子装置及び配線基板の製造方法 Download PDFInfo
- Publication number
- JP7483595B2 JP7483595B2 JP2020189772A JP2020189772A JP7483595B2 JP 7483595 B2 JP7483595 B2 JP 7483595B2 JP 2020189772 A JP2020189772 A JP 2020189772A JP 2020189772 A JP2020189772 A JP 2020189772A JP 7483595 B2 JP7483595 B2 JP 7483595B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- sealing resin
- wiring board
- interlayer connection
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H10W70/614—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H10W40/228—
-
- H10W70/05—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09054—Raised area or protrusion of metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
[配線基板の構成]
図1は、実施例に係る配線基板100の構成の一例を示す図である。図1においては、配線基板100の断面を模式的に示している。図1に示す配線基板100は、破線で囲まれた単位が図1の左右方向に繰り返し配列されて形成されている。破線で囲まれた単位は、配線基板100に例えばインダクタなどの外部部品が搭載された後に、個々の電子装置として分離される単位である。以下では、配線基板100の例として破線で囲まれた単位を用いて実施例の説明を行う。破線で囲まれた単位の数は特に限定されない。
図3は、実施例に係る配線基板100を用いて作製された電子装置200の構成の一例を示す図である。図3においては、電子装置200の断面を模式的に示している。図3に示すように、電子装置200は、配線基板100と、配線基板100に搭載される第2部品210と、第2部品210を被覆する封止樹脂220とを有する。配線基板100は、第1金属層110と、第2金属層120と、封止樹脂140とを有する。
次に、実施例に係る配線基板100の製造方法について、具体的に例を挙げながら、図4のフローチャートを参照して説明する。図4は、実施例に係る配線基板100の製造方法の一例を示すフローチャートである。
次に、実施例に係る電子装置200の製造方法について、具体的に例を挙げながら、図12を参照して説明する。図12は、実施例に係る電子装置200の製造方法の一例を示すフローチャートである。
なお、上記実施例においては、開口部123において露出する第1金属層110の上面(例えば、端子111の基部111aの端面)にめっき層152を形成することにより、第2金属層120と第1金属層110との接続信頼性を向上する場合を示した。しかしながら、めっき層152は、第1金属層110の上面よりも低い位置に形成されてもよい。ここでは、めっき層152の形成位置の他の一例について、図16を参照しながら説明する。
110 第1金属層
111 端子
112 パッド部
113 外縁部
114 凹部
120 第2金属層
121 電極
121a 端面
122 層間接続部
123 開口部
124 配線部
130 第1部品
140 封止樹脂
151、152 めっき層
200 電子装置
210 第2部品
220 封止樹脂
300 第1金属板
400 第2金属板
401 第1突起
402 第2突起
402a、402b 凹部
403 第3突起
R 搭載領域
Claims (10)
- 第1金属層と、
前記第1金属層上に設けられた第2金属層と、
前記第1金属層と前記第2金属層との間に充填される封止樹脂とを有し、
前記第2金属層は、
前記封止樹脂の上面から突出し、電子部品を搭載可能な端面を有する電極と、
上面が前記電極の端面よりも低い位置で前記封止樹脂の上面から露出し、前記第1金属層に接触する層間接続部とを有することを特徴とする配線基板。 - 前記第2金属層は、
前記層間接続部を前記第1金属層の上面まで貫通する開口部と、
前記層間接続部の上面、前記開口部の内側面、及び前記開口部において露出する前記第1金属層の上面に形成されるめっき層と
をさらに有することを特徴とする請求項1に記載の配線基板。 - 前記第1金属層は、前記開口部と連通し、前記第1金属層の上面よりも低い位置まで陥没する凹部を有し、
前記めっき層は、前記層間接続部の上面、前記開口部の内側面、及び前記凹部の内壁面に形成されることを特徴とする請求項2に記載の配線基板。 - 前記第2金属層は、
上面が前記電極の端面よりも低い位置で前記封止樹脂の上面から露出する配線部をさらに有することを特徴とする請求項1に記載の配線基板。 - 前記第1金属層と前記第2金属層との間に、前記第2金属層と電気的に接続する他の電子部品が配置され、前記封止樹脂によって被覆されていることを特徴とする請求項1に記載の配線基板。
- 配線基板と、
前記配線基板に搭載される電子部品と、
前記電子部品を被覆する第1封止樹脂と
を有し、
前記配線基板は、
第1金属層と、
前記第1金属層上に設けられた第2金属層と、
前記第1金属層と前記第2金属層との間に充填される第2封止樹脂とを有し、
前記第2金属層は、
前記第2封止樹脂の上面から突出し、前記電子部品を搭載可能な端面を有する電極と、
上面が前記電極の端面よりも低い位置で前記第2封止樹脂の上面から露出し、前記第1金属層に接触する層間接続部と有することを特徴とする電子装置。 - 第1金属層を形成する工程と、
複数の第1突起と、複数の第2突起とを有する第2金属層を形成する工程と、
前記第2金属層の前記複数の第2突起が前記第1金属層と接触するように前記第1金属層上に前記第2金属層を積層する工程と、
前記第1金属層と前記第2金属層との間に、封止樹脂を充填する工程と、
前記第2金属層のうち前記複数の第1突起と重ならない部分をエッチングすることにより、各前記第1突起の位置において、前記封止樹脂から突出し、電子部品を搭載可能な端面を有する電極を形成し、各前記第2突起の位置において、前記第1金属層に接触し、上面が前記電極の端面よりも低い位置で前記封止樹脂から露出する層間接続部を形成する工程と、
を有することを特徴とする配線基板の製造方法。 - 前記第2金属層を形成する工程は、
各前記第2突起の両端面又は先端側の一方の端面に凹部が形成された第2金属層を形成し、
前記エッチングする工程は、
前記凹部の位置において、前記第1金属層の上面まで貫通する開口部を前記層間接続部に形成し、
前記層間接続部の上面、前記開口部の内側面、及び前記開口部において露出する前記第1金属層の上面にめっき層を形成する工程をさらに有することを特徴とする請求項7に記載の配線基板の製造方法。 - 前記第2金属層を形成する工程の後に、前記第2金属層の前記複数の第1突起のうちの一部の第1突起に他の電子部品を接合する工程をさらに有し、
前記第1金属層上に前記第2金属層を積層する工程において、前記他の電子部品は、前記第1金属層と前記第2金属層との間に配置され、
前記封止樹脂を充填する工程において、前記他の電子部品は、前記封止樹脂によって被覆されることを特徴とする請求項7に記載の配線基板の製造方法。 - 前記第1金属層を形成する工程は、第1金属板をエッチングすることで前記第1金属層を形成し、
前記第2金属層を形成する工程は、第2金属板をエッチングすることで前記第2金属層を形成し、
前記第2金属板の厚さは、前記第1金属板よりも薄いことを特徴とする請求項9に記載の配線基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020189772A JP7483595B2 (ja) | 2020-11-13 | 2020-11-13 | 配線基板、電子装置及び配線基板の製造方法 |
| US17/524,328 US11647584B2 (en) | 2020-11-13 | 2021-11-11 | Circuit board, and electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020189772A JP7483595B2 (ja) | 2020-11-13 | 2020-11-13 | 配線基板、電子装置及び配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022078831A JP2022078831A (ja) | 2022-05-25 |
| JP7483595B2 true JP7483595B2 (ja) | 2024-05-15 |
Family
ID=81587172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020189772A Active JP7483595B2 (ja) | 2020-11-13 | 2020-11-13 | 配線基板、電子装置及び配線基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11647584B2 (ja) |
| JP (1) | JP7483595B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008182163A (ja) | 2007-01-26 | 2008-08-07 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法と半導体装置 |
| JP2010103215A (ja) | 2008-10-22 | 2010-05-06 | Toppan Printing Co Ltd | 回路基板とその製造方法、およびこれを用いたアンテナシートと非接触型icカード |
| JP2010271804A (ja) | 2009-05-20 | 2010-12-02 | Toyo Aluminium Kk | Icカード・タグ用アンテナ回路構成体とその製造方法 |
| JP2017130493A (ja) | 2016-01-18 | 2017-07-27 | 新光電気工業株式会社 | リードフレーム及びその製造方法、半導体装置 |
| JP2018046218A (ja) | 2016-09-16 | 2018-03-22 | 新光電気工業株式会社 | リードフレーム及びその製造方法と電子部品装置 |
| US20190237395A1 (en) | 2015-11-04 | 2019-08-01 | Texas Instruments Incorporated | Semiconductor Systems Having Premolded Dual Leadframes |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5780143A (en) * | 1995-03-01 | 1998-07-14 | Tokuyama Corporation | Circuit board |
| KR100836653B1 (ko) * | 2006-10-25 | 2008-06-10 | 삼성전기주식회사 | 회로기판 및 그 제조방법 |
| JP4331769B2 (ja) * | 2007-02-28 | 2009-09-16 | Tdk株式会社 | 配線構造及びその形成方法並びにプリント配線板 |
| JP6453625B2 (ja) * | 2014-11-27 | 2019-01-16 | 新光電気工業株式会社 | 配線基板及びその製造方法と電子部品装置 |
| JP7232123B2 (ja) * | 2019-05-14 | 2023-03-02 | 新光電気工業株式会社 | 配線基板、電子装置、及び配線基板の製造方法 |
-
2020
- 2020-11-13 JP JP2020189772A patent/JP7483595B2/ja active Active
-
2021
- 2021-11-11 US US17/524,328 patent/US11647584B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008182163A (ja) | 2007-01-26 | 2008-08-07 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法と半導体装置 |
| JP2010103215A (ja) | 2008-10-22 | 2010-05-06 | Toppan Printing Co Ltd | 回路基板とその製造方法、およびこれを用いたアンテナシートと非接触型icカード |
| JP2010271804A (ja) | 2009-05-20 | 2010-12-02 | Toyo Aluminium Kk | Icカード・タグ用アンテナ回路構成体とその製造方法 |
| US20190237395A1 (en) | 2015-11-04 | 2019-08-01 | Texas Instruments Incorporated | Semiconductor Systems Having Premolded Dual Leadframes |
| JP2017130493A (ja) | 2016-01-18 | 2017-07-27 | 新光電気工業株式会社 | リードフレーム及びその製造方法、半導体装置 |
| JP2018046218A (ja) | 2016-09-16 | 2018-03-22 | 新光電気工業株式会社 | リードフレーム及びその製造方法と電子部品装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022078831A (ja) | 2022-05-25 |
| US11647584B2 (en) | 2023-05-09 |
| US20220159831A1 (en) | 2022-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970010678B1 (ko) | 리드 프레임 및 이를 이용한 반도체 패키지 | |
| CN100414696C (zh) | 引线框及制造方法以及树脂密封型半导体器件及制造方法 | |
| US9142473B2 (en) | Stacked type power device module | |
| JP4254527B2 (ja) | 半導体装置 | |
| CN111415908B (zh) | 电源模块、芯片嵌入式封装模块及制备方法 | |
| KR20140141474A (ko) | 반도체 장치 | |
| CN101399263B (zh) | 电路装置 | |
| CN101026110B (zh) | 电路装置的制造方法 | |
| CN107039387B (zh) | 引线框架、半导体装置及引线框架的制造方法 | |
| CN1783487B (zh) | 电路装置及其制造方法 | |
| JP2019201113A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US11302623B2 (en) | Electronic device | |
| JP7483595B2 (ja) | 配線基板、電子装置及び配線基板の製造方法 | |
| JP2008187144A (ja) | 回路装置およびその製造方法 | |
| KR102117477B1 (ko) | 반도체 패키지 및 반도체 패키지의 제조방법 | |
| US11452210B2 (en) | Wiring substrate and electronic device | |
| US11552004B2 (en) | Wiring structure having stacked first and second electrodes | |
| US12218192B2 (en) | Metal substrate structure for a semiconductor power module | |
| JP7286450B2 (ja) | 電子装置及び電子装置の製造方法 | |
| JP3599031B2 (ja) | 半導体装置 | |
| JP2005167072A (ja) | 半導体装置およびその製造方法 | |
| JP7617812B2 (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
| JP5072124B2 (ja) | 回路基板および電子機器 | |
| KR100907730B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP2008112929A (ja) | 回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230622 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240329 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240402 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240501 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7483595 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |