JP2008102344A

JP2008102344A - 表示装置の駆動回路およびそのテスト方法

Info

Publication number: JP2008102344A
Application number: JP2006285281A
Authority: JP
Inventors: Toshiichi Tatsuke; 敏一田付
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2006-10-19
Filing date: 2006-10-19
Publication date: 2008-05-01
Also published as: US8026889B2; CN101165764B; CN101165764A; US20080094385A1

Abstract

【課題】ドライバ回路の動作試験において、特性不良と判定された場合の不具合箇所の特定を容易に可能とする。
【解決手段】階調電圧選択回路１２と出力回路７との間に設けられた第１スイッチ回路１４は、階調電圧選択回路１２と出力回路７との間をテストモード時に切り離すテストスイッチ１４ａと、階調電圧選択回路１２をテストモード時にテスタ接続端子ＴＥＳＲ１に接続するテストスイッチ１４ｂと、出力回路７をテストモード時にテスタ接続端子ＴＥＳＲ２に接続するテストスイッチ１４ｃとを有する。階調電圧生成回路１１と階調電圧選択回路１２との間に設けられた第２スイッチ回路１５は、階調電圧生成回路１１と階調電圧選択回路１２との間をテストモード時に切り離すテストスイッチ１５ａを有する。
【選択図】図３

Description

本発明は、表示装置の駆動回路およびそのテスト方法に関し、特にテスト回路を有する表示装置の駆動回路およびそのテスト方法に関する。

ドットマトリックス型表示装置として用いられる一般的な液晶表示装置は、図４に示すように、液晶表示パネル１０１、データ側駆動回路１０２、走査側駆動回路１０３、電源回路１０４、制御回路１０５で構成される。

液晶表示パネル１０１は、図面の横方向に配列されて縦方向に延びるデータ線１０６と、図面の縦方向に配列されて横方向に延びる走査線１０７とを含む。各画素は、ＴＦＴ１０８、画素容量１０９、液晶素子１１０とにより構成される。ＴＦＴ１０８のゲート端子は走査線１０７に、ソース（ドレイン）端子はデータ線１０６に、それぞれ接続されている。また、ＴＦＴ１０８のドレイン（ソース）端子には画素容量１０９及び液晶素子１１０がそれぞれ接続されている。画素容量１０９及び液晶素子１１０のＴＦＴ１０８と接続しない側の端子１１１は、例えば、図示せぬ共通電極に接続されている。

データ側駆動回路１０２はデジタル画像信号（以下、データという。）に基づいたアナログ信号電圧を出力してデータ線１０６を駆動する。走査側駆動回路１０３はＴＦＴ１０８の選択／非選択電圧を出力して走査線１０７を駆動する。制御回路１０５は走査側駆動回路１０３およびデータ側駆動回路１０２による駆動のタイミングをコントロールする。電源回路１０４は、データ側駆動回路１０２が出力する信号電圧や、走査側駆動回路１０３が出力する選択／非選択電圧を生成して各駆動回路に供給する。以下に述べられるように、本発明はデータ側駆動回路１０２に関連している。

データ側駆動回路１０２は、半導体集積回路装置からなるドライバ回路が、多くの場合、複数個、例えば、液晶パネルの解像度がＸＧＡ（１０２４×７６８画素：１画素はＲ（赤）、Ｇ（緑）、Ｂ（青）の３ドットからなる）の場合、１個で１２８画素の表示を分担するとして８個で構成される。

図５は、一般的なドライバ回路１を示すブロック図であり、図６は、図５に示すドライバ回路１に入力される各信号のタイミングチャートである。ドライバ回路１は、１個でｍ個の画素の表示を分担するために、ｎ本＝ｍ×３ドットのデータ線１０６にＳ１〜Ｓｎ信号を出力するものである。尚、説明を簡明にするために、ドライバ回路１へのデータは、Ｓ１〜Ｓｎ信号の１出力分、すなわち、１画素の１ドット分に対応するデータのビット幅でシリアルに取り込まれるとして説明する。ドライバ回路１は、シフトレジスタ２、データレジスタ３、データラッチ回路４、レベルシフタ５、Ｄ／Ａコンバータ６及び出力回路７を有する。ドライバ回路１のシフトレジスタ２の出力は次段のドライバ回路にカスケード出力され、複数個のドライバ回路１がカスケード接続されることでデータ側駆動回路１０２を構成する。

シフトレジスタ２はｎ段のレジスタからなり、シフトスタートパルス及びクロックが供給され、スタートパルスをクロックのタイミングで順次シフトして図６に示すシフトパルス（ＳＰ１）〜シフトパルス（ＳＰｎ）とする。

データレジスタ３は、ｎ段のレジスタからなり、データが各レジスタにパラレルに供給され、シフトレジスタ２により供給されるシフトパルス（ＳＰ１）〜シフトパルス（ＳＰｎ）の例えば立ち下がりタイミングで各レジスタが順次データを保持する。

データラッチ回路４は、データレジスタ３の各レジスタ全てにデータの入力が終了するとデータラッチ信号が供給され、データレジスタ３の各レジスタに保持されている全データをラッチする。データラッチ回路４にてラッチされたデータは、レベルシフタ５により適宜レベルがシフトされる。

Ｄ／Ａコンバータ６は、レベルシフト後のデータをデコードして階調電圧を出力するものであり、後述する階調電圧生成回路と階調電圧選択回路とを有する。階調電圧生成回路に階調基準電圧が供給され、階調電圧選択回路により例えば６４階調の電圧を選択出力する。出力回路７は、Ｄ／Ａコンバータ６の出力を増幅し出力信号Ｓ１〜Ｓｎとして出力する。データラッチ回路４に供給されるデータラッチ信号及び極性反転信号は出力回路７にも供給され、データラッチ信号のタイミングで極性反転信号に応じた極性の出力を選択して出力する。

次に、Ｄ／Ａコンバータ６及び出力回路７について、図７を参照して説明する。尚、例えば、ドット反転駆動方式で、２６２１４４色表示（Ｒ，Ｇ，Ｂのそれぞれが６４階調としている）の場合、ドライバ回路１は、各出力Ｓ１〜Ｓｎからコモン電位に対して正極性と負極性の信号電圧がそれぞれ６４階調で交互に出力できるように構成されるが、説明を簡明にするため、図７では正極性の信号電圧を４階調で出力できる１出力分のみを示している。

Ｄ／Ａコンバータ６は、階調電圧生成回路１１と階調電圧選択回路１２とを有する。階調電圧生成回路１１はラダー抵抗（図示せず）からなり、階調基準電圧の供給により４階調の電圧γ１〜γ４が生成される。階調電圧選択回路１２は複数個のスイッチ（トランジスタ）からなり、階調電圧γ１〜γ４からデータに応じた所望の階調電圧を選択して出力する。

出力回路７は、Ｄ／Ａコンバータ６からの極性に応じた出力を増幅して出力するＡＭＰ７ａと、このＡＭＰ７ａの出力のオン・オフを制御するスイッチ（以下、オフスイッチという）７ｂとを有している。このオフスイッチ７ｂは、図６に示すように、データラッチ信号の立ち上がりから立下りまでの間、出力ハイインピーダンス期間として、アンプの極性に応じた出力をオフする。これは、Ｄ／Ａコンバータ６の遷移期間であり、電位が確定するまでは、このオフスイッチ（ＴＯＦＦＳＷ）７ｂをオフにしてハイインピーダンス（Ｈｉ−Ｚ）にすることができる。

ドライバ回路１におけるＤ／Ａコンバータ６及び出力回路７の異常検出をテストする際には、通常Ｄ／Ａコンバータ６に階調選択を行わせるテスト信号を供給し、そのときの出力回路７の出力を測定することで行なわれる。ドライバ回路１は、出力Ｓ１〜Ｓｎに対応するためＤ／Ａコンバータ６に階調電圧選択回路１２を構成する多数のスイッチを有しており、これらが正常に動作することをテストするドライバ回路のテストは非常に複雑になる。また、Ｄ／Ａコンバータ６及び出力回路７を接続した状態での特性を出力回路７の出力で測定しているため、動作試験で特性不良と判定された場合、Ｄ／Ａコンバータ６での不具合によるものか、出力回路７での不具合によるものか、さらに、Ｄ／Ａコンバータ６の階調電圧生成回路１１での不具合によるものか、階調電圧選択回路１２での不具合によるものかの特定ができず、不良原因の調査、対策に多くの時間を要する。そこで、例えば、動作試験をできるだけ短時間にかつ容易で確実に行うことができるドライバ回路が特許文献１に記載されている。

特許文献１には、ラダー抵抗部とセレクタ部との間に切替スイッチ部を設け、かつ、セレクタ部に試験用電圧を出力する状態切替回路と試験用制御部を有する構成が示されている。これにより、ラダー抵抗部を分離して直接セレクタ部に試験用電圧を供給してアンプ部からの出力を測定することにより試験が実施できる。この結果、アナログの階調電圧の安定を待たずに高速な試験ができ、また、隣り合う階調電圧線間に大きい電位差を設定した試験も可能となる。
特開２００２−３２０５３号公報

しかしながら、特許文献１に記載のドライバ回路の動作試験において、ラダー抵抗部は分離しているものの、セレクタ部とアンプ部を接続した状態での特性をアンプ部の出力電圧で測定しているため、特性不良と判定された場合、セレクタ部での不具合によるものかアンプ部での不具合によるものかの特定ができず、ドライバ回路１と同様に、不良原因の調査、対策に多くの時間を要する。

本発明にかかる表示装置の駆動回路は、供給されるデジタルの画像信号に応じたアナログ信号電圧を出力するＤ／Ａコンバータと、Ｄ／Ａコンバータの出力を増幅して出力する出力回路とを備え、前記Ｄ／Ａコンバータは、電圧源から供給される電圧に基づき複数の階調電圧を生成する階調電圧生成回路と、前記階調電圧生成回路が生成した複数の階調電圧から前記画像信号に応じた階調電圧を選択して前記アナログ信号電圧として出力する階調電圧選択回路とを有する表示装置の駆動回路であって、前記階調電圧生成回路、階調電圧選択回路および出力回路は、テストモードにおいて、それぞれが切り離されて単独にテスト可能であることを特徴とする。

本発明にかかる表示装置の駆動回路のテスト方法は、供給されるデジタルの画像信号に応じたアナログ信号電圧を出力するＤ／Ａコンバータと、Ｄ／Ａコンバータの出力を増幅して出力する出力回路とを備え、前記Ｄ／Ａコンバータは、電圧源から供給される電圧に基づき複数の階調電圧を生成する階調電圧生成回路と、前記階調電圧生成回路が生成した複数の階調電圧から前記画像信号に応じた階調電圧を選択して前記アナログ信号電圧として出力する階調電圧選択回路とを有する表示装置の駆動回路のテスト方法であって、前記階調電圧生成回路、階調電圧選択回路および出力回路を、テストモードにおいて、それぞれ切り離し、前記階調電圧生成回路の入力に第１の電圧発生電流測定回路を接続し、前記階調電圧選択回路の出力に第２の電圧発生電流測定回路を接続し、前記出力回路の入力に第３の電圧発生電流測定回路を接続し、前記出力回路の出力に第４の電圧発生電流測定回路と電流発生電圧測定回路とを切り換え接続して、それぞれ単独の回路としてテストを実行する。

本発明によれば、ドライバ回路の動作試験において、階調電圧生成回路、階調電圧選択回路及び出力回路をそれぞれ単独に動作試験可能とすることで、特性不良と判定された場合の不具合箇所の特定を容易に可能とし、不良原因の調査、対策に要する時間を低減できる。

以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。図１は、本発明の一実施形態にかかるドライバ回路１０の構成を示したブロック図であり、図２は、ドライバ回路１０のＤ／Ａコンバータから出力までを示す図である。図５、７と同一の構成要素には同一の符号を付してその説明は省略する。ドライバ回路１０がドライバ回路１と異なる点は、Ｄ／Ａコンバータ６の代わりにＤ／Ａコンバータ１３を有するとともに、Ｄ／Ａコンバータ１３と出力回路７との間に第１スイッチ回路１４を有している点である。また、Ｄ／Ａコンバータ１３がＤ／Ａコンバータ６と異なる点は、階調電圧生成回路１１と階調電圧選択回路１２との間に第２スイッチ回路１５を有する点である。

第１スイッチ回路１４は、出力回路７のオフスイッチ７ｂと同一構成のテストスイッチ１４ａ，１４ｂ，１４ｃからなる。テストスイッチ１４ａは、階調電圧選択回路１２の出力端子とＡＭＰ７ａの入力端子との間に接続されている。テストスイッチ１４ｂは、テスタ接続端子ＴＥＳＲ１と階調電圧選択回路１２の出力端子との間に接続されている。テストスイッチ１４ｃは、テスタ接続端子ＴＥＳＲ２とＡＭＰ７ａの入力端子との間に接続されている。テストスイッチ１４ａは、テスト信号ＴＥＳＴの入力により、通常動作においてオン制御され、テストモードにおいてオフ制御される。また、各テストスイッチ１４ｂ，１４ｃは、テスト信号ＴＥＳＴの入力により、通常動作においてオフ制御され、テストモードにおいてオン制御される。

第２スイッチ回路１５は、階調電圧選択回路１２のスイッチＴＳＥＬ１と同一構成のテストスイッチ１５ａからなり、階調電圧生成回路１１からの４階調の各電圧γ１〜γ４が各テストスイッチ１５ａを介して各スイッチＴＳＥＬ１に供給される。テストスイッチ１５ａは、テスト信号ＴＥＳＴの入力により、通常動作においてオン制御され、テストモードにおいてオフ制御される。

上記構成のドライバ回路１０における階調電圧生成回路１１、階調電圧選択回路１２および出力回路７のテスト方法について説明する。図３は、本実施の形態にかかるドライバ回路のテスト装置を示す図である。図３に示すように、テスト装置は、ＬＳＩテスタ２０ａ，２０ｂ，２０ｃ，２０ｄにより構成されている。本実施の形態においては、Ｄ／Ａコンバータ１３で６４階調の階調電圧の１つを選択出力するものとする。この場合、例えば階調電圧生成回路１１は６３の抵抗Ｒ０〜Ｒ６２からなり、８つの階調基準電圧入力Ｖ０〜Ｖ７を抵抗分圧して６４階調の階調電圧を生成する。第２スイッチ回路１５は、６４階調の階調電圧に対応する６４の入出力端子を有し、階調電圧生成回路１１の抵抗Ｒ０〜Ｒ６２の各端部とこの第２スイッチ回路１５の入力端子とが接続される。また、階調電圧選択回路１２は、６４の入力端子ＧＭＡ０〜ＧＭＡ６３を有し、第２スイッチ回路１５の出力端子とこの入力端子ＧＭＡ０〜ＧＭＡ６３とが接続され、レベルシフタ５から供給される入力データに基づき６４階調のいずれかの階調電圧を選択して出力する。

ＬＳＩテスタ２０ａは、シフトレジスタ２、データレジスタ３、データラッチ回路４、第１および第２スイッチ回路１４，１５のそれぞれに接続される。ＬＳＩテスタ２０ａは、パターンジェネレータとなっており、シフトレジスタ２に供給するスタートパルス及びクロック、データレジスタ３に供給するデータ、データラッチ回路４に供給するデータラッチ信号および極性反転信号を生成し供給する。また、テスト信号ＴＥＳＴを生成し、第１および第２スイッチ回路１４，１５に供給する。

ＬＳＩテスタ２０ｂは、階調電圧生成回路１１の入力に接続される。ＬＳＩテスタ２０ｂは、ＤＣテストユニットであり、階調電圧生成回路１１の８つの階調基準電圧入力Ｖ０〜Ｖ７に対応して、８つの電圧発生電流測定回路（ＶＳＩＭ）２１_１〜２１_８（２１ｋ）と、８つのＤＣリレースイッチ２２_１〜２２_８（２２ｋ）とを有する。各ＤＣリレースイッチ２２ｋを切り換え制御して階調電圧生成回路１１の入力とＬＳＩテスタ２０ｂとを接続し、電圧を発生させ電流を測定することができる。

ＬＳＩテスタ２０ｃは、第１スイッチ回路１４に接続される。ＬＳＩテスタ２０ｃは、ＤＣテストユニットであり、第１スイッチ回路１４のテストスイッチ１４ｂ，１４ｃに対応して、ＤＣリレースイッチ２３ａ，２３ｂと、電圧発生電流測定回路（ＶＳＩＭ）２４ａ，２４ｂとを有する。各ＤＣリレースイッチ２３ａ，２３ｂを制御してテストスイッチ１４ｂ，１４ｃと電圧発生電流測定回路（ＶＳＩＭ）２４ａ，２４ｂとを接続し、電圧を発生させ電流を測定することができる。

ＬＳＩテスタ２０ｄは、出力端子ＯＵＴに接続される。ＬＳＩテスタ２０ｄは、ＤＣテストユニットであり、ＤＣリレースイッチ２５ａ、２５ｂと、電圧発生電流測定回路（ＶＳＩＭ）２６と、電流発生電圧測定回路（ＩＳＶＭ）２７とを有する。ＤＣリレースイッチ２５ａにより所定の出力端子に対応する出力と測定回路２０ｄとを接続し、ＤＣリレースイッチ２５ｂにより電圧発生電流測定回路２６と電流発生電圧測定回路２７とを切り換え制御し、電圧を発生させ電流を測定したり、電流を発生させ電圧を測定したりすることができる。

ＬＳＩテスタ２０ａからのテスト信号ＴＥＳＴの入力により第１スイッチ回路１４および第２スイッチ回路１５がテストモードに設定される。テストモードのときのテスト信号ＴＥＳＴが"Ｈ"レベルとすると、テスト信号ＴＥＳＴは、第１スイッチ回路１４のテストスイッチ１４ａのＰチャンネル側ゲートおよびテストスイッチ１４ｂ，１４ｃのＮチャンネル側ゲートに直接入力され、テストスイッチ１４ａのＮチャンネル側ゲートおよびテストスイッチ１４ｂ，１４ｃのＰチャンネル側ゲートにインバータを介して入力される。また、第２スイッチ回路１５の各テストスイッチ１５ａが、Ｐチャンネルトランジスタからなる場合はテスト信号ＴＥＳＴがゲートに直接入力され、Ｎチャンネルトランジスタからなる場合はテスト信号ＴＥＳＴがゲートにインバータを介して入力される。

テストモードにおいて、第１スイッチ回路１４は、テストスイッチ１４ａがオフするとともにテストスイッチ１４ｂ，１４ｃがオンし、第２スイッチ回路１５は、各テストスイッチ１５ａがオフする。第２スイッチ回路１５において、各テストスイッチ１５ａがオフすることにより、階調電圧生成回路１１の出力と階調電圧選択回路１２のアナログ入力とが遮断される。第１スイッチ回路１４において、テストスイッチ１４ａがオフすることにより、階調電圧選択回路１２の出力と出力回路７の入力とが遮断される。また、テストスイッチ１４ｂ，１４ｃがオンすることにより、ＬＳＩテスタ２０ｃが階調電圧選択回路１２の出力と出力回路７の入力に接続される。

第１スイッチ回路１４および第２スイッチ回路１５の上述の動作により、階調電圧生成回路１１、階調電圧選択回路１２および出力回路７は、ＬＳＩテスタ２０ａ，２０ｂ，２０ｃ，２０ｄに次のように接続される。階調電圧生成回路１１は、出力が階調電圧選択回路１２のアナログ入力から遮断された状態で、入力がＬＳＩテスタ２０ｂに接続される。階調電圧選択回路１２は、アナログ入力が階調電圧生成回路１１の出力から、および出力が出力回路７の入力から遮断された状態で、デジタル入力がＬＳＩテスタ２０ａに接続され、出力がＬＳＩテスタ２０ｃに接続される。出力回路７は、入力が階調電圧選択回路１２の出力から遮断された状態で、入力がＬＳＩテスタ２０ｃに接続され、出力がＬＳＩテスタ２０ｄに接続される。

上述のテストモードにおいて、階調電圧生成回路１１、階調電圧選択回路１２および出力回路７は、ＬＳＩテスタ２０ａ，２０ｂ，２０ｃ，２０ｄにより次のようにテストされる。先ず、階調電圧生成回路１１のテスト方法について説明する。階調電圧生成回路１１を構成するγ補正抵抗Ｒ０〜Ｒ６２の例えばリーク電流を測定する場合、ＬＳＩテスタ２０ｂ内において、各ＤＣリレースイッチ２２ｋを切り換え制御してそのうちの１個を適宜オンし、オンしたＤＣリレースイッチ２２ｋを介して電圧発生電流測定回路（ＶＳＩＭ）２１により電圧を発生させリーク電流を測定することができる。また、階調電圧生成回路１１の８つの階調基準電圧入力Ｖ０〜Ｖ７の所定の２入力間に接続されるγ補正抵抗のシリーズ抵抗値を測定する場合、ＬＳＩテスタ２０ｂ内において、各ＤＣリレースイッチ２２ｋを切り換え制御してそのうちの被測定２入力に接続される２個を適宜オンし、オンした２個のＤＣリレースイッチ２２ｋを介して電圧発生電流測定回路（ＶＳＩＭ）２１ｋにより被測定抵抗の両端に電位差を発生させ被測定抵抗に流れる電流を測定することにより被測定抵抗の抵抗値を測定できる。

次に、階調電圧選択回路１２のテスト方法について説明する。階調電圧選択回路１２の例えばリーク電流を測定する場合、ＬＳＩテスタ２０ｃ内において、ＤＣリレースイッチ２３ａを切り換え制御してオンし、オンしたＤＣリレースイッチ２３ａを介して電圧発生電流測定回路（ＶＳＩＭ）２４ａにより電圧を発生させリーク電流を測定することができる。このテストは、ＬＳＩテスタ（パターンジェネレータ）２０ａにより所定のパターンのテストデータを生成してこのテストデータに基づき階調電圧選択回路１２のスイッチをオン・オフさせることで行なわれる。

次に、出力回路７のテスト方法について説明する。出力回路７の例えば出力電圧を測定する場合、ＬＳＩテスタ２０ｃ内において、ＤＣリレースイッチ２３ｂを切り換え制御してオンし、ＤＣリレースイッチ２３ｂを介して電圧発生電流測定回路（ＶＳＩＭ）２４ｂによりＡＭＰ７ａの入力電圧を設定する。そして、ＬＳＩテスタ２０ｄ内において、ＤＣリレースイッチ２５ａにより出力端子と測定回路２０ｄとを接続し、ＤＣリレースイッチ２５ｂにより電流発生電圧測定回路２７に切り換え制御し、電流を発生させ出力回路７の出力電圧を測定することができる。この測定時において、オフスイッチ７ｂはＬＳＩテスタ２０ａによりオン制御される。

また、出力回路７の例えばＡＭＰ７ａのリーク電流を測定する場合、ＬＳＩテスタ２０ｃ内において、ＤＣリレースイッチ２３ｂを切り換え制御してオンし、ＤＣリレースイッチ２３ｂを介して電圧発生電流測定回路（ＶＳＩＭ）２４ｂにより電圧を発生させリーク電流を測定することができる。また、出力回路７の例えばオフスイッチ７ｂのオフ時のリーク電流を測定する場合、ＬＳＩテスタ２０ｄ内において、ＤＣリレースイッチ２５ａにより出力端子と測定回路２０ｄとを接続し、ＤＣリレースイッチ２５ｂにより電圧発生電流測定回路（ＶＳＩＭ）２６に切り換え制御し、電圧を発生させオフスイッチ７ｂのオフ時のリーク電流を測定することができる。ＡＭＰ７ａのリーク電流の測定と、オフスイッチ７ｂのオフ時のリーク電流の測定とは同時に行うことができる。

上述したように、階調電圧生成回路１１、階調電圧選択回路１２および出力回路７は、テストモード時において、それぞれが単独にＬＳＩテスタに接続されており、階調電圧生成回路１１のテスト、階調電圧選択回路１２のテストおよび出力回路７のテストを同時に行うことができる。上述のテスト例では、階調電圧生成回路１１のテストとしてγ補正抵抗のリーク電流測定と抵抗値測定とを切り換えて行っている期間に、階調電圧選択回路１２のテストとしてリーク電流測定を行うとともに、出力回路７のテストとして出力電圧測定と、ＡＭＰ７ａのリーク電流測定およびオフスイッチ７ｂのオフ時リーク電流測定とを切り換えて行うことができる。

本実施の形態においては、階調電圧生成回路１１と階調電圧選択回路１２との間に第２スイッチ回路１５を設けるとともに、階調電圧選択回路１２と出力回路７との間に第１スイッチ回路１４を設け、階調電圧生成回路１１、階調電圧選択回路１２および出力回路７をテストモードにおいてそれぞれ分離させるようにしたので、特性不良と判定された場合、不具合の箇所を簡単に特定することができ、不良原因の調査、対策の時間を低減することができる。また、それぞれが互いに影響を受けることなく、それぞれを単独で正確にテストすることができる。

なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。

本発明の実施の形態にかかるドライバ回路を示すブロック図である。図１に示すドライバ回路のＤ／Ａコンバータから出力までを示す図である。図２に示す本発明の実施の形態にかかるドライバ回路のテスト装置の一具体例を示す図である。一般的な液晶表示装置を示すブロック図である。一般的なドライバ回路を示すブロック図である。図５に示すドライバ回路に入力される各信号のタイミングチャートである。図５に示すドライバ回路のＤ／Ａコンバータから出力までを示す図である。

符号の説明

２シフトレジスタ
３データレジスタ
４データラッチ回路
５レベルシフタ
７出力回路
７ａＡＭＰ
７ｂオフスイッチ
１０ドライバ回路
１１階調電圧生成回路
１２階調電圧選択回路
１３Ｄ／Ａコンバータ
１４第１スイッチ回路
１４ａ，１４ｂ，１４ｃテストスイッチ
１５第２スイッチ回路
１５ａテストスイッチ
２０ａ，２０ｂ，２０ｃ，２０ｄＬＳＩテスタ
２２１〜２２８（２２ｋ），２３ａ，２３ｂ，２５ａ，２５ｂリレースイッチ
２１１〜２１８（２１ｋ），２４ａ，２４ｂ，２６電圧発生電流測定回路
２７電流発生電圧測定回路

Claims

供給されるデジタルの画像信号に応じたアナログ信号電圧を出力するＤ／Ａコンバータと、Ｄ／Ａコンバータの出力を増幅して出力する出力回路とを備え、
前記Ｄ／Ａコンバータは、電圧源から供給される電圧に基づき複数の階調電圧を生成する階調電圧生成回路と、前記階調電圧生成回路が生成した複数の階調電圧から前記画像信号に応じた階調電圧を選択して前記アナログ信号電圧として出力する階調電圧選択回路とを有する表示装置の駆動回路であって、
前記階調電圧生成回路、階調電圧選択回路および出力回路は、テストモードにおいて、それぞれが切り離されて単独にテスト可能であることを特徴とする表示装置の駆動回路。
前記階調電圧選択回路と出力回路との間に設けられた第１スイッチ回路と、前記階調電圧生成回路と階調電圧選択回路との間に設けられた第２スイッチ回路とを有し、
前記第１スイッチ回路は、前記階調電圧選択回路と出力回路との間をテストモードにおいて切り離す第１のテストスイッチと、前記階調電圧選択回路をテストモードにおいて第１のテスタ接続端子に接続する第２のテストスイッチと、前記出力回路をテストモードにおいて第２のテスタ接続端子に接続する第３のテストスイッチとを有し、
前記第２スイッチ回路は、前記階調電圧生成回路と階調電圧選択回路との間をテストモードにおいて切り離す第４のテストスイッチを有することを特徴とする請求項１記載の表示装置の駆動回路。
供給されるデジタルの画像信号に応じたアナログ信号電圧を出力するＤ／Ａコンバータと、Ｄ／Ａコンバータの出力を増幅して出力する出力回路とを備え、
前記Ｄ／Ａコンバータは、電圧源から供給される電圧に基づき複数の階調電圧を生成する階調電圧生成回路と、前記階調電圧生成回路が生成した複数の階調電圧から前記画像信号に応じた階調電圧を選択して前記アナログ信号電圧として出力する階調電圧選択回路とを有する表示装置の駆動回路のテスト方法であって、
前記階調電圧生成回路、階調電圧選択回路および出力回路を、テストモードにおいて、それぞれ切り離し、
前記階調電圧生成回路の入力に第１の電圧発生電流測定回路を接続し、
前記階調電圧選択回路の出力に第２の電圧発生電流測定回路を接続し、
前記出力回路の入力に第３の電圧発生電流測定回路を接続し、
前記出力回路の出力に第４の電圧発生電流測定回路と電流発生電圧測定回路とを切り換え接続して、それぞれ単独の回路としてテストを実行する駆動回路のテスト方法。