JP2000162281A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2000162281A JP2000162281A JP10337450A JP33745098A JP2000162281A JP 2000162281 A JP2000162281 A JP 2000162281A JP 10337450 A JP10337450 A JP 10337450A JP 33745098 A JP33745098 A JP 33745098A JP 2000162281 A JP2000162281 A JP 2000162281A
- Authority
- JP
- Japan
- Prior art keywords
- output
- digital signal
- converter
- input
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 複数ビットの入力ディジタル信号を、その入
力として受け、該入力ディジタル信号に応じて、対応す
るレベルを有するアナログ電圧を選択出力するＤ／Ａ変
換器を内蔵し、該Ｄ／Ａ変換器の出力アナログ電圧を、
その出力端子より出力させる構成とした半導体集積回路
装置に於ける、検査時間の短縮化及び検査装置のコスト
ダウン。 【解決手段】 デコード後の多階調ディジタルデータを
記憶するためのレジスタ回路（パラレル／シリアル変換
器）８と、該レジスタ回路８の記憶内容をシリアル出力
させるテストクロックを外部より入力するためのテスト
クロック端子９と、Ｄ／Ａ変換器の出力アナログ電圧
と、上記レジスタ回路８よりの出力ディジタル信号との
何れか一方を択一的に出力端子６より出力させるための
テストモード切替スイッチ１０と、該切替スイッチ１０
の切替制御信号を外部より入力させるためのテスト端子
７とを設ける。
力として受け、該入力ディジタル信号に応じて、対応す
るレベルを有するアナログ電圧を選択出力するＤ／Ａ変
換器を内蔵し、該Ｄ／Ａ変換器の出力アナログ電圧を、
その出力端子より出力させる構成とした半導体集積回路
装置に於ける、検査時間の短縮化及び検査装置のコスト
ダウン。 【解決手段】 デコード後の多階調ディジタルデータを
記憶するためのレジスタ回路（パラレル／シリアル変換
器）８と、該レジスタ回路８の記憶内容をシリアル出力
させるテストクロックを外部より入力するためのテスト
クロック端子９と、Ｄ／Ａ変換器の出力アナログ電圧
と、上記レジスタ回路８よりの出力ディジタル信号との
何れか一方を択一的に出力端子６より出力させるための
テストモード切替スイッチ１０と、該切替スイッチ１０
の切替制御信号を外部より入力させるためのテスト端子
７とを設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、複数ビットの入力
ディジタル信号を、その入力として受け、該入力ディジ
タル信号に応じて、対応するレベルを有するアナログ電
圧を出力するＤ／Ａ変換器（ＤＡＣ）を内蔵し、該Ｄ／
Ａ変換器の出力アナログ電圧を、その出力端子より出力
させる構成とした半導体集積回路装置（例えば、多階調
液晶ドライバＩＣ等）に関するものであり、特に、その
検査手法に関するものである。
ディジタル信号を、その入力として受け、該入力ディジ
タル信号に応じて、対応するレベルを有するアナログ電
圧を出力するＤ／Ａ変換器（ＤＡＣ）を内蔵し、該Ｄ／
Ａ変換器の出力アナログ電圧を、その出力端子より出力
させる構成とした半導体集積回路装置（例えば、多階調
液晶ドライバＩＣ等）に関するものであり、特に、その
検査手法に関するものである。
【０００２】
【従来の技術】ＤＡＣを内蔵する多階調液晶ドライバＩ
Ｃは、全液晶駆動出力端子毎にＤＡＣを有しており、入
力された多階調データである複数ビットのディジタル信
号に応じて、それぞれの液晶駆動出力端子からアナログ
電圧を出力する。このため、ＤＡＣを内蔵する多階調液
晶ドライバＩＣの検査は、すべてのＤＡＣから出力され
るアナログ電圧を測定し判定する。
Ｃは、全液晶駆動出力端子毎にＤＡＣを有しており、入
力された多階調データである複数ビットのディジタル信
号に応じて、それぞれの液晶駆動出力端子からアナログ
電圧を出力する。このため、ＤＡＣを内蔵する多階調液
晶ドライバＩＣの検査は、すべてのＤＡＣから出力され
るアナログ電圧を測定し判定する。
【０００３】図２に従来技術の構成を示す。
【０００４】入力された階調データは内部回路１に蓄え
られた後、デコーダ２を介してＤＡＣのバスライン３に
与えられる。各階調データに応じて、基準電源４からの
出力電圧を決定する階調電圧選択スイッチ５の一つを選
択し、出力アンプ６’を介して各出力端子（１〜Ｎ）６
より、それぞれの階調電圧を出力する。従来の検査手法
では、この出力されたアナログ階調電圧を、高精度な電
圧測定器をもつ検査装置で電圧測定し、判定している。
られた後、デコーダ２を介してＤＡＣのバスライン３に
与えられる。各階調データに応じて、基準電源４からの
出力電圧を決定する階調電圧選択スイッチ５の一つを選
択し、出力アンプ６’を介して各出力端子（１〜Ｎ）６
より、それぞれの階調電圧を出力する。従来の検査手法
では、この出力されたアナログ階調電圧を、高精度な電
圧測定器をもつ検査装置で電圧測定し、判定している。
【０００５】しかしながら、アナログ電圧測定による検
査方法は、一つの電圧測定器を用いて、全液晶駆動出力
端子から出力される電圧を測定し判定するため、従来の
ディジタルテストのような、出力端子数分用意されたコ
ンパレータを使用して、全出力を同時にディジタル判定
する検査方法に比べて、検査時間は大幅に増加する。し
たがって、検査時間との兼ね合いにより、検査項目も制
限されている。また、液晶駆動出力端子から出力される
各階調電圧の電位差は非常に小さいため、それを測定し
判定するための測定器は、高精度な測定器が要求され、
非常に高価なものとなる。
査方法は、一つの電圧測定器を用いて、全液晶駆動出力
端子から出力される電圧を測定し判定するため、従来の
ディジタルテストのような、出力端子数分用意されたコ
ンパレータを使用して、全出力を同時にディジタル判定
する検査方法に比べて、検査時間は大幅に増加する。し
たがって、検査時間との兼ね合いにより、検査項目も制
限されている。また、液晶駆動出力端子から出力される
各階調電圧の電位差は非常に小さいため、それを測定し
判定するための測定器は、高精度な測定器が要求され、
非常に高価なものとなる。
【０００６】
【発明が解決しようとする課題】以上のように、従来の
検査手法では、アナログ電圧を測定し判定するため、検
査時間が大幅に増大するという問題点があった。また、
各階調電圧を高精度に測定するため、非常に高価な検査
装置が必要となるという問題点があった。
検査手法では、アナログ電圧を測定し判定するため、検
査時間が大幅に増大するという問題点があった。また、
各階調電圧を高精度に測定するため、非常に高価な検査
装置が必要となるという問題点があった。
【０００７】本発明は、上記従来の事情に鑑みなされた
ものであり、検査時間の増大を招くことなく、且つ安価
な検査装置で高精度な測定を可能とする、検査容易化回
路を内蔵した半導体集積回路装置の提供を目的とするも
のである。
ものであり、検査時間の増大を招くことなく、且つ安価
な検査装置で高精度な測定を可能とする、検査容易化回
路を内蔵した半導体集積回路装置の提供を目的とするも
のである。
【０００８】
【課題を解決するための手段】請求項１に係る本発明の
半導体集積回路装置は、複数ビットの入力ディジタル信
号を、その入力として受け、該入力ディジタル信号に応
じて、対応するレベルを有するアナログ電圧を出力する
Ｄ／Ａ変換器を内蔵し、該Ｄ／Ａ変換器の出力アナログ
電圧を、その出力端子より出力させる構成とした半導体
集積回路装置に於いて、上記複数ビットの入力ディジタ
ル信号をパラレル−シリアル変換して、上記出力端子よ
り出力させる手段を設けたことを特徴とするものであ
る。
半導体集積回路装置は、複数ビットの入力ディジタル信
号を、その入力として受け、該入力ディジタル信号に応
じて、対応するレベルを有するアナログ電圧を出力する
Ｄ／Ａ変換器を内蔵し、該Ｄ／Ａ変換器の出力アナログ
電圧を、その出力端子より出力させる構成とした半導体
集積回路装置に於いて、上記複数ビットの入力ディジタ
ル信号をパラレル−シリアル変換して、上記出力端子よ
り出力させる手段を設けたことを特徴とするものであ
る。
【０００９】また、請求項２に係る本発明の半導体集積
回路装置は、上記請求項１に係る半導体集積回路装置に
於いて、上記入力ディジタル信号を記憶するためのレジ
スタ回路と、該レジスタ回路の記憶内容をシリアル出力
させるクロック信号を外部より入力するための第１の外
部端子と、上記Ｄ／Ａ変換器の出力アナログ電圧と、上
記レジスタ回路よりの出力ディジタル信号との何れか一
方を択一的に上記出力端子より出力させるための出力切
替回路と、該出力切替回路の切替制御信号を外部より入
力させるための第２の外部端子とを設けたことを特徴と
するものである。
回路装置は、上記請求項１に係る半導体集積回路装置に
於いて、上記入力ディジタル信号を記憶するためのレジ
スタ回路と、該レジスタ回路の記憶内容をシリアル出力
させるクロック信号を外部より入力するための第１の外
部端子と、上記Ｄ／Ａ変換器の出力アナログ電圧と、上
記レジスタ回路よりの出力ディジタル信号との何れか一
方を択一的に上記出力端子より出力させるための出力切
替回路と、該出力切替回路の切替制御信号を外部より入
力させるための第２の外部端子とを設けたことを特徴と
するものである。
【００１０】すなわち、本発明の半導体集積回路装置
は、Ｄ／Ａ変換器の出力であるアナログ電圧に代えて、
その入力信号である複数ビットのディジタル信号を、出
力端子より出力させるための回路を、検査容易化回路と
して内蔵させたことを特徴とするものであり、かかる構
成により、内部回路の動作試験を、従来のアナログ電圧
判定から、ディジタル信号判定に切り替えることが可能
となり、大幅な検査時間の短縮化と、安価な検査装置に
よる検査を可能としたものである。
は、Ｄ／Ａ変換器の出力であるアナログ電圧に代えて、
その入力信号である複数ビットのディジタル信号を、出
力端子より出力させるための回路を、検査容易化回路と
して内蔵させたことを特徴とするものであり、かかる構
成により、内部回路の動作試験を、従来のアナログ電圧
判定から、ディジタル信号判定に切り替えることが可能
となり、大幅な検査時間の短縮化と、安価な検査装置に
よる検査を可能としたものである。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。
て、図面を参照して詳細に説明する。
【００１２】図１は、本発明の一実施形態である、検査
容易化回路内蔵多階調液晶ドライバＩＣの要部構成図で
ある。
容易化回路内蔵多階調液晶ドライバＩＣの要部構成図で
ある。
【００１３】入力された階調データは内部回路１に蓄え
られた後、デコーダ２を介してＤＡＣのバスライン３に
与えられる。各階調データに応じて、基準電源４からの
出力電圧を決定する基準電源選択（階調電圧選択）スイ
ッチ５の一つを選択し、出力アンプ６’を介して各出力
端子（１〜Ｎ）６より、それぞれの階調電圧を出力す
る。
られた後、デコーダ２を介してＤＡＣのバスライン３に
与えられる。各階調データに応じて、基準電源４からの
出力電圧を決定する基準電源選択（階調電圧選択）スイ
ッチ５の一つを選択し、出力アンプ６’を介して各出力
端子（１〜Ｎ）６より、それぞれの階調電圧を出力す
る。
【００１４】入力される階調データは、内部回路を検査
するため、様々な組み合わせで階調データが入力され
る。これらすべてのデータ組み合わせについて、アナロ
グ電圧を測定し、判定していると、検査時間が大幅に増
大する。このため、デコーダ２を介してＤＡＣバスライ
ン３に与えられる各階調データをパラレル／シリアル変
換器（パラレル入力・シリアル出力のレジスタ回路）８
に取り込み、テストクロック端子（ＴＣＬＫ）９より外
部入力されるテストクロックに同期させて、出力アンプ
６’を介して出力端子６より、デコード後のディジタル
階調データをシリアル出力させ、コンパレータによりデ
ィジタル判定する。このとき、各階調データに応じて、
基準電源４からの出力電圧を選択する基準電源（階調電
圧）選択スイッチ５が同時に選択されるが、テスト端子
（ＴＥＳＴ）７からＬレベルのテスト信号を入力して、
パラレル／シリアル変換器８側のテストモード切替スイ
ッチ１０を導通させ、ＤＡＣ側のスイッチ１０を非導通
とすることにより、パラレル／シリアル変換器８よりの
シリアル出力信号を出力アンプ６’に接続し、一方、選
択された階調電圧の出力を遮断する。
するため、様々な組み合わせで階調データが入力され
る。これらすべてのデータ組み合わせについて、アナロ
グ電圧を測定し、判定していると、検査時間が大幅に増
大する。このため、デコーダ２を介してＤＡＣバスライ
ン３に与えられる各階調データをパラレル／シリアル変
換器（パラレル入力・シリアル出力のレジスタ回路）８
に取り込み、テストクロック端子（ＴＣＬＫ）９より外
部入力されるテストクロックに同期させて、出力アンプ
６’を介して出力端子６より、デコード後のディジタル
階調データをシリアル出力させ、コンパレータによりデ
ィジタル判定する。このとき、各階調データに応じて、
基準電源４からの出力電圧を選択する基準電源（階調電
圧）選択スイッチ５が同時に選択されるが、テスト端子
（ＴＥＳＴ）７からＬレベルのテスト信号を入力して、
パラレル／シリアル変換器８側のテストモード切替スイ
ッチ１０を導通させ、ＤＡＣ側のスイッチ１０を非導通
とすることにより、パラレル／シリアル変換器８よりの
シリアル出力信号を出力アンプ６’に接続し、一方、選
択された階調電圧の出力を遮断する。
【００１５】なお、通常動作時に於いては、テストクロ
ック端子９は不使用（例えば、ＧＮＤ固定）とし、テス
ト端子７には、Ｈレベルの電圧（電源電圧）を印加し
て、ＤＡＣ側のスイッチ１０を導通させ、パラレル／シ
リアル変換器８側のスイッチ１０を非導通とさせる。
ック端子９は不使用（例えば、ＧＮＤ固定）とし、テス
ト端子７には、Ｈレベルの電圧（電源電圧）を印加し
て、ＤＡＣ側のスイッチ１０を導通させ、パラレル／シ
リアル変換器８側のスイッチ１０を非導通とさせる。
【００１６】また、図１に示される各スイッチ（テスト
モード切替スイッチ、及び基準電源選択スイッチ）の構
成例を図３に示す。
モード切替スイッチ、及び基準電源選択スイッチ）の構
成例を図３に示す。
【００１７】なお、上記パラレル／シリアル変換器８と
して、デコーダ２の出力をラッチするために、デコーダ
部に通常搭載されているラッチ回路をシリアル接続する
ことにより、兼用する構成とすることも可能である。
して、デコーダ２の出力をラッチするために、デコーダ
部に通常搭載されているラッチ回路をシリアル接続する
ことにより、兼用する構成とすることも可能である。
【００１８】また、上記実施形態は、本発明を多階調液
晶ドライバＩＣに於いて実施したものであるが、本発明
は、これに限定されるものではなく、Ｄ／Ａ変換器内蔵
の他の半導体集積回路装置に於いても、同様に、有効に
実施できるものであることは言うまでもない。
晶ドライバＩＣに於いて実施したものであるが、本発明
は、これに限定されるものではなく、Ｄ／Ａ変換器内蔵
の他の半導体集積回路装置に於いても、同様に、有効に
実施できるものであることは言うまでもない。
【００１９】
【発明の効果】以上、詳細に説明したように、本発明の
半導体集積回路装置は、複数ビットの入力ディジタル信
号を、その入力として受け、該入力ディジタル信号に応
じて、対応するレベルを有するアナログ電圧を選択出力
するＤ／Ａ変換器を内蔵し、該Ｄ／Ａ変換器の出力アナ
ログ電圧を、その出力端子より出力させる構成とした半
導体集積回路装置に於いて、上記複数ビットの入力ディ
ジタル信号をパラレル−シリアル変換して、上記出力端
子より出力させる手段を設けたことを特徴とするもので
あり、また、本発明の半導体集積回路装置は、上述の半
導体集積回路装置に於いて、上記入力ディジタル信号を
記憶するためのレジスタ回路と、該レジスタ回路の記憶
内容をシリアル出力させるクロック信号を外部より入力
するための第１の外部端子と、上記Ｄ／Ａ変換器の出力
アナログ電圧と、上記レジスタ回路よりの出力ディジタ
ル信号との何れか一方を択一的に上記出力端子より出力
させるための出力切替回路と、該出力切替回路の切替制
御信号を外部より入力させるための第２の外部端子とを
設けたことを特徴とするものであり、かかる本発明の半
導体集積回路装置によれば、従来のアナログ電圧判定か
ら、ディジタル信号判定に切り替えることができるの
で、検査時間の大幅な短縮化を図ることができるととも
に、安価な検査装置による検査が可能となるという効果
を奏するものである。
半導体集積回路装置は、複数ビットの入力ディジタル信
号を、その入力として受け、該入力ディジタル信号に応
じて、対応するレベルを有するアナログ電圧を選択出力
するＤ／Ａ変換器を内蔵し、該Ｄ／Ａ変換器の出力アナ
ログ電圧を、その出力端子より出力させる構成とした半
導体集積回路装置に於いて、上記複数ビットの入力ディ
ジタル信号をパラレル−シリアル変換して、上記出力端
子より出力させる手段を設けたことを特徴とするもので
あり、また、本発明の半導体集積回路装置は、上述の半
導体集積回路装置に於いて、上記入力ディジタル信号を
記憶するためのレジスタ回路と、該レジスタ回路の記憶
内容をシリアル出力させるクロック信号を外部より入力
するための第１の外部端子と、上記Ｄ／Ａ変換器の出力
アナログ電圧と、上記レジスタ回路よりの出力ディジタ
ル信号との何れか一方を択一的に上記出力端子より出力
させるための出力切替回路と、該出力切替回路の切替制
御信号を外部より入力させるための第２の外部端子とを
設けたことを特徴とするものであり、かかる本発明の半
導体集積回路装置によれば、従来のアナログ電圧判定か
ら、ディジタル信号判定に切り替えることができるの
で、検査時間の大幅な短縮化を図ることができるととも
に、安価な検査装置による検査が可能となるという効果
を奏するものである。
【図１】本発明の一実施形態である多階調液晶ドライバ
ＩＣの要部構成図である。
ＩＣの要部構成図である。
【図２】従来技術の構成図である。
【図３】図１に示される各スイッチの構成例を示す図で
ある。
ある。
１ 内部回路 ２ デコーダ ３ ＤＡＣバスライン ４ 基準電源 ５ 基準電源選択スイッチ ６ 出力端子 ６’ 出力アンプ ７ テスト端子 ８ シリアル／パラレル変換器 ９ テストクロック端子 １０ テストモード切替スイッチ
Claims (2)
- 【請求項１】 複数ビットの入力ディジタル信号を、そ
の入力として受け、該入力ディジタル信号に応じて、対
応するレベルを有するアナログ電圧を選択出力するＤ／
Ａ変換器を内蔵し、該Ｄ／Ａ変換器の出力アナログ電圧
を、その出力端子より出力させる構成とした半導体集積
回路装置に於いて、 上記複数ビットの入力ディジタル信号をパラレル−シリ
アル変換して、上記出力端子より出力させる手段を設け
たことを特徴とする半導体集積回路装置。 - 【請求項２】 請求項１に記載の半導体集積回路装置に
於いて、 上記入力ディジタル信号を記憶するためのレジスタ回路
と、該レジスタ回路の記憶内容をシリアル出力させるク
ロック信号を外部より入力するための第１の外部端子
と、上記Ｄ／Ａ変換器の出力アナログ電圧と、上記レジ
スタ回路よりの出力ディジタル信号との何れか一方を択
一的に上記出力端子より出力させるための出力切替回路
と、該出力切替回路の切替制御信号を外部より入力させ
るための第２の外部端子とを設けたことを特徴とする半
導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10337450A JP2000162281A (ja) | 1998-11-27 | 1998-11-27 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10337450A JP2000162281A (ja) | 1998-11-27 | 1998-11-27 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000162281A true JP2000162281A (ja) | 2000-06-16 |
Family
ID=18308757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10337450A Pending JP2000162281A (ja) | 1998-11-27 | 1998-11-27 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000162281A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6879174B2 (en) | 2000-09-29 | 2005-04-12 | Sharp Kabushiki Kaisha | Testing method and testing device for semiconductor integrated circuits |
| JP2005265636A (ja) * | 2004-03-18 | 2005-09-29 | Sharp Corp | 半導体集積回路の検査方法 |
| JP2008102344A (ja) * | 2006-10-19 | 2008-05-01 | Nec Electronics Corp | 表示装置の駆動回路およびそのテスト方法 |
| CN114401014A (zh) * | 2022-01-04 | 2022-04-26 | 电子科技大学 | 一种低功耗的并串转换电路 |
| US11329041B2 (en) | 2018-10-31 | 2022-05-10 | Seiko Epson Corporation | Semiconductor integrated circuit, electronic device and vehicle |
-
1998
- 1998-11-27 JP JP10337450A patent/JP2000162281A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6879174B2 (en) | 2000-09-29 | 2005-04-12 | Sharp Kabushiki Kaisha | Testing method and testing device for semiconductor integrated circuits |
| JP2005265636A (ja) * | 2004-03-18 | 2005-09-29 | Sharp Corp | 半導体集積回路の検査方法 |
| JP2008102344A (ja) * | 2006-10-19 | 2008-05-01 | Nec Electronics Corp | 表示装置の駆動回路およびそのテスト方法 |
| US11329041B2 (en) | 2018-10-31 | 2022-05-10 | Seiko Epson Corporation | Semiconductor integrated circuit, electronic device and vehicle |
| CN114401014A (zh) * | 2022-01-04 | 2022-04-26 | 电子科技大学 | 一种低功耗的并串转换电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060247873A1 (en) | Apparatus and methods for measurement of analog voltages in an integrated circuit | |
| US7859268B2 (en) | Method of testing driving circuit and driving circuit for display device | |
| JP2001099900A (ja) | 半導体集積回路の検査装置及びその検査方法並びにその検査プログラムを記録した記憶媒体 | |
| JP2000162281A (ja) | 半導体集積回路装置 | |
| TW201250268A (en) | Semiconductor device and method for inspecting same | |
| JP4972402B2 (ja) | 有機ｅｌパネルの駆動回路、有機ｅｌ表示装置および有機ｅｌパネル駆動回路の検査装置 | |
| JP2000165244A (ja) | 半導体集積回路装置 | |
| US20060244743A1 (en) | Display Device Driving Apparatus, Display Device, and Method for Testing Driving Apparatus or Display Device | |
| JP3806333B2 (ja) | 半導体集積回路、半導体集積回路の試験装置、及び半導体集積回路の試験方法 | |
| JP3553509B2 (ja) | 半導体集積回路及びその検査方法 | |
| US7091891B2 (en) | Calibration of analog to digital converter by means of multiplexed stages | |
| US20110001509A1 (en) | Semiconductor integrated circuit device and method for testing the same | |
| JP4232637B2 (ja) | Ｉｃテスタ | |
| JP2006053480A (ja) | 液晶駆動装置 | |
| JPH0621816A (ja) | Ｄ／ａコンバータテスト回路 | |
| JPH0746128A (ja) | テスト回路内蔵型ｄ／ａ変換器 | |
| KR20000007224A (ko) | 디지털/아날로그 변환기 테스트 장치 | |
| JP2007147469A (ja) | Ｉｃテスタ | |
| JP3568938B2 (ja) | ディジタル・アナログ変換回路 | |
| JP3447650B2 (ja) | Ａ／ｄ変換器及び評価装置並びにそれらを用いたａ／ｄ変換器システム | |
| JP2001013218A (ja) | 半導体テスト装置 | |
| JP2002098738A (ja) | Ｉｃテスタ | |
| JPH09257883A (ja) | 半導体装置 | |
| JP2007295097A (ja) | アナログデジタル変換器、アナログデジタル変換器の検査方法およびその検査装置 | |
| JP2002365342A (ja) | 半導体集積回路の試験方法及びその装置 |