JP2008182038A - 半導体装置及び半導体装置の製造方法 - Google Patents

Abstract

【課題】簡単な接合工程によって、しかも、高コストな設備を用いることなく、半導体チップを高い位置精度でリードフレームに固定できる半導体装置及びその製造方法を提供する。
【解決手段】リードフレーム２に、周囲が溝３によって囲まれ、且つ、チップ搭載面積とほぼ同等の大きさのチップ搭載面４を設け、チップ搭載面４に液体の状態で表面張力を発現する半田５を配置し、接合材５上に半導体チップ６を載置し、半導体チップ６を接合材５の表面張力によるセルフアライメント効果によってチップ搭載面４のセンタ−位置で固定した。
【選択図】図１

Description

本発明は、高い位置精度で基板に半導体チップを固定する半導体装置及びその製造方法に関する。

基板上に高い位置精度で半導体チップを搭載する技術が従来より種々提案されている。特に、光学用半導体チップでは高い位置精度で固定する要請が高く、図９及び図１０にはその一従来例が示されている。

図９において、シリコン基板５０のランドパターン５１上に半田バンプ５２を配置し、この半田バンプ５２上に半導体チップである例えば光学用半導体チップ５３の電極部５４を載置する。半田バンプ５２を加熱すると、半田バンプ５２が溶融して液状化する。液状化した半田バンプ５２は表面張力によって四方への濡れ広がりがランドパターン５１の範囲に規制される。又、このように液状化した半田バンプ５２の上に搭載されている光学用半導体チップ５３の電極部５４は、液状化した半田バンプ５２の表面張力によるセルフアライメント効果によってランドパターン５１のセンタリング位置に自動的に移動する。そして、液状化した半田バンプ５２が冷却によって凝固すると、光学用半導体チップ５３が半田バンプ５２を介してランドパターン５１上に固定される。光学用半導体チップ５３は、図１０に示すように、シリコン基板５０のランドパターン５１上に高い位置精度で固定される。

上記従来例では、図９に示すように、シリコン基板５０側の半導体チップ搭載のセンタリング位置をＯ１とし、光学用半導体チップ５３自体のセンタリング位置をＯ２とし、双方のセンタリング位置Ｏ１，Ｏ２がずれた状態で光学用半導体チップ５３がシリコン基板５０上に載置しても、図１０に示すように、光学用半導体チップ５３を上記双方のセンタリング位置Ｏ１，Ｏ２がほぼ一致する位置に固定することができる。従って、光学用半導体チップ５３を高い位置精度でシリコン基板５０上に載置する必要がない（特許文献１参照）。

なお、液状化した半田などの表面張力によるセルフアライメント効果を利用して半導体チップを高い位置精度で基板上に固定する技術は、特許文献２，３等にも開示されている。

一方、半導体チップを基板であるリードフレーム上に搭載するのに、一般的にはチップマウンターが使用される。図１１に示すように、リードフレーム６０上に導電性接着剤６１を塗布し、この上にチップマウンター６２を用いて半導体チップ６３を載置する。導電性接着剤６１に熱や光を与えて硬化させると、図１２に示すように、半導体チップ６３が導電性接着剤６１を介してリードフレーム６０上に固定される。

上記従来例では、図１１に示すように、リードフレーム６０側のチップ搭載のセンタリング位置をＯ１とし、半導体チップ６３自体のセンタリング位置をＯ２とし、双方のセンタリング位置Ｏ１，Ｏ２がずれた状態で半導体チップ６３がリードフレーム６０上に載置されると、半導体チップ６３は、図１２に示すように、上記双方のセンタリング位置Ｏ１，Ｏ２がずれた位置で固定されることになる。従って、半導体チップ６３の位置精度はチップマウンター６２の位置精度特性に依存し、位置精度特性に優れたチップマウンター６２を使用すれば、半導体チップ６３を高い位置精度でリードフレーム６０上に固定できる。
特開２００４−４１９５号公報 特開２００４−７９７４２号公報 特開２００３−３２４２１６号公報

しかしながら、図９及び図１０に示した従来例では、半田バンプ５２を形成する工程、シリコン基板５０上にランドパターン５１を形成する工程が必要であり、且つこれら工程を行うための設備が必要であるため、工程が複雑で高コストであるという問題がある。

また、図１１及び図１２に示した従来例では、接合工程は簡単であるが、位置精度に優れたチップマウンター６２を使用しなければならない。位置精度に優れたチップマウンター６２では、高い設備コストがかかるという問題がある。

そこで、本発明は、上述した課題を解決すべくなされたものであり、簡単な接合工程によって、しかも、高コストな設備を用いることなく、半導体チップを高い位置精度で基板に固定でき、無駄な資源を用いない環境に配慮した半導体装置及びその製造方法を提供することを目的とする。

請求項１記載の発明は、基板に、周囲が溝によって囲まれ、且つ半導体チップの搭載面積とほぼ同等の大きさのチップ搭載面を設け、前記チップ搭載面上に液体の状態で表面張力を発現する接合材を配置し、前記接合材上に載置された半導体チップを前記接合材を介して前記チップ搭載面に固定したことを特徴とする半導体装置である。

請求項２記載の発明は、基板に半導体チップの搭載面積より僅かに大きなチップ収容溝を設け、前記チップ収容溝内に液体の状態で表面張力を発現する接合材を配置し、前記接合材上に載置された半導体チップを前記接合材を介して前記チップ収容溝内を固定したことを特徴とする半導体装置である。

請求項３記載の発明は、請求項１又は請求項２記載の半導体装置であって、前記基板は、リードフレームであることを特徴とする半導体装置である。

請求項４記載の発明は、請求項１乃至請求項３のいずれか一項に記載された半導体装置であって、前記接合材は、半田であることを特徴とする半導体装置である。

請求項５記載の発明は、基板母材に、チップ収容溝に対応する領域を露出するようにマスク層を設けるマスク層形成工程と、前記基板母材にエッチング処理を施して前記マスク層より露出された箇所にチップ収容溝を設けるエッチング工程と、前記チップ収容溝内に液体の状態で表面張力を発現する接合材を配置し、前記接合材の上に半導体チップを載置し、前記接合材を液状より凝固させて、前記半導体チップを前記接合材を介して前記チップ収容溝内に固定する接合工程と、を備えたことを特徴とする半導体装置の製造方法である。

請求項６記載の発明は、請求項５記載の半導体装置の製造方法であって、前記基板母材は、リードフレーム母材であることを特徴とする半導体装置の製造方法である。

請求項７記載の発明は、請求項６記載の半導体装置の製造方法であって、マスク層形成工程では、前記リードフレーム母材の切断箇所を露出するようにマスク層を設け、エッチング工程では、前記リードフレーム母材の切断箇所をエッチングによって切断することを特徴とする半導体装置の製造方法である。

請求項１記載の発明によれば、基板のチップ搭載面に接合材を配置し、この上に半導体チップを載置し、接合材を液状化すると、液状化した接合材は表面張力によって四方への濡れ広がりがチップ搭載面の範囲に規制されると共に、液状化した接合材の表面張力によるセルフアライメント効果によって半導体チップが基板のチップ搭載面のセンタリング位置に自動的に移動し、その後、液状化した接合材が凝固すると、半導体チップが高い位置精度でチップ搭載面に固定される。そして、接合工程は半導体チップを単に基板のチップ搭載面に載置すれば良く、しかも、その際に載置位置に厳しい位置精度が要求されないため、位置精度特性に優れたチップマウンターを用いる必要がない。以上より、簡単な接合工程によって、しかも、高コストな設備を用いることなく、半導体チップを高い位置精度で基板に固定できる。

請求項２記載の発明によれば、基板のチップ収容溝内に接合材を配置し、この上に半導体チップを載置し、接合材を液状化すると、液状化した接合材は表面張力によって四方への濡れ広がりがチップ収容溝の範囲に規制されると共に、液状化した接合材の表面張力によるセルフアライメント効果によって半導体チップが基板のチップ収容溝のセンタリング位置に自動的に移動し、その後、液状化した接合材が凝固すると、半導体チップが高い位置精度でチップ収容溝内に固定される。そして、接合工程は半導体チップを単に基板のチップ収容溝内に載置すれば良く、しかも、その際に載置位置に厳しい位置精度が要求されないため、位置精度特性に優れたチップマウンターを用いる必要がない。以上より、簡単な接合工程によって、しかも、高コストな設備を用いることなく、半導体チップを高い位置精度で基板に固定できる。

請求項３記載の発明によれば、請求項１又は請求項２の発明で説明した作用によって、簡単な接合工程によって、しかも、高コストな設備を用いることなく、半導体チップを高い位置精度でリードフレームに固定できる。

請求項４記載の発明によれば、請求項１〜請求項３の発明の効果に加え、半田は液体の状態で高い表面張力を発現するため、表面張力によるセルフアライメント効果によって半導体チップを確実に高い位置精度で固定できる。

請求項５記載の発明によれば、接合工程は半導体チップを単に基板のチップ収容溝内に載置すれば良く、しかも、その際に載置位置に厳しい位置精度が要求されないため、位置精度特性に優れたチップマウンターを用いる必要がない。以上より、簡単な接合工程によって、しかも、高コストな設備を用いることなく、半導体チップを高い位置精度で基板に固定できる。

請求項６記載の発明によれば、請求項５記載の発明で説明した作用によって、簡単な接合工程によって、しかも、高コストな設備を用いることなく、半導体チップを高い位置精度でリードフレームに固定できる。

請求項７記載の発明によれば、請求項６記載の発明の効果に加え、リードフレーム母材よりリードフレームを作製する通常工程で、周囲が溝で囲まれたチップ搭載面やチップ収容溝を同時に作製できるため、特別なプロセスを追加することなく、安価に所望のチップ搭載面やチップ収容溝を備えたリードフレームを作製できる。

以下、本発明の実施の形態を図面に基づいて説明する。

（第１の実施の形態）
図１〜図４は本発明の第１の実施の形態を示し、図１（ａ）、（ｂ）は半導体装置の要部断面図及び平面図、図２（ａ）〜（ｃ）はリードフレーム母材からリードフレームを作製する工程をそれぞれ示す断面図、図３（ａ）、（ｂ）はリードフレームのチップ搭載面付近の要部断面図及び平面図、図４（ａ）、（ｂ）はリードフレームのチップ搭載面に半導体チップを載置した状態を示す要部断面図及び平面図である。

図１（ａ）、（ｂ）に示すように、半導体装置１は、基板であるリードフレーム２を有する。リードフレーム２の上面には、周囲が溝３によって囲まれ、且つ半導体チップ６の搭載面積とほぼ同等の大きさのチップ搭載面４が設けられている。チップ搭載面４は、上方から見た形状が円形である。チップ搭載面４上には、接合材である半田５を介して半導体チップ６が固定されている。半導体チップ６は、例えば光学用半導体チップ（レーザダイオード、発光ダイオード等）である。半導体チップ６の寸法は、一辺が２５０μｍである。チップ搭載面積とほぼ同等の大きさに設定されるチップ搭載面４の直径は、この実施の形態では、３００μｍ〜４００μｍの範囲に設定されている。

次に、半導体装置１の製造手順を説明する。先ず、図２（ａ）に示す基板母材であるリードフレーム母材１０の両面にマスク層１１を形成する（マスク形成工程）。図２（ｂ）に示すように、マスク層１１は、リードフレーム母材１０の切断箇所を露出し、且つ、リードフレーム２となる箇所を覆う位置に形成する。又、半導体チップ６を搭載するリードフレーム２の箇所では、チップ搭載面４に対応する位置を覆い、且つ、チップ搭載面４の周囲を露出するようにしてマスク層１１を形成する。つまり、マスク層１１には、母材切断用の開口部１１ａと溝形成用の開口部１１ｂが形成される。

次に、図２（ｃ）に示すように、マスク層１１を形成したリードフレーム母材１０にエッチング処理を施す（エッチング工程）。エッチング工程では、リードフレーム母材１０の切断箇所に対しては深いエッチング処理を行い、チップ搭載面４の周囲に対しては浅いエッチング処理を行う。例えば、エッチング液の種類を変えたり、エッチング時間を変えたりしてエッチングの程度を調整する。このようなエッチング処理を施すことによって、リードフレーム母材１０の切断箇所を切断（パターニング）する。又、半導体チップ搭載用のリードフレーム２には、浅いエッチング処理によってチップ搭載面４の周囲に半円状の溝３を形成する（図３（ａ）、（ｂ）参照）。

この実施の形態では、エッチングとして等方性エッチングを採用したため、溝３の断面はほぼ半円状であるが、異方性エッチングを採用して溝３の断面を矩形状としても良い。エッチング方法としては、ドライエッチングとウェットエッチングのいずれでも良い。

次に、各リードフレーム２よりマスク層１１を除去する（マスク層除去工程）。

その後、半導体チップ６をリードフレーム２に固定する接合工程を行う。接合工程では、図３（ａ）、（ｂ）に示すリードフレーム２のチップ搭載面４に、図４（ａ）、（ｂ）に示すように、液体の状態で表面張力を発現する接合材であるペースト状の半田５を塗布する。次に、ペースト状の半田５上に、図示しないチップマウンターを用いて半導体チップ６を載置する。

次に、ペースト状の半田５を融点以上に加熱して溶融（液状化）させる。すると、液状化した半田５は表面張力によって四方への濡れ広がりがチップ搭載面４の範囲に規制されると共に、液状化した半田５の表面張力によるセルフアライメント効果によって半導体チップ６がチップ搭載面４のセンタリング位置に自動的に移動する。その後、液状化した半田５が冷却によって凝固すると、図１（ａ）、（ｂ）に示すように、半導体チップ６が高い位置精度でチップ搭載面４に固定される。

上記した半導体チップ６の接合工程は、半導体チップ６を単にリードフレーム２のチップ搭載面４に載置すれば良く、しかも、その際に載置位置に厳しい位置精度が要求されない。具体的には、従来例のように半田バンプを形成する工程が必要なく、位置精度特性に優れたチップマウンターを用いる必要がなく、汎用されている安価なチップマウンターを用いれば足りる。以上より、簡単な接合工程によって、しかも、高コストな設備を用いることなく、半導体チップ６を高い位置精度でリードフレーム２に固定できる。

半導体チップ６が一辺２５０μｍで、チップ搭載面４の直径が３００μｍ〜４００μｍの範囲とし、マウント位置精度が±５０μｍ程度のチップマウンターを使用した場合、実装精度を±２５μｍ以内にすることができる。

この第１の実施の形態では、マスク層形成工程では、チップ搭載面４の周囲を露出すると共にリードフレーム母材１０の切断箇所を露出するようにマスク層１１を設け、エッチング工程では、チップ搭載面４の周囲にエッチングによって溝３を形成すると共にリードフレーム母材１０の切断箇所をエッチングによって切断した。従って、リードフレーム母材１０よりリードフレーム２を作製する通常工程で、周囲が溝３で囲まれたチップ搭載面４を同時に作製できるため、特別なプロセスを追加することなく安価に所望のチップ搭載面４を備えたリードフレーム２を作製できる。

この第１の実施の形態では、基板は、リードフレーム２であり、基板母材は、リードフレーム母材１０であるが、セラミックス基板等やセラミックス基板母材等であっても良い。

この第１の実施の形態では、接合材は、半田５である。半田５は液体の状態で高い表面張力を発現するため、表面張力によるセルフアライメント効果によって半導体チップ６を確実に高い位置精度で固定できる。又、接合材は、液体の状態で表面張力を発現する接着剤等であっても良いことはもちろんである。

（第２の実施の形態）
図５〜図８は本発明の第２の実施の形態を示し、図５（ａ）、（ｂ）は半導体装置の要部断面図及び平面図、図６（ａ）〜（ｃ）はリードフレーム母材からリードフレームを作製する工程をそれぞれ示す断面図、図７（ａ）、（ｂ）はリードフレームのチップ収容溝付近の要部断面図及び平面図、図８（ａ）、（ｂ）はリードフレームのチップ収容溝内に半導体チップを載置した状態を示す要部断面図及び平面図である。

図５（ａ）、（ｂ）に示すように、半導体装置２０は、基板であるリードフレーム２１を有する。リードフレーム２１には、半導体チップ２４の搭載面積より僅かに大きいチップ収容溝２２が設けられている。チップ収容溝２２の大きさは、半導体チップ２４の搭載面積の約１．５倍が好ましい。チップ収容溝２２は、上方から見た形状が円形である。チップ収容溝２２内には、接合材である半田２３を介して半導体チップ２４が固定されている。半導体チップ２４は、例えば光学用半導体チップ（レーザダイオード、発光ダイオード等）である。半導体チップ２４の寸法は、一辺が２５０μｍである。チップ搭載面積より僅かに大きく設定されるチップ収容溝２２の直径は、この実施の形態では、５００μｍ〜６００μｍの範囲に設定されている。チップ収容溝２２の深さは、概ね１００μｍを越えない程度に設定されている。

次に、半導体装置２０の製造手順を説明する。先ず、図６（ａ）に示す基板母材であるリードフレーム母材３０の両面にマスク層３１を形成する（マスク形成工程）。図６（ｂ）に示すように、マスク層３１は、リードフレーム母材３０の切断箇所を露出し、且つ、リードフレーム２１となる箇所を覆う位置に形成する。又、半導体チップ２４を搭載するリードフレーム２１には、チップ収容溝２２に対応する位置を露出するようにしてマスク層３１を形成する。つまり、マスク層３１には、母材切断用の開口部３１ａとチップ収容溝形成用の開口部３１ｂが形成される。

次に、図６（ｃ）に示すように、マスク層３１を形成したリードフレーム母材３０にエッチング処理を施す（エッチング工程）。エッチング工程では、リードフレーム母材３０の切断箇所に対しては深いエッチング処理を行い、チップ収容溝２２に対応する箇所に対しては浅いエッチング処理を行う。例えば、エッチング液の種類を可変したり、エッチング時間を可変したりしてエッチングの程度を調整する。このようなエッチング処理を施すことによって、リードフレーム母材３０の切断箇所を切断し、リードフレーム母材３０を３つのリードフレーム２１に分断する。又、半導体チップ搭載用のリードフレーム２１には、浅いエッチング処理によってチップ収容溝２２が形成される（図７（ａ）、（ｂ）参照）。

この実施の形態では、エッチングとして等方性エッチングを採用したため、チップ収容溝２２はほぼ円弧状であるが、異方性エッチングを採用してチップ収容溝２２を矩形状としても良い。エッチング方法は、ドライエッチングとウエットエッチングのいずれでも良い。

次に、各リードフレーム２１よりマスク層３１を除去する（マスク層除去工程）。

次に、半導体チップ２４をリードフレーム２１に固定する接合工程を行う。接合工程では、図７（ａ）、（ｂ）に示すリードフレーム２１のチップ収容溝２２内に、図８（ａ）、（ｂ）に示すように、液体の状態で表面張力を発現する接合材であるペースト状の半田２３を配置する。次に、ペースト状の半田２３上に、図示しないチップマウンターを用いて半導体チップ２４を載置する。

次に、ペースト状の半田２３を融点以上に加熱して溶融（液状化）させる。すると、液状化した半田２３は表面張力によって四方への濡れ広がりがチップ収容溝２２の範囲に規制されると共に、液状化した半田２３の表面張力によるセルフアライメント効果によって半導体チップ２４がチップ収容溝２２のセンタリング位置に自動的に移動する。その後、液状化した半田２３が冷却によって凝固すると、図５（ａ）、（ｂ）に示すように、半導体チップ２４が高い位置精度でチップ収容溝２２内に固定される。

上記した半導体チップ２４の接合工程は、半導体チップ２４を単にリードフレーム２１のチップ収容溝２２内に載置すれば良く、しかも、その際に載置位置に厳しい位置精度が要求されない。具体的には、従来例のように半田バンプを形成する工程が必要なく、位置精度特性に優れたチップマウンターを用いる必要がなく、汎用されている安価なチップマウンターを用いれば足りる。以上より、簡単な接合工程によって、しかも、高コストな設備を用いることなく、半導体チップ２４を高い位置精度でリードフレーム２１に固定できる。

半導体チップ２４が一辺２５０μｍで、チップ収容溝２２の直径が５００μｍ〜６００μｍの範囲とし、マウント位置精度が±５０μｍ程度のチップマウンターを使用した場合、実装精度を±１５μｍ以内にすることができる。

この第２の実施の形態では、マスク層形成工程では、チップ収容溝２２に対応する箇所を露出すると共にリードフレーム母材３０の切断箇所を露出するようにマスク層３１を設け、エッチング工程では、リードフレーム３０にエッチングによってチップ収容溝２２を形成すると共にリードフレーム母材３０の切断箇所をエッチングによって切断した。従って、リードフレーム母材３０よりリードフレーム２１を作製する通常工程で、チップ収容溝２２を同時に作製できるため、特別なプロセスを追加することなしに、安価に所望のチップ収容溝２２を備えたリードフレーム２１を作製できる。

この第２の実施の形態では、半導体チップ２４がレーザダイオードや発光ダイオードのように発光素子である場合や、受光素子である場合には、チップ収容溝２２の側面を光反射面として利用できる。

この第２の実施の形態では、基板は、リードフレーム２１であり、基板母材は、リードフレーム母材３０であるが、セラミックス基板等であっても良い。

この第２の実施の形態では、接合材は、半田２３である。半田２３は液体の状態で高い表面張力を発現するため、表面張力によるセルフアライメント効果によって半導体チップ２４を確実に高い位置精度で固定できる。又、接合材は、液体の状態で表面張力を発現する接着剤や導電性接着剤等であっても良いことはもちろんである。

なお、上述した第１及び第２の実施の形態では、エッチング工程にあって等方性エッチング処理を行ったが、加工寸法精度を配慮する場合には異方性エッチングが好ましい。

（ａ）は本発明の第１の実施の形態に係る半導体装置の要部断面図、（ｂ）はその平面図である。 （ａ）〜（ｃ）はリードフレーム母材からリードフレームを作製する各工程を示す断面図である。 （ａ）はリードフレームのチップ搭載面付近の要部断面図、（ｂ）はその平面図である。 （ａ）はリードフレームのチップ搭載面に半導体チップを載置した状態を示す要部断面図、（ｂ）はその平面図である。 （ａ）は本発明の第２の実施の形態に係る半導体装置の要部断面図、（ｂ）はその平面図である。 （ａ）〜（ｃ）はリードフレーム母材からリードフレームを作製する各工程を示す断面図である。 （ａ）はリードフレームのチップ収容溝付近の要部断面図、（ｂ）はその平面図である。 （ａ）はリードフレームのチップ収容溝内に半導体チップを載置した状態を示す要部断面図、（ｂ）はその平面図である。 従来例を示し、光学用半導体チップをシリコン基板上に載置した状態を示す側面図である。 従来例を示し、光学用半導体チップをシリコン基板上に半田によって固定した側面図である。 他の従来例を示し、半導体チップをリードフレーム上に載置した状態を示す側面図である。 他の従来例を示し、半導体チップをリードフレーム上に導電性接着剤によって固定した側面図である。

符号の説明

１，２０ 半導体装置
２，２１ リードフレーム（基板）
３ 溝
４ チップ搭載面
５，２３ 半田
６，２４ 半導体チップ
１０，３０ リードフレーム母材（基板母材）
１１，３１ マスク層
２２ チップ収容溝

Claims (7)

1. 基板に、周囲が溝によって囲まれ、且つ半導体チップの搭載面積とほぼ同等の大きさのチップ搭載面を設け、前記チップ搭載面上に液体の状態で表面張力を発現する接合材を配置し、前記接合材上に載置された半導体チップを前記接合材を介して前記チップ搭載面に固定したことを特徴とする半導体装置。
2. 基板に半導体チップの搭載面積より僅かに大きなチップ収容溝を設け、前記チップ収容溝内に液体の状態で表面張力を発現する接合材を配置し、前記接合材上に載置された半導体チップを前記接合材を介して前記チップ収容溝内を固定したことを特徴とする半導体装置。
3. 請求項１又は請求項２記載の半導体装置であって、
   前記基板は、リードフレーム，であることを特徴とする半導体装置。
4. 請求項１乃至請求項３のいずれか一項に記載された半導体装置であって、
   前記接合材は、半田であることを特徴とする半導体装置。
5. 基板母材に、チップ収容溝に対応する領域を露出するようにマスク層を設けるマスク層形成工程と、
   前記基板母材にエッチング処理を施して前記マスク層より露出された箇所にチップ収容溝を設けるエッチング工程と、
   前記チップ収容溝内に液体の状態で表面張力を発現する接合材を配置し、前記接合材の上に半導体チップを載置し、前記接合材を液状より凝固させて、前記半導体チップを前記接合材を介して前記チップ収容溝内に固定する接合工程と、
   を備えたことを特徴とする半導体装置の製造方法。
6. 請求項５記載の半導体装置の製造方法であって、
   前記基板母材は、リードフレーム母材であることを特徴とする半導体装置の製造方法。
7. 請求項６記載の半導体装置の製造方法であって、
   マスク層形成工程では、前記リードフレーム母材の切断箇所を露出するようにマスク層を設け、エッチング工程では、前記リードフレーム母材の切断箇所をエッチングによって切断することを特徴とする半導体装置の製造方法。

Images