[go: up one dir, main page]

JP2008141200A - 半導体モジュール及びその製造方法 - Google Patents

半導体モジュール及びその製造方法 Download PDF

Info

Publication number
JP2008141200A
JP2008141200A JP2007307874A JP2007307874A JP2008141200A JP 2008141200 A JP2008141200 A JP 2008141200A JP 2007307874 A JP2007307874 A JP 2007307874A JP 2007307874 A JP2007307874 A JP 2007307874A JP 2008141200 A JP2008141200 A JP 2008141200A
Authority
JP
Japan
Prior art keywords
external connection
opening
insulating film
semiconductor package
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007307874A
Other languages
English (en)
Inventor
Sangook Park
相▲ウク▼ 朴
Seung-Jae Lee
承宰 李
Seung-Yeol Yang
承烈 梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008141200A publication Critical patent/JP2008141200A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W70/60
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • H10W72/90
    • H10W72/923
    • H10W72/9415
    • H10W72/942
    • H10W90/724
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体モジュール及びその製造方法が開示される。
【解決手段】半導体モジュールは、外部接続端子を有する半導体パッケージ、及び外部接続端子と電気的に接続されたターミナルランドを有する印刷回路基板を含む。印刷回路基板は、前記ターミナルランドが露出されるように前記外部接続端子を収容して前記半導体パッケージよりも狭い幅を有する凹部を有する。従って、凹部に収容された半導体パッケージのエッジが印刷回路基板と接触されるので、半導体パッケージのエッジの破損が防止される。
【選択図】図1

Description

本発明は、半導体モジュール及びその製造方法に関し、より具体的には、半導体パッケージと印刷回路基板を含む半導体モジュール、及びこのような半導体モジュールを製造する方法に関する。
一般的に、半導体基板に多様な半導体工程を行って複数個の半導体チップを形成する。その後、各半導体チップを印刷回路基板に実装するために、半導体基板に対してパッケージング工程を行って半導体パッケージを形成する。半導体パッケージを印刷回路基板に実装して、半導体モジュールを形成する。
従来の半導体モジュールに対する例が、特許文献1、特許文献2、及び特許文献3等に開示されている。前記された従来の半導体モジュールでは、半導体パッケージの外部接続端子である半田ボールが印刷回路基板の表面に実装される。
特開2005−197354号公報 特開2005−197342号公報 韓国特許出願公開第2006−26130号明細書
ところが、半田ボールは主に半導体パッケージの中央部に配列されている。従って、半田ボールが配列されない半導体パッケージのエッジと印刷回路基板との間にはギャップが形成される。即ち、半導体パッケージのエッジは、印刷回路基板によって支持されていない。これによって、半導体パッケージのエッジに応力が印加される場合に、半導体パッケージのエッジが破損されやすいという問題があった。
本発明は、半導体パッケージのエッジの破損を防止することができる半導体モジュールを提供する。
又、本発明は、前記した半導体モジュールを製造する方法を提供する。
本発明による半導体モジュールは、外部接続端子を有する半導体パッケージ、及び外部接続端子と電気的に接続されたターミナルランドを有する印刷回路基板を含む。印刷回路基板は、前記ターミナルランドが露出されるように前記外部接続端子を収容して前記半導体パッケージよりも狭い幅を有する凹部(リセス)を有する。
本発明の一実施例によると、前記印刷回路基板は、基板本体、及び前記基板本体上に形成され前記凹部を有する絶縁膜パターンを含むことができる。又、前記凹部は、前記ターミナルランドを露出させる第1開口部、及び前記第1開口部と連通され前記第1開口部よりも広い幅を有する第2開口部を含むことができる。又、前記第1開口部は、前記外部接続端子と密着される内側面を有することができる。又、前記絶縁膜パターンは、前記半導体パッケージと接触されることができる。
本発明の他の実施例によると、前記印刷回路基板は、基板本体、前記基板本体上に形成され前記ターミナルランドを露出させる第1開口部を有する絶縁膜パターン、及び前記絶縁膜パターン上に形成され前記第1開口部よりも広い幅を有して前記第1開口部と共に前記凹部を形成する第2開口部を有するスペーサを含むことができる。前記スペーサは、前記半導体パッケージと接触されることができる。
本発明の更に他の実施例によると、前記印刷回路基板上に形成された支持部材が前記半導体パッケージの側面を取り囲むこともできる。前記支持部材は、前記半導体パッケージの側面と接触されることができる。
本発明の更に他の実施例によると、接合部材が前記外部接続端子と前記ターミナルランドとの間に介在されることができる。
本発明の他の原理による半導体モジュールは、第1ターミナルランドが形成された第1面、及び前記第1面と反対され第2ターミナルランドが形成された第2面を有する印刷回路基板、前記第1ターミナルランドが電気的に接続される第1外部接続端子を有する第1半導体パッケージ、及び前記第2ターミナルランドと電気的に接続される第2外部接続端子を有する第2半導体パッケージを含む。前記印刷回路基板は、前記第1ターミナルランドが露出されるように前記第1面に形成され前記第1外部接続端子を収容して前記第1半導体パッケージよりも狭い幅を有する第1凹部、及び前記第2ターミナルランドが露出されるように前記第2面に形成され前記第2外部接続端子を収容して前記第2半導体パッケージよりも狭い幅を有する第2凹部を有する。
本発明の更に他の原理による半導体モジュールの製造方法によると、外部接続端子を有する半導体パッケージを準備する。ターミナルランドを有する印刷回路基板に前記外部接続端子を収容して前記半導体パッケージよりも狭い幅を有する凹部を形成して、前記ターミナルランドを露出させる。前記外部接続端子を前記ターミナルランドに接合する。
本発明の一実施例によると、前記凹部を形成する段階は、前記印刷回路基板上に絶縁膜を形成する段階、及び前記絶縁膜をパターニングして前記凹部を有する絶縁膜パターンを形成する段階を含むことができる。又、前記絶縁膜パターンを形成する段階は、前記絶縁膜に前記ターミナルランドを露出させる第1開口部を形成する段階、及び前記第1開口部を有する前記絶縁膜に前記第1開口部と連通され前記第1開口部よりも広い幅を有する第2開口部を形成する段階を含むことができる。
本発明の他の実施例によると、前記凹部を形成する段階は、前記印刷回路基板上に絶縁膜を形成する段階、前記絶縁膜をパターニングして前記ターミナルランドを露出させる第1開口部を有する絶縁膜パターンを形成する段階、及び前記絶縁膜パターン上に前記第1開口部と連通され前記第1開口部よりも広い幅を有する第2開口部を有するスペーサを形成する段階を含むことができる。
本発明の更に他の実施例によると、前記外部接続端子を前記ターミナルランドに接合する段階は、前記外部接続端子に導電性フラックスを形成する段階、前記ターミナルランド上に半田ペーストを形成する段階、及び前記導電性フラックスと前記半田ペーストを接合する段階を含むことができる。
前記した本発明によると、外部接続端子は、印刷回路基板の凹部に収容され、外部接続端子が配列されない半導体パッケージのエッジは、印刷回路基板と接触されることになる。従って、半導体パッケージのエッジが印刷回路基板によって堅固に支持されるので、半導体パッケージのエッジの破損が防止される。
以下、添付図面を参照して、本発明の好ましい実施例を詳細に説明する。
[実施例1]
図1は、本発明の第1実施例による半導体モジュールを示す断面図で、図2は、図1の半導体モジュールを示す平面図で、図3は、図1のIII部位を拡大して示す断面図で、図4は、図3の外部接続端子と異なる材質の接合部材が使用された場合の半導体モジュールを示す断面図である。
図1乃至図3を参照すると、本実施例による半導体モジュール100は、半導体パッケージ110及び印刷回路基板120を含む。
半導体パッケージ110は、外部接続端子112を有する。具体的に、ターミナルランド114が印刷回路基板120を向かう半導体パッケージ110の底面中央部に形成される。外部接続端子112がターミナルランド114のそれぞれに実装される。本実施例において、外部接続端子112は半田ボールを含む。
印刷回路基板120は、半導体パッケージ110の下部に配置される。印刷回路基板120は、基板本体122、基板本体122の表面に形成されたターミナルランド124、及び基板本体122上に形成された絶縁膜パターン126を含む。
ここで、基板本体122と絶縁膜パターン126は同じ材質を含むことができる。例えば、基板本体122と絶縁膜パターン126は感光性樹脂を含むことができる。又は、基板本体122と絶縁膜パターン126は、互いに異なる材質を含むことができる。例えば、基板本体122は感光性樹脂を含み、絶縁膜パターン126は、ゴム、エポキシ系列の樹脂、ポリイミド系列の樹脂重合体、フッ素系列の樹脂重合体等のように基板本体122よりも強い弾性を有する材質を含むことができる。
絶縁膜パターン126は、ターミナルランド124を露出させる凹部130を有する。具体的に、凹部(リセス)130は、ターミナルランド124を露出させる第1開口部132、及び第1開口部132と連通され第1開口部132よりも広い幅を有する第2開口部134を含む。即ち、凹部130は2段の段差構造を有して、外部接続端子112を収容する。
第1開口部132は、外部接続端子112と密着される内側面を有する。即ち、外部接続端子112のうち、最外郭に配置された外部接続端子112は第1開口部132の内側面に密着される。
第2開口部134の幅は、半導体パッケージ110の幅よりも狭い。従って、外部接続端子112が配列されない半導体パッケージ110のエッジは、第2開口部134内に進入することができないので、半導体パッケージ110のエッジは絶縁膜パターン126の表面と接触される。結果的に、半導体パッケージ110のエッジが絶縁膜パターン126によって堅固に支持されるので、半導体パッケージ110のエッジの破損が防止される。
付加的に、支持部材150が絶縁膜パターン126上に形成され、半導体パッケージ110の側面を支持する。本実施例において、支持部材150は半導体パッケージ110の側面と接触される。半導体パッケージ110の平面形状が略長方形なので、支持部材150は半導体パッケージ110の4面の全部と接触されることができる長方形枠形状を有する。
一方、外部接続端子112は凹部130内に進入して、印刷回路基板120のターミナルランド124に接合される。ここで、外部接続端子112とターミナルランド124は、接合部材(図示せず)を介して接合される。接合部材が外部接続端子112と同じ半田を含む場合、図3に示すように、接合部材は別途の層を形成することなく、外部接続端子112と一体化される。反面、接合部材140が外部接続端子112の材質とは異なる金、アルミニウム、銅等を含む場合、接合部材140は、図4に示すように、外部接続端子112の外面上に別途の層形態に形成される。
図5乃至図9は、図1に図示された半導体モジュールを製造する方法を順次に示す断面図である。
図5を参照すると、ターミナルランド124を有する基板本体122上に絶縁膜126aを形成する。ここで、基板本体122と絶縁膜126aは感光性樹脂を含むことができる。又は、基板本体122は感光性樹脂を含み、絶縁膜126aはゴム、エポキシ系列の樹脂、ポリイミド系列の樹脂重合体、フッ素系列の樹脂重合体等のように基板本体122よりも強い弾性を有する材質を含むことができる。
図6を参照すると、絶縁膜126aを1次エッチングして、ターミナルランド124を露出させる第1開口部132を絶縁膜126aに形成する。
図7を参照すると、絶縁膜126aを2次エッチングして、第1開口部132と連通された第2開口部134を形成する。第1開口部132及び第2開口部134が結合され、段差構造の凹部130を有する絶縁膜パターン126が完成される。結果的に、基板本体122と絶縁膜パターン126を含む印刷回路基板120が完成される。ここで、第2開口部134は、第1開口部132よりも広い幅を有する。反面、第2開口部134は半導体パッケージ110よりも狭い幅を有する。
図8を参照すると、支持部材150を絶縁膜パターン126上に形成する。支持部材150は、絶縁膜(図示せず)を絶縁膜パターン126上に形成した後、絶縁膜をパターニングする工程を通じて形成することができる。
図9を参照すると、外部接続端子112が実装された半導体パッケージ110を印刷回路基板120上に配置する。その後、半田のような半田ペースト140aを印刷回路基板120のターミナルランド124上に塗布する。又、導電性フラックス116を外部接続端子112に塗布する。
続いて、外部接続端子112を凹部130内に進入させて、半田ペースト140aと導電性フラックス116を接触させる。その後、半田ペースト140aと導電性フラックス116に対して赤外線を利用したリフロー工程を行って、外部接続端子112を印刷回路基板120のターミナルランド124に接合させることにより、図1に図示された半導体モジュール100が完成される。この際、半導体パッケージ110の底面は絶縁膜パターン126と接触され、又、半導体パッケージ110の側面は支持部材150に密着される。
ここで、半田ペースト140aが外部接続端子112と同じ材質、例えば、半田を含む場合、図3に示すように、半田ペースト140aは外部接続端子112と一体化される。反面、半田ペースト140aが外部接続端子112と異なる材質、例えば、金、銅、アルミニウム等を含む場合、図4に示すように、別途の接合部材140が外部接続端子112とターミナルランド124との間に形成される。
本実施例によると、半導体パッケージの外部接続端子は凹部内に収容され、半導体パッケージのエッジは印刷回路基板と接触される。従って、半導体パッケージのエッジが印刷回路基板によって堅固に支持されるので、半導体パッケージのエッジが破損される現象が防止される。
[実施例2]
図10は、本発明の第2実施例による半導体モジュールを示す断面図である。
図10を参照すると、本実施例による半導体モジュール200は、印刷回路基板220、第1半導体パッケージ210、及び第2半導体パッケージ260を含む。
印刷回路基板220は、第1凹部(リセス)230が形成された第1面、及び第2凹部(リセス)270が形成され第1面と反対側である第2面を有する。第1半導体パッケージ210は、印刷回路基板220の第1凹部230内に収容される。第2半導体パッケージ260は、印刷回路基板220の第2凹部270内に収容される。
ここで、第1半導体パッケージ210及び第2半導体パッケージ260は、実施例1の半導体パッケージ110と実質的に同じなので、重複説明は省略する。又、第1凹部230及び第2凹部270も実施例1の凹部130と実質的に同じなので、重複説明は省略する。
即ち、本実施例による半導体モジュール200は、1つの印刷回路基板220の両面に2つの半導体パッケージ210、260が実装された構造を有する。一方、前記のような構造を有する半導体モジュール200を製造する方法は、実施例1で説明した方法を印刷回路基板220の両面に対して適用することと実質的に同じなので、製造方法についての説明も省略する。
[実施例3]
図11は、本発明の第3実施例による半導体モジュールを示す断面図で、図12は、図11のXII部位を拡大して示す断面図である。
図11及び図12を参照すると、本実施例による半導体モジュール300は、半導体パッケージ310及び印刷回路基板320を含む。ここで、半導体パッケージ310は、実施例1の半導体モジュール110と実質的に同じ構成要素を含むので、重複説明は省略する。
印刷回路基板320は、半導体パッケージ110の下部に配置される。印刷回路基板320は、基板本体322、基板本体322の表面に形成されたターミナルランド324、基板本体322上に形成された絶縁膜パターン326、絶縁膜パターン326上に形成されたスペーサ328、及びスペーサ328上に形成された支持部材350を含む。
絶縁膜パターン326は、ターミナルランド324を露出させる第1開口部332を有する。スペーサ328は、第1開口部332と連通された第2開口部334を有する。第2開口部334は、第1開口部332よりは広く、半導体パッケージ310よりは狭い幅を有する。第1開口部332及び第2開口部334が結合され2段の段差がある凹部(リセス)330を形成することになる。
凹部330に収容された半導体パッケージ310のエッジは、スペーサ328に密着される。従って、半導体パッケージ310のエッジがスペーサ328によって堅固に支持されるので、半導体パッケージ310のエッジの破損が防止される。
付加的に、支持部材350がスペーサ328上に形成され、半導体パッケージ310の側面を支持する。本実施例において、支持部材350は半導体パッケージ310の側面と接触される。
図13乃至図17は、図11に図示された半導体モジュールを製造する方法を順次に示す断面図である。
図13を参照すると、ターミナルランド324を有する基板本体322上に絶縁膜326aを形成する。
図14を参照すると、絶縁膜326aを1次エッチングして、ターミナルランド324を露出させる第1開口部332を有する絶縁膜パターン326を形成する。
図15を参照すると、第2開口部324を有するスペーサ328を絶縁膜パターン326上に形成する。第1開口部332及び第2開口部334が結合され、段差構造の凹部330が形成される。結果的に、基板本体322、絶縁膜パターン326、及びスペーサ328を含む印刷回路基板320が完成される。ここで、第2開口部334は、第1開口部332よりも広い幅を有する。反面、第2開口部334は半導体パッケージ310よりも狭い幅を有する。
図16を参照すると、支持部材350をスペーサ328上に形成する。支持部材350は、絶縁膜(図示せず)をスペーサ328上に形成した後、絶縁膜をパターニングする工程を通じて形成することができる。
図17を参照すると、外部接続端子312が実装された半導体パッケージ310を印刷回路基板320の上部に配置する。その後、半田のような半田ペースト340aを印刷回路基板320のターミナルランド324上に塗布する。又、導電性フラックス316を外部接続端子312に塗布する。
続いて、外部接続端子312を凹部330内に進入させて、半田ペースト340aと導電性フラックス316を接触させる。その後、半田ペースト340aと導電性フラックス316に対して赤外線を利用したリフロー工程を行って、外部接続端子312を印刷回路基板320のターミナルランド324に接合させることにより、図11に図示された半導体モジュール300が完成される。この際、半導体パッケージ310の底面はスペーサ328と接触され、又、半導体パッケージ310の側面は支持部材350に密着される。
ここで、半田ペースト340aが外部接続端子312と同じ材質であるか、互いに異なる材質でも良い。半田ペースト340aが外部接続端子312と同じ材質である場合、半田ペースト340aは、外部接続端子312と一体化される。反面、半田ペースト340aが外部接続端子312と異なる材質である場合、別途の接合部材(図示せず)が外部接続端子312とターミナルランド324との間に形成される。
[実施例4]
図18は、本発明の第4実施例による半導体モジュールを示す断面図である。
図18を参照すると、本実施例による半導体モジュール400は、印刷回路基板420、第1半導体パッケージ410、及び第2半導体パッケージ460を含む。
第1半導体パッケージ410は、印刷回路基板420の表面である第1面に形成された第1凹部(リセス)430内に収容される。第2半導体パッケージ460は、第1面と反対側である印刷回路基板420の第2面に形成された第2凹部(リセス)470内に収容される。
ここで、第1半導体パッケージ410及び第2半導体パッケージ460は、実施例1の半導体パッケージ110と実質的に同じなので、重複説明は省略する。又、第1凹部430及び第2凹部470も実施例1の凹部330と実質的に同じなので、重複説明は省略する。
即ち、本実施例による半導体モジュール400は、1つの印刷回路基板420の両面に2つの半導体パッケージ410、460が実装された構造を有する。一方、前記のような構造を有する半導体モジュール400を製造する方法は、実施例1で説明した方法を印刷回路基板420の両面に対して適用することと実質的に同じなので、製造方法についての説明も省略する。
前述した本発明によると、印刷回路基板の凹部に収容された半導体パッケージのエッジは印刷回路基板と接触される。従って、半導体パッケージのエッジが印刷回路基板によって堅固に支持されるので、垂直方向への衝撃による半導体パッケージのエッジの破損が防止される。
又、印刷回路基板の凹部に収容された半導体パッケージの側面は、支持部材によって堅固に支持されるので、水平方向への衝撃による半導体パッケージのエッジの破損が防止される。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と趣旨を離れることなく、本発明を修正または変更できる。
本発明の第1実施例による半導体モジュールを示す断面図である。 図1の半導体モジュールを示す平面図である。 図1のIII部位を拡大して示す断面図である。 図3の外部接続端子と異なる材質の接合部材が使用された場合の半導体モジュールを示す断面図である。 図1の半導体モジュールを製造する方法を順次に示す断面図である。 図1の半導体モジュールを製造する方法を順次に示す断面図である。 図1の半導体モジュールを製造する方法を順次に示す断面図である。 図1の半導体モジュールを製造する方法を順次に示す断面図である。 図1の半導体モジュールを製造する方法を順次に示す断面図である。 本発明の第2実施例による半導体モジュールを示す断面図である。 本発明の第3実施例による半導体モジュールを示す断面図である。 図11のXII部位を拡大して示す断面図である。 図11の半導体モジュールを製造する方法を順次に示す断面図である。 図11の半導体モジュールを製造する方法を順次に示す断面図である。 図11の半導体モジュールを製造する方法を順次に示す断面図である。 図11の半導体モジュールを製造する方法を順次に示す断面図である。 図11の半導体モジュールを製造する方法を順次に示す断面図である。 本発明の第4実施例による半導体モジュールを示す断面図である。
符号の説明
110 半導体パッケージ
112 外部接続端子
120 印刷回路基板
122 基板本体
124 ターミナルランド
126 絶縁膜パターン
128 支持部材
130 凹部(リセス)

Claims (33)

  1. 外部接続端子を有する半導体パッケージと、
    前記外部接続端子を収容して前記半導体パッケージよりも狭い幅を有する凹部、及び前記凹部の底面に形成され前記外部接続端子と電気的に接続されるターミナルランドを有する印刷回路基板と、を含む半導体モジュール。
  2. 前記印刷回路基板は、
    基板本体と、
    前記基板本体上に形成され、前記凹部を有する絶縁膜パターンと、を含むことを特徴とする請求項1記載の半導体モジュール。
  3. 前記凹部は、
    前記ターミナルランドを露出させる第1開口部と、
    前記第1開口部と連通され、前記第1開口部よりも広い幅を有する第2開口部と、を含むことを特徴とする請求項2記載の半導体モジュール。
  4. 前記第1開口部は、前記外部接続端子と密着される内側面を有することを特徴とする請求項3記載の半導体モジュール。
  5. 前記絶縁膜パターンは、前記半導体パッケージと接触されることを特徴とする請求項2記載の半導体モジュール。
  6. 前記基板本体と前記絶縁膜パターンは、同じ材質を含むことを特徴とする請求項2記載の半導体モジュール。
  7. 前記基板本体と前記絶縁膜パターンは、感光性樹脂を含むことを特徴とする請求項6記載の半導体モジュール。
  8. 前記基板本体と前記絶縁膜パターンは、互いに異なる材質を含むことを特徴とする請求項2記載の半導体モジュール。
  9. 前記絶縁膜パターンは、前記基板本体よりも強い弾性を有する材質を含むことを特徴とする請求項8記載の半導体モジュール。
  10. 前記絶縁膜パターンは、ゴム、エポキシ系列の樹脂、ポリイミド系列の樹脂重合体、又はフッ素系列の樹脂重合体を含むことを特徴とする請求項9記載の半導体モジュール。
  11. 前記印刷回路基板は、
    基板本体と、
    前記基板本体上に形成され、前記ターミナルランドを露出させる第1開口部を有する絶縁膜パターンと、
    前記絶縁膜パターン上に形成され、前記第1開口部よりも広い幅を有して前記第1開口部と共に前記凹部を形成する第2開口部を有するスペーサと、を含むことを特徴とする請求項1記載の半導体モジュール。
  12. 前記第1開口部は、前記外部接続端子と密着される内側面を有することを特徴とする請求項11記載の半導体モジュール。
  13. 前記スペーサは、前記半導体パッケージと接触されることを特徴とする請求項11記載の半導体モジュール。
  14. 前記印刷回路基板上に形成され前記半導体パッケージの側面を取り囲む支持部材を更に含むことを特徴とする請求項1記載の半導体モジュール。
  15. 前記支持部材は、前記半導体パッケージの側面と接触されることを特徴とする請求項14記載の半導体モジュール。
  16. 前記外部接続端子と前記ターミナルランドとの間に介在された接合部材を更に含むことを特徴とする請求項1記載の半導体モジュール。
  17. 前記接合部材は、前記外部接続端子と同じ物質を含むことを特徴とする請求項16記載の半導体モジュール。
  18. 前記接合部材と前記外部接続端子は、半田を含むことを特徴とする請求項17記載の半導体モジュール。
  19. 前記接合部材と前記外部接続端子は互いに異なる材質を含むことを特徴とする請求項16記載の半導体モジュール。
  20. 前記接合部材は、金、アルミニウム、又は銅を含み、前記外部接続端子は半田を含むことを特徴とする請求項19記載の半導体モジュール。
  21. 外部接続端子を有する半導体パッケージと、
    前記外部接続端子と電気的に接続されるターミナルランドを有する基板本体と、
    前記基板本体上に形成され、前記ターミナルランドを露出させて前記外部接続端子と密着される内側面を有する第1開口部、及び前記第1開口部と連通され前記第1開口部よりも広く前記半導体パッケージよりも狭い幅を有する第2開口部を有する絶縁膜パターンと、
    前記絶縁膜パターン上に形成され前記半導体パッケージの側面を取り囲む支持部材と、を含む半導体モジュール。
  22. 前記絶縁膜パターンは、前記半導体パッケージと接触されることを特徴とする請求項21記載の半導体モジュール。
  23. 外部接続端子を有する半導体パッケージと、
    前記外部接続端子と電気的に接続されるターミナルランドを有する基板本体と、
    前記基板本体上に形成され、前記ターミナルランドを露出させて前記外部接続端子と密着される内側面を有する第1開口部を有する絶縁膜パターンと、
    前記絶縁膜パターン上に形成され、前記第1開口部と連通され前記第1開口部よりも広く前記半導体パッケージよりも狭い幅を有する第2開口部を有するスペーサと、
    前記スペーサ上に形成され前記半導体パッケージの側面を取り囲む支持部材と、を含む半導体モジュール。
  24. 前記スペーサは、前記半導体パッケージと接触されることを特徴とする請求項23記載の半導体モジュール。
  25. 第1ターミナルランドが形成された第1面、及び前記第1面の反対側であって第2ターミナルランドが形成された第2面を有する印刷回路基板と、
    前記第1ターミナルランドと電気的に接続される第1外部接続端子を有する第1半導体パッケージと、
    前記第2ターミナルランドと電気的に接続される第2外部接続端子を有する第2半導体パッケージと、を含み、
    前記印刷回路基板は、前記第1ターミナルランドが露出されるように前記第1面に形成され前記第1外部接続端子を収容して前記第1半導体パッケージよりも狭い幅を有する第1凹部、及び前記第2ターミナルランドが露出されるように前記第2面に形成され前記第2外部接続端子を収容して前記第2半導体パッケージよりも狭い幅を有する第2凹部を有することを特徴とする半導体モジュール。
  26. 外部接続端子を有する半導体パッケージを準備する段階と、
    ターミナルランドを有する印刷回路基板に前記外部接続端子を収容して前記半導体パッケージよりも狭い幅を有する凹部を形成して、前記ターミナルランドを露出させる段階と、
    前記外部接続端子を前記ターミナルランドに接合する段階と、を含む半導体モジュールの製造方法。
  27. 前記凹部を形成する段階は、
    前記印刷回路基板上に絶縁膜を形成する段階と、
    前記絶縁膜をパターニングして、前記凹部を有する絶縁膜パターンを形成する段階と、を含むことを特徴とする請求項26記載の半導体モジュールの製造方法。
  28. 前記絶縁膜パターンを形成する段階は、
    前記絶縁膜に前記ターミナルランドを露出させる第1開口部を形成する段階と、
    前記第1開口部を有する前記絶縁膜に前記第1開口部と連通され前記第1開口部よりも広い幅を有する第2開口部を形成する段階と、を含むことを特徴とする請求項27記載の半導体モジュールの製造方法。
  29. 前記絶縁膜パターンを前記半導体パッケージと接触されるように形成することを特徴とする請求項27記載の半導体モジュールの製造方法。
  30. 前記凹部を形成する段階は、
    前記印刷回路基板上に絶縁膜を形成する段階と、
    前記絶縁膜をパターニングして、前記ターミナルランドを露出させる第1開口部を有する絶縁膜パターンを形成する段階と、
    前記絶縁膜パターン上に前記第1開口部と連通され前記第1開口部よりも広い幅を有する第2開口部を有するスペーサを形成する段階と、を含むことを特徴とする請求項26記載の半導体モジュールの製造方法。
  31. 前記スペーサを前記半導体パッケージと接触されるように形成することを特徴とする請求項30記載の半導体モジュールの製造方法。
  32. 前記外部接続端子を前記ターミナルランドに接合する段階は、
    前記外部接続端子に導電性フラックスを形成する段階と、
    前記ターミナルランド上に半田ペーストを形成する段階と、
    前記導電性フラックスと前記半田ペーストを接合する段階と、を含むことを特徴とする請求項26記載の半導体パッケージモジュールの製造方法。
  33. 前記導電性フラックスと前記半田ペーストを接合する段階は、リフロー工程を通じて行うことを特徴とする請求項32記載の半導体モジュールの製造方法。
JP2007307874A 2006-11-29 2007-11-28 半導体モジュール及びその製造方法 Pending JP2008141200A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060119131A KR100840790B1 (ko) 2006-11-29 2006-11-29 반도체 모듈 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
JP2008141200A true JP2008141200A (ja) 2008-06-19

Family

ID=39339112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007307874A Pending JP2008141200A (ja) 2006-11-29 2007-11-28 半導体モジュール及びその製造方法

Country Status (4)

Country Link
US (1) US7834439B2 (ja)
JP (1) JP2008141200A (ja)
KR (1) KR100840790B1 (ja)
DE (1) DE102007054866A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014105121A1 (en) * 2012-12-28 2014-07-03 Intel Corporation Multi-channel memory module

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060211A (ja) * 2012-09-14 2014-04-03 Omron Corp 基板構造、半導体チップの実装方法及びソリッドステートリレー

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3014029B2 (ja) * 1995-06-16 2000-02-28 日本電気株式会社 半導体素子の実装方法
US5866952A (en) * 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
EP1087261A1 (en) * 1999-09-24 2001-03-28 Sumitomo Bakelite Company Limited Photosensitive resin composition, multilayer printed wiring board and process for production thereof
JP2002196037A (ja) * 2000-12-27 2002-07-10 Seiko Epson Corp 半導体パッケージ
WO2002062588A1 (en) * 2001-02-02 2002-08-15 Hitachi, Ltd Electronic device and method of manufacturing the same
KR100571273B1 (ko) * 2003-07-25 2006-04-13 동부아남반도체 주식회사 반도체패키지 및 그 제조 방법
US7271476B2 (en) * 2003-08-28 2007-09-18 Kyocera Corporation Wiring substrate for mounting semiconductor components
US7303645B2 (en) * 2003-10-24 2007-12-04 Miradia Inc. Method and system for hermetically sealing packages for optics
JP2005197354A (ja) 2004-01-05 2005-07-21 Renesas Technology Corp 半導体モジュール及びその製造方法
JP2005197342A (ja) 2004-01-05 2005-07-21 Renesas Technology Corp 半導体モジュール
KR20060026130A (ko) 2004-09-18 2006-03-23 삼성전기주식회사 칩패키지를 실장한 인쇄회로기판 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014105121A1 (en) * 2012-12-28 2014-07-03 Intel Corporation Multi-channel memory module
US9516755B2 (en) 2012-12-28 2016-12-06 Intel Corporation Multi-channel memory module

Also Published As

Publication number Publication date
US7834439B2 (en) 2010-11-16
KR20080048762A (ko) 2008-06-03
DE102007054866A1 (de) 2008-06-05
KR100840790B1 (ko) 2008-06-23
US20080122083A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
KR101076598B1 (ko) 속이 빈 기판을 포함하는 적층 반도체 패키지 어셈블리
JP4934053B2 (ja) 半導体装置およびその製造方法
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
KR100927268B1 (ko) 반도체 장치의 제조 방법, 반도체 장치, 및 배선 기판
US20070164457A1 (en) Semiconductor package, substrate with conductive post, stacked type semiconductor device, manufacturing method of semiconductor package and manufacturing method of stacked type semiconductor device
KR20010094894A (ko) 반도체패키지 및 그 제조방법
JP2001189415A (ja) ワイヤボンディング方法及びこれを用いた半導体パッケージ
US20100065958A1 (en) Pad redistribution chip for compactness, method of manufacturing the same, and stacked package using the same
KR20140007659A (ko) 멀티-칩 패키지 및 그의 제조 방법
US20090108471A1 (en) Wiring board of semiconductor device, semiconductor device, electronic apparatus, mother board, method of manufacturing wiring board of semiconductor device, method of manufacturing mother board and method of manufacturing electronic apparatus
JP2008141200A (ja) 半導体モジュール及びその製造方法
KR20010011310A (ko) 적층 패키지의 제조 방법
JP2006295183A (ja) 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。
KR101038316B1 (ko) 적층 반도체 패키지 및 이의 제조 방법
KR100652440B1 (ko) 반도체 패키지, 그 패키지를 이용한 스택 패키지 및 그스택 패키지 형성 방법
JP7467214B2 (ja) 配線基板、電子装置及び配線基板の製造方法
KR100443516B1 (ko) 적층 패키지 및 그 제조 방법
KR20070095502A (ko) 볼 그리드 어레이 유형의 적층 패키지
KR20020028473A (ko) 적층 패키지
JP2006190834A (ja) 半導体パッケージ及びフレキシブルサーキット基板
KR20030095459A (ko) 칩 스택 패키지
JP2006253167A (ja) キャビティ構造プリント配線板の製造方法及び実装構造
KR100639203B1 (ko) 플라스틱 패키지를 갖는 반도체 장치와 비지에이 패키지를갖는 반도체 장치를 적층하는 방법
JPH11265959A (ja) パッケージ型半導体装置
US20090189272A1 (en) Wafer Level Chip Scale Packages Including Redistribution Substrates and Methods of Fabricating the Same