JP2008166669A - アレイ回路基板の製造方法 - Google Patents

Abstract

【課題】アレイ回路基板の製造方法の提供。
【解決手段】一種のフラットパネル表示装置用基板の製造方法、主に４回のリソグラフィーエッチング生産工程による薄膜トランジスター液晶表示装置の基板生産に関わるものである。本発明は、中間調フォトマスクを使用し、３回目のリソグラフィーエッチング生産工程により、薄膜トランジスターを形成できるほか、基板の画素区域パターンを形成できるため、従来の５回のフォトマスク生産工程による照準ミスと寄生コンデンサー問題が避けられるため、コスト軽減のほか生産効率も向上できる。本発明の薄膜トランジスター基板は、中間調フォトマスクの２回目のリソグラフィーエッチング生産工程にて、半導体層チャンネル区域のパターンを形成してから、その後の透明電極層、ソース極とドレイン極ともウエットエッチングを行い、半導体層チャンネル区域のエッチング不均衡問題を確実に解決できる。
【選択図】図３

Description

本発明は一種のフラットパネル表示装置用基板の製造方法、特に一種の薄膜トランジスター表示装置用基板の製造方法に関わるものである。

液晶表示装置従来のブラウン管モニタ装置に比べて、低電気消費量、体積が小さいこと及び輻射がないことを長所を有する。しかしながら、薄膜トランジスター表示装置（ＴＦＴ−ＬＣＤ）は高価であり、特に液晶表示装置薄膜トランジスターレイのリソグラフィーエッチング生産工程において、必要なフォトマスクの数を減少できないため、コスト軽減が難しい。

公知技術である６回又は５回のフォトマスク形成による薄膜トランジスターレイ基板の生産工程は概ねとして、１回目のフォトマスク工程は第１金属層パターンを形成し、走査線と薄膜トランジスターのゲート極などの素子を構成する。２回目のフォトマスク工程は薄膜トランジスターのチャンネル層とオーム接触層パターンを形成する。３回目のフォトマスク工程は第２金属層パターンを形成し、データ線と薄膜トランジスターのソース極とドレイン極などの素子を構成する。４回目のフォトマスク工程は保護層をパターン化する。５回目のフォトマスク工程は透明導電層をパターン化して、画素電極を構成する。

従来の薄膜トランジスター生産工程数が多くて複雑なため、コスト高のほか、照準ミス、余分な寄生コンデンサーの発生、及びチャンネル区域のエッチング不均衡など生産工程に欠陥が起きやすい。薄膜トランジスター表示装置は大型化に発展する動きの中、薄膜トランジスター基板の生産は、良品率と生産効率低下などの問題に直面する。よって、薄膜トランジスター生産工程のフォトマスク数を少なくし、生産工程を簡素化することは、薄膜トランジスターレイ基板生産の重要課題となっている。

リソグラフィーエッチングの生産手順を簡素化させ、生産工程の難度を緩解するほか、公知技術による照準ミス、余分な寄生コンデンサーの発生、及びチャンネル区域のエッチング不均衡などの課題を解決し、生産効率と良品率を向上する二重効果を図る、一種のフラットパネル表示パネル用基板の生産方法を提供することを本発明の主な目的である。

本発明である一種のアレイ基板の製造方法は、４回のリソグラフィーエッチング工程により、薄膜トランジスター液晶表示パネル用基板を製造する。そのうち、本発明は３回目のリソグラフィーエッチング工程に１回のみのリソグラフィーエッチング工程により、数種の異なる厚みのフォトレジストパターンを同時に形成し、生産工程を簡素化させ、薄膜トランジスターを形成し、基板上の画素区域を定義することにより、フォトマスクの数を減少する。

本発明のアレイ基板の製造方法は、５回のフォトマスクによる基板製造の照準ミス、寄生コンデンサーなどの問題を防止することができるため、コストを軽減できるほか、生産効率を向上できる。

本発明のアレイ基板の製造方法の生産手順は、（ａ）基板を提供する。（ｂ）パターン化された第１金属層を基板表面に形成する。（ｃ）第１絶縁層と半導体層を順番に基板上に形成した上、第１金属層を覆い、リソグラフィーエッチングにより半導体層をパターン化して、複数のトランジスタースイッチ区域を形成する。（ｄ）透明導電層と第２金属層を該基板上へ順番に覆う。（ｅ）フォトレジストを第２金属層表面に形成し、露光現像してフォトレジストに２種以上の厚みを形成する。（ｆ）フォトレジスト、第２金属層、透明導電層をエッチングして、トランジスタースイッチ区域にソース極とドレイン極をそれぞれ形成する。本発明のトランジスタースイッチ区域は第２金属層を有し、ソース極とドレイン極は電気導通しない。

本発明の液晶表示パネル用基板の製造方法は基板表面に形成する薄膜トランジスターの酸化により、後工程への影響を避けるため、さらにｇ：パターン化された第２絶縁層をトランジスタースイッチ区域表面と第１絶縁層の表面に形成する手順を含む。

本発明の液晶表示パネル用基板の製造方法は、基板表面に薄膜トランジスターを形成するほか、製造工程の必要に応じて、基板表面に端子区域、コンデンサー区域、走査線、データ線及び画素電極を形成し、完全な薄膜トランジスター液晶表示パネル用基板を提供できる。

このため、本発明の製造方法における手順ｇは薄膜トランジスターの第２絶縁層を保護するほか、選択により基板表面端子区域をパターン化できる。本発明の一実施例において、本発明の手順ｇはさらに、第２絶縁層をトランジスタースイッチ区域の表面と第１絶縁層の表面に形成した上、リソグラフィーエッチングにより、第２絶縁層と第１絶縁層のパターン化を行い、第１金属層の一部を露出させる。そのうち、露出部分の第１金属層は基板表面の端子区域にすることもできる。

本発明手順（ｂ）で形成されたパターン化第１金属層は、各トランジスタースイッチ区域用のゲート極と複数本の走査線（ｓｃａｎ ｌｉｎｅ）を設けても良い。さらに、本発明の製造方法の手順（ｃ）はトランジスタースイッチ区域のほか、選択により、基板表面に複数のコンデンサー区域及び複数の導線区域を設けても良い。そのうち、コンデンサー区域、導線区域とトランジスタースイッチ区域三者間は互いに重ならない。本発明の導線区域はデータ線（ｄａｔａ ｌｉｎｅ）区域にすることが好ましいである。

本発明の手順（ｆ）エッチング完了後に露出する透明導電層はトランジスタースイッチ区域、又はトランジスタースイッチ区の第２金属層に設けるほか、該露出区域は基板表面の画素区域にする。よって、本発明の３回のリソグラフィーエッチングによる薄膜トランジスターの製造は、基板表面の画素区域をパターン化できる。

このほか、本発明の薄膜トランジスターの半導体層チャンネル区域の順番に制限がない。手順（ｃ）のエッチング工程、又は手順（ｆ）のエッチング工程出形成しても良い。ただし、手順（ｃ）のエッチング工程で形成することが好ましい。手順（ｃ）は本発明２回目のリソグラフィーエッチング工程に当たり、手順（ｆ）のエッチング工程は本発明の３回目のリソグラフィーエッチング工程に当たる。半導体チャンネルを形成するフォトマスクは中間調（ｈａｌｆ−ｔｏｎｅ）フォトマスク、複合調（ｍｕｌｔｉ−ｔｏｎｅ） フォトマスク、又はグレー調（ｇｒａｙ−ｔｏｎｅ） フォトマスクにより露光現像することができる。ただし、中間調フォトマスクを使用することが好ましい。

本発明の薄膜トランジスターの半導体チャンネルはエッチング工程で形成する厚みに制限がない。ただし、６００Åから１５００Åの範囲、かつ、１０００Åから１２００Åが一番適合である。本発明の中間調フォトマスクは紫外線に対する透過率は、約２５％から６５％である。４０％から５０％が一番適合である。

本発明は選択により、中間調フォトマスクを２回目のリソグラフィーエッチング工程において、薄膜トランジスターの半導体チャンネル区域をパターン化しておく、後工程の透明導電層、ソース極とドレイン極はウエットエッチングを採用し、半導体チャンネルのエッチング不均衡問題を確実に解決し、色むらなどの基板の欠陥を防止できる。

一好ましい実施例において、本発明の手順（ｃ）において、トランジスタースイッチ区域を形成するとき、リソグラフィーエッチング方法により、各トランジスタースイッチ区域の半導体層をエッチングし、各トランジスタースイッチ区域にチャンネル区域を形成する。もう一つの好ましい実施例において、本発明の手順（ｆ）にてフォトレジスト、第２金属層と透明導電層をエッチングするときは、各トランジスタースイッチ区域の半導体層にエッチングすることにより、各トランジスタースイッチ区域にチャンネル区域を形成する。

さらに、本発明の製造方法において、形成する薄膜トランジスターの構造は制限がない。ただし、ソース極とドレイン極は導通しないことが好ましい。一つの好ましい実施例において、本発明の薄膜トランジスターのソース極とドレイン極にそれぞれ第２金属層を含まれても良い。もう一つの好ましい実施例において、本発明の薄膜トランジスターのソース極に第２金属層を有し、ドレイン極は透明導電層を電極とする。

本発明の製造方法において、いずれの手順は乾式エッチング、又はウエットエッチングを採用できる。そのうち、手順（ｆ）のエッチングはウエットエッチングにより、薄膜トランジスターの半導体層のエッチング選択比を引き上げて、半導体層のチャンネル区域の不均衡現象を減少するに適合である。

本発明の手順（ｃ）より形成するトランジスタースイッチ区域はトランジスタースイッチ区域のゲート極のため、第１金属層を設ける。かつ、本発明の手順（ｃ）より半導体層を形成した後、さらにオーム接触層を半導体層の表面に形成し、半導体層と薄膜トランジスター上層部の素子同士に良好なオーム接触を形成し、薄膜トランジスターの電気品質を向上する。そのうち、本発明のオーム接触層の部材は制限しない。公知技術のいずれの薄膜トランジスターに適合するオーム接触層部材であっても良い。ただし、Ｎ⁺非晶質シリコンが好ましい。

本発明の半導体層、絶縁層、第１金属層、又は第２金属層を形成する手順は、公知技術のいずれの生産工程を用いる。ただし、物理的気相蒸着法（ＩＭＰ−ＰＶＤ）、化学気相蒸着法のプラズマ助長型化学気相蒸着及び熱化学蒸着、蒸着法の金属蒸着、スパッタリングの長距離投げ出しスパッタリング及び平行スパッタリング、又は電気メッキの無電メッキ、帯電メッキを用いることが好ましい。

このほか、本発明のアレイ基板製造方法に使用するフラットパネル表示パネルは制限しない。ただし、シリコン基板、ガラス基板、又はプラスチック基板を用いることが好ましい。アクティブマトリクスのフラットパネル基板に適用するドーピングされないシリコンガラス、燐ドーピングガラス、硼素-燐ドーピングガラス、ソーダ石灰ガラス、ホウケイ酸ガラス、ホウケイ酸ナトリウムガラス、アルカリ金属のホウケイ酸ガラス、アルミノケイ酸塩ガラス、アルミホウケイ酸塩ガラス、アルカリ土類金属ガラス、又はそれらの組み合わせたものが好ましい。ただし、これらに限ることはない。

本発明の薄膜トランジスターにおいて、本発明の第１絶縁層と第２絶縁層の部材は、いずれの絶縁部材を使用しても良い。好ましいことは有機質部材、又はそれらの組み合わせたもの。窒化ケイ素（ＳｉＮｘ）、窒化ケイ素、水酸化珪素、又はそれらの組み合わせたものが更に良い。本発明の第２絶縁層は、保護層、平坦化層、又はこれらを組み合わせた多層構造であっても良い。

本発明の半導体層部材は制限しない。ただし、非晶質部材、又は多結晶珪素部材が好ましい。

本発明の透明電極層は、いずれの導電性部材を使用しても良い。ただし、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）、又は酸化亜鉛インジウム錫（ＩＴＺＯ）が好ましい。

本発明の透明電極層の部材は第２金属層の部材に合わせて置く、両者の化学電位差が過大による化学反応を防止する。

本発明の製造方法の薄膜トランジスターは、第１金属層に使用する部材は制限しない。ただし、アルミ合金、クロム合金、モリブデン金属又はその合金を薄膜トランジスターのゲート極に使用されることが好ましい。本発明の第２金属層に使用する部材は制限しない。ただし、アルミ、タングステン、クロム、銅、チタン、窒化チタン又はその合金を薄膜トランジスターのゲート極とドレイン極に使用することが好ましい。そのうち、第１金属層と第２金属層は１層又は多層構造を構成する。

請求項１の発明は、以下の手順を含まれたアレイ回路基板の製造方法において、
（ａ）基板を提供し、
（ｂ）パターン化された第１金属層を該基板の表面に形成し、
（ｃ）第１絶縁層と半導体層を順番に形成し、該基板に被せて、第１金属層を覆い、リソグラフィーエッチング生産工程により、該半導体層のパターン化を行い、複合のトランジスタースイッチ区域を形成し、
（ｄ）透明導電層と、第２金属層を順番に該基板に覆い、
（ｅ）フォトレジストを該第２金属層表面に形成し、１回の露光現像において、該フォトレジストに２種以上の厚みを形成し、
（ｆ）該フォトレジストに遮蔽されていない該第２金属層、該フォトレジストに遮蔽されていない該透明導電層、及び該フォトレジストをエッチングし、各トランジスタースイッチ区域において、ソース極とドレイン極を形成する、
該トランジスタースイッチ区域は第２金属層を有し、該ソース極と該ドレイン極は電気導通しないことを特徴とするアレイ回路基板の製造方法としている。
請求項２の発明は、手順ｇはパターン化された第２絶縁層を該トランジスタースイッチ区域の表面と該第１絶縁層の表面に形成することを特徴とする請求項１記載のアレイ回路基板の製造方法としている。
請求項３の発明は、手順（ｆ）は、該一部の透明導電層を露出することを特徴とする請求項１記載のアレイ回路基板の製造方法としている。
請求項４の発明は、該透明導電層に露出された区域は該トランジスタースイッチ区域以外の場所、又は該トランジスタースイッチ区域の該第２金属層以外の場所にあることを特徴とする請求項３記載のアレイ回路基板の製造方法としている。
請求項５の発明は、該一部の透明導電層の露出区域は、該基板の画素区域であることを特徴とする請求項３記載のアレイ回路基板の製造方法としている。
請求項６の発明は、手順（ｃ）は、該リソグラフィーエッチング生産工程により、各トランジスタースイッチ区域の半導体層をエッチングし、チャンネル区域を形成することを特徴とする請求項１記載のアレイ回路基板の製造方法としている。
請求項７の発明は、該リソグラフィーエッチング生産工程は、中間調フォトマスクにより、露光現像することを特徴とする請求項１記載のアレイ回路基板の製造方法としている。
請求項８の発明は、手順（ｆ）は、該リソグラフィーエッチング生産工程により、各トランジスタースイッチ区域の半導体層をエッチングし、チャンネル区域を形成することを特徴とする請求項１記載のアレイ回路基板の製造方法としている。
請求項９の発明は、各トランジスタースイッチ区域の該ゲート極とドレイン極はそれぞれ第２金属層を有し、電気導通しないことを特徴とする請求項１記載のアレイ回路基板の製造方法としている。
請求項１０の発明は、各トランジスタースイッチ区域の該ドレイン極は、該第２金属層を有しないことを特徴とする請求項１記載のアレイ回路基板の製造方法としている。
請求項１１の発明は、手順（ｃ）より形成した、各トランジスタースイッチ区域の該ドレイン極は、該第１金属層を有することを特徴とする請求項１記載のアレイ回路基板の製造方法としている。
請求項１２の発明は、手順（ｃ）は、該トランジスタースイッチ区域を形成する同時に、複数の導線区域を形成し、そのうち、該コンデンサー区域と該導線区域と該トランジスタースイッチ区域三者間は重ならないことを特徴とする請求項１記載のアレイ回路基板の製造方法としている。
請求項１３の発明は、そのうち、該導線区域は複数のデータ線区域であることを特徴とする請求項１２記載のアレイ回路基板の製造方法としている。
請求項１４の発明は、手順（ｂ）より形成する該パターン化の第１金属層は、各トランジスタースイッチ区域のゲート極、及び複数の走査線を有することを特徴とする請求項１記載のアレイ回路基板の製造方法としている。
請求項１５の発明は、手順ｇは、第２絶縁層を該トランジスタースイッチ区域表面と該第１絶縁層表面に形成し、及びリソグラフィーエッチング生産工程により、該第２絶縁層と該第１絶縁層のパターン化を行い、一部の該第１金属層を露出することを特徴とする請求項２記載のアレイ回路基板の製造方法としている。
請求項１６の発明は、一部露出した第１金属層は該基板表面の端子区域であることを特徴とする請求項１記載のアレイ回路基板の製造方法としている。
請求項１７の発明は、手順（ｆ）のエッチング加工は、ウエットエッチングを使用することを特徴とする請求項１記載のアレイ回路基板の製造方法としている。
請求項１８の発明は、手順（ｃ）より、該半導体層を形成した後、さらにオーム接触層を該半導体層の表面に形成することを特徴とする請求項１記載のアレイ回路基板の製造方法としている。

本発明のアレイ基板製造方法は、主に４回目のリソグラフィー生産工程により、薄膜トランジスター表示パネルを製造し、生産工程の時間を確実に短縮するほか、コスト軽減を図る。

図１と図２を参照する。図１は本発明の一実施例の液晶表示パネル用基板の平面図である。本発明の製造方法により、製造する液晶表示パネル用基板は、画素区域１３、コンデンサー区域１４、端子区域１５以外の素子はすべて絶縁層によって覆われる。図２に示す通り、他の素子はさらに、走査線区域１０、データ線区域１１、トランジスタースイッチ区域１２、及び共通線（ｃｏｍｍｏｎ ｌｉｎｅ）区域１６などを有する。そのうち、図３（ａ）から図３（ｅ）は本実施例の液晶表示パネル用基板の製造フロー図を示す。

本実施例において図３（ａ）から図３（ｅ）の断面範囲は、図１に示すＩからＩ’の断面である。

図３（ａ）に示す通り、透明のガラス基板板２１を提供し、基板２１の表面に第１金属層２２を設け、１回目のリソグラフィーエッチング工程を行い、ゲート極層のパターンを仕上げる。そのうち、第１金属層２２はトランジスタースイッチ区域１２用のゲート極、及び走査線区域１０にパターン化される。かつ、第１金属層の使用部材に制限しない。ただし、アルミ、タングステン、クロム、銅、チタン、窒化チタン（ＴｉＮｘ）、モリブデン金属又はその合金を使用することが好ましい。さらに、その構造は１層に拘らず、多層構造であっても良い（図表示しない）。本実施例において、第１金属層２２はモリブデン金属の１層構造を例示する。

引き続き、図３（ｂ）に示す通り、第１金属層２２と基板２１表面に第１絶縁層２３、半導体層２４、及びオーム接触層２５を順番に蒸着する。２回目のリソグラフィーエッチング工程において、基板２１表面にデータ線区域１１、トランジスタースイッチ区域１２、及び補助コンデンサー区域１４（図３（ｂ）に表示しない）を定義する。

本実施例において、２回目のリソグラフィーエッチング工程において、中間調フォトマスクによる露光現像を行い、トランジスタースイッチ区域１２を形成するとき、同時に各トランジスタースイッチ区域１７にて、半導体層２４のチャンネル区域をパターン化する。本実施例において、薄膜トランジスターのチャンネル区域は、２回目のリソグラフィーエッチング工程より形成しているため、そのあとの透明電極層、ゲート極とドレイン極はウエットエッチングを行う。従来の５回目のリソグラフィーエッチング生産工程によるエッチング不均衡の問題を確実に解決できる。本実施例において、２回目のリソグラフィーエッチング工程は乾式エッチングで行う。

このほか、本実施例において、２回のリソグラフィーエッチングにおけるフォトマスクの透過率を約４５％とし、薄膜トランジスターの半導体チャンネルをエッチングした後に形成される厚みは約１１００Åとする。本実施例において、中間調フォトマスクにより、第１絶縁層２３をエッチングした後の蒸着膜の厚みを管理し、コンデンサー区域１４のコンデンサー値を調節することができる。

本実施例において、トランジスタースイッチ区域１２はそれぞれ第１金属層２２をゲート極に例示する。本実施例において、絶縁層２３は窒化ケイ素（ＳｉＮｘ）部材、半導体層２４は非晶質 （α-Ｓｉ，ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）部材を使用し、かつ、オーム接触層２５はN⁺非晶質ケイ素部材を使用する。このほか、オーム接触層２５は半導体層２４と上層部の薄膜トランジスター素子層との間に良好なオーム接触を構成し、本発明の薄膜トランジスターの電気特性と効率を向上できる。

図３（ｃ）に示す通り、透明導電層２６（酸化インジウム亜鉛、酸化インジウム錫、又は酸化インジウム錫亜鉛など）、及び第２金属層（アルミ金属部材）をデータ線区域１１、すべてのトランジスタースイッチ区域１２表面、及び第１絶縁層２３表面へ順番に蒸着する。引き続き、３回目のリソグラフィーエッチング工程を行い、データ線１１を蒸着し、基板２１の画素区域１３をパターン化する。

本実施例において、３回のリソグラフィーエッチング工程は、あらかじめフォトレジスト２９を第２金属層２７表面に塗布してから、１回の露光現像工程により、該フォトレジスト２９に様々な厚みを形成する。そのうち、フォトマスクは中間調（ｈａｌｆ ｔｏｎｅ）フォトマスクを使用する。引き続き、ウエットエッチングを行い、フォトレジスト２９に遮蔽されていない第２金属層２７、透明導電層２６、オーム接触層２５、及び一部の半導体層２４を除去する。エッチング具合を半導体層２４の場所にとどまり、各トランジスタースイッチ区域１２にチャンネル区域を形成する。

フォトレジスト２９に対し酸素灰化（Ｏ₂ ａｓｈｉｎｇ）を行い、画素区域１３表面のフォトレジスト２９を除去する。引き続き、画素区域１３表面の第２金属層２７にウエットエッチングを行い、基板の画素区域１３に透明導電層２６を露出した後、図３（ｄ）の構造を仕上げる。

本実施例において、各トランジスタースイッチ区域１２のソース極とドレイン極はそれぞれ第２金属層２７を有し、かつ、ゲート極とドレイン極は電気導通しない。

最後に、図３（ｅ）に示す通り、第２絶縁層２８をトランジスタースイッチ区域１２表面と第１絶縁層２３の表面に蒸着し、仕上げた薄膜トランジスターを保護する。さらに、４回のリソグラフィーエッチング工程において、第２絶縁層２８と第１絶縁層２３をパターン化により、一部の第１金属層２２を露出する。本実施例において、第１金属層２２で露出された区域は基板表面の端子区域１５とする。図３（ｅ）は本実施例における、製造完了の液晶表示パネル用基板の断面構造図である。

本実施例の液晶表示パネル用基板の製造方法は、４回のリソグラフィーエッチング工程を行う。中間調フォトマスクとはやや異なる。その他は概ねとして、実施例１に示す内容と同様である。

図４（ａ）から４（ｅ）は、本実施例における液晶表示装置用パネルの生産フロー図である。図示の断面範囲は図１に示すＩからＩ’の断面線である。

図４（ａ）に示す通り、同じく透明のガラス基板板２１を提供し、基板２１の表面に第１金属層２２を設け、１回目のリソグラフィーエッチング工程を行い、ゲート極層のパターンを仕上げる。

図４（ｂ）に示す通り、２回目のリソグラフィーエッチング工程において、基板２１表面にデータ線区域１１、トランジスタースイッチ区域１２、及び補助コンデンサー区域１４（図４（ｂ）に表示しない）を定義する。本実施例において、２回のリソグラフィーエッチング工程は、通常のフォトマスクを使用するため、データ線はこの手順には、各トランジスタースイッチ区域１２のチャンネル区域、又は半導体層チャンネル区域がパターン化されていない。

図４（ｃ）に示す通り、本実施例において、３回のリソグラフィーエッチング工程は、あらかじめフォトレジスト層３９を第２金属層２７表面に塗布してから、１回の露光現像工程により、該フォトレジスト層３９に様々な厚みを形成する。そのうち、フォトマスクは中間調フォトマスクを使用する。引き続き、ウエットエッチングを行い、フォトレジスト３９に遮蔽されていない第２金属層２７、透明導電層２６、オーム接触層２５、及び一部の半導体層２４を除去する。エッチング具合を半導体層２４の場所にとどめ、各トランジスタースイッチ区域１２にチャンネル区域を形成する。

フォトレジスト３９に対して、酸素灰化法により、残存のフォトレジスト３９を除去する。引き続き、画素区域１３表面の第２金属層２７にウエットエッチングを行い、基板の画素区域１３に透明導電層２６を露出した後、図４（ｄ）の構造を仕上げる。

本実施例において、４回のリソグラフィーエッチング工程は、実施例１の内容と同様である。４回のリソグラフィーエッチング工程において、第２絶縁層２８と第１絶縁層２３に対してパターン化を行い、一部の第１金属層２２を露出し、端子区域１５とする。本実施例を完了後の基板の断面図は図４（ｅ）に示す。

本実施例の薄膜トランジスター液晶表示パネル用基板の製造方法は、中間調フォトマスクの使用方法が異なるため、薄膜トランジスターの構造も異なる。その他の手順は実施例１に示す方法と同様である。

図５（ａ）から図５（ｅ）は、本実施例の液晶表示パネル用基板の製造フロー図である。本実施例の液晶表示パネル用基板の製造フローは、実施例１に示す内容と同様である。ただし、３回のリソグラフィーエッチング工程の後に形成するフォトレジスト４９のパターンが異なる。その他の生産工程の条件は実施例１と同様である。

図５（ｃ）に示す通り、本実施例は３回のリソグラフィーエッチング工程は、あらかじめにフォトレジスト４９を第２金属層２７表面に蒸着した後、１回の露光現像において、中間調フォトマスクを使用し、フォトレジスト４９に数種の厚みを形成する。引き続き、実施例１に示す手順に従い、ウエットエッチングを行い、フォトレジスト４９に遮蔽されていない第２金属層２７、透明導電層２６、オーム接触層２５、及び一部の半導体層２４を除去する。エッチング具合を半導体層２４の場所にとどめ、各トランジスタースイッチ区域１２にチャンネル区域を形成する。

同じく酸素灰化法により、残存のフォトレジスト４９を除去する。本実施例において、基板２１上の画素区域１３の第２金属層２７を同時に除去しておき、透明導電層２６を露出させる。本実施例の基板構造は、図５（ｄ）に示す。本実施例において、仕上げた薄膜トランジスターのドレイン極は、この露出された透明導電層４６を電極とする。

続いて、実施例１と同様の４回のリソグラフィーエッチング工程により、絶縁層のパターンを形成する。一部の第１金属層２２を露出して、基板表面の端子区域１５とする。本実施例で仕上げる液晶表示パネル用基板の断面構造は、図５（ｅ）に示す。

前述した説明の通り、本発明の液晶表示パネル用基板の製造方法は、１回のフォトマスクにより、必要なゲート極と金属導線のパターンを形成した上、２回のフォトマスクにより、必要なトランジスタースイッチ区域をパターン化する。引き続き、透明電極層と第２金属層を蒸着し、３回のフォトマスクにより、ドレイン極、ソース極、金属導線、及び画素区域（前述の実施例の中間調フォトマスク）をパターン化する。最後に、保護層を蒸着し、４回のリソグラフィーエッチング工程により、基板表面の端子区域を露出させ、本発明の液晶表示パネル用基板の製造を完了する。

これにより、本発明の液晶表示パネル用基板は、４回のフォトマスク生産工程により、生産効率を向上できるほか、従来の５回のフォトマスクの基板製造の照準ミスと寄生コンデンサー問題を防止できる。

本発明の一実施例における液晶表示パネル用基板の平面図である。 本発明の一実施例における液晶表示パネル用基板の素子の概略図である。 本発明の一実施例における液晶表示パネル用基板の生産フロー図である。図示の断面範囲は図１に示すＩからＩ’の断面線である。 本発明の一実施例における液晶表示パネル用基板の生産フロー図である。図示の断面範囲は図１に示すＩからＩ’の断面線である。 本発明の一実施例における液晶表示パネル用基板の生産フロー図である。図示の断面範囲は図１に示すＩからＩ’の断面線である。

符号の説明

１０ 走査線区域
１１ データ線区域
１２ トランジスタースイッチ区域
１３ 画素区域
１４ コンデンサー区域
１５ 端子区域
１６ 共通線区域
２１ 基板
２２ 第１金属層
２３ 第１絶縁層
２４ 半導体層
２５ オーム接触層
２６ 透明導電層
２７ 第２金属層
２８ 第２絶縁層
２９、３９、４９ フォトレジスト層
Ｉ-Ｉ’ 断面線

Claims (18)

1. 以下の手順を含むアレイ回路基板の製造方法において、
   （ａ）基板を提供し、
   （ｂ）パターン化された第１金属層を該基板の表面に形成し、
   （ｃ）第１絶縁層と半導体層を順番に形成し、該基板に被せて、第１金属層を覆い、リソグラフィーエッチング生産工程により、該半導体層のパターン化を行い、複合のトランジスタースイッチ区域を形成し、
   （ｄ）透明導電層と、第２金属層を順番に該基板に覆い、
   （ｅ）フォトレジストを該第２金属層表面に形成し、１回の露光現像において、該フォトレジストに２種以上の厚みを形成し、
   （ｆ）該フォトレジストに遮蔽されていない該第２金属層、該フォトレジストに遮蔽されていない該透明導電層、及び該フォトレジストをエッチングし、各トランジスタースイッチ区域において、ソース極とドレイン極を形成する、
   該トランジスタースイッチ区域は第２金属層を有し、該ソース極と該ドレイン極は電気導通しないことを特徴とするアレイ回路基板の製造方法。
2. 手順ｇはパターン化された第２絶縁層を該トランジスタースイッチ区域の表面と該第１絶縁層の表面に形成することを特徴とする請求項１記載のアレイ回路基板の製造方法。
3. 手順（ｆ）は、該一部の透明導電層を露出することを特徴とする請求項１記載のアレイ回路基板の製造方法。
4. 該透明導電層に露出された区域は該トランジスタースイッチ区域以外の場所、又は該トランジスタースイッチ区域の該第２金属層以外の場所にあることを特徴とする請求項３記載のアレイ回路基板の製造方法。
5. 該一部の透明導電層の露出区域は、該基板の画素区域であることを特徴とする請求項３記載のアレイ回路基板の製造方法。
6. 手順（ｃ）は、該リソグラフィーエッチング生産工程により、各トランジスタースイッチ区域の半導体層をエッチングし、チャンネル区域を形成することを特徴とする請求項１記載のアレイ回路基板の製造方法。
7. 該リソグラフィーエッチング生産工程は、中間調フォトマスクにより、露光現像することを特徴とする請求項１記載のアレイ回路基板の製造方法。
8. 手順（ｆ）は、該リソグラフィーエッチング生産工程により、各トランジスタースイッチ区域の半導体層をエッチングし、チャンネル区域を形成することを特徴とする請求項１記載のアレイ回路基板の製造方法。
9. 各トランジスタースイッチ区域の該ゲート極とドレイン極はそれぞれ第２金属層を有し、電気導通しないことを特徴とする請求項１記載のアレイ回路基板の製造方法。
10. 各トランジスタースイッチ区域の該ドレイン極は、該第２金属層を有しないことを特徴とする請求項１記載のアレイ回路基板の製造方法。
11. 手順（ｃ）より形成した、各トランジスタースイッチ区域の該ドレイン極は、該第１金属層を有することを特徴とする請求項１記載のアレイ回路基板の製造方法。
12. 手順（ｃ）は、該トランジスタースイッチ区域を形成する同時に、複数の導線区域を形成し、そのうち、該コンデンサー区域と該導線区域と該トランジスタースイッチ区域三者間は重ならないことを特徴とする請求項１記載のアレイ回路基板の製造方法。
13. そのうち、該導線区域は複数のデータ線区域であることを特徴とする請求項１２記載のアレイ回路基板の製造方法。
14. 手順（ｂ）より形成する該パターン化の第１金属層は、各トランジスタースイッチ区域のゲート極、及び複数の走査線を有することを特徴とする請求項１記載のアレイ回路基板の製造方法。
15. 手順ｇは、第２絶縁層を該トランジスタースイッチ区域表面と該第１絶縁層表面に形成し、及びリソグラフィーエッチング生産工程により、該第２絶縁層と該第１絶縁層のパターン化を行い、一部の該第１金属層を露出することを特徴とする請求項２記載のアレイ回路基板の製造方法。
16. 一部露出した第１金属層は該基板表面の端子区域であることを特徴とする請求項１記載のアレイ回路基板の製造方法。
17. 手順（ｆ）のエッチング加工は、ウエットエッチングを使用することを特徴とする請求項１記載のアレイ回路基板の製造方法。
18. 手順（ｃ）より、該半導体層を形成した後、さらにオーム接触層を該半導体層の表面に形成することを特徴とする請求項１記載のアレイ回路基板の製造方法。

Images