TWI333279B - Method for manufacturing an array substrate - Google Patents

Description

1333279 鲁 九、發明說明： 【發明所屬之技術領域】 b本發明係關於-種平面顯示器用基板之製作方法 才曰種適用於薄膜電晶體液晶顯示器用基板之製作方法。 【先前技術】 液二曰顯示裝置相較於傳統的映像管監視器，具有低耗 示丁積小及無!"射的優點。然而，薄膜電晶體液晶顯 體陣歹丨的·LCD)的價格昂貴’尤其是在液晶顯示器薄膜電晶 =列的微影钱刻製程上’因為無法有效地將所需光罩數 降低’以致無法降低製作成本。 15 習知技術常採用六道或五道光罩製程製作薄膜電晶體 心板，其製作流程大致如下：第一道光罩製程可用來 ::第-金屬層，以形成掃描線以及薄膜電晶體之閘極等 歐：姑第二道光罩製程可定義出薄膜電晶體之通道層以及 以：：：層；第三道光罩製程可用來定義出第二金屬層， 貝料線以及薄膜電晶體之源極級極等構件；第四道 可用來將保護層圊案化；第五道光罩製程可用來 ’透明導電層圖案化，而形成晝素電極。 ^於薄膜電晶體之傳統製作過程冗長且複雜，不僅成 叩貝’且容易引發製程缺陷問題，例如··對位偏差、額 寄生電各產生、以及通道區敍刻不均等。隨著薄膜 =體=晶顯示器朝大尺寸製作的發展趨勢，薄膜電晶體基 之襄作將會面臨更多的問題，例如良率降低以及產能下 20 1333279 . 降等。因此’如何減少薄膜電晶體製程光罩道數以簡化製 程已成為薄膜電晶體陣列基板製作發展之重要課題。 所以，目前亟需一種液晶顯示器用基板之製作方法， 不但需要簡化微影蝕刻之製程步驟以降低製程困難度，還 5需改善習知的對位偏差、寄生電容產生與通道區蝕刻不均 等缺失，以達到提高產能與良率之雙重效果。 【發明内容】 本發明係有關於一種陣列基板之製作方法，主要可利 〇用四道微影蝕刻製程以製作薄膜電晶體液晶顯示器用之基 板，其中本發明是於第三道微影蝕刻製程中利用一次之微 影餘刻製程’同時形成數種不同厚度之光阻圖樣，而可簡 化製程步驟，完成薄膜電晶體之製作以及定義出基板之晝 素區’以達到減少光罩數目之目的。 — 藉此， ，错此，本發明陣列基板之製作方法可避免傳統 罩^作之基板所產生的對位偏差與寄生電容等問題 φ 可節省成本，且能提高生產效率。 五道光 ’不僅

以於每 -1333279 . 形成一源極與—汲極。本發明之電晶體開 有第：金屬層’謂極與汲極彼此不電性連接。 :了保護基板表面形成的薄膜電晶體不受環境氧化或 後.’山王影響，本發明液晶顯示器用基板之製作方法可更 ==(g):形成一圖案化之第二絕緣層於電晶體開關 區表面與第一絕緣層表面。

ίο 15 本發明陣列基板之製作方法除了可於基板表面製作薄 膜電晶體之外，還可視製程需求於基板表面製作端子區、 電容區、掃描線、資料線、以及畫素區，以提供一完整的 薄膜電晶體液晶顯示器用基板。 *因此，本發明製作方法之步驟（g)除了形成一用以保護 2膜電晶體之第二絕緣層，較佳還可選擇性地於基板表面 疋義出端子區。於本發明—較佳具體實施例中，本發明步 驟（g)可更包括·形成-第二絕緣層於電晶體開關區表面與 第、、’邑緣層表面，並且再利用微影蝕刻對第二絕緣層與第 一絕緣層圖案化，以暴露出部分第一金屬層。其中，暴露 之部分第一金屬層可作為基板表面之端子區。 本發明步驟（b)所形成之圖案化第一金屬層可包括每一 電晶體開關區用之-閘極、以及複數條掃描線（seanline)。 再者，本發明製作方法之步驟（c)除了可形成電晶體開關 區，較佳還可選擇性地於基板表面定義出複數個電容區、 以及複數個導線區，其中電容區、導線區、與電晶體開關 區二者形成的區域皆不重疊。在此本發明所述之導線區較 佳可作為資料線（data line)區。 20 1333279 . . 本I明步轉（f)飯刻完成後所暴露出的透明導電層可位 於電晶體開關區以外、或電晶體開關區之第二金屬層以 外且其暴路區域可作為基板表面之畫素區，故本發明可 於第三道微影飯刻製程中完成薄膜電晶體之製作，還可定 5 義出基板表面之畫素區。 此卜本發明製作薄膜電晶體之半導體層通道區之順 序無限制，較佳可於步驟（C)之敍刻步驟形成、或於步驟⑴ 之似】步驟形成，更佳可於步驟（C)之#刻步驟形成。其中， 步驟⑷之微影触刻可為本發明第二道微影餘刻製程，步驟 W (0钱刻步驟可林發明第三道微純刻製程，且形成半 導體層通道區所適用之光罩可採用-半調（祕_)光 罩、複調（multi-tone)光罩、或灰階（gray_t〇ne)光罩進行曝光 、 顯影，其較佳為半調光罩。 本發明薄膜電晶體之半導體通道區蝕刻後所形成之厚 15度無限制，較佳可為600 A至1500人範圍内，且最佳可為 1000 A至1200 Λ。此外，本發明所使用的半調光罩對於紫 • 外光的穿透率可約為25%至65%，較佳可約為4〇%至5〇%。 故，本發明可選擇性地利用一半調光罩，於第二道微 衫蝕刻製程中定義出薄膜電晶體之半導體層通道區，使後 2〇續透明電極層、源極與汲極之製作可採用濕式蝕刻進行， 以有效地改善半導體通道區蝕刻不均的問題，而避免基板 缺陷’如顏色不均（mura)現象的產生。 於一較佳具體實施例中，本發明步驟（c)形成電晶體開 關區時’是利用微影蝕刻以蝕刻至每一電晶體開關區之半 . \ 電日日體開關區内形成一通道區。於另一 較佳具體實施例中，太旅 、 - 本心明步驟（f)蝕刻光阻、第二金屬層、 與透明導電層時，為^E > 、^ 吟蝕刻至母一電晶體開關區之半導體層， 以於每一電晶體開關區内形成一通道區。 5 丨再♦本發明製作方法所形成之薄膜電晶體之結構無 y ’較佳為源極與沒極彼此不電性連接。—較佳具體實 中I發明所製作每一薄膜電晶體之源極與沒極可各 自：有第—金屬層。又一較佳具體實施例中，本發明所製 籲料薄臈電晶體之源極含有第二金屬層，且没極是以透 10 明導電層作為電極用。 於本發明製作方法中，任一步驟所採用之姓刻可為乾 • 式㈣、或濕式钱刻，其中步驟⑴之㈣較佳可採用一濕 ' 式蝕刻，以提向薄膜電晶體中半導體層之蝕刻選擇比，而 減少半導體層之通道區蝕刻不均的問題。 15 本發明步驟（c)所形成的電晶體開關區可包含第一金屬 層、X作為電B曰體開關區之閘極用。且，本發明步驟（c)形 φ 成半導體層之後，可更形成一歐姆接觸層於半導體層表 面使半導體層與薄膜電晶體的上層元件形成良好的歐姆 接觸，以提昇薄膜電晶體的電性品質。其中，本發明歐姆 20接觸層之材料不限，可為任一習用薄膜電晶體所適用之歐 姆接觸層材料，較佳可為N+非晶矽材料。 本發明形成半導體層、絕緣層、第一金屬層、或第二 金屬層之步驟可為任一習用之製程，較佳可利用物理氣相 沈積，例如離子化金屬電漿之物理氣相沈積（IMp_pvD);化 .學氣相沈積，例如電漿辅助化學氣相沈積及熱化學氣相沈 積，蒸鑛，例如金屬蒸鑛；濺鑛，例如長拋濺錄及準直濺 鍍；或電鍍，例如濕式製程之無電電鍍、有電電鍍。 此外，本發明陣列基板製作方法所適用之平面顯示基 板…、限制，較佳可為一石夕基板、一玻璃基板、或一塑膠基 板，更佳可為一適用於主動矩陣驅動型之平面顯示基板， 例如但不限於：未摻雜之矽玻璃、磷摻雜玻璃、硼-磷摻雜 破璃、鈉鈣玻璃、硼矽酸鹽玻璃、硼矽酸鈉鹽玻璃、鹼金 屬之硼矽酸鹽玻璃、矽酸鋁鹽玻璃、鋁硼矽酸鹽玻璃、鹼 10 土金屬之鋁硼石夕酸鹽玻璃、或其組合。 於本發明所製作之薄膜電晶體中，本發明第—絕緣層 與第-絕緣層所適用的材料可為任一種可絕緣材料，較佳 可為有機材質、無機材質、或其組合，更佳可為氮化石夕 (SiNx) '氧化發、氮化梦、氫氧化碎、或其組合。其中，本 丄5發明所提及之第二絕緣層可為一保護層、一平坦層、或其 組合之多層結構。 _ 3外’本發明半導體層材料無限制，較佳可為非晶石夕 材料、或多晶石夕材料》 本發明透明電極層材料可為任一種透明且可導電材 2〇料肖佳可為氧化銅錫（IT〇)、氧化銦辞坪⑺、或氧化铜錫 鋅（ΙΤΖΟ)。 本發明透明電極層選用的材料可搭配第二金屬詹材 料，以避免兩者材料化學電位差異過大，而防止化學反應 產生。 10 1333279 於本發明所製作之薄膜電晶體令 所使用的材料無限制，較佳可 ？第-金屬層 或其合金，以作為薄膜 ，鉻5金、銪金屬、 層所使用的材料無限制，I:佳可:叙、鶴本:明第二金屬 氮化欽、翻金屬'七甘 銷、鈦、 沒極用。其中，以作為薄膜電晶體之源極與 結構。 弟—金屬層與第二金屬層可為單層或多層

10 本發明可提供—種陣職板之製作方法， 四道微影_製程製作具㈣臈電晶體之面板 短製程時間並降低生產成本。 主要是利用 ’以有效縮 【實施方式】 -. 貫施例一 請參閱與圖1B。圖⑽為本發明一較佳實施例之 15液晶顯示器用基板之俯視圖，經由本發明方法所製作出之 液晶顯示器用基板，除包括有畫素區13、電容區14、端子 • 區15之外，其他元件皆被一絕緣層所覆蓋。為了方便各元 件結構之說明，可由圖⑶之示意圖表示，其他元件更包括 掃描線區10、資料線區11、電晶體開關區12、以及共同導 20 線（common line)區16等。其中，本例液晶顯示器用基板之 製作流程係參照圖2(a)至圖2(e)所示。 於本例中，圖2(a)至圖2(e)製作流程圖之剖面範圍係為 圖1A所示I至Γ之剖面。 如圖2(a)所示’首先提供一透明玻璃基板21，於基板21 1333279 二金屬層27，且源極與汲極彼此不電性連接。 最後，如圖2(e)所示，沉積一第二絕緣層28於電晶體開 關區12表面與第一絕緣層23表面，以保護完成之薄膜電晶 體，並且利用第四道微影蚀刻製程對第二絕緣層28與第一 5絕緣層23圖案化，以暴露出部分第一金屬層22。其中，本 例第一金屬層22所暴露之區域是作為基板表面之端子區15 用。本實施例所製作完成之液晶顯示器用基板之剖面結構 即如圖2(e)所示。 i 10 實施例二 本實施例薄膜電晶體液晶顯示器用基板之製作方法是 為四道微影蝕刻製程，除了半調光罩的使用略有不同之 外，大致皆相似於實施例一所示之内容。 圖3(a)至圖3(e)係為本實施例之液晶顯示器用基板之 製作流程圖，且流程圖之剖面範圍係為圖丨八所示丨至^，之 剖面。

20 25 如實施例一之步驟，請參見圖3(a)，同樣於一透明玻璃 基板21表面形成一第-金屬層22 ’並且進行第—道微影餘 刻製程以完成閘極層圖案。 接著，如圖3(b)所示，利用第二道微影蝕刻製程，於^ =21表面定義出資料線區11、電晶體開關區12、與辅助; 容區14(®3b未繪示）。本例之第二道微影㈣製程是使用_ 般光罩，資料線故於此步驟中並未定義出每—電晶體開丨 區12之通道區、或半導體層通道區。 M ^ 於本例第三道微影蝕刻製程中，如圓3(c)所示，先塗 1333279 —光阻層39於第二金屬層27表面，再利用一次曝光顯影， 使光阻層39具有不同的厚度，本例所使用之光罩為一半調 光罩°接著，進行濕式蝕刻，移除未被光阻39遮蔽之第二 金屬層27、透明導電層26、歐姆接觸層25、以及部分之半 導體層24。將蝕刻程度控制停止於半導體層24位置，以於 母一電晶體開關區12内形成一通道區。 10 15 20 25 接著’對光阻39進行灰化法，以移除殘餘之光阻39。 隨即’於晝素區13之表面，對第二金屬層27進行濕式蝕刻， 以於暴露出基板21之晝素區13的透明導電層26，即獲得一 如圖3(d)之基板結構。 本實施例第四道微影蝕刻製程同實施例一所述内容。 利用第四道微影蝕刻製程對第二絕緣層28與第一絕緣層23 圖案化，以暴露出部分第一金屬層22，作為基板表面之端 子區15，本實施例完成後之基板剖面結構如圖3(e)所示。 實施例三 本實施例所示薄膜電晶體液晶顯示器用基板之製作方 法，除了半調光罩的使用略有不同而使薄膜電晶體結構不 同之外，其他步驟與實施例一所示之方法相同。 圖4(a)至圖4(e)係為本實施例之液晶顯示器用基板之 製作流程圖。其中’本實施例液晶顯示器用基板之製作流 ㈣相同㈣施例-所述内容’僅於第三道微影银刻製程 後形成的光阻侧案有所不@，其餘製料件料 例一。 請參閱圖4⑷所示’於本例第三道微影银刻製程中先 15 影，同樣二纟屬層27表面’再利用一次曝光顯 ^ ^ _ 九罩，使光阻49具有數種不同的厚度。接 考’依貫施例—你_、+、 w 阻49遮蔽之第二：ί 進行濕式蝕刻’以移除未被光 —兔屬層27、透明導電層26、歐姆接觸声25、 以及部分之丰遵曰 層以位 守媸層24。並將蝕刻程度控制停止於半導體 -置以於每一電晶體開關區〗2内形成一通道區。 同樣以灰化法移除殘餘之光阻49。此外，於本例中， 基板21上畫素區13之第二金屬層27同時被移除’以暴露出 10 *導電層26,使本例之基板結構如圖4(旬所示。本例完成 之薄膜電曰曰體’其汲極可利用此裸露出之透明導電層46作 為電極用。 _ 接者利用相同於實施例_所述之第四道微影姓刻製 * 程，完成絕緣層之圖案化，並暴露出部分第一金屬層22, 作為基板表面之端子區15。本例製作完成之液晶顯示器用 15基板係為圖4(e)所示之剖面結構。 综上所述，本發明液晶顯示器用基板之製作方法可利 • 用第一道光罩定義出所需的閘極及金屬導線圖案，再以第 二道光罩曝出所需的電晶體開關區圖案。隨後，沉積透明 電極和第二層金屬，並且利用第三道光罩定義出汲極、源 20極、金屬導線、與晝素區（如上述實施例之半調光罩）。最後， 沉積一層保護層，並利用第四道光罩曝出基板表面之端子 區’即完成本發明液晶顯示器用基板之製作。 因此’本發明液晶顯示器用基板之四道光罩製程不僅 可減少製程時間以提升生產效率，並且可避免傳統五道光 16 1333279 _ 罩製作之基板所產生的對位偏差與寄生電容等問題。 i述實施例僅係為了方便說明而舉例而已，本發明所 主張之權利範圍自應以申請專利範圍所述為準，而非僅限 於上述實施例。 、 5 【圖式簡單說明】 圖1A為本發明一較佳實施例之液晶顯示器用基板之俯視 圖。 * 圖1B為本發明一較佳實施例之液晶顯示器用基板之元件示 10 意圖。 圖2(a)至圖2(e)係本發明一較佳實施例之液晶顯示器用基 板之製作流程圖，其中本圖示之剖面範圍係為圖丨A所示工 . 至Γ剖面線。 圖3(a)至圖3(e)係本發明一較佳實施例之液晶顯示器用基 15板之製作流程圖，其中本圖示之剖面範圍係為圖1A所示I 至Γ剖面線。 # 圖4(a)至圖4(e)係本發明一較佳實施例之液晶顯示器用基 板之製作流程圖，其中本圖示之剖面範圍係為圖1A所示工 至Γ剖面線。 20 U資料線 13晝素區 15端子區 【主要元件符號說明 10掃描線 12電晶體開關區 14電容區

17

Claims (1)

1333279 乃年7月％曰修(更)正本 — 十、申請專利範圍： 種陣列基板之製作方法，包括以下步驟： (a) 提供一基板； (b) 形成一圖案化之第一金屬層於該基板表面； 5 ⑷依序形成—第—絕緣層與-半導體層，覆蓋於該基 板上，並覆蓋第-金屬層，並利用微影钱刻製程對該半導 體層圖案化，以形成複數個電晶體開關區，且利用該微影 • #刻製程，蝕刻至每-該電晶體開關區之半導體層，以形 成一通道區； 1〇 ⑷依序形成一透明導電層、肖—第三金屬層於基板 上，且該透明導電層及該第二金屬層係形成於該通道區中 並覆蓋該第一絕緣層及該半導體層； (e)形成一光阻於該第二金屬層表面，並且一次曝光顯 影’使該光阻具有至少兩種以上之厚度：以及 15 (f)蝕刻未被該光阻遮蔽之該第二金屬層、未被該光阻 φ 遮蔽之該透明導電層、與該光阻，以於每一該電晶體開關 區形成一源極與一汲極，且利用該蝕刻以蝕刻至每一該電 晶體開關區之半導體層，以形成該通道區； 其中該等電晶體開關區係包括該第二金屬層，該源極 20 與該汲極彼此不電性連接。 2.如申請專利範圍第1項所述之方法，另包括步驟 (g):形成一圖案化之第二絕緣層於該等電晶體開關區表面 與該第一絕緣層表面。 3_如申清專利範圍第1項所述之方法，其中步驟⑴包 1333279 . 括暴露部分該透明導電層》 4.如申凊專利範圍第3項所述之方法，其中該透明導 電層所暴露之區域係位於該等電晶體開關區以外、或該等 電晶體開關區之該第二金屬層以外。 5 5·如申請專利範圍第3項所述之方法，其中該部分透 明導電層所暴露之區域係為該基板之畫素區。 6·如申請專利範圍第1項所述之方法，其中該微影蝕 刻製程係使用一半調光罩進行曝光顯影。 7.如申請專利範圍第1項所述之方法，其中每一該電 10 Bs體開關區之該源極與該沒極各包含該第二金屬層，且彼 此不電性連接。 8 ·如申請專利範圍第1項所述之方法，其中每一該電 B曰體開關區之該沒極不包含該第二金屬層。 9. 如申請專利範圍第1項所述之方法，其中步驟沁)所 15 形成之該專電晶體開關區係包含該第一金屬層。 10. 如申請專利範圍第1項所述之方法，其中步驟（C) 包含：形成該等電晶體開關區時，同時形成複數個電容區、 以及複數個導線區’其中該等電容區、該等導線區、與該 等電晶體開關區三者區域係不重疊。 20 u.如申請專利範圍第10項所述之方法，其中該等導 線區係為複數個資料線區。 12.如申請專利範圍第1項所述之方法，其中步驟（b) 所形成之該圖案化第一金屬㈣包括每一該冑晶趙開關區 用之一閘極、以及複數條掃描線。 20 1333279

13. 如申请專利範圍第2項所述之方法，其中步驟（g) 包括：形成一第二絕緣層於該等電晶體開關區表面與該第 一絕緣層表面，以及利用微影姓刻製程對該第二絕緣層與 該第一絕緣層圖案化’以暴露出部分該第一金屬層。 14. 如申凊專利範圍第1項所述之方法，其中該暴露之 部分第一金屬層係為該基板表面之端子區。 15. 如申請專利範圍第丨項所述之方法，其中步驟⑴之 該飯刻係利用一濕式蚀刻。 16. 如申請專利範圍第1項所述之方法，其中步驟⑷ 形成該半導體層之後，更包含形成—歐姆接觸層於該半導 體層表面。 21 1333279

22 ίο

24 25 27 15

圖2