JP2008165090A - プラズマディスプレイパネルの駆動方法 - Google Patents

Abstract

【課題】画面の高精細化を実現することができるプラズマディスプレイパネルの駆動方法を提供する。
【解決手段】放電空間を介して互いに対向する前面基板及び背面基板と、前面基板の内面に並設されかつ隣接した対毎に走査線を構成する複数の行電極と、背面基板の内面にて行電極に交差する方向に並設されかつ走査線との交差位置にそれぞれセルを構成する複数の列電極と、を備えたプラズマディスプレイパネルの駆動方法であって、走査線毎に１以上のサスティンパルスを印加してサスティン放電の線順次走査を行うと共に、走査線毎に表示データに基づいて列電極へアドレス電位を印加するサスティンステップを含み、サスティンステップにおいて、走査線毎のサスティンパルスの印加前に、電位を印加しないブランク期間を設けた。
【選択図】図５

Description

本発明は、面放電方式交流型プラズマディスプレイパネルの駆動方法に関する。

図１は従来のプラズマディスプレイパネルのパネル構造を表わし、その行電極対Ｘ，Ｙと隔壁６との関係を模式的に示す正面図である。（特許文献１参照）。

図１のプラズマディスプレイパネルは、背面基板とこれに放電空間を介して互いに対向する前面基板とが平行に貼り合わされて、形成される。背面基板の前面側には、各々が列方向に延びかつ行方向に並設された複数の列電極（波線で示す）が設けられ、その上に列電極保護層が形成される。そして、前面基板の背面側には、各々が行方向に延びかつ列方向に並設された複数の行電極対Ｘ，Ｙが設けられる。

図１に示すように、背面基板の列電極保護層上には、行方向に並設された各列電極の間の位置において列方向に延びる縦隔壁と行方向に延びる横隔壁との結合によって略格子状（井形）に成形された隔壁６が形成されている。

そして、この略格子形状の隔壁６によって、列電極及び行電極対の交差位置に単位発光部を構成するように、方形室としてセルＤが区画されている。行電極対Ｘ，ＹのそれぞれからＴ字形状の透明電極部Ｋａが列方向に突出するように構成されている。
特開2002-197981

プラズマディスプレイパネルは大型の薄型ディスプレイとして、優れた性能を有している。現在市場では３０インチ以上の大型のパネルが製造されている。

近年、プラズマディスプレイパネルを従来のような大型のパネルだけではなく、２６インチ位の中型でフルＨＤクラスの高精細のディスプレイにも用いることが検討されている。

しかしながら、セルの大きさを微細化すると、例えばそのサイズ（差し渡し）が１００μｍ以下となった場合には、セルＤが狭くなりすぎ、放電空間が縮小し、発光効率が著しく低下してしまうといった問題があった。これは単位セルのサイズが小さくなると、プラズマの陽光柱（陰極と陽極との間の空間のプラズマ）が充分に大きくとれなくなり、その結果、輝度の低下や発光効率の低下を招くからである。

本発明は、以上のような従来の面放電方式交流型プラズマディスプレイパネルにおける問題点を解決するためになされたものであり、本発明の解決しようとする課題には、輝度の低下とセルにおける誤放電を防止して、画面の高精細化を実現することができるプラズマディスプレイパネルの駆動方法を提供することが一例として挙げられる。

また、プラズマディスプレイパネルにおいて、画像表示をアドレス表示分離（ＡＤＳ）サブフレーム法ではなく、入力画像信号の単位表示期間（１フィールド、１フレーム）において、走査線を構成する行電極対の間のサスティン放電を線順次走査すると同時に、列電極毎に表示データに応じてアドレス電位を印加する駆動方法を提供することも一例として挙げられる。

このような目的を達成するために、本発明によるプラズマディスプレイパネルは、以下の構成を具備するものであり、その特徴は以下の通りである。

請求項１記載のプラズマディスプレイパネルの駆動方法は、放電空間を介して互いに対向する前面基板及び背面基板と、前記前面基板の内面に並設されかつ隣接した対毎に走査線を構成する複数の行電極と、前記背面基板の内面にて前記行電極に交差する方向に並設されかつ前記走査線との交差位置にそれぞれセルを構成する複数の列電極と、を備えたプラズマディスプレイパネルの駆動方法であって、
前記走査線毎に１以上のサスティンパルスを印加してサスティン放電の線順次走査を行うと共に、前記走査線毎に表示データに基づいて列電極へアドレス電位を印加するサスティンステップを含み、
前記サスティンステップにおいて、前記走査線毎の前記サスティンパルスの印加前に、電位を印加しないブランク期間を設けたことを特徴とする。サスティンパルスを印加する前に設定したブランク期間により、誤放電を防止して動作を安定にできる。

前記ブランク期間に、前記アドレス電位へ至る列電極の電位が変化し又は維持されていてもよい。サスティンパルスを印加する前に設定したブランク期間中に列電極に電圧を印加するため、誤放電を防止して動作を安定化する。

前記ブランク期間の前に、前記走査線毎に壁電荷を消去する消去パルスが印加される予備消去放電期間を設けてもよい。

前記予備消去放電期間の列電極の電位は、前記予備消去放電期間の直前のサスティン放電の強度に応じて設定されてもよい。この消去放電期間中の列電極電位の設定はその前に設けられたブランク期間中に行い、このときの列電極電位は直前のサスティン期間中のサスティン放電の強度すなわち輝度レベルによって決定される。これにより、消去放電を完全にし、それに続くサスティン放電を安定にすることができる。

前記予備消去放電期間の前に、第２のブランク期間を設け、前記第２のブランク期間に、前記アドレス電位へ至る列電極の電位が変化していてもよい。

フレーム周期毎の最初のサスティンステップの前に、前記走査線毎にリセットパルスを印加して前記セルに壁電荷を形成するリセットステップを含んでもよい。

前記リセットステップの前に、第３のブランク期間を設け、前記第３のブランク期間に、前記アドレス電位へ至る列電極の電位が変化していてもよい。

全てのラインに対するサスティンステップが終了した後、前記走査線のすべて一斉に壁電荷を均一化する消去パルスを印加するメイン消去放電ステップを含んでもよい。

発明を実施するための形態

以下に本発明の実施形態を図面を参照しつつ説明する。

図２はプラズマディスプレイパネルの本体１２０の構成を説明するために前面基板と背面基板に分解した分解斜視図である。

図２に示すように、表示面であるガラスからなる前面基板１の背面（平行に離間配置された背面基板４に対向する内面）に、複数の行電極Ｘ，Ｙが、ガラスからなる前面基板１の行方向（図２の左右方向）に延びるように平行に配列されている。

行電極Ｘは、前面基板１の行方向に延びる金属膜からなる帯状の共通バス電極部Ｋｂと、この共通バス電極部Ｋｂに沿って等間隔に並設されてその幅狭の基端部が共通バス電極部Ｋｂに接続されたＩＴＯ（インジウム錫酸化物）などの透明導電膜からなるＴ字形状の透明電極部Ｋａ（バス電極部から列方向に突出する突出部である放電電極）とによって構成されている。

行電極Ｙも同様に、前面基板１の行方向に延びる金属膜からなる帯状の共通バス電極部Ｋｂと、この共通バス電極部Ｋｂに沿って等間隔に並設されてその幅狭の基端部が共通バス電極部Ｋｂに接続されたＩＴＯなどの透明導電膜からなるＴ字形状の透明電極部Ｋａ（放電電極）とによって構成されている。

行電極Ｘ，Ｙは、前面基板１の列方向（図２の上下方向）に交互に配列されて、２本の共通バス電極部Ｋｂに沿って並設された透明電極部Ｋａが、互いに対となる相手の行電極側に延びて、互いの透明電極部Ｋａのそれぞれの幅広の頂辺が、それぞれ所要の幅の放電ギャップを介して互いに対向されている。行電極Ｙにおいて行電極Ｘの反対側に隣接する行電極にも行電極対を構成するように、透明電極部Ｋａが高密度で並列されている。すなわち、行電極の列方向両側に透明電極部Ｋａが設けられている。

図２に示すように、前面基板１の背面側の行電極対Ｘ，Ｙの上には、これらを被覆する誘電体層２が形成されている。

誘電体層２の背面側には、誘電体層２から背面側に放電空間へ突出する帯状の嵩上げ誘電体層２Ａが、バス電極部Ｋｂ上に平行に形成されている。そして、この誘電体層２と嵩上げ誘電体層２Ａの背面側には、ＭｇＯからなる保護層３が形成されている。

一方、前面基板１と放電空間を介して平行に配置される背面基板４の前面基板１と対向する面（内面）の下側には、列電極Ｃ（アドレス電極）が、それぞれ各行電極対Ｘ，Ｙの互いに対になっている透明電極部Ｋａに対向する位置において列方向に延びるように、等間隔に平行に並設されている。

背面基板４の表示側の内面上には、さらに、列電極保護層５（誘電体層）が形成されて、列電極Ｃを被覆している。そして、保護層５上に格子状（井形）に成形された隔壁６が形成されている。すなわち、隔壁６により放電空間が仕切られ各々が行及び列方向に並ぶ複数のセルＤが画定される。

各セルＤに面する隔壁６の各内側面と列電極保護層５の表面には、これらの面を覆うように、放電に励起されて発光する蛍光体層７が形成される。たとえば、フルカラーディスプレイパネルでは背面基板上の各セルＤ毎に赤（Ｒ），緑（Ｇ），青（Ｂ）の三原色の蛍光体層に色分けされ、色毎のセルの放電領域が区分される。

そして、前面基板１及び背面基板４間の各セルＤの放電空間内には、キセノンガスＸｅを含む放電ガスが封入されている。

図３は、本実施形態のプラズマディスプレイパネル装置の一構成例を示すブロック模式図である。この表示装置は、プラズマディスプレイパネルのパネル本体１２０を駆動する種々の駆動装置、列電極駆動回路２１２、行電極駆動回路２１０などを含む。

パネル本体１２０は、マトリクス状に配置された奇数行電極Ｘ１〜Ｘｎ及び偶数行電極Ｙ１〜Ｙｎと列電極Ｃ１〜Ｃｍとを備える。列電極Ｃ１〜Ｃｍは列電極駆動回路２１２に接続され、行電極Ｘ１〜Ｘｎ及びＹ１〜Ｙｎは行電極駆動回路２１０に接続されている。列電極Ｃ１〜Ｃｍの１つと隣接する奇数及び偶数行電極の１対との交差部に、セルＤｉｊ（単位発光部）が形成される。セル毎に行電極対はそれぞれ図示しないが前述の対向する放電電極を備えている。すなわち、隣接する一組の行電極対X，Yのそれぞれが走査線を構成する。

行電極駆動回路２１０がサスティンパルスなどの駆動パルスを隣接行電極対X，Yへ印加し、行電極対X，Yを線表示で順次切換え走査すると共に、この線表示走査に同期して、列電極駆動回路２１２は、出力処理回路２０６から供給される各画素データに応じた画素データパルス（放電抑制電位、基準電位、放電促進電位などのアドレス電位を有するパルス）を発生してパネル本体１２０の列電極Ｃ１〜Ｃｍに印加する。行電極駆動回路２１０は、図示しないが、行電極Ｘ１〜Ｘｎへの第１サスティンパルスを生成するＸドライバを、行電極Ｙ１〜Ｙｎへの第１サスティンパルスとは逆位相の第２サスティンパルスを生成するＹドライバを含んでいる。列電極駆動回路２１２は、列電極の電位を、基準電位例えば接地電位（０Ｖ）から、負極性方向に大きい電位（放電抑制電位）や、正極性方向に大きい電位（放電促進電位）とするような画素データパルス（アドレス電位）を生成する。

このように、プラズマディスプレイパネルでは、前面基板側の行電極対X，Yの線順次走査に同期して背面基板側の列電極Ｃ１〜Ｃｍにアドレス電位を供給することにより、表示駆動が行われ、行電極対１行のセルの群毎に発光部の放電電流の調節が行われる。行電極のサスティンパルス印加状態で各列電極に画像信号に応じたアドレス電位が印加されると、サンプリングが行われ発光部の階調（明暗の輝度レベル）が制御できるのである。たとえば、フルカラーディスプレイパネルでは、ＲＧＢ画像信号をそれぞれ対応セルへ順次供給し、表示していない色の列電極に放電抑制電位を印加することにより、画像信号に応じて画像表示を行う。

図３のプラズマディスプレイパネル装置において、同期分離回路２０１は、供給された入力ビデオ信号中から水平及び垂直同期信号を抽出してこれらをタイミングパルス発生回路２０２に供給する。タイミングパルス発生回路２０２は、これら抽出された水平及び垂直同期信号に基づいた抽出同期信号タイミングパルスを発生してこれをＡ／Ｄ変換器２０３、メモリ制御回路２０５及び読出タイミング信号発生回路２０７の各々に供給する。Ａ／Ｄ変換器２０３は、上記抽出同期信号タイミングパルスに同期して入力ビデオ信号を１画素毎に対応したディジタル画素データに変換し、これをフレームメモリ２０４に供給する。メモリ制御回路２０５は、上記抽出同期信号タイミングパルスに同期した書込信号及び読出信号をフレームメモリ２０４に供給する。フレームメモリ２０４は、書込信号に応じて、Ａ／Ｄ変換器２０３から供給された各画素データを順次取り込む。また、フレームメモリ２０４は、読出信号に応じて、このフレームメモリ２０４内に記憶されている画素データを順次読み出して次段の出力処理回路２０６へ供給する。読出タイミング信号発生回路２０７は、放電発光動作を制御するための各種タイミング信号を発生してこれらを行電極駆動回路２１０及び出力処理回路２０６の各々に供給する。出力処理回路２０６は、読出しタイミング信号発生回路２０７からのタイミング信号に同期させて、フレームメモリ２０４から供給された画素データを列電極駆動回路２１２に供給する。

さらに、行電極駆動回路２１０は、パネル本体１２０の全ての行電極対間で、放電を維持するためのサスティンパルスの他、予備放電を行うための予備放電パルス、荷電粒子を再形成するためのプライミングパルス、データ書き込み時の放電を安定させるリセットパルス、更に維持発光放電を停止するための消去パルス、などを生成できる。行電極駆動回路２１０は、これらのパルスを上記読出タイミング信号発生回路２０７から供給される各種のタイミング信号に応じたタイミングにてパネル本体１２０の行電極Ｘ１〜Ｘｎ，Ｙ１〜Ｙｎに印加する。

ここで注意すべきは、行電極駆動回路２１０は、パルス数が１ないし３０回程度の逆位相のサスティンパルス列を隣接する行電極Ｘ，Ｙの対毎に印加して放電を維持し、線順次走査を行う機能を有することと、列電極駆動回路２１２がアドレス電位を列電極に選択的に印加して放電制御する機能を有することである。

次に本実施形態のプラズマディスプレイパネルの駆動方法について説明する。

図４に本実施形態の面放電交流型プラズマディスプレイパネル装置において、周期的に繰り返して表示される１つのフレーム周期における電極に印加する駆動パルス波形のタイミングチャートを示す。行電極は上から順にＸ１，Ｙ１，Ｘ２，Ｙ２・・・Ｘｎ，Ｙｎと符号が付けてある。列電極は行電極の下に順にＣ１・・・Ｃｍと符号が付けてある。

周期的に繰り返して表示される各フレームは、リセット放電期間（リセットステップ）、サスティン放電期間（サスティンステップ）、消去放電期間（消去放電ステップ）から構成されている。サスティン放電期間（サスティンステップ）は所定数（行電極数−１）の行放電期間（行放電ステップ）から構成されている。

まず、線順次表示の主要部である行電極の対にサスティンパルスを印加してサスティン放電を線順次走査にて生じせしめるサスティン放電期間（サスティンステップ）を説明する。図示のように、行電極対にはサスティンパルスの波形が互いに位相が１８０度ずれるように印加されている。

一組の行電極対（走査線）において、どちらか一方行電極のみにパルスが印加された場合、放電は発生しない。両者に逆位相パルスが同期して印加されるとその期間だけ放電が発生する。例えば、行電極対Ｘ１、Ｙ１すなわち第１及び２行電極に着目すると、行電極Ｘ１に正負極性パルスが印加されると、ほぼ同時に行電極Ｙ１に負正極性パルスが印加される。これにより、行電極Ｙの負極性パルスが所定値に立ち下がるタイミングで１番目の放電が発生する。これに合わせて、列電極Ｃ１〜Ｃｍのそれぞれに所定の画像信号を印加することで、所定輝度分布で第１の走査線のセルが発光する（第１行放電期間）。

その後、行電極Ｘ１は接地電位（０Ｖ）になるので、第１の走査線のセルでは消光するが、正負極性パルスが印加されている行電極Ｙ１と次の行電極Ｘ２の行電極対において２番目の放電電位が生成され、これに合わせて、列電極Ｃ１〜Ｃｍのそれぞれに所定の画像信号を印加することで、所定輝度分布で第２の走査線のセルが発光する（第２行放電期間）。次に、同様に行電極対Ｘ２、Ｙ２の第３の走査線のセルが発光する（第３行放電期間）。同様に順次、行電極対Ｘｎ、Ｙｎの第ｎの走査線のセルまで発光する（第ｎ行放電期間）。なお、行電極Ｘ及び行電極Ｙ共に隣接する行電極対間にまたがって（共用して）いるが、本駆動により実際に放電するのは行電極の片側のみであり、順次走査することが可能となる。よって、一組の行電極対は走査線１本分に対応するので、たとえば、フレームサイズ横縦が１９２０×１０８０ドットの入力画像信号の場合、モノクロ表示であれば、１９２０本の列電極と１０８１本の行電極とでプラズマディスプレイパネルが構成できる。

換言すると、従来のプラズマディスプレイパネルのＡＤＳ駆動法におけるスキャン動作に相当するところが、サスティン動作に置き換わっている。従来のプラズマディスプレイパネルの駆動法においてスキャンパルスは一回のみであるが、本実施形態のサスティンパルスは１以上のパルス数であり走査線１行の表示期間毎に順次継続するので、各行のサスティン放電は線順次に行われ、線順次表示がなされる。

さらに、輝度の調節は上記サスティン放電期間中の列電極電位（アドレス電位）の大小で制御される。列電極電位が負の方向に大きいと、同じサスティン電位でも、電子の進入領域が抑制され、放電電流や発光効率が低くなり、列電極電位がプラスの方向に大きくても、今度はイオンの進入領域が抑制され、放電電流や、発光効率が小さくなる。かかる輝度調節を各ＲＧＢについて行うことで色合いの調節を行うことができる。

ここで、サスティン放電期間における放電時の列電極電位設定のタイミングについて図５及び図６を用いて説明する。

図４に示した駆動方法において、第１行目の面放電発光の後、第２行目の面放電発光に移行するまでに時間的な余裕が少ない。そのため、列電極にはステップ状に電圧が印加されて本来は不要な行電極と列電極間の誤放電が発生する可能性がでてくる。この誤放電によって、その後のサスティン放電に悪影響が表れる。これを防ぐための構成が図５及び図６に示した実施形態である。図は駆動シーケンスのサスティン放電期間（サスティンステップ）のタイミングチャート詳細図を示す。行電極対において、奇数行電極Ｘ１〜Ｘｎへ印加される正負極性のサスティンパルスＳｏ１〜Ｓｏ８の列と偶数行電極Ｙ１〜Ｙｎへ印加される正負極性のサスティンパルスＳｅ１〜Ｓｅ８の列とは、互いに逆位相となるように印加されている。

図５に示すサスティン放電期間においては、サスティンパルス列（行放電期間）毎に、電位を印加しない第１のブランク期間Ｔｂ１が設定されていて、第１のブランク期間Ｔｂ１に列電極電位Ｖ（Ｂ）（ただしＢは所定の輝度レベルを意味する）が画面の輝度に応じて変化又は維持されている。

この第１のブランク期間Ｔｂ１は列電極電位Ｖ（Ｂ）を設定するのに充分な長さに設定してあるため、上述のような誤放電が発生することはない。

また、図６に示す他の実施形態においては、図５で示した第１のブランク期間Ｔｂ１の前に、予備消去放電期間Ｔｓｔｐが挿入されている。この予備消去放電期間Ｔｓｔｐには、サスティン放電時の壁電荷を消去するため弱いパルスであって、サスティンパルスよりも低いパルス振幅、パルス幅を有する１以上の消去パルスが印加される。さらに、この予備消去放電期間Ｔｓｔｐの前には第１のブランク期間Ｔｂ１とは別の電位を印加しない第２のブランク期間Ｔｂ２が挿入され、この第２のブランク期間Ｔｂ２中に列電極の電位（アドレス放電停止電圧Ｖｓｔｐａｄｒ（Ｂ））の設定が行われる。この実施形態の駆動法を用いれば、上記走査線発光移行時の誤放電の可能性はさらに少なくなる。なお、第２のブランク期間Ｔｂ２を省略して、列電極の電位を所定値として、サスティン放電期間のサスティンパルス列毎に予備消去放電期間Ｔｓｔｐ及び第１のブランク期間Ｔｂ１が挿入されてもよい。

実施形態において、例えば、第１のブランク期間Ｔｂ１は０．５μｓ〜１０μｓに設定され、第２のブランク期間Ｔｂ２は０μｓ〜１０μｓに設定される。予備消去放電期間Ｔｓｔｐは０μｓ〜１０μｓに設定され得る。

図６に示すように、予備消去放電期間Ｔｓｔｐ中に、行電極へ消去パルス電圧が印加される。例えば、奇数行電極Ｘ１〜Ｘｎへの消去パルス電圧Ｖｓｔｐｏは−２００〜＋３００Ｖであり、偶数行電極Ｙ１〜Ｙｎへの消去パルス電圧Ｖｓｔｐｅは＋２００〜−３００Ｖである。

また、図６に示すように、予備消去放電期間Ｔｓｔｐ中に、列電極へアドレス放電停止電圧Ｖｓｔｐａｄｒ（Ｂ）が印加されるが、サスティン放電時の壁電荷を消去するための予備消去放電期間Ｔｓｔｐのアドレス放電停止電圧Ｖｓｔｐａｄｒ（Ｂ）は、直前のサスティン放電の強度（輝度レベルＢに依存する）に合わせて設定するのが好ましい。これは放電発光強度がセル毎に異なる場合にはセル毎に消去放電の強度を調節する必要があるからである。

実施形態において、列電極電位は、線形補完法（レベルを線形関数で繋げ全体を滑らかなレベル変化にする方法）などの方法を用いることにより、輝度に合わせて自動的に設定することができる。これにより、フレーム周期毎の放電発光の高い安定性を得ることができる。

ここで、任意の輝度レベルに対応するアドレス放電停止電圧Ｖｓｔｐａｄｒ（Ｂ）を線形補完法で設定する手順を次に示す。

まず、輝度Ｂを例えば１６段階に区分してそれぞれＢ０、Ｂ１、Ｂ２・・・Ｂ１５とする。

各輝度に対応するアドレス放電停止電圧Ｖｓｔｐａｄｒ（Ｂｉ）（ここでｉ＝０、１、２・・・１５）を設定する。輝度がＢ０のときアドレス放電停止電圧Ｖｓｔｐａｄｒ（Ｂ０）、輝度がＢ１のときアドレス放電停止電圧Ｖｓｔｐａｄｒ（Ｂ１）、・・・というようになる。このＶｓｔｐａｄｒ（Ｂｉ）の電圧はおよそ−２００〜＋３００Ｖの範囲である。

ここで、任意の輝度をＢとすると、以下の計算式により、アドレス放電停止電圧Ｖｓｔｐａｄｒ（Ｂ）は計算される。

（数１）
Vstpadr(B)=Vstpadr(Bi)+(Vstpadr(B(i+1))-Vstpadr(Bi))(B-Bi)/(B(i+1)-Bi)

次に、図７に駆動シーケンスの最初のステップあるリセット放電（リセットステップ）のタイミングチャート詳細図を示す。フレーム周期はじめのリセット放電期間（リセットステップ）中では全ての行で同時に行電極対に矩形リセットパルス（Ｘ１，Ｘ２，・・・Ｘｎ）及び漸次変化する逆極性のリセットパルス（Ｙ１，Ｙ２・・・Ｙｎ）を印加するとともに、これに合わせて、列電極Ｃ１〜Ｃｍに一斉に所定電位を印加して、リセット放電によって全てのセルに壁電荷を形成して初期化を行う。リセット放電時の列電極電位も、該当行のサスティン放電時のセル毎の輝度レベルに応じて上記の線形補完法によって設定することで、フレーム毎に繰り返される放電発光の安定性を向上できる。
図７においては、矩形及び漸次変化する逆極性のリセットパルスの後に第２リセットパルスを印加しているが、図４に示すように第２リセットパルスを省略することもできる。

リセット放電期間は１０μｓ〜１０００μｓであり、偶数ライン同士はすべて同一波形で電圧は−２５０〜＋４００Ｖ程度であり、奇数ライン同士もすべて同一波形で電圧−４００〜＋１５０Ｖ程度にするのが好ましい。

リセット放電期間の列電極電位Ｖ（Ａｄｒ）は−３５０〜＋２５０Ｖ程度であり、第３のブランク期間Ｔｂ３は０．５μｓ〜１０μｓに設定すると良い。

次に、図８に駆動シーケンスの最終ステップであるメイン消去放電ステップのタイミングチャート詳細図を示す。

図８においては、全ラインのサスティン放電の終了後（第ｎ行放電後）、全ライン一斉に消去放電を行っている（メイン消去放電期間）。この時、図８に示したサスティンステップにおける予備消去パルスとは別の一斉消去パルスを列電極に印加して、リセット放電時の壁電荷量をほぼ均一にしている。

メイン消去放電期間の消去パルス長Ｔｓｔｐは０．５μｓ〜２０μｓであり、奇数行電極Ｘ１〜Ｘｎの消去パルス電圧はＶ（ＳＴＰｏ）＝＋３００〜−３００Ｖであり、偶数行電極Ｙ１〜Ｙｎの消去パルス電圧はＶ（ＳＴＰｅ）＝−３００〜＋３００Ｖであり、列電極のパルス長はＴｓｔｐと同じであり、列電極への印加電圧ＶＡｄｒ（ＳＴＰ）は−３００Ｖ〜＋２００Ｖであるように設定することが好ましい。

以上のように、上記実施形態は、従来のプラズマディスプレイパネルの高精細化を目的としてセルのサイズを微細化することによって放電空間が狭くなり発光効率の悪化や放電の不安定の問題を、解決できる。上記実施形態によって、画面の高精細化に対応した高性能なプラズマディスプレイパネルを提供することができる。

従来の面放電交流型プラズマディスプレイパネルを説明するための行電極対と隔壁との関係を模式的に示す正面図である。 本発明による実施形態の面放電交流型プラズマディスプレイパネルを説明するために前面基板と背面基板に分解した分解斜視図である。 本発明による実施形態の面放電交流型プラズマディスプレイパネルの表示装置の構成を示すブロック図である。 本発明による実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の概要を示す印加される各種パルスのタイミング図である。 本発明による実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の実施形態を示す印加されるサスティンパルスのタイミングを説明するタイミング図である。 本発明による他の実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の実施形態を示す印加されるサスティンパルスのタイミングを説明するタイミング図である。 本発明による他の実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の実施形態を示す印加されるリセットステップのパルスタイミングを説明するタイミング図である。 本発明による他の実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の実施形態を示す印加される消去放電ステップのパルスタイミングを説明するタイミング図である。

符号の説明

１ 前面基板
２ 誘電体層
２Ａ 嵩上げ誘電体層
３ 保護層
４ 背面基板
５ 列電極保護層
７ 蛍光体層
１２０ パネル本体
２０１ 同期分離回路
２０２ タイミングパルス発生回路
２０３ Ａ／Ｄ変換器
２０４ フレームメモリ
２０５ メモリ制御回路
２０６ 出力処理回路
２０７ 読出タイミング信号発生回路
２１０ 行電極駆動回路
２１２ 列電極駆動回路
Ｃ 列電極
Ｄ セル
Ｘ，Ｙ 行電極
Ｋｂ 共通バス電極部
Ｋａ 透明電極部

Claims (8)

1. 放電空間を介して互いに対向する前面基板及び背面基板と、前記前面基板の内面に並設されかつ隣接した対毎に走査線を構成する複数の行電極と、前記背面基板の内面にて前記行電極に交差する方向に並設されかつ前記走査線との交差位置にそれぞれセルを構成する複数の列電極と、を備えたプラズマディスプレイパネルの駆動方法であって、
   前記走査線毎に１以上のサスティンパルスを印加してサスティン放電の線順次走査を行うと共に、前記列電極へ、前記走査線毎に表示データに基づいてアドレス電位を印加するサスティンステップを含み、
   前記サスティンステップにおいて、前記走査線毎の前記サスティンパルスの印加前に、電位を印加しないブランク期間を設けたことを特徴とするプラズマディスプレイパネルの駆動方法。
2. 前記ブランク期間に、前記アドレス電位へ至る列電極の電位を変化せしめ又は維持することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
3. 前記ブランク期間の前に、前記走査線毎に壁電荷を消去する消去パルスが印加される予備消去放電期間を設けたことを特徴とする請求項２に記載のプラズマディスプレイパネルの駆動方法。
4. 前記予備消去放電期間の列電極の電位は、前記予備消去放電期間の直前のサスティン放電の強度に応じていることを特徴とする請求項３に記載のプラズマディスプレイパネルの駆動方法。
5. 前記予備消去放電期間の前に、第２のブランク期間を設け、前記第２のブランク期間に、前記アドレス電位へ至る列電極の電位が変化することを特徴とする請求項３又は４に記載のプラズマディスプレイパネルの駆動方法。
6. フレーム周期毎の最初のサスティンステップの前に、前記走査線毎にリセットパルスを印加して前記セルに壁電荷を形成するリセットステップを含むことを特徴とする請求項１〜５のいずれかに記載のプラズマディスプレイパネルの駆動方法。
7. 前記リセットステップの前に、第３のブランク期間を設け、前記第３のブランク期間に、前記アドレス電位へ至る列電極の電位が変化することを特徴とする請求項６に記載のプラズマディスプレイパネルの駆動方法。
8. 全てのラインに対するサスティンステップが終了した後、前記走査線のすべて一斉に壁電荷を均一化する消去パルスを印加するメイン消去放電ステップを含むことを特徴とする請求項１〜７のいずれかに記載のプラズマディスプレイパネルの駆動方法。

Images