JP2008158184A - プラズマディスプレイパネルの駆動方法 - Google Patents

Abstract

【課題】画面の高精細化を実現するとともに走査線毎に階調表示を行うことができるプラズマディスプレイパネルの駆動方法を提供する。
【解決手段】プラズマディスプレイパネルの駆動方法は、放電空間を介して互いに対向する前面基板及び背面基板と、前面基板の内面に並設されかつ隣接した対毎に走査線を構成する複数の行電極と、背面基板の内面にて行電極に交差する方向に並設されかつ走査線との交差位置にそれぞれセルを構成する複数の列電極と、を備えたプラズマディスプレイパネルの駆動方法であって、走査線毎に２以上のサスティンパルスを印加してサスティン放電を行う行放電ステップを線順次に切り換えてを行うと共に、行放電ステップ毎に表示データに基づいてアドレス電位を列電極へ印加するサスティンステップを含み、行放電ステップのサスティンパルスに同期して、サスティン放電を抑制する抑制パルスが列電極へ印加される階調表示ステップが含まれる。
【選択図】図１０

Description

本発明は、面放電方式交流型プラズマディスプレイパネルの駆動方法に関する。

図１は従来のプラズマディスプレイパネルのパネル構造を表わし、その行電極対Ｘ，Ｙと隔壁６との関係を模式的に示す正面図である。（特許文献１参照）。

図１のプラズマディスプレイパネルは、背面基板とこれに放電空間を介して互いに対向する前面基板とが平行に貼り合わされて、形成される。背面基板の前面側には、各々が列方向に延びかつ行方向に並設された複数の列電極（波線で示す）が設けられ、その上に列電極保護層が形成される。そして、前面基板の背面側には、各々が行方向に延びかつ列方向に並設された複数の行電極対Ｘ，Ｙが設けられる。

図１に示すように、背面基板の列電極保護層上には、行方向に並設された各列電極の間の位置において列方向に延びる縦隔壁と行方向に延びる横隔壁との結合によって略格子状（井形）に成形された隔壁６が形成されている。

そして、この略格子形状の隔壁６によって、列電極及び行電極対の交差位置に単位発光部を構成するように、方形室としてセルＤが区画されている。行電極対Ｘ，ＹのそれぞれからＴ字形状の透明電極部Ｋａが列方向に突出するように構成されている。
特開2002-197981

プラズマディスプレイパネルは大型の薄型ディスプレイとして、優れた性能を有している。現在市場では３０インチ以上の大型のパネルが製造されている。

近年、プラズマディスプレイパネルを従来のような大型のパネルだけではなく、２６インチ位の中型でフルＨＤクラスの高精細のディスプレイにも用いることが検討されている。

しかしながら、セルの大きさを微細化すると、例えばそのサイズ（差し渡し）が１００μｍ以下となった場合には、セルＤが狭くなりすぎ、放電空間が縮小し、発光効率が著しく低下してしまうといった問題があった。これは単位セルのサイズが小さくなると、プラズマの陽光柱（陰極と陽極との間の空間のプラズマ）が充分に大きくとれなくなり、その結果、輝度の低下や発光効率の低下を招くからである。

本発明は、以上のような従来の面放電方式交流型プラズマディスプレイパネルにおける問題点を解決するためになされたものであり、本発明の解決しようとする課題には、輝度の低下とセルにおける誤放電を防止して、画面の高精細化を実現することができるプラズマディスプレイパネルの駆動方法を提供することが一例として挙げられる。

また、プラズマディスプレイパネルにおいて、画像表示をアドレス表示分離（ＡＤＳ）サブフレーム法ではなく、入力画像信号の単位表示期間（１フィールド、１フレーム）において、走査線を構成する行電極対の間のサスティン放電を線順次走査すると同時に、列電極毎に表示データに応じてアドレス電位を印加して走査線毎に階調表示を行う駆動方法を提供することも一例として挙げられる。

このような目的を達成するために、本発明によるプラズマディスプレイパネルは、以下の構成を具備するものであり、その特徴は以下の通りである。

請求項１記載のプラズマディスプレイパネルの駆動方法は、放電空間を介して互いに対向する前面基板及び背面基板と、前記前面基板の内面に並設されかつ隣接した対毎に走査線を構成する複数の行電極と、前記背面基板の内面にて前記行電極に交差する方向に並設されかつ前記走査線との交差位置にそれぞれセルを構成する複数の列電極と、を備えたプラズマディスプレイパネルの駆動方法であって、
前記走査線毎に２以上のサスティンパルスを印加してサスティン放電を行う行放電ステップを線順次に切り換えてを行うと共に、前記行放電ステップ毎に表示データに基づいてアドレス電位を前記列電極へ印加するサスティンステップを含み、
前記行放電ステップの前記サスティンパルスに同期して、前記サスティン放電を抑制する抑制パルスが前記列電極へ印加される階調表示ステップが含まれることを特徴とする。

発明を実施するための形態

以下に本発明の実施形態を図面を参照しつつ説明する。

図２はプラズマディスプレイパネルの本体１２０の構成を説明するために前面基板と背面基板に分解した分解斜視図である。

図２に示すように、表示面であるガラスからなる前面基板１の背面（平行に離間配置された背面基板４に対向する内面）に、複数の行電極Ｘ，Ｙが、ガラスからなる前面基板１の行方向（図２の左右方向）に延びるように平行に配列されている。

行電極Ｘは、前面基板１の行方向に延びる金属膜からなる帯状の共通バス電極部Ｋｂと、この共通バス電極部Ｋｂに沿って等間隔に並設されてその幅狭の基端部が共通バス電極部Ｋｂに接続されたＩＴＯ（インジウム錫酸化物）などの透明導電膜からなるＴ字形状の透明電極部Ｋａ（バス電極部から列方向に突出する突出部である放電電極）とによって構成されている。

行電極Ｙも同様に、前面基板１の行方向に延びる金属膜からなる帯状の共通バス電極部Ｋｂと、この共通バス電極部Ｋｂに沿って等間隔に並設されてその幅狭の基端部が共通バス電極部Ｋｂに接続されたＩＴＯなどの透明導電膜からなるＴ字形状の透明電極部Ｋａ（放電電極）とによって構成されている。

行電極Ｘ，Ｙは、前面基板１の列方向（図２の上下方向）に交互に配列されて、２本の共通バス電極部Ｋｂに沿って並設された透明電極部Ｋａが、互いに対となる相手の行電極側に延びて、互いの透明電極部Ｋａのそれぞれの幅広の頂辺が、それぞれ所要の幅の放電ギャップを介して互いに対向されている。行電極Ｙにおいて行電極Ｘの反対側に隣接する行電極にも行電極対を構成するように、透明電極部Ｋａが高密度で並列されている。すなわち、行電極の列方向両側に透明電極部Ｋａが設けられている。

図２に示すように、前面基板１の背面側の行電極対Ｘ，Ｙの上には、これらを被覆する誘電体層２が形成されている。

誘電体層２の背面側には、誘電体層２から背面側に放電空間へ突出する帯状の嵩上げ誘電体層２Ａが、バス電極部Ｋｂ上に平行に形成されている。そして、この誘電体層２と嵩上げ誘電体層２Ａの背面側には、ＭｇＯからなる保護層３が形成されている。

一方、前面基板１と放電空間を介して平行に配置される背面基板４の前面基板１と対向する面（内面）の下側には、列電極Ｃ（アドレス電極）が、それぞれ各行電極対Ｘ，Ｙの互いに対になっている透明電極部Ｋａに対向する位置において列方向に延びるように、等間隔に平行に並設されている。

背面基板４の表示側の内面上には、さらに、列電極保護層５（誘電体層）が形成されて、列電極Ｃを被覆している。そして、保護層５上に格子状（井形）に成形された隔壁６が形成されている。すなわち、隔壁６により放電空間が仕切られ各々が行及び列方向に並ぶ複数のセルＤが画定される。

各セルＤに面する隔壁６の各内側面と列電極保護層５の表面には、これらの面を覆うように、放電に励起されて発光する蛍光体層７が形成される。たとえば、フルカラーディスプレイパネルでは背面基板上の各セルＤ毎に赤（Ｒ），緑（Ｇ），青（Ｂ）の三原色の蛍光体層に色分けされ、色毎のセルの放電領域が区分される。

そして、前面基板１及び背面基板４間の各セルＤの放電空間内には、キセノンガスＸｅを含む放電ガスが封入されている。

図３は、本実施形態のプラズマディスプレイパネル装置の一構成例を示すブロック模式図である。この表示装置は、プラズマディスプレイパネルのパネル本体１２０を駆動する種々の駆動装置、列電極駆動回路２１２、行電極駆動回路２１０などを含む。

パネル本体１２０は、マトリクス状に配置された奇数行電極Ｘ１〜Ｘｎ及び偶数行電極Ｙ１〜Ｙｎと列電極Ｃ１〜Ｃｍとを備える。列電極Ｃ１〜Ｃｍは列電極駆動回路２１２に接続され、行電極Ｘ１〜Ｘｎ及びＹ１〜Ｙｎは行電極駆動回路２１０に接続されている。列電極Ｃ１〜Ｃｍの１つと隣接する奇数及び偶数行電極の１対との交差部に、セルＤｉｊ（単位発光部）が形成される。セル毎に行電極対はそれぞれ図示しないが前述の対向する放電電極を備えている。すなわち、隣接する一組の行電極対X，Yのそれぞれが走査線を構成する。

行電極駆動回路２１０がサスティンパルスなどの駆動パルスを隣接行電極対X，Yへ印加し、行電極対X，Yを線表示で順次切換え走査すると共に、この線表示走査に同期して、列電極駆動回路２１２は、出力処理回路２０６から供給される各画素データに応じた画素データパルス（放電抑制電位、基準電位、放電促進電位などのアドレス電位を有するパルス）を発生してパネル本体１２０の列電極Ｃ１〜Ｃｍに印加する。行電極駆動回路２１０は、図示しないが、行電極Ｘ１〜Ｘｎへの第１サスティンパルスを生成するＸドライバを、行電極Ｙ１〜Ｙｎへの第１サスティンパルスとは逆位相の第２サスティンパルスを生成するＹドライバを含んでいる。列電極駆動回路２１２は、列電極の電位を、基準電位例えば接地電位（０Ｖ）から、負極性方向に大きい電位（放電抑制電位）や、正極性方向に大きい電位（放電促進電位）とするような画素データパルス（アドレス電位）を生成する。

このように、プラズマディスプレイパネルでは、前面基板側の行電極対X，Yの線順次走査に同期して背面基板側の列電極Ｃ１〜Ｃｍにアドレス電位を供給することにより、表示駆動が行われ、行電極対１行のセルの群毎に発光部の放電電流の調節が行われる。行電極のサスティンパルス印加状態で各列電極に画像信号に応じたアドレス電位が印加されると、サンプリングが行われ発光部の階調（明暗の輝度レベル）が制御できるのである。たとえば、フルカラーディスプレイパネルでは、ＲＧＢ画像信号をそれぞれ対応セルへ順次供給し、表示していない色の列電極に放電抑制電位を印加することにより、画像信号に応じて画像表示を行う。

図３のプラズマディスプレイパネル装置において、同期分離回路２０１は、供給された入力ビデオ信号中から水平及び垂直同期信号を抽出してこれらをタイミングパルス発生回路２０２に供給する。タイミングパルス発生回路２０２は、これら抽出された水平及び垂直同期信号に基づいた抽出同期信号タイミングパルスを発生してこれをＡ／Ｄ変換器２０３、メモリ制御回路２０５及び読出タイミング信号発生回路２０７の各々に供給する。Ａ／Ｄ変換器２０３は、上記抽出同期信号タイミングパルスに同期して入力ビデオ信号を１画素毎に対応したディジタル画素データに変換し、これをフレームメモリ２０４に供給する。メモリ制御回路２０５は、上記抽出同期信号タイミングパルスに同期した書込信号及び読出信号をフレームメモリ２０４に供給する。フレームメモリ２０４は、書込信号に応じて、Ａ／Ｄ変換器２０３から供給された各画素データを順次取り込む。また、フレームメモリ２０４は、読出信号に応じて、このフレームメモリ２０４内に記憶されている画素データを順次読み出して次段の出力処理回路２０６へ供給する。読出タイミング信号発生回路２０７は、放電発光動作を制御するための各種タイミング信号を発生してこれらを行電極駆動回路２１０及び出力処理回路２０６の各々に供給する。出力処理回路２０６は、読出しタイミング信号発生回路２０７からのタイミング信号に同期させて、フレームメモリ２０４から供給された画素データを列電極駆動回路２１２に供給する。

さらに、行電極駆動回路２１０は、パネル本体１２０の全ての行電極対間で、放電を維持するためのサスティンパルスの他、予備放電を行うための予備放電パルス、荷電粒子を再形成するためのプライミングパルス、データ書き込み時の放電を安定させるリセットパルス、更に維持発光放電を停止するための消去パルス、などを生成できる。行電極駆動回路２１０は、これらのパルスを上記読出タイミング信号発生回路２０７から供給される各種のタイミング信号に応じたタイミングにてパネル本体１２０の行電極Ｘ１〜Ｘｎ，Ｙ１〜Ｙｎに印加する。

ここで注意すべきは、行電極駆動回路２１０は、パルス数が１ないし３０回程度の逆位相のサスティンパルス列を隣接する行電極Ｘ，Ｙの対毎に印加して放電を維持し、線順次走査を行う機能を有することと、列電極駆動回路２１２がアドレス電位を列電極に選択的に印加して放電制御する機能を有することである。

次に本実施形態のプラズマディスプレイパネルの駆動方法について説明する。

図４に本実施形態の面放電交流型プラズマディスプレイパネル装置において、周期的に繰り返して表示される１つのフレーム周期における電極に印加する駆動パルス波形のタイミングチャートを示す。行電極は上から順にＸ１，Ｙ１，Ｘ２，Ｙ２・・・Ｘｎ，Ｙｎと符号が付けてある。列電極は行電極の下に順にＣ１・・・Ｃｍと符号が付けてある。

周期的に繰り返して表示される各フレームは、リセット放電期間（リセットステップ）、サスティン放電期間（サスティンステップ）、消去放電期間（消去放電ステップ）から構成されている。サスティン放電期間（サスティンステップ）は所定数（行電極数−１）の行放電期間（行放電ステップ）から構成されている。

まず、線順次表示の主要部である行電極の対にサスティンパルスを印加してサスティン放電を線順次走査にて生じせしめるサスティン放電期間（サスティンステップ）を説明する。図示のように、行電極対にはサスティンパルスの波形が互いに位相が１８０度ずれるように印加されている。

一組の行電極対（走査線）において、どちらか一方行電極のみにパルスが印加された場合、放電は発生しない。両者に逆位相パルスが同期して印加されるとその期間だけ放電が発生する。例えば、行電極対Ｘ１、Ｙ１すなわち第１及び２行電極に着目すると、行電極Ｘ１に正負極性パルスが印加されると、ほぼ同時に行電極Ｙ１に負正極性パルスが印加される。これにより、行電極Ｙの負極性パルスが所定値に立ち下がるタイミングで１番目の放電が発生する。これに合わせて、列電極Ｃ１〜Ｃｍのそれぞれに所定の画像信号を印加することで、所定輝度分布で第１の走査線のセルが発光する（第１行放電期間）。

その後、行電極Ｘ１は接地電位（０Ｖ）になるので、第１の走査線のセルでは消光するが、正負極性パルスが印加されている行電極Ｙ１と次の行電極Ｘ２の行電極対において２番目の放電電位が生成され、これに合わせて、列電極Ｃ１〜Ｃｍのそれぞれに所定の画像信号を印加することで、所定輝度分布で第２の走査線のセルが発光する（第２行放電期間）。次に、同様に行電極対Ｘ２、Ｙ２の第３の走査線のセルが発光する（第３行放電期間）。同様に順次、行電極対Ｘｎ、Ｙｎの第ｎの走査線のセルまで発光する（第ｎ行放電期間）。なお、行電極Ｘ及び行電極Ｙ共に隣接する行電極対間にまたがって（共用して）いるが、本駆動により実際に放電するのは行電極の片側のみであり、順次走査することが可能となる。よって、一組の行電極対は走査線１本分に対応するので、たとえば、フレームサイズ横縦が１９２０×１０８０ドットの入力画像信号の場合、モノクロ表示であれば、１９２０本の列電極と１０８１本の行電極とでプラズマディスプレイパネルが構成できる。

換言すると、従来のプラズマディスプレイパネルのＡＤＳ駆動法におけるスキャン動作に相当するところが、サスティン動作に置き換わっている。従来のプラズマディスプレイパネルの駆動法においてスキャンパルスは一回のみであるが、本実施形態のサスティンパルスは１以上のパルス数であり走査線１行の表示期間毎に順次継続するので、各行のサスティン放電は線順次に行われ、線順次表示がなされる。

さらに、輝度の調節は上記サスティン放電期間中の列電極電位（アドレス電位）の大小で制御される。列電極電位が負の方向に大きいと、同じサスティン電位でも、電子の進入領域が抑制され、放電電流や発光効率が低くなり、列電極電位がプラスの方向に大きくても、今度はイオンの進入領域が抑制され、放電電流や、発光効率が小さくなる。かかる輝度調節を各ＲＧＢについて行うことで色合いの調節を行うことができる。

図５以降にさらなる実施形態を示す。ここで、行電極の記載を上記では奇数行電極Ｘ１〜Ｘｎ及び偶数行電極Ｙ１〜Ｙｎと表したが、簡単のために以下、奇数行電極をＬ１、Ｌ３と偶数行電極をＬ２、Ｌ４と表し、さらに、図５（Ａ）に示すプラズマディスプレイパネルＰＤＰに基づいて説明する。このパネルＰＤＰは３行（Ｌ１，Ｌ２，Ｌ３）＊３列（Ｃ１，Ｃ２，Ｃ３）の９個のセル（Ｌ１Ｃ１，Ｌ１Ｃ２，Ｌ１Ｃ３，Ｌ２Ｃ１，Ｌ２Ｃ２，Ｌ２Ｃ３，Ｌ３Ｃ１，Ｌ３Ｃ２，Ｌ３Ｃ３）からなる。かかる３行は（Ｌ１−Ｌ２，Ｌ２−Ｌ３，Ｌ３−Ｌ４）の行電極間であるが、単に（Ｌ１，Ｌ２，Ｌ３）と表している。また、各行のセルのサスティン放電のために印加するサスティンパルスの数は行毎に８個である。奇数行電極Ｌ１、Ｌ３には正負極性（＋−９５Ｖ）のサスティンパルスＳｏ１〜Ｓｏ８の列が、偶数行電極Ｌ２、Ｌ４には正負極性（＋−９５Ｖ）のサスティンパルスＳｅ１〜Ｓｅ８の列が互いに逆位相で印加されている。今、図５（Ａ）に示すＰＤＰの中で４辺にあるＬ１Ｃ２，Ｌ２Ｃ１，Ｌ２Ｃ３，Ｌ３Ｃ２のセルを発光させ、他の４隅と中央のセルは黒表示（即ち輝度０の非発光）にする場合、行電極には図５に示したタイミングでサスティンパルスを印加する。行電極対に印加されるサスティンパルスＳｏ１〜Ｓｏ８、Ｓｅ１〜Ｓｅ８の列を包含するパルス幅（抑制パルス）で、第１行放電期間にＣ１及びＣ３列電極に放電抑制電位（第２電位＝−１９０Ｖ）が印加され、第２行放電期間にＣ２列電極に−１９０Ｖが印加され、第３行放電期間にＣ１及びＣ３列電極に−１９０Ｖが印加される。このサスティン放電時の各セルに流れる放電電流の変化を図６の斜めハッチングのパルスにて示す。発光させるセルには合計８パルス分の放電電流が流れることが分かる。もちろん黒のセルにはまったく放電電流は流れない。

一方、図７のように、行電極対へのサスティンパルス印加を同様として、第１番目Ｓｏ１−Ｓｅ１、第３番目Ｓｏ３−Ｓｅ３、第５番目Ｓｏ５−Ｓｅ５、第７番目Ｓｏ７−Ｓｅ７の奇数のサスティン放電時のみに同期して、Ｃ１及びＣ３列電極に放電抑制電位（第２電位＝−１９０Ｖ）をパルス状（抑制パルス）に印加するだけでも図６と同様な放電電流が流れることが以下から明らかである。つまり、第１番目のサスティンパルスの印加時点で放電電極にはそれぞれ逆極性の微量の壁電荷が蓄積されるが、抑制パルスを印加することにより、放電が抑制されたとすると、第２番目のサスティンパルスを印加したときには上記の微量の壁電荷が次の放電の妨げとなり、抑制パルスを印加しなくとも、サスティン放電が発生しない現象が起きる。

以上は、セル毎の輝度が０と、輝度０でない場合の区別を抑制パルスの印加のタイミングによって行うものであるが、セル階調をアドレス電極への長期の電位印加（パルス幅の広い抑制パルスの振幅）によっても行うことができる。

図８（Ａ）に示すプラズマディスプレイパネルＰＤＰにおいて黒、白、灰色（クロスハッチング）の３種類の階調で市松模様のようなパターンを描くとき、図８に示したタイミングでサスティンパルス及び抑制パルスを印加する。黒の階調に相当するセル（Ｌ２Ｃ２）にはサスティンパルス印加時に抑制パルスとして第２電位（放電抑制電位＝−１９０Ｖ）を印加する。また、灰色の階調に相当するセル（Ｌ１Ｃ１、Ｌ１Ｃ３、Ｌ３Ｃ１、Ｌ３Ｃ３）にはサスティンパルス印加時に上記よりもパルス振幅の小さい抑制パルスとして、中間電位（放電抑制電位＝−１７０Ｖ）を印加する。この時の放電電流の様子を図９の斜めハッチングのパルスにて示す。灰色に相当する階調のセルにはサスティン放電期間中、すべてのサスティンパルスに対して、放電電流が流れており、この放電電流が抑制パルスの電位によって制御されていることが分かる。但し、この場合、低階調のセルの輝度でも８個のサスティン放電で表現するという特質上、黒に近いところの輝度が明るくなってしまう可能性が高い。

そこで、この黒に近いところの輝度を少ない数のサスティン放電で表現できれば、より忠実にこの部分の輝度をより理想に近い形で表現することが可能である。

図１０は、第１の実施形態である、図８（Ａ）に示すパネルＰＤＰと同様にパネルＰＤＰにおいて黒、白、灰色（クロスハッチング）の３種類の階調で市松模様のようなパターンを描く場合のサスティンパルス及び抑制パルスのタイミングチャートを示す。

行電極対に印加されるサスティンパルスＳｏ１〜Ｓｏ５、Ｓｅ１〜Ｓｅ５の列を包含するパルス幅（抑制パルス）で、第１及び第３行放電期間にＣ１及びＣ３列電極に放電抑制電位（第２電位＝−１９０Ｖ）が印加されるが、第２行放電期間ではサスティンパルスＳｏ１〜Ｓｏ８、Ｓｅ１〜Ｓｅ８の列を包含するパルス幅でＣ２列電極に−１９０Ｖが印加される。このサスティン放電時の各セルに流れる放電電流の変化を図１１の斜めハッチングのパルスにて示す。図１１からも明らかなように、濃い灰色の階調が設定されているセル（Ｌ１Ｃ１、Ｌ１Ｃ３、Ｌ３Ｃ１、Ｌ３Ｃ３）においてはサスティンパルスの第５番目Ｓｏ５−Ｓｅ５までは、抑制パルス（−１９０Ｖ）により、完全に放電が抑制されているが、第５番目以降のサスティンパルスＳｏ６−Ｓｅ６〜Ｓｏ８−Ｓｅ８で、抑制パルスによる抑制が取り除かれ、徐々に放電電流が立ち上がる様子が分かる。即ち、サスティン放電のうち、放電に有効なサスティンパルス数を制御することで、各セルの輝度の階調を得ることができる。この場合４階調までが制御可能なことが分かる。更に詳細な検討の結果、この抑制パルスによる抑制はサスティンパルス印加の初期段階で、つまり、第１番目から、行うことにより、効果が現れることが判明した。

よって、図１０、図１１の第１実施形態を一般的に述べると、行放電ステップのサスティンパルスがＭ個の場合、第ｍ番目（ただし、２≦ｍ＜Ｍ）までのサスティンパルス印加時の間に、放電抑制電位（第２電位＝−１９０Ｖ）を印加し、第（ｍ＋１）番目以降のサスティンパルスの印加時すべてに、サスティン放電を停止しない第１電位（例えば、接地電位＝０Ｖ）を印加することで、即ち抑制パルスのパルス幅制御することで、階調表示が可能となる。行放電ステップの最初ｍ個のサスティンパルスに対して抑制パルスを印加してサスティン放電を完全に抑えた後に、残りの（Ｍ−ｍ）個のサスティンパルスに対してはこの抑制パルスを印加しないことにより、セル階調を得ることができる。

図１２は第２の実施形態のサスティンパルス及び抑制パルスのタイミングチャートを示す。これは、図１０の実施形態の第５番目Ｓｏ５−Ｓｅ５までの抑制パルスに加えて第２の抑制パルス（中間電位＝放電抑制電位＝−１７０Ｖ）を第５番目以降のサスティンパルスＳｏ６−Ｓｅ６〜Ｓｏ８−Ｓｅ８に対して印加した以外、上記のものと同様である。この時の放電電流の様子を図１３の斜めハッチングのパルスにて示す。図１３に示すように、第５番目Ｓｏ５−Ｓｅ５のサスティン放電から第２抑制パルスの電位を制御（パルス振幅制御）することにより、第５番目以降のサスティンパルスＳｏ６−Ｓｅ６〜Ｓｏ８−Ｓｅ８で、抑制パルスがあるものの、徐々に放電電流が立ち上がる様子が分かる。抑制パルスのパルス振幅制御により、輝度０からサスティン放電の３回分までの合計の大きさに相当する輝度を制御できる。従って図１３（Ａ）のような、濃い灰色の階調に加え薄い灰色の階調が設定されているセル（Ｌ１Ｃ１、Ｌ１Ｃ３）のＰＤＰパターンの階調が得られることが分かる。

よって、図１２、図１３の第２実施形態を一般的に述べると、行放電ステップのサスティンパルスがＭ個の場合、第ｍ番目までのサスティンパルス印加時の間に、放電抑制電位（第２電位＝−１９０Ｖ）を印加し、第（ｍ＋１）番目以降のサスティンパルスの印加時、中間電位（第２電位と接地電位との間の所定の中間電位例えば−１７０Ｖ）を印加することで、さらに細かい階調表示が可能となる。

以上の実施形態の階調表示ステップにおいては、行放電ステップのサスティンパルスに同期して、サスティン放電を抑制する抑制パルスが列電極へ印加されることが好適であることがわかる。

また、階調表示ステップにおいて、抑制パルスが行放電ステップの最初のサスティンパルスを包含するパルス幅となるように選択され、抑制パルスのパルス幅によって階調に応じたサスティン放電を調節することが好適である。

また、階調表示ステップにおいて、抑制パルスは行放電ステップの最初のサスティンパルスからのパルス数に対応するパルス数に選択され、抑制パルスのパルス数によって階調に応じたサスティン放電を調節することが好適である。

また、階調表示ステップにおいて、抑制パルスのパルス振幅の複数から１つ選択され、抑制パルスのパルス振幅によって階調に応じたサスティン放電を調節することが好適である。

ところで、サスティン放電の輝度（放電電流）に注目すると、図１４に示すような変化を示すことがわかる。これは抑制パルスによる制御がない場合を示したものであるが、サスティンパルスの第１番目で、比較的小規模な放電が始まり、小さな輝度が得られるが、第２番目Ｓｏ２で放電が成長し、第３番目Ｓｏ３くらいでかなりの大きさに放電が成長し、第４番目Ｓｏ４から放電電流及び輝度が一定の値に、ほぼ飽和する。この飽和した輝度をＢＵとすると、任意の輝度Ｂは次式で表すことができる。
Ｂ＝Ｎ＊ＢＵ＋ｓ＊ＢＵ
ここで、Ｂは任意セルの輝度を、Ｎは各行の放電発光の際のサスティン放電回数を示し、０≦Ｎ≦Ｎｍａｘの式を満たす。ここで、Ｎｍａｘは各行に共通に定められた最大のサスティン放電回数で、今の例ではＮｍａｘ＝８である。また、ｓは連続的な変数として、０≦ｓ≦１の式を満たす。

さて、ｓ＊ＢＵに相当する輝度を実現するために、図１２、図１３のパネルＰＤＰの例では、Ｌ１Ｃ１セルでは、最後の３個のサスティンパルスＳｏ６−Ｓｅ６〜Ｓｏ８−Ｓｅ８に対して、第２抑制パルス（−１７０Ｖ）を印加している。このｓ＊ＢＵに相当する輝度を、最後のｒ個分のサスティンパルスに対して適用する場合に、１＜ｒ≦３の式の範囲を満たすことが適当であることは、上の議論から明らかである。

図１２、図１３のパネルＰＤＰの例の放電抑制する中間電位（−１７０Ｖ）の絶対値は最初のサスティン放電の５回分に印加されていたもの第２電位（放電抑制電位＝−１９０Ｖ）より、絶対値は小さい。これらから及び詳細な検討の結果、サスティン放電期間（サスティンステップ）の行放電期間（行放電ステップ）のサスティンパルスがＭ個のとき、最初から第ｍ番目（ただし、２≦ｍ＜Ｍ）までのサスティン放電に印加する抑制パルス電圧をＶａｄｒ，ｍとし、残りの第（ｍ＋１）番目ないし最終までのサスティンパルスに対して印加する抑制パルス電圧をＶａｄｒ，ｚとしたときに、｜Ｖａｄｒ，ｍ｜≧｜Ｖａｄｒ，ｚ｜の範囲を満たすことが適当であることが明らかとなった。

さらに、図１５に示すように、最初から第ｍ番目までのサスティン放電に印加する抑制パルス電圧をＶａｄｒ，ｍとし、第（ｍ＋１）番目ないし第（ｍ＋ｘ）番目（ただし、（ｍ＋ｘ）＜Ｍ）までのサスティンパルスに対して印加する抑制パルス電圧をＶａｄｒ，ｘとしたときに、｜Ｖａｄｒ，ｍ｜≧｜Ｖａｄｒ，ｘ｜の範囲を満たすことが適当であることも明らかとなった。

またさらに、図１６に示すように、最初から第ｍ番目までのサスティン放電に印加する抑制パルス電圧をＶａｄｒ，ｍとし、第（ｍ＋１）番目ないし第（ｍ＋ｘ）番目（ただし、（ｍ＋ｘ）＜Ｍ）までのサスティンパルスに対して印加する抑制パルス電圧をＶａｄｒ，ｘとし、かつ、第（ｍ＋ｘ＋１）番目ないし第（ｍ＋ｘ＋ｙ）番目（ただし、（ｍ＋ｘ＋ｙ）＜Ｍ）までのサスティンパルスに対して印加する抑制パルス電圧をＶａｄｒ，ｙとしたときに、｜Ｖａｄｒ，ｍ｜≧｜Ｖａｄｒ，ｘ｜≧｜Ｖａｄｒ，ｙ｜の範囲を満たすことが適当であることも明らかとなった。

以上のように、本実施形態によれば、入力画像信号の単位表示期間（１フィールド、１フレーム）に、線順次で、走査線を構成する行電極対に所定数（２以上、２０−３０個程度）のサスティンパルスを印加すると共に列電極に表示データに応じて第２電位（放電抑制電位）を印加して表示を行う駆動法において、低階調表示を実現することができる。

従来の面放電交流型プラズマディスプレイパネルを説明するための行電極対と隔壁との関係を模式的に示す正面図である。 本発明による実施形態の面放電交流型プラズマディスプレイパネルを説明するために前面基板と背面基板に分解した分解斜視図である。 本発明による実施形態の面放電交流型プラズマディスプレイパネルの表示装置の構成を示すブロック図である。 本発明による実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の概要を示す印加されるパルスのタイミング図である。 本発明による実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の実施形態を示す印加されるパルスタイミングを説明するタイミング図である。 本発明による他の実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の実施形態を示す印加されるパルスタイミングを説明するタイミング図である。 本発明による他の実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の実施形態を示す印加されるパルスタイミングを説明するタイミング図である。 本発明による他の実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の実施形態を示す印加されるパルスタイミングを説明するタイミング図である。 本発明による他の実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の実施形態を示す印加されるパルスタイミングを説明するタイミング図である。 本発明による他の実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の実施形態を示す印加されるパルスタイミングを説明するタイミング図である。 本発明による他の実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の実施形態を示す印加されるパルスタイミングを説明するタイミング図である。 本発明による他の実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の実施形態を示す印加されるパルスタイミングを説明するタイミング図である。 本発明による他の実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の実施形態を示す印加されるパルスタイミングを説明するタイミング図である。 本発明による他の実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の実施形態を示す印加されるパルスタイミングを説明するタイミング図である。 本発明による他の実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の実施形態を示す印加されるパルスタイミングを説明するタイミング図である。 本発明による他の実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の実施形態を示す印加されるパルスタイミングを説明するタイミング図である。

符号の説明

１ 前面基板
２ 誘電体層
２Ａ 嵩上げ誘電体層
３ 保護層
４ 背面基板
５ 列電極保護層
７ 蛍光体層
１２０ パネル本体
２０１ 同期分離回路
２０２ タイミングパルス発生回路
２０３ Ａ／Ｄ変換器
２０４ フレームメモリ
２０５ メモリ制御回路
２０６ 出力処理回路
２０７ 読出タイミング信号発生回路
２１０ 行電極駆動回路
２１２ 列電極駆動回路
Ｃ 列電極
Ｄ セル
Ｘ，Ｙ 行電極
Ｋｂ 共通バス電極部
Ｋａ 透明電極部

Claims (12)

1. 放電空間を介して互いに対向する前面基板及び背面基板と、前記前面基板の内面に並設されかつ隣接した対毎に走査線を構成する複数の行電極と、前記背面基板の内面にて前記行電極に交差する方向に並設されかつ前記走査線との交差位置にそれぞれセルを構成する複数の列電極と、を備えたプラズマディスプレイパネルの駆動方法であって、
   前記走査線毎に２以上のサスティンパルスを印加してサスティン放電を行う行放電ステップを線順次に切り換えてを行うと共に、前記行放電ステップ毎に表示データに基づいてアドレス電位を前記列電極へ印加するサスティンステップを含み、
   前記行放電ステップの前記サスティンパルスに同期して、前記サスティン放電を抑制する抑制パルスが前記列電極へ印加される階調表示ステップが含まれることを特徴とするプラズマディスプレイパネルの駆動方法。
2. 前記階調表示ステップにおいて、前記抑制パルスが前記行放電ステップの最初のサスティンパルスを包含するパルス幅となるように選択し、前記抑制パルスのパルス幅によって階調に応じたサスティン放電を調節することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
3. 前記階調表示ステップにおいて、前記抑制パルスは前記行放電ステップの最初のサスティンパルスからのパルス数に対応するパルス数に選択され、前記抑制パルスのパルス数によって階調に応じたサスティン放電を調節することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
4. 前記階調表示ステップにおいて、前記抑制パルスのパルス振幅の複数から１つ選択され、前記抑制パルスのパルス振幅によって階調に応じたサスティン放電を調節することを特徴とする請求項１〜３のいずれかに記載のプラズマディスプレイパネルの駆動方法。
5. 前記階調表示ステップは、前記行放電ステップの前記サスティンパルスがＭ個のとき、最初から第ｍ番目（ただし、２≦ｍ＜Ｍ）までのサスティンパルスの印加期間中においてのみ前記抑制パルスを印加することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
6. 前記階調表示ステップは、前記行放電ステップの前記サスティンパルスがＭ個のとき、最初から第（ｍ＋１）番目ないし第Ｍ番目までの印加期間においてのみ前記サスティン放電を停止しない第１電位を印加する階調表示ステップを含む、ことを特徴とする請求項５記載のプラズマディスプレイパネルの駆動方法。
7. 前記サスティンステップに先立って、前記行電極対を構成する行電極間にリセットパルスを印加して前記セルを点灯状態に設定するリセットステップを備えることを特徴とする請求項１〜６のいずれかに記載のプラズマディスプレイパネルの駆動方法。
8. 前記リセットステップ中に、アドレス電位を一定に保ち、前記サスティンステップ中に輝度に応じたアドレス電位を与えることを特徴とする請求項７に記載のプラズマディスプレイパネルの駆動方法。
9. 入力画像信号の単位表示期間に前記サスティンステップを１回実行することを特徴とする請求項１〜８のいずれかに記載のプラズマディスプレイパネルの駆動方法。
10. 前記サスティンパルスは正負極性を有するパルスであり、前記第１電位は、接地電位であることを特徴とする請求項５記載のプラズマディスプレイパネルの駆動方法。
11. 前記サスティンパルスは正負極性を有するパルスであり、前記第１電位は、前記接地電位と前記抑制パルスの放電抑制電位の間の所定電位であることを特徴とする請求項５記載のプラズマディスプレイパネルの駆動方法。
12. 前記抑制パルスの放電抑制電位の絶対値は、前記第１電位の絶対値よりも大であることを特徴とする請求項５記載のプラズマディスプレイパネルの駆動方法。

Images