[go: up one dir, main page]

JP2008160116A - 不揮発性メモリ装置及びその製造方法 - Google Patents

不揮発性メモリ装置及びその製造方法 Download PDF

Info

Publication number
JP2008160116A
JP2008160116A JP2007326259A JP2007326259A JP2008160116A JP 2008160116 A JP2008160116 A JP 2008160116A JP 2007326259 A JP2007326259 A JP 2007326259A JP 2007326259 A JP2007326259 A JP 2007326259A JP 2008160116 A JP2008160116 A JP 2008160116A
Authority
JP
Japan
Prior art keywords
film
memory device
nonvolatile memory
film pattern
charge trapping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007326259A
Other languages
English (en)
Other versions
JP2008160116A5 (ja
Inventor
Touken Kin
東賢 金
Chang-Jin Kang
昌珍 姜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008160116A publication Critical patent/JP2008160116A/ja
Publication of JP2008160116A5 publication Critical patent/JP2008160116A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0413—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having charge-trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H10D30/694—IGFETs having charge trapping gate insulators, e.g. MNOS transistors characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract


【課題】高温ストレス特性が向上された不揮発性メモリ装置及びその製造方法を提供する。
【解決手段】チャンネル領域１０ａを有する半導体基板上にはトンネル絶縁膜１０２、電荷トラップ膜、及びブロッキング膜が順次に形成される。ブロッキング膜上にゲート電極１１４を形成した後、電荷トラップ膜が露出されるようにブロッキング膜をパターニングして電荷トラップ膜とゲート電極１１４との間で第１ブロッキング膜パターン１１８を形成する。その後、露出された電荷トラップ膜部位を処理してチャンネル領域１０ａから電子をトラップするための電荷トラップ膜パターン１２０と電荷トラップ膜パターン１２０内にトラップされた電子の側方拡散を防止するための第２ブロッキング膜パターン１２２を獲得する。従って、電子の側方拡散に起因する高温ストレス特性の劣化を防止することができる。
【選択図】図６

Description

本発明は、不揮発性メモリ装置の製造方法に関し、特に電荷トラップ型不揮発性メモリ装置の製造方法に関する。
半導体メモリ装置は、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のようにデータの入出力が相対的に速い反面、時間が経過することによってデータが消失する揮発性メモリ装置と、ＲＯＭ（Ｒｅａｄ−ｏｎｌｙ Ｍｅｍｏｒｙ）のようにデータの入出力が相対的に遅いがデータの永久保存が可能な不揮発性メモリ装置とに区分することができる。前記不揮発性メモリ装置の場合、電気的にデータの入出力が可能なＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ−ｏｎｌｙ Ｍｅｍｏｒｙ）又はフラッシュＥＥＰＲＯＭメモリに関する需要が増えている。フラッシュＥＥＰＲＯＭメモリ装置は、Ｆ−Ｎトンネリング（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ ｔｕｎｎｅｌｉｎｇ）又はチャンネル熱電子注入を利用して、電気的にデータのプログラミング及び消去を行う。このフラッシュメモリ装置は、フローティングゲートタイプの装置とＳＯＮＯＳ（ｓｉｌｉｃｏｎ ｏｘｉｄｅ ｎｉｔｒｉｄｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｃｕｃｔｏｒ）又はＭＯＮＯＳ（ｍｅｔａｌ ｏｘｉｄｅ ｎｉｔｒｉｄｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）タイプのような電荷トラップタイプの装置とに区分することができる。
前記の電荷トラップタイプの不揮発性メモリ装置は、半導体基板上に形成されたトンネル絶縁膜、チャンネル領域から電子をトラップするための電荷トラップ膜、電荷トラップ膜上に形成された誘電膜、誘電膜上に形成されたゲート電極、ゲート電極の側面上に形成されたスペーサ、及びチャンネル領域と隣接して半導体基板の表面部位に形成されたソース／ドレイン領域を含むことができる。
この電荷トラップ膜内にトラップされた電子は、熱的ストレスが印加されると電荷トラップ膜内で側方に拡散されることがあり、これによって不揮発性メモリ装置の高温ストレス特性が劣化するおそれがある。例えば、不揮発性メモリ装置を約２時間、約２００℃の温度で加熱すると、この不揮発性メモリ装置のしきい電圧は大幅に減少する。又、不揮発性メモリ装置のプログラミング動作と消去動作とを約１０００乃至１２００回程度反復的に行い、更にこの不揮発性メモリ装置を約２時間、約２００℃の温度で加熱する場合、この不揮発性メモリ装置のしきい電圧はより減少する。
上述したような問題点を改善するためには、メモリセル間のトラップ層部位を除去して電子の側方拡散を防止することが好ましい。しかし、上述したトラップ膜として使用されるシリコン窒化膜とトンネル絶縁膜として使用されるシリコン酸化膜との間のエッチング選択比は小さく、又、このトラップ膜は非常に薄いので、トラップ層を部分的に除去するためのエッチング工程制御が容易ではない。又、このトラップ膜をエッチングする間にトンネル絶縁膜が損傷されるおそれがある。
そこで、本発明の第１目的は、高温ストレス特性が向上された不揮発性メモリ装置を提供することにある。
本発明の第２目的は、高温ストレス特性が向上された不揮発性メモリ装置の製造方法を提供することにある。
前記の第１目的を達成するために、本発明の請求項１による不揮発性メモリ装置は、チャンネル領域を有する基板上に配置されたトンネル絶縁膜と、このトンネル絶縁膜上に配置された電荷トラップ膜パターンと、この電荷トラップ膜パターン上に配置された第１ブロッキング膜パターンとを含む。更に、前記のトンネル絶縁膜上で電荷トラップ膜パターンと隣接し、この電荷トラップ膜パターン内にトラップされた電子の側方拡散を制限するために配置される第２ブロッキング膜パターンと、第１ブロッキング膜パターン上に形成されたゲート電極とを含む。
本発明の実施形態によると、この不揮発性メモリ装置は更に、前記のゲート電極上に配置されたハードマスクを含むことができる。
本発明の実施形態によると、この不揮発性メモリ装置は更に、上述したゲート電極とハードマスクとの間に介在しゲート電極の酸化を制限するための窒化膜パターンを含むことができる。
本発明の実施形態によると、この不揮発性メモリ装置は更に、前記のゲート電極の側面上に配置されたスペーサを含むことができ、前記の第１ブロッキング膜パターンはゲート電極とスペーサとの下に配置することができる。
本発明の実施形態によると、前記のスペーサは、シリコン酸化物を含むことができる。
本発明の実施形態によると、この不揮発性メモリ装置は、ゲート電極の側面上に配置された窒化物スペーサと、更にこの窒化物スペーサ上に配置された酸窒化物スペーサとを含むことができる。
本発明の実施形態によると、ゲート電極は、不純物がドーピングされたポリシリコン、金属、金属窒化物、金属酸化物、金属酸窒化物、金属シリサイド等を含むことができる。これらは単独で又は組合せて使用することができる。
本発明の実施形態によると、このゲート電極は、チタニウム（Ｔｉ）、チタニウム窒化物（ＴｉＮ）、タンタル（Ｔａ）、タンタル窒化物（ＴａＮ）、タングステン（Ｗ）、タングステン窒化物（ＷＮ）、ハフニウム（Ｈｆ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、モリブデン窒化物（Ｍｏ2Ｎ）、一酸化ルテニウム（ＲｕＯ）、二酸化ルテニウム（ＲｕＯ2）、イリジウム（Ｉｒ）、イリジウム酸化物（ＩｒＯ2）、白金（Ｐｔ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、チタニウムアルミナイド（Ｔｉ3Ａｌ）、チタニウムアルミニウム窒化物（Ｔｉ2ＡｌＮ）、パラジウム（Ｐｄ）、タングステンシリサイド（ＷＳｉ）、ニッケルシリサイド（ＮｉＳｉ）、コバルトシリサイド（ＣｏＳｉ）、及びタンタリウムシリサイド（ＴａＳｉ）等を含むことができる。これらは単独で又は組合せて使用することができる。
本発明の実施形態によると、第１ブロッキング膜パターンはシリコン窒化物より高い誘電常数を有し、金属酸化物、金属酸窒化物、金属シリコン酸化物、金属シリコン酸窒化物等を含むことができる。これらは単独で又は組合せて使用することができる。
本発明の実施形態によると、この第１ブロッキング膜パターンのための金属の例としては、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジウム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等があり、これらは単独で又は組合せて使用することができる。
本発明の実施形態によると、電荷トラップ膜パターンはシリコン窒化物を含むことができ、第２ブロッキング膜パターンはシリコン酸窒化物を含むことができる。
本発明の実施形態によると、トンネル絶縁膜は第１トンネル絶縁膜及び第１トンネル絶縁膜上に配置される第２トンネル絶縁膜を含むことができる。この第１トンネル絶縁膜はシリコン酸化物を含むことができ、第２トンネル絶縁膜は金属酸化物又は金属窒化物を含むことができ、前記のトンネル絶縁膜より薄くすることができる。
本発明の実施形態によると、この不揮発性メモリ装置は、そのチャンネル領域と隣接して基板の表面部位に形成されたソース／ドレイン領域を更に含むことができる。
本発明の実施形態によると、電荷トラップ膜パターンは電荷トラップ物質を含むことができ、第２ブロッキング膜パターンはその電荷トラップ物質の酸化物を含むことができる。
前記の第２目的を達成するために、本発明の請求項１５による不揮発性メモリ装置の製造方法は、チャンネル領域を有する基板上にトンネル絶縁膜、電荷トラップ膜、及びブロッキング膜を順次に形成する段階と、このブロッキング膜上にゲート電極を形成する段階と、電荷トラップ膜が露出されるようにブロッキング膜をパターニングして電荷トラップ膜とゲート電極との間で第１ブロッキング膜パターンを形成する段階とを含む。更に、露出された前記の電荷トラップ膜部位を処理し、チャンネル領域から電子をトラップするための電荷トラップ膜パターンと、この電荷トラップ膜パターン内にトラップされた電子の側方拡散を制限するための第２ブロッキング膜パターンとを獲得する段階を含むことができる。
本発明の実施形態によると、前記のゲート電極を形成する段階は、ブロッキング膜上にゲート導電膜を形成する段階と、このゲート導電膜上にハードマスクを形成する段階と、ハードマスクをエッチングマスクとして使用してゲート導電膜をエッチングすることによりゲート電極を形成する段階と、を含むことができる。
本発明の実施形態によると、この不揮発性メモリ装置の製造方法は、ゲート導電膜上にゲート電極の酸化を制限するための窒化膜を形成する段階を更に含むことができる。
本発明の実施形態によると、この不揮発性メモリ装置の製造方法は、ゲート電極の側面上にスペーサを形成する段階を更に含むことができ、電荷トラップ膜はこのスペーサをエッチングマスクとして使用してパターニングすることができる。
本発明の実施形態によると、第２ブロッキング膜パターンは露出された電荷トラップ膜部位を酸化処理することにより獲得することができ、電荷トラップ膜パターンは前記第２ブロッキング膜パターン間に配置することができる。
本発明の実施形態によると、前記酸化処理は、酸素ラジカルを利用して行うことができる。
本発明の実施形態によると、前記酸化処理はＯ2及びＨ2を含む反応ガスを利用して行うことができる。
本発明の実施形態によると、前記酸化処理は８００乃至１１００℃の温度で行うことができる。
本発明の実施形態によると、前記酸化処理は、Ｏ2、Ｏ3、Ｈ2Ｏ、ＮＯ、Ｎ2Ｏ、又はこれらの混合ガスを利用して行うことができる。
上述した本発明の実施形態によると、電荷トラップ膜パターン内にトラップされた電子の側方拡散は、第２ブロッキング膜パターンによって充分に防止することができる。従って、不揮発性メモリ装置の高温ストレス特性及びデータの信頼性を改善することができる。
以下、本発明による実施例を、図面に基づいて詳細に説明する。
図１乃至図６は、本発明の一実施例による不揮発性メモリ装置を製造する方法を順に示す工程断面図である。
図１を参照すると、シリコンウェーハのような半導体基板１００の表面部位に、図示しない素子分離膜を形成することにより、アクティブ領域を定義する。具体的には、シリコン部分酸化（ＬＯＣＯＳ）工程又はシャロートレンチ素子分離（ＳＴＩ）工程を通じて半導体基板１００の表面部位に前記の素子分離膜を形成する。
更に、半導体基板１００上にトンネル絶縁膜１０２、電荷トラップ膜１０４、ブロッキング膜１０６、ゲート導電膜１０８、及びハードマスク膜１１０を順に形成する。
トンネル絶縁膜１０２はシリコン酸化物（ＳｉＯ2）で形成され、熱酸化工程を通じて約２０乃至８０Å程度の厚みに形成することができる。例えば、トンネル絶縁膜１０２は半導体基板１００上に約３５Å程度の厚みに形成される。
本発明の他の実施例によると、トンネル絶縁膜を通じた漏洩電流を減少させるために、トンネル絶縁膜上に図示しない第２トンネル絶縁膜を追加して形成することもできる。第２トンネル絶縁膜の厚みは、トンネル絶縁膜１０２より薄くすることができ、かつ、金属酸化物又は金属窒化物を含む。例えば、前記第２トンネル絶縁膜は、原子層蒸着方法を利用して約５乃至１５Å程度の厚みに形成することができ、アルミニウム酸化物、アルミニウム窒化物、ハフニウム酸化物、ジルコニウム酸化物、タンタル酸化物、チタニウム酸化物等を含む。
電荷トラップ膜１０４は、半導体基板１００のチャンネル領域から電子をトラップするために形成される。電荷トラップ膜１０４は、トンネル絶縁膜１０２上に約２０乃至１００Å程度の厚みに形成することができ、シリコン窒化物（ＳｉＮ）からなる。例えば、電荷トラップ膜１０４は、低圧化学気相蒸着を通じてトンネル絶縁膜１０２上に約７０Å程度の厚みに形成することができる。
本発明の他の実施例によると、電荷トラップ膜１０４は、ナノ結晶物質で形成することができる。例えば、ナノ結晶シリコン、ナノ結晶シリコンゲルマニウム、ナノ結晶金属、ナノ結晶ゲルマニウム等を使用する。又、電荷トラップ膜１０４としてシリコンリッチ酸化膜を使用することもできる。
本発明の更に他の実施例によると、電荷トラップ膜１０４は、シリコン窒化物より高い誘電常数を有する高誘電率物質で形成される。例えば、電荷トラップ膜１０４は、金属酸化物、金属酸窒化物、金属シリコン酸化物、金属シリコン酸窒化物等で形成され、単一膜又は複合膜の形態に形成される。特に、電荷トラップ膜１０４に使用される金属の例としては、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジウム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、及びルテチウム（Ｌｕ）等があり、これらは単独で又は組合せて使用することができる。
ブロッキング膜１０６は、電荷トラップ膜１０４とゲート導電膜１０８との間を電気的に絶縁するために形成される。ブロッキング膜１０６はシリコン酸化物を含む。ここで、トンネル絶縁膜１０２としてシリコン酸化膜が使用される場合、ブロッキング膜１０６は、トンネル絶縁膜１０２より厚いことが好ましい。
又、本発明の他の実施例によると、ブロッキング膜１０６は、シリコン窒化物より高い誘電常数を有する高誘電率物質を含むことができる。例えば、ブロッキング膜１０６は、金属酸化物、金属酸窒化物、金属シリコン酸化物、金属シリコン酸窒化物等で形成され、単一膜又は複合膜の形態に形成される。特に、ブロッキング膜１０６のために使用できる金属の例としては、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジウム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等があり、これらは単独又は組合せて使用することができる。
又、ブロッキング膜１０６は、トンネル絶縁膜１０２より高い誘電常数を有することが好ましい。例えば、トンネル絶縁膜１０２がシリコン酸化物を含む場合、ブロッキング膜１０６はアルミニウム酸化物を含み、電荷トラップ膜１０４上に約１００乃至４００Å程度の厚みに形成することができる。特に、ブロッキング膜は、化学気相蒸着又は原子層蒸着を利用して電荷トラップ膜１０４上に約２００Å程度の厚みに形成することができる。
ゲート導電膜１０８は、不純物がドーピングされたポリシリコン、金属、金属窒化物、金属酸化物、金属酸窒化物、金属シリサイド等を含み、これらは単一膜又は複合膜の形態に形成することができる。ゲート導電膜１０８に含む物質の例としては、チタニウム（Ｔｉ）、チタニウム窒化物（ＴｉＮ）、タンタル（Ｔａ）、タンタル窒化物（ＴａＮ）、タングステン（Ｗ）、タングステン窒化物（ＷＮ）、ハフニウム（Ｈｆ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、モリブデン窒化物（Ｍｏ2Ｎ）、一酸化ルテニウム（ＲｕＯ）、二酸化ルテニウム（ＲｕＯ2）、イリジウム（Ｉｒ）、イリジウム酸化物（ＩｒＯ2）、白金（Ｐｔ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、チタニウムアルミナイド（Ｔｉ3Ａｌ）、チタニウムアルミニウム窒化物（Ｔｉ2ＡｌＮ）、パラジウム（Ｐｄ）、タングステンシリサイド（ＷＳｉ）、ニッケルシリサイド（ＮｉＳｉ）、コバルトシリサイド（ＣｏＳｉ）、及びタンタリウムシリサイド（ＴａＳｉ）等があり、これらは単独又は組合せて使用することができる。
例えば、ゲート導電膜１０８はタンタル窒化膜及びタングステン膜を含む。タンタル窒化膜は約２００Å程度の厚みに形成され、ブロッキング膜１０６とタングステン膜との間で金属障壁膜として機能する。このタングステン膜はタンタル窒化膜上に約３００Å程度の厚みに形成することができる。
これと異なり、本発明の他の実施例によると、タングステン膜に代えて、金属シリサイド膜、例えば、タングステンシリサイド膜、タンタルシリサイド膜、コバルトシリサイド膜、又はチタニウムシリサイド膜を形成することもできる。又、タンタル窒化膜とタングステン膜との間で接着膜として機能するタングステン窒化膜を約５０Å程度の厚みに追加で形成することもできる。
ハードマスク膜１１０は、シリコン酸化物又はシリコン窒化膜で形成することができ、化学気相蒸着を利用して約２００乃至１０００Å程度の厚みに形成することができる。
図２を参照すると、ハードマスク１１０膜上にフォトリソグラフィ工程を利用して図示しないフォトレジストパターンを形成する。その後、フォトレジストパターンをエッチングマスクとして利用する異方性エッチングを行ってハードマスク膜１１０からハードマスク１１２を形成する。フォトレジストパターンはハードマスク１１２を形成した後、アッシング及びストリップ工程を通じて除去される。
ハードマスク１１２を利用する異方性エッチングを行ってゲート導電膜１０８からゲート電極１１４を形成する。この際、ブロッキング膜１０６はエッチング阻止膜として機能し、前記の異方性エッチングによって部分的に除去される。
前述した実施例によると、ゲート電極１１４は、ハードマスク１１２を利用する異方性エッチングによって形成される。しかし、本発明の他の実施例によると、ゲート電極はフォトレジストパターンを利用して形成してもよい。この場合、ハードマスク１１２を形成する段階は省略できる。
図３を参照すると、ゲート電極１１４及びハードマスク１１２の側面上にスペーサ１１６を形成することにより、ゲート電極構造物を完成する。
本発明の一実施例によると、ハードマスク１１２、ゲート電極１１４、及び露出されたブロッキング膜部位１０６ａ上に、図示しないスペーサ膜を形成する。このスペーサ膜はシリコン窒化物で形成し、低圧化学気相蒸着を通じて形成することができる。その後、前記のスペーサ膜を異方性エッチングによって部分的に除去することにより、ゲート電極１１４及びハードマスク１１２の側面上に窒化物スペーサ１１６を形成する。
本発明の他の実施例によると、スペーサ膜はシリコン酸化物を含み、ハードマスク１１２及びゲート電極１１４の側面上には酸化物スペーサを形成することもできる。又、ハードマスク１１２及びゲート電極１１４の側面上には酸化物スペーサを形成し、酸化物スペーサ上には窒化物スペーサを形成することもできる。
図４を参照すると、窒化物スペーサ１１６及びハードマスク１１２をエッチングマスクとして利用する異方性エッチングを通じて、ブロッキング膜１０６をパターニングすることにより、第１ブロッキング膜パターン１１８を形成する。第１ブロッキング膜パターン１１８の形成のための異方性エッチングは、電荷トラップ膜部位１０４ａが露出されるように行われ、電荷トラップ膜１０４はエッチング阻止膜として機能する。
一方、第１ブロッキング膜パターン１１８の下に配置された電荷トラップ膜部位１０４ｂ内にトラップされた電子は、露出された電荷トラップ膜部位１０４ａに向かって拡散される。即ち、熱的又は電気的ストレスの印加によってトラップされた電子の側方拡散が発生し、これが不揮発性メモリ装置の高温ストレス特性及びデータの信頼性を低下させる原因となる。
従って、上記の電荷トラップ膜が露出された部位１０４ａは除去することが好ましい。しかし、電荷トラップ膜１０４の厚みが小さく、トンネル酸化膜１０２と電荷トラップ膜１０４との間でのエッチング選択比が小さいので、電荷トラップ膜部位１０４ａを除去するために異方性エッチングを行う場合、工程制御が容易ではない。又、電荷トラップ膜部位１０４ａを除去するための異方性エッチングによってトンネル絶縁膜１０２が損傷されるおそれがあり、これによってトンネル絶縁膜１０２を通じた漏洩電流が増加することがある。
そこで、本発明の一実施例によると、上述した電子の側方拡散は、露出された電荷トラップ膜部位１０４ａ内でトラップサイトを除去することにより防止する。具体的には、このトラップサイトは、酸化処理によって除去される。
図５を参照すると、電荷トラップ膜１０４から電荷トラップ膜パターン１２０及び電子の側方拡散を防止するための第２ブロッキング膜パターン１２２を形成するための酸化処理又は熱処理を行うことができる。
第２ブロッキング膜パターン１２２は、露出された電荷トラップ膜部位１０４ａを酸化させることにより形成することができ、電荷トラップ膜パターン１２０は、第２ブロッキング膜パターン１２２間にあることによってその範囲を定義される。
例えば、酸素ラジカル（Ｏ＊）を利用するラジカル酸化を行うことができる。このラジカル酸化は、約８００乃至１１００℃程度の温度及び１ｍＴｏｒｒ乃至１０Ｔｏｒｒ程度の圧力で行われる。特に、この実施例によるラジカル酸化は、約８００乃至９５０℃程度の温度、例えば、約９００℃程度の温度で行われる。
又、前記のラジカル酸化は、酸素（Ｏ2）及び水素（Ｈ2）を含む反応ガスを利用して行うことができ、プラズマソースを含むバッチ式又は枚葉式酸化設備で行うことができる。プラズマソースの例としては、マイクロウェーブエネルギーを利用するリモートプラズマ発生器、ＲＦパワーソースを利用するＭＭＴプラズマ発生器等がある。一方、反応ガスの全体供給流量に対する水素ガスの供給流量は約１０乃至３３％程度であり得る。
本発明の他の実施例によると、酸素（Ｏ2）及び水素（Ｈ2）を含む反応ガスを利用して相対的に低い温度、例えば、約４００℃程度の温度でプラズマ酸化処理を行うこともできる。
本発明の更に他の実施例によると、上記の熱処理（又は、熱酸化処理）は酸素を含むガス雰囲気で行うことができる。例えば、Ｏ2、Ｏ3、Ｈ2Ｏ、ＮＯ、Ｎ2Ｏ等のような反応ガスを利用して約８００乃至１１００℃程度の温度で行うことができる。このガスは、単独又は混合して使用することができる。又、この反応ガスはＮ2、Ａｒ等のような不活性ガスを更に含んでいてもよい。
電荷トラップ膜１０４がシリコン窒化物を含む場合、第２ブロッキング膜パターン１２２はシリコン酸窒化物で形成することができる。又、電荷トラップ膜１０４が高誘電率物質又はナノ結晶物質を含む場合も、露出された電荷トラップ膜部位１０４ａ内のトラップ間は、酸化処理又は熱処理によって充分に除去することができる。
一方、第２ブロッキング膜パターン１２２を形成するための酸化処理又は熱処理によって窒化物スペーサ１１６の表面部位を酸化することができ、これによって窒化物スペーサ１１６上には酸窒化物スペーサ１２４を形成することができる。
又、本発明の図示しない他の実施例によると、ゲート電極１１４とハードマスク１１２との間には、酸化処理によってゲート電極１１４の表面部位の酸化を防止するための図示しない窒化膜パターンが提供できる。即ち、ハードマスク膜としてシリコン酸化膜を使用する場合、ゲート導電膜１０８上には図示しないシリコン窒化膜を追加で形成することができ、窒化膜パターンはハードマスク１１２をエッチングマスクとして利用する異方性エッチングによって形成することができる。
図６を参照すると、酸化処理又は熱処理を行った後、ゲート電極１１４と隣接する半導体基板１００の表面部位にソース／ドレイン領域として機能する不純物領域１２６を形成する。ここで、不揮発性メモリ装置１０のチャンネル領域１０ａは、不純物領域１２６間にあることによってその範囲を限定される。この不純物領域１２６は、イオン注入工程と不純物活性化のための熱処理工程によって形成することができる。
図示しないが、不純物領域１２６を形成するためのイオン注入工程を行う前又は後に、第２ブロッキング膜パターン１２２をウェットエッチングによって部分的に除去することができ、この場合のウェットエッチング工程の制御変数は、工程遂行時間であり得る。ウェットエッチング工程は、トンネル絶縁膜１０２の損傷を防止するために、トンネル絶縁膜１０２を露出しないように行うことが好ましい。この場合、第２ブロッキング膜パターン１２２を形成するための酸化処理は、露出された電荷トラップ膜部位１０４ａが部分的に酸化されるように行われる。例えば、電荷トラップ膜１０４としてシリコン窒化膜を使用する場合、露出されたシリコン窒化膜部位に対する酸化処理は、酸化処理以後に残留するシリコン窒化膜部位の厚みが約１０Å以下になるように行うことができる。即ち、酸化処理によって形成された第２ブロッキング膜パターンは、残留するシリコン窒化膜部位上に配置することができる。又、ウェットエッチング以後、残留する第２ブロッキング膜パターン部位上には図示しない層間絶縁膜を形成することができる。結果的に、電荷トラップ膜パターン１２０にトラップされた電子の側方拡散は、この層間絶縁膜によって減少させ、又は防止することができる。
前述したような本発明の実施例によると、不揮発性メモリ装置の電荷トラップ膜パターン上には第１ブロッキング膜パターンが配置され、その両側には第２ブロッキング膜パターンが配置される。従って、前記電荷トラップ膜パターン内にトラップされた電子の側方拡散を防止することができ、これによって不揮発性メモリ装置の高温ストレス特性、データ維持特性、及び動作の信頼性を大幅に改善できる。
又、第２ブロッキング膜パターンは酸化処理によって形成されるので、トンネル酸化膜の損傷を防止することができ、これによってトンネル酸化膜を通じた漏洩電流を減少させることができる。
以上、本発明を実施例によって詳細に説明したが、本発明はこれに限定されるものではない。本発明が属する技術分野において通常の知識を有するものであれば、本発明の思想と精神を離れることなく、本発明を修正または変更することができる。
本発明の一実施例による不揮発性メモリ装置の製造方法を説明するための断面図である。 本発明の一実施例による不揮発性メモリ装置の製造方法を説明するための断面図である。 本発明の一実施例による不揮発性メモリ装置の製造方法を説明するための断面図である。 本発明の一実施例による不揮発性メモリ装置の製造方法を説明するための断面図である。 本発明の一実施例による不揮発性メモリ装置の製造方法を説明するための断面図である。 本発明の一実施例による不揮発性メモリ装置の製造方法を説明するための断面図である。
符号の説明
１０：不揮発性メモリ装置、１０ａ：チャンネル領域、１００：半導体基板、１０２：トンネル絶縁膜、１０４：電荷トラップ膜、１０６：ブロッキング膜、１０８：ゲート導電膜、１１０：ハードマスク膜、１１２：ハードマスク、１１４：ゲート電極、１１６：窒化物スペーサ、１１８：第１ブロッキング膜パターン、１２０：電荷トラップ膜パターン、１２２：第２ブロッキング膜パターン、１２４：酸窒化物スペーサ、１２６：不純物領域

Claims (23)

  1. チャンネル領域を有する基板上に配置されたトンネル絶縁膜と、
    前記トンネル絶縁膜上に配置された電荷トラップ膜パターンと、
    前記電荷トラップ膜パターン上に配置された第１ブロッキング膜パターンと、
    前記トンネル絶縁膜上で前記電荷トラップ膜パターンと隣接して配置され、前記電荷トラップ膜パターン内にトラップされた電子の側方拡散を制限するための第２ブロッキング膜パターンと、
    前記第１ブロッキング膜パターン上に形成されたゲート電極と、を含む不揮発性メモリ装置。
  2. 前記ゲート電極上に配置されたハードマスクを更に含むことを特徴とする請求項１記載の不揮発性メモリ装置。
  3. 前記ゲート電極と前記ハードマスクとの間に介在し前記ゲート電極の酸化を制限するための窒化膜パターンを更に含むことを特徴とする請求項２記載の不揮発性メモリ装置。
  4. 前記ゲート電極の側面上に配置されたスペーサを更に含み、前記第１ブロッキング膜パターンは、前記ゲート電極と前記スペーサとの下に配置されることを特徴とする請求項１記載の不揮発性メモリ装置。
  5. 前記スペーサは、シリコン酸化物を含むことを特徴とする請求項４記載の不揮発性メモリ装置。
  6. 前記ゲート電極の側面上に配置された窒化物スペーサと、前記窒化物スペーサ上に配置された酸窒化物スペーサとを更に含むことを特徴とする請求項１記載の不揮発性メモリ装置。
  7. 前記ゲート電極は、不純物ドーピングされたポリシリコン、金属、金属窒化物、金属酸化物、金属酸窒化物、及び金属シリサイドからなる群より選択された少なくとも１つを含むことを特徴とする請求項１記載の不揮発性メモリ装置。
  8. 前記ゲート電極は、チタニウム（Ｔｉ）、チタニウム窒化物（ＴｉＮ）、タンタル（Ｔａ）、タンタル窒化物（ＴａＮ）、タングステン（Ｗ）、タングステン窒化物（ＷＮ）、ハフニウム（Ｈｆ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、モリブデン窒化物（Ｍｏ2Ｎ）、一酸化ルテニウム（ＲｕＯ）、二酸化ルテニウム（ＲｕＯ2）、イリジウム（Ｉｒ）、イリジウム酸化物（ＩｒＯ2）、白金（Ｐｔ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、チタニウムアルミナイド（Ｔｉ3Ａｌ）、チタニウムアルミニウム窒化物（Ｔｉ2ＡｌＮ）、パラジウム（Ｐｄ）、タングステンシリサイド（ＷＳｉ）、ニッケルシリサイド（ＮｉＳｉ）、コバルトシリサイド（ＣｏＳｉ）、及びタンタリウムシリサイド（ＴａＳｉ）からなる群より選択された少なくとも１つを含むことを特徴とする請求項７記載の不揮発性メモリ装置。
  9. 前記第１ブロッキング膜パターンは、シリコン窒化物より高い誘電常数を有し、更に、金属酸化物、金属酸窒化物、金属シリコン酸化物、及び金属シリコン酸窒化物からなる群より選択された少なくとも１つを含むことを特徴とする請求項１記載の不揮発性メモリ装置。
  10. 前記第１ブロッキング膜パターンは、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジウム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、及びルテチウム（Ｌｕ）からなる群より選択された少なくとも１つを含むことを特徴とする請求項９記載の不揮発性メモリ装置。
  11. 前記電荷トラップ膜パターンはシリコン窒化物を含み、
    前記第２ブロッキング膜パターンはシリコン酸窒化物を含むことを特徴とする請求項１記載の不揮発性メモリ装置。
  12. 前記トンネル絶縁膜は、第１トンネル絶縁膜及び前記第１トンネル絶縁膜上に配置される第２トンネル絶縁膜を含み、前記第１トンネル絶縁膜はシリコン酸化物を含み、前記第２トンネル絶縁膜は金属酸化物又は金属窒化物を含み更に前記トンネル絶縁膜より薄いことを特徴とする請求項１記載の不揮発性メモリ装置。
  13. 前記チャンネル領域と隣接して前記基板の表面部位に形成されたソース／ドレイン領域を更に含むことを特徴とする請求項１記載の不揮発性メモリ装置。
  14. 前記電荷トラップ膜パターンは電荷トラップ物質を含み、前記第２ブロッキング膜パターンは前記電荷トラップ物質の酸化物を含むことを特徴とする請求項１記載の不揮発性メモリ装置。
  15. チャンネル領域を有する基板上にトンネル絶縁膜、電荷トラップ膜、及びブロッキング膜を順次に形成する段階と、
    前記ブロッキング膜上にゲート電極を形成する段階と、
    前記電荷トラップ膜が露出されるように前記ブロッキング膜をパターニングして前記電荷トラップ膜と前記ゲート電極との間で第１ブロッキング膜パターンを形成する段階と、
    露出された前記電荷トラップ膜部位を処理して前記チャンネル領域から電子をトラップするための電荷トラップ膜パターンと、前記電荷トラップ膜パターン内にトラップされた電子の側方拡散を制限するための第２ブロッキング膜パターンとを獲得する段階と、を含む不揮発性メモリ装置の製造方法。
  16. 前記ゲート電極を形成する段階は、
    前記ブロッキング膜上にゲート導電膜を形成する段階と、
    前記ゲート導電膜上にハードマスクを形成する段階と、
    前記ハードマスクをエッチングマスクとして使用して前記ゲート導電膜をエッチングすることにより前記ゲート電極を形成する段階と、を含むことを特徴とする請求項１５記載の不揮発性メモリ装置の製造方法。
  17. 前記ゲート導電膜上に前記ゲート電極の酸化を制限するための窒化膜を形成する段階を更に含むことを特徴とする請求項１６記載の不揮発性メモリ装置の製造方法。
  18. 前記ゲート電極の側面上にスペーサを形成する段階を更に含み、前記電荷トラップ膜は前記スペーサをエッチングマスクとして使用してパターニングされることを特徴とする請求項１５記載の不揮発性メモリ装置の製造方法。
  19. 前記第２ブロッキング膜パターンは、露出された前記電荷トラップ膜部位を酸化処理することにより獲得し、前記電荷トラップ膜パターンは、前記第２ブロッキング膜パターン間に配置されることを特徴とする請求項１５記載の不揮発性メモリ装置の製造方法。
  20. 前記酸化処理は、酸素ラジカルを利用して行われることを特徴とする請求項１９記載の不揮発性メモリ装置の製造方法。
  21. 前記酸化処理は、Ｏ2及びＨ2を含む反応ガスを利用して行われることを特徴とする請求項１９記載の不揮発性メモリ装置の製造方法。
  22. 前記酸化処理は、８００℃乃至１１００℃の温度で行われることを特徴とする請求項１９記載の不揮発性メモリ装置の製造方法。
  23. 前記酸化処理は、Ｏ2、Ｏ3、Ｈ2Ｏ、ＮＯ、及びＮ2Ｏからなる群から選択された少なくとも１つのガス雰囲気で行われることを特徴とする請求項１９記載の不揮発性メモリ装置の製造方法。
JP2007326259A 2006-12-21 2007-12-18 不揮発性メモリ装置及びその製造方法 Pending JP2008160116A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060131603A KR100786707B1 (ko) 2006-12-21 2006-12-21 불휘발성 메모리 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
JP2008160116A true JP2008160116A (ja) 2008-07-10
JP2008160116A5 JP2008160116A5 (ja) 2011-02-03

Family

ID=39147320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007326259A Pending JP2008160116A (ja) 2006-12-21 2007-12-18 不揮発性メモリ装置及びその製造方法

Country Status (6)

Country Link
US (2) US7564094B2 (ja)
JP (1) JP2008160116A (ja)
KR (1) KR100786707B1 (ja)
CN (1) CN101226965A (ja)
DE (1) DE102007062828A1 (ja)
TW (1) TW200834894A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295617A (ja) * 2008-06-02 2009-12-17 Toshiba Corp 不揮発性半導体記憶装置
JP2010114260A (ja) * 2008-11-06 2010-05-20 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2014501457A (ja) * 2010-12-30 2014-01-20 スパンション エルエルシー 拡張型電荷トラップ層を有するメモリ
KR20150043304A (ko) 2012-08-22 2015-04-22 쿠리타 고교 가부시키가이샤 반도체 기판의 세정 방법 및 세정 시스템
KR20150124948A (ko) 2013-03-01 2015-11-06 쿠리타 고교 가부시키가이샤 반도체 기판 세정 시스템 및 반도체 기판의 세정 방법
US10026628B2 (en) 2012-10-02 2018-07-17 Kurita Water Industries Ltd. Semiconductor substrate cleaning method and cleaning system

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978180B1 (ko) * 2007-12-28 2010-08-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP5208537B2 (ja) 2008-02-19 2013-06-12 株式会社東芝 不揮発性記憶素子
KR100994711B1 (ko) 2008-05-21 2010-11-17 주식회사 하이닉스반도체 전하 트랩형 비휘발성 메모리 장치 제조 방법
KR101009068B1 (ko) 2008-08-11 2011-01-18 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20100023284A (ko) 2008-08-21 2010-03-04 삼성전자주식회사 비휘발성 메모리 장치의 제조 방법
US20100117141A1 (en) * 2008-11-13 2010-05-13 Samsung Electronics Co., Ltd. Memory cell transistors having limited charge spreading, non-volatile memory devices including such transistors, and methods of formation thereof
TWI401806B (zh) * 2008-12-02 2013-07-11 Chung Shan Inst Of Science 半導體元件及其製造方法
KR101595790B1 (ko) 2009-03-19 2016-02-19 삼성전자주식회사 전하 트랩형 메모리 소자의 제조 방법
JP5398388B2 (ja) 2009-06-30 2014-01-29 株式会社東芝 不揮発性半導体記憶装置
JP5561823B2 (ja) * 2010-02-05 2014-07-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US8288811B2 (en) 2010-03-22 2012-10-16 Micron Technology, Inc. Fortification of charge-storing material in high-K dielectric environments and resulting apparatuses
CN102456746B (zh) * 2010-10-27 2014-03-12 中国科学院微电子研究所 非挥发性半导体存储单元、器件及制备方法
US8836009B2 (en) * 2011-12-01 2014-09-16 National Chiao Tung University Flash memory
KR101891959B1 (ko) 2012-03-05 2018-08-28 삼성전자 주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR20130117130A (ko) 2012-04-17 2013-10-25 삼성전자주식회사 비휘발성 메모리 소자의 게이트 구조물
US8883624B1 (en) 2013-09-27 2014-11-11 Cypress Semiconductor Corporation Integration of a memory transistor into high-K, metal gate CMOS process flow
US8916432B1 (en) 2014-01-21 2014-12-23 Cypress Semiconductor Corporation Methods to integrate SONOS into CMOS flow
KR102005845B1 (ko) * 2015-03-07 2019-08-01 에스케이하이닉스 주식회사 비휘발성 메모리 소자 및 이의 구동 방법
KR102461082B1 (ko) * 2015-09-22 2022-11-02 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
JP2019102520A (ja) * 2017-11-29 2019-06-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102577244B1 (ko) * 2018-09-04 2023-09-12 삼성전자주식회사 스위칭 소자, 가변 저항 메모리 장치 및 그의 제조방법
KR102653530B1 (ko) * 2018-12-27 2024-04-02 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
TWI694571B (zh) * 2019-02-27 2020-05-21 旺宏電子股份有限公司 字元線結構及其製造方法
US10892265B2 (en) 2019-02-27 2021-01-12 Macronix International Co., Ltd. Word line structure and method of manufacturing the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758225A (ja) * 1993-08-10 1995-03-03 Oki Electric Ind Co Ltd 不揮発性半導体記憶装置及びその形成方法
US20020094637A1 (en) * 2001-01-17 2002-07-18 International Business Machines Corporation Dual mask process for semiconductor devices
JP2002203808A (ja) * 2000-12-07 2002-07-19 Samsung Electronics Co Ltd 半導体素子の製造方法及び半導体素子
JP2004039866A (ja) * 2002-07-03 2004-02-05 Toshiba Corp 半導体装置及びその製造方法
JP2005045012A (ja) * 2003-07-22 2005-02-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
WO2005041307A1 (ja) * 2003-10-23 2005-05-06 Fujitsu Limited 半導体装置と半導体装置の製造方法
US20060261398A1 (en) * 2005-05-18 2006-11-23 Samsung Electronics Co., Ltd. Nonvolatile memory device
WO2007086304A1 (ja) * 2006-01-25 2007-08-02 Nec Corporation 半導体装置および半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993024959A1 (fr) * 1992-05-29 1993-12-09 Citizen Watch Co., Ltd. Memoire remanente a semi-conducteurs, dispositif a semi-conducteurs, et son procede de fabrication
KR100397176B1 (ko) * 2001-07-26 2003-09-06 삼성전자주식회사 불휘발성 메모리 장치의 평탄화 방법
US6844588B2 (en) * 2001-12-19 2005-01-18 Freescale Semiconductor, Inc. Non-volatile memory
KR100432888B1 (ko) * 2002-04-12 2004-05-22 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
JP3637332B2 (ja) * 2002-05-29 2005-04-13 株式会社東芝 半導体装置及びその製造方法
KR100493022B1 (ko) * 2002-07-10 2005-06-07 삼성전자주식회사 Ｓｏｎｏｓ 구조를 갖는 불휘발성 메모리 소자의 제조 방법
US7256450B2 (en) * 2004-03-24 2007-08-14 Micron Technology, Inc. NROM memory device with a high-permittivity gate dielectric formed by the low temperature oxidation of metals
KR100565757B1 (ko) 2004-05-27 2006-03-29 동부아남반도체 주식회사 플래쉬 메모리 소자 및 그 제조방법
KR100671616B1 (ko) 2004-06-29 2007-01-18 주식회사 하이닉스반도체 플래시 메모리 소자의 게이트 라인 형성방법
JP2006156886A (ja) * 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US7365389B1 (en) * 2004-12-10 2008-04-29 Spansion Llc Memory cell having enhanced high-K dielectric
KR100613288B1 (ko) 2004-12-30 2006-08-21 동부일렉트로닉스 주식회사 향상된 신뢰성을 갖는 소노스 셀 및 그 제조 방법
US7352631B2 (en) * 2005-02-18 2008-04-01 Freescale Semiconductor, Inc. Methods for programming a floating body nonvolatile memory
US7405441B2 (en) * 2005-03-11 2008-07-29 Infineon Technology Ag Semiconductor memory
KR100644405B1 (ko) * 2005-03-31 2006-11-10 삼성전자주식회사 불휘발성 메모리 장치의 게이트 구조물 및 이의 제조 방법
US20080150003A1 (en) * 2006-12-20 2008-06-26 Jian Chen Electron blocking layers for electronic devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758225A (ja) * 1993-08-10 1995-03-03 Oki Electric Ind Co Ltd 不揮発性半導体記憶装置及びその形成方法
JP2002203808A (ja) * 2000-12-07 2002-07-19 Samsung Electronics Co Ltd 半導体素子の製造方法及び半導体素子
US20020094637A1 (en) * 2001-01-17 2002-07-18 International Business Machines Corporation Dual mask process for semiconductor devices
JP2004039866A (ja) * 2002-07-03 2004-02-05 Toshiba Corp 半導体装置及びその製造方法
JP2005045012A (ja) * 2003-07-22 2005-02-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
WO2005041307A1 (ja) * 2003-10-23 2005-05-06 Fujitsu Limited 半導体装置と半導体装置の製造方法
US20060261398A1 (en) * 2005-05-18 2006-11-23 Samsung Electronics Co., Ltd. Nonvolatile memory device
WO2007086304A1 (ja) * 2006-01-25 2007-08-02 Nec Corporation 半導体装置および半導体装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295617A (ja) * 2008-06-02 2009-12-17 Toshiba Corp 不揮発性半導体記憶装置
JP2010114260A (ja) * 2008-11-06 2010-05-20 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8569828B2 (en) 2008-11-06 2013-10-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage device and method of manufacture thereof
US8878282B2 (en) 2008-11-06 2014-11-04 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage device and method of manufacture thereof
US9691779B2 (en) 2008-11-06 2017-06-27 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage device and method of manufacture thereof
US10797065B2 (en) 2008-11-06 2020-10-06 Toshiba Memory Corporation Nonvolatile semiconductor storage device and method of manufacture thereof
JP2014501457A (ja) * 2010-12-30 2014-01-20 スパンション エルエルシー 拡張型電荷トラップ層を有するメモリ
KR20150043304A (ko) 2012-08-22 2015-04-22 쿠리타 고교 가부시키가이샤 반도체 기판의 세정 방법 및 세정 시스템
US10032623B2 (en) 2012-08-22 2018-07-24 Kurita Water Industries Ltd. Method and system for cleaning semiconductor substrate
US10026628B2 (en) 2012-10-02 2018-07-17 Kurita Water Industries Ltd. Semiconductor substrate cleaning method and cleaning system
KR20150124948A (ko) 2013-03-01 2015-11-06 쿠리타 고교 가부시키가이샤 반도체 기판 세정 시스템 및 반도체 기판의 세정 방법

Also Published As

Publication number Publication date
KR100786707B1 (ko) 2007-12-18
US7564094B2 (en) 2009-07-21
US8530954B2 (en) 2013-09-10
DE102007062828A1 (de) 2008-07-10
US20090261405A1 (en) 2009-10-22
US20080150008A1 (en) 2008-06-26
TW200834894A (en) 2008-08-16
CN101226965A (zh) 2008-07-23

Similar Documents

Publication Publication Date Title
JP2008160116A (ja) 不揮発性メモリ装置及びその製造方法
US7585729B2 (en) Method of manufacturing a non-volatile memory device
JP5238332B2 (ja) 半導体装置の製造方法
TW200908304A (en) MOS semiconductor memory device
JP2005108864A (ja) Ｓｏｎｏｓ構造を有する不揮発性メモリ素子の製造方法
CN100547809C (zh) 具有sonos结构的非易失性存储器及其制造方法
US8114735B2 (en) Method of manufacturing a non-volatile memory device
US20080085584A1 (en) Oxidation/heat treatment methods of manufacturing non-volatile memory devices
KR100807220B1 (ko) 불휘발성 메모리 장치의 제조 방법
KR20060100092A (ko) 반도체 장치의 제조 방법
US7696563B2 (en) Non-volatile memory device and method of manufacturing the same
KR100757335B1 (ko) 불휘발성 메모리 장치 및 이를 제조하는 방법
US8455344B2 (en) Method of manufacturing non-volatile memory device
KR100885797B1 (ko) 비휘발성 메모리 및 그의 소자의 제조 방법
JP2003188291A (ja) 不揮発性半導体記憶装置の製造方法
KR20080074406A (ko) 불휘발성 메모리 장치의 제조 방법
KR100814374B1 (ko) 불휘발성 메모리 장치의 제조 방법
KR100807228B1 (ko) 불휘발성 메모리 장치의 제조 방법
KR20080079492A (ko) 이중 게이트 전극을 갖는 반도체 소자의 형성방법
KR20090010604A (ko) 불휘발성 메모리 장치의 제조 방법
JP2003023113A (ja) 半導体装置およびその製造方法
KR20100033023A (ko) 반도체 소자의 게이트 형성 방법
KR20070073228A (ko) 비휘발성 메모리 소자의 제조방법
KR20100010813A (ko) 반도체 소자 및 비휘발성 메모리 소자의 제조방법
KR20060036712A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140114