JP2008140962A - 電子基板、その使用方法および電子機器 - Google Patents

Abstract

【課題】電気的特性を向上させ、放熱特性を向上させると共に、インダクタ素子のエネルギー損失を抑制することが可能な電子基板、その使用方法および電子機器を提供する。
【解決手段】基板１０上に形成された複数の第１配線１２と、複数の第１配線１２の中央部を覆うように連続形成された絶縁層（第２磁性層３１）と、絶縁層の表面を横断するように形成された複数の第２配線２２とを備え、第２配線１２２は一の前記第１配線１１３の端部と、その一の第１配線１１３に隣接しない他の第１配線１１４の端部とを、順に連結するように配置され、インダクタ素子４０は、第１配線１２および第２配線２２からなる複数本の巻き線１４１，２４１を備えると共に、複数本の巻き線１４１，２４１が、それぞれ異なる電極１１１，１２１、電極２１１，２２１に連結され、隣接する巻き線１４１，２４１には交互に異なる信号（電流Ｉ_１，Ｉ_２）が流れることを特徴とする電子基板。
【選択図】図２

Description

本発明は、電子基板、その使用方法および電子機器に関するものである。

携帯電話やパーソナルコンピュータ等の電子機器には、電子回路が形成された電子基板（半導体チップ）が搭載されている。この電子基板は、抵抗やインダクタ素子、キャパシタ等の受動素子とともに利用される場合がある。特許文献１および特許文献２には、電子基板上にスパイラルインダクタ素子を形成する技術が提案されている。スパイラルインダクタ素子は、コアとなる台座の表面に渦巻き状の巻き線が形成されたものである。また非特許文献１には、電子基板上にトロイダルインダクタ素子を形成する技術が提案されている。トロイダルインダクタ素子は、リング状のコアの周りに、らせん状の巻き線が形成されたものである。
特開２００２−１６４４６８号公報 特開２００３−３４７４１０号公報 Ｅｒｍｏｌｏｖ ｅｔ ａｌ，（Ｍｉｃｒｏｒｅｐｌｉｃａｔｅｄ ＲＦ Ｔｏｒｏｉｄａｌ Ｉｎｄｕｃｔｏｒ），ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｍｉｃｒｏｗａｖｅ Ｔｈｅｏｒｙ ａｎｄ Ｔｅｃｈｎｉｑｕｅｓ，Ｖｏｌ．５２，Ｎｏ．１，Ｊａｎｕａｒｙ ２００４，ｐ２９−３６

しかしながら、インダクタ素子で発生する磁束と電子基板を構成するシリコンとの干渉により漏れ電流が発生するので、インダクタ素子のＱ値（インダクタンスと抵抗値との比）の向上に限界があるという問題がある。
近時では、電子基板や半導体チップ上に形成されたインダクタ素子をチョークコイルや変圧器等電源回路の一部として機能させることが検討されている。この場合には、インダクタ素子のインダクタンス値の向上が不可欠である。しかしながら、インダクタ素子のインダクタンス値の向上には、インダクタ素子の多巻き化が伴い、多くの電流を流すために発熱も伴うことになる。そのため、電子基板の大型化の抑制および温度上昇の抑制が望まれている。
また、インダクタ素子に高周波の交流電圧が負荷されると、インダクタ素子に加えられたエネルギーの一部がコアや基板において熱エネルギーに変わり、コアや基板の温度を上昇させることで、エネルギー損失を被る。その結果、インダクタンスなどの電気的特性の向上に限界があるという問題がある。

本発明は、上記課題を解決するためになされたものであって、電気的特性を向上させ、放熱特性を向上させると共に、インダクタ素子のエネルギー損失を抑制することが可能な電子基板、その使用方法および電子機器の提供を目的とする。

上記目的を達成するため、本発明に係る電子基板は、基板上にインダクタ素子を備えた電子基板であって、前記基板上に形成された複数の第１配線と、前記複数の第１配線の中央部を覆うように連続形成された絶縁層と、前記絶縁層の表面を横断するように形成された複数の第２配線とを備え、前記第２配線は、一の前記第１配線の端部と、前記一の第１配線に隣接しない他の前記第１配線の端部とを、順に連結するように配置され、前記インダクタ素子は、前記第１配線および前記第２配線からなる複数本の巻き線を備えると共に、前記複数本の巻き線が、それぞれ異なる電極に連結され、隣接する前記巻き線には交互に異なる信号が流れることを特徴とする。
この構成によれば、複数本の巻き線を交互に配置することが可能になり、また巻き密度を向上させることが可能になる。これにより、磁束密度を増加させることが可能になり、インダクタ素子のインダクタンス値およびＱ値を向上させることができる。したがって、電子基板の電気的特性を向上させることができる。
また、各巻き線に連結された異なる電極から各巻き線に交互に異なる信号が流れ、互いの巻き線が発生する磁界を相殺する。したがって、特に高周波の交流電流を供給する場合に、基板における巻き線の磁界の変動に伴う双極子の運動を抑制し、基板で消費される熱エネルギーを減少させ、インダクタ素子のエネルギー損失を抑制することができる。また、基板や導体内での渦電流の発生を防止し、渦電流損によるインダクタ素子のエネルギー損失を抑制することができる。

また、前記絶縁層は少なくとも表面が絶縁されている磁性層であることが望ましい。
この構成によれば、巻き線の磁束密度が向上するため、インダクタ素子のインダクタンス値およびＱ値を向上させることができる。したがって、電子基板の電気的特性を向上させることができる。

また前記インダクタ素子は２本の前記巻き線を備え、前記各電極から前記各巻き線に対して、周波数が等しい交流電流が、位相を１８０°異ならせた状態で供給されていてもよい。
この構成によれば、各巻き線に互いに逆方向の電流が流れるので、互いの巻き線の発生する磁界を相殺できる。したがって、特に高周波の交流電流を供給する場合に、基板での双極子の運動による熱損失を最小限にし、インダクタ素子のエネルギー損失を最小限にすることができる。また、基板や導体内での渦電流の発生を防止し、渦電流損によるインダクタ素子のエネルギー損失を抑制することができる。

また前記インダクタ素子は３本の前記巻き線を備え、前記各電極から前記各巻き線に対して、周波数が等しい交流電流が、位相を１２０°ずつ異ならせた状態で供給されていてもよい。
この構成によれば、３本の巻き線のうちの一の巻き線の電流の方向と他の二の巻き線の電流とが互いに逆方向に流れるので、一の巻き線の発生する磁界を他の二の巻き線の発生する磁界で相殺できる。したがって、特に高周波の交流電流を供給する場合に、基板での双極子の運動による熱損失を最小限にし、インダクタ素子のエネルギー損失を抑制することができる。また、基板や導体内での渦電流の発生を防止し、渦電流損によるインダクタ素子のエネルギー損失を抑制することができる。

また、隣接する前記巻き線の隙間には非磁性材料が充填されるとともに、前記インダクタ素子の周囲が磁性体材料で覆われていてもよい。
この構成によれば、磁性体材料によって閉磁路が形成されているので、磁束密度をさらに増加させることが可能となり、インダクタ素子のインダクタンス値およびＱ値をさらに向上させることができる。

また前記基板の周囲の全部または一部が、前記基板より熱伝導率の高い材料からなる放熱部材で覆われていることが望ましい。
この構成によれば、電子基板で発生した熱を迅速に外部に放出することが可能になる。
したがって、電子基板の温度上昇を抑制することができる。

また前記放熱部材は、金属微粒子を分散させた接着剤を介して、前記基板に固着されていることが望ましい。
金属微粒子を分散させることにより、接着剤の熱伝導率が高くなるので、電子基板で発生した熱を迅速に外部に放出することが可能になる。したがって、電子基板の温度上昇を抑制することができる。

一方、本発明に係る電子基板の使用方法は、基板上に形成された複数の第１配線と、前記複数の第１配線の中央部を覆うように連続形成された絶縁層と、前記絶縁層の表面を横断するように形成された複数の第２配線とを備え、前記第２配線は、一の前記第１配線の端部と、前記一の第１配線に隣接しない他の前記第１配線の端部とを、順に連結するように配置され、前記第１配線および前記第２配線からなる複数本の巻き線を備えると共に、前記複数本の巻き線がそれぞれ異なる電極に連結された、インダクタ素子を備える電子基板の使用方法であって、隣接する前記巻き線には交互に異なる信号が流れることを特徴とする。
この方法によれば、複数本の巻き線を備えたインダクタ素子のエネルギー損失を最小限にして電子基板を使用することができる。

一方、本発明に係る電子機器は、上述した電子基板を備えたことを特徴とする。
この構成によれば、電気的特性に優れ、エネルギー損失の小さい低コストの電子基板を備えているので、電気的特性に優れ、エネルギー効率のよい低コストの電子機器を提供することができる。

以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
（第１実施形態）
図１は電子基板の説明図であり、図１（ａ）は平面図であり、図１（ｂ）は図１（ａ）のＢ−Ｂ線における側面断面図である。なお図１（ａ）では、後述するソルダーレジストおよび放熱部材の記載を省略している。図１（ａ）に示すように、本実施形態に係る電子基板１は、例えばＩＣやＬＳＩ等の集積回路のベアチップであり、基板１０の表面上にインダクタ素子４０を備えている。

図１（ｂ）に示すように、電子基板１は、シリコンやガラス、石英、水晶等からなる基板１０を備えている。その基板１０の表面には、電子回路（不図示）が形成されている。
その電子回路は、少なくとも配線パターンが形成されており、複数のパッシブコンポーネント（部品）や複数のトランジスタ、複数の薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）等の半導体素子や、それらを相互に接続する配線等によって構成されている。その電子回路を保護するため、基板１０の表面には、ＳｉＮ等の電気絶縁性材料からなるパッシベーション膜８が形成されている。一方、基板１０の表面周縁部や中央部には、電子回路を外部に電気的接続するための電極６２が形成されている。その電極６２の表面には、パッシベーション膜８の開口部が形成されている。

（インダクタ素子）
図２はインダクタ素子の説明図であり、図２（ａ）は平面図であり、図２（ｂ）は図２（ａ）のＣ−Ｃ線における側面断面図である。また、図３は図２（ａ）のＤ−Ｄ線における側面断面図である。なお図２（ａ）では、後述するソルダーレジストおよび放熱部材の記載を省略している。また図２（ａ）では、紙面上側を＋Ｙ方向とし、紙面右側を＋Ｘ方向としている。
インダクタ素子４０は、ライン状の第２磁性層３１と、第２磁性層３１の裏面を横断するように配置された複数の第１配線１２と、第２磁性層３１の表面を横断するように配置された複数の第２配線２２とを備え、第１配線１２および第２配線２２によりらせん状の巻き線４１が形成されている。そして、一次側の第１巻き線１４１および二次側の第２巻き線２４１を、第２磁性層３１からなるコア４２の周囲に配置して、インダクタ素子４０が形成されている。このインダクタ素子４０の周囲は磁性体材料４３によって覆われ、閉磁路が形成されている。このように、コア４２に磁性材料を用いれば、インダクタとしての性能（インダクタンス値）は磁束密度が向上するため、格段に上がるものの、そこまでの特性を望まない場合は、コア４２は絶縁材料で形成された絶縁層でも構わない。

パッシベーション膜８の表面におけるインダクタ素子４０の形成領域には、磁性体材料４３によって、第１磁性層４３ａが形成されている。ここで、磁性体材料４３は、後述する第２磁性層と同様に、例えばフェライト等が用いられる。
この第１磁性層４３ａの表面に第１配線１２が形成されている。この第１配線１２は、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）、ニッケル（Ｎｉ）、ニッケルバナジウム（ＮｉＶ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）等の導電性材料で形成されている。なおインダクタ素子４０の巻き線として必要な抵抗レンジや耐許容電流値等の特性に応じて、第１配線１２の構成材料を適宜選択することができる。なお電解メッキ法により第１配線１２を形成する場合には、第１配線１２は下地層の表面に形成されるが、図２（ｂ）では下地層の記載を省略している。

第１配線１２は略平行四辺形状にパターニングされ、複数の第１配線１２が略平行に配置されている。なお隣接する第１配線１２間のスペースは、フォトリソグラフィの解像限界付近の一定幅に形成することが望ましい。これにより、第１配線１２のＬ／Ｓ（Ｌｉｎｅ ａｎｄ Ｓｐａｃｅ）の比率が大きくなり、配線抵抗を低減することができる。そして複数の第１配線１２のうち、＋Ｙ側の端部に配置された第１配線１１８が、連結配線１１１ａを介して一次側電極１１１に連結され、その隣に配置された第１配線２１８が、連結配線２１１ａを介して二次側電極２１１に連結されている。
また、隣接する第１配線１２間のスペースには、非磁性材料４４が充填され、図３に示すように第１非磁性層４４ａが形成されている。ここで非磁性材料４４としては、アクリル樹脂や感光性ポリイミド、ＢＣＢ（ベンゾシクロブテン）、フェノールノボラック樹脂等の感光性樹脂材料が用いられる。このような感光性樹脂材料を用いることで、フォトリソグラフィによるパターニングを行うことができる。

複数の第１配線１２および第１非磁性層４４ａの中央部を覆うように、ライン状の第２磁性層３１が形成されている。
第２磁性層３１の延在方向に垂直な断面は、略半円形状とされている。この第２磁性層３１を構成する磁性体材料としてフェライトを採用することにより、磁性体材料を低コストで導入することができる。フェライトは、Ｆｅ２Ｏ３を主成分とし、２価の金属酸化物との複合酸化物の総称であり、電気絶縁性を有する。後述するようにフェライトは、第１金属であるＦｅと、第２金属であるＭｎやＣｏ、Ｎｉ等とを、酸化することによって得ることができる。なおスピネル型フェライト（ＭＦｅ２Ｏ４）は軟質磁性材料として、マグネトプランバイト型フェライト（ＭＦｅ１２Ｏ１９）は永久磁石として、ガーネット型フェライト（ＭＦｅ５Ｏ１２；Ｍ＝Ｙ，Ｓｍ、Ｇｄ，Ｄｙ，Ｈｏ，Ｅｒ，Ｙｂ）はマイクロ波用材料としてサーキュレータ、アイソレータ等に用いられる。フェライトは、酸化物であるため表面が絶縁状態であるから、後述するコイルパターンをその直上に形成することができる。鉄などの磁性金属層で第２磁性層３１を形成する場合は、その表面を酸化したり、絶縁性の樹脂を被着させる等の絶縁処理を施すことが好ましい。また、磁性層はＦｅ系などに代表される透磁率の高いアモルファス金属層でも良い。

第２磁性層３１の表面を横断するように第２配線２２が形成されている。この第２配線２２も、第１配線１２と同様の導電性材料で形成されている。また第２配線２２も略平行四辺形状にパターニングされ、複数の第２配線２２が略平行に配置されている。なお隣接する第２配線２２間のスペースも、フォトリソグラフィの解像限界付近の一定幅に形成することが望ましい。そして複数の第２配線２２のうち、−Ｙ側の端部に配置された第２配線１２８が、連結配線１２１ａを介して一次側電極１２１に連結され、その隣に配置された第２配線２２８が、連結配線２２１ａを介して二次側電極２２１に連結されている。
また、隣接する第２配線２２間のスペースにも非磁性材料４４が充填され、第２非磁性層４４ｂが形成されている。この第２非磁性層４４ｂの端部は、第１非磁性層４４ａの端部と重なるように形成されている。これにより、巻き線４１の隙間の全てに非磁性材料４４が充填されている。

また、複数の第２配線２２および第２非磁性層４４ｂを覆うように、磁性体材料４３によって第３磁性層４３ｂが形成されている。磁性体材料４３として、第２磁性層３１を構成する磁性体材料と同様に、例えばフェライト等を採用することが可能である。第３磁性層４３ｂは、第１磁性層４３ａの周縁部と重なるように形成されている。また第３磁性層４３ｂは、第２磁性層３１の両端部と重なるように形成されている。これにより、インダクタ素子４０の周囲が磁性体材料４３で覆われて、インダクタ素子４０に閉磁路が形成されている。

複数の第２配線２２は、一次側の第２配線１２２と、二次側の第２配線２２２とで構成されている。
一次側の第２配線１２２は、一の第１配線１１３の＋Ｘ側の端部と、その一の第１配線１１３に隣接しない他の第１配線１１４の−Ｘ側の端部とを、順に連結するように配置されている。これらの第２配線１２２および第１配線１１３，１１４により、一次側の第１巻き線１４１が形成されている。この一次側の第１巻き線１４１は、一次側の第１電極対１１１，１２１に接続されている。

また二次側の第２配線２２２は、一の第１配線１１３に隣接する一の第１配線２１３の＋Ｘ側の端部と、その一の第１配線２１３に隣接しない他の第１配線２１４の−Ｘ側の端部とを、順に連結するように配置されている。これらの第２配線２２２および第１配線２１３，２１４により、二次側の第２巻き線２４１が形成されている。この二次側の第２巻き線２４１は、二次側の第２電極対２１１，２２１に接続されている。

このように、一次側の第１巻き線１４１および二次側の第２巻き線２４１を、第２磁性層３１のコアの周囲に配置して、インダクタンス素子が形成されている。これにより、本実施形態の電子基板は、電源回路用のＩＣチップとして利用しうるようになっている。本実施形態では、電極間にインダクタ素子４０が挿入されている例について述べたが、挿入される場所は、電極と外部端子間や、外部端子と外部端子間、その他電子基板上に内蔵されたパッシブコンポーネント同士間等、接続先に関しては様々な変形が可能である。このことは、後述されるすべての実施形態で同様である。

上述したように、本実施形態では、一の第１配線の端部と、その一の第１配線に隣接しない他の第１配線の端部とを順に連結するように第２配線が配置され、第１配線および第２配線からなる複数本の巻き線を備えたインダクタ素子が形成されている構成とした。この構成によれば、複数本の巻き線を交互に配置することが可能になり、また巻き密度を向上させることが可能になる。これにより、磁束密度を増加させることが可能になり、電子基板の電気的特性を向上させることができる。
そしてインダクタ素子４０のコア４２を磁性体材料で構成することにより、磁束密度を増加させることが可能になり、インダクタ素子４０のＬ値（インダクタンス）およびＱ値を著しく向上させることができる。
また、隣接する第１巻き線１４１、第２巻き線２４１の隙間に非磁性材料４４を充填し、さらにインダクタ素子４０の周囲を磁性体材料４３によって覆うことにより、インダクタ素子４０に閉磁路が形成されるので、磁束密度をさらに増加させることが可能になり、インダクタ素子４０のＬ値およびＱ値をさらに向上させることができる。

図４は、電子基板の変形例の説明図であり、図２（ａ）のＣ−Ｃ線に相当する部分における側面断面図である。図４に示す変形例では、パッシベーション膜８の裏側の略全面に導電層（電気的シールド層）７が形成されている。この導電層７は、電子回路の形成プロセスを利用して、ＡｌやＣｕ等の導電性材料により形成することが可能である。この導電層７を接地または一定電位に保持すれば、電磁シールド効果により、インダクタ素子４０の磁界が基板１０の能動素子を含む電子回路に及ぼす影響（カップリング）を低減することができる。なお導電層７は、インダクタ素子４０と電子回路との間であれば、いかなる位置に形成してもよい。また導電層７は、電子基板の略全面に形成されていなくても、少なくともインダクタ素子４０の形成領域に形成されていればよい。また、導電層のかわりに前述した磁性材料（フェライトやアモルファス金属層等）で磁気シールド層を形成してもよく、この方が磁気シールド特性は高く、インダクタ特性が向上する。また、インダクタの周囲に磁性層を形成した事で、電気、磁気シールド特性は更に向上する。

ここで、再び図２に戻ると、第１巻き線１４１、第２巻き線２４１はそれぞれ異なる第１電極対１１１，１２１、第２電極対２１１，２２１に連結されている。また、インダクタ素子４０では、第１電極対１１１，１２１に接続する電源（不図示）と、第２電極対２１１，２２１に接続する電源（不図示）を異ならせている。すなわち、第１電極対１１１，１２１の電極１１１から電極１２１へ電流I_１を、また第２電極対２１１，２２１の電極２２１から電極２１１へ電流I_２を供給できるようになっている。

これにより、ある時点では電極１１１、電極２２１をプラス極とし、電極２１１、電極１２１をマイナス極とすることができる。この場合、第１巻き線１４１に供給される電流I_１の流れる方向と、隣接する第２巻き線２４１に供給される電流I_２の流れる方向とが互いに逆方向となる。このように、隣接する第１巻き線１４１、第２巻き線２４１には交互に異なる電流I_１，I_２が流れる。
このように構成することで、電流I_１によって第１巻き線１４１に励起される磁界を電流I_２によって第２巻き線２４１に励起される逆方向の磁界によって相殺することができる。

このとき、第１巻き線１４１、第２巻き線２４１に電流I_１，I_２を、周波数が等しく位相を１８０°異ならせた交流電流として供給してもよい。これにより、第１電極対１１１，１２１、第２電極対２１１，２２１においてプラス極とマイナス極が周期的に入れ替わっても、第１巻き線１４１に供給される電流I_１の流れる方向と、第２巻き線２４１に供給される電流I_２の流れる方向とを常に互いに逆方向とすることができる。
したがって、電流I_１，I_２が高周波の交流電流であっても、電流I_１によって第１巻き線１４１に励起される磁界を電流I_２によって第２巻き線２４１に励起される磁界によって常に相殺することができる。

ここで、従来のように第１巻き線１４１、第２巻き線２４１に同方向、同周期の交流電流I_１，I_２を供給した場合、第１巻き線１４１、第２巻き線２４１に発生する磁界によって基板１０等に分極による双極子が生じ、磁界の方向変化に同調して双極子もその方向を変化する。磁界の方向変化の周期が遅い場合には、双極子の方向変化もこれに追従することができる。しかし、方向変化の周期が速くなっていくと、摩擦抵抗のため双極子の運動は次第に遅れ始める。このとき、加えられたエネルギーの一部が双極子の回転に基づく摩擦抵抗等のため、熱エネルギーとして消費され、基板１０等の温度を上昇させるので、大きなエネルギー損失を伴うこととなる。また、磁界によって基板１０や導体内には渦電流が発生し、渦電流損によるエネルギー損失を伴うこととなる。

しかしながら、本実施の形態によれば、第１巻き線１４１、第２巻き線２４１に高周波の交流電流I_１，I_２を流した場合であっても、電流I_１によって第１巻き線１４１に励起される磁界を電流I_２によって第２巻き線２４１に励起される磁界によって常に相殺することができる。したがって、磁界の変動に伴う双極子の運動を抑制し、第１巻き線１４１，第２巻き線２４１に加えられたエネルギーの一部が、基板１０等において熱エネルギーとして消費されることを防止できる。また、同様に渦電流損の発生を防止することができる。よって、インダクタ素子４０のエネルギー損失を抑制することが可能となる。

（再配置配線等）
図１（ａ）、図１（ｂ）に示すように、本実施形態に係る電子基板１は、相手側部材との接続に使用される接続端子６３と、基板１０と相手側部材との応力差を緩和する応力緩和層３０とを備えている。また、基板１０の周囲が高熱伝導率の放熱部材７２で覆われている。

電子基板１の周縁部に沿って、複数の電極６２が整列配置されている。近年の電子基板１の小型化により、隣接する電極６２間のピッチは非常に狭くなっている。この電子基板１を相手側部材に実装すると、隣接する電極６２間に短絡が発生するおそれがある。そこで電極６２間のピッチを広げるため、電極６２の再配置配線６４が形成されている。

具体的には、電子基板１の表面中央部に、接続端子６３を構成する複数のパッドが形成されている。その接続端子６３に対して、電極６２から引き出された再配置配線６４が連結されている。これにより、狭ピッチの電極６２が中央部に引き出されて広ピッチ化されている。このような電子基板１の形成には、ウエハの状態において一括して再配置配線や樹脂封止等を行なってから個々の電子基板１に分離する、Ｗ−ＣＳＰ（Ｗａｆｅｒ ｌｅｖｅｌ Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）技術が利用されている。

接続端子６３の表面には、バンプ７８が形成されている。このバンプ７８は、例えばハンダバンプであり、印刷法等によって形成されている。このバンプ７８が、相手側部材の接続端子に対して実装されるようになっている。
そのバンプ７８の周囲には、ソルダーレジスト６６が形成されている。このソルダーレジスト６６は、バンプ７８を相手側部材に実装する際にバンプ７８の隔壁となるものであり、樹脂等の電気絶縁性材料によって構成されている。このソルダーレジスト６６により、インダクタ素子を含む基板１０の表面全体が覆われている。

ところで、電子基板１を相手側部材に実装すると、電子基板１の基板１０と相手側部材との熱膨張係数の差により、両者間に熱応力が発生する。この熱応力を緩和するため、接続端子６３と基板１０との間に応力緩和層３０が形成されている。この応力緩和層３０は、感光性ポリイミドやＢＣＢ（ベンゾシクロブテン）、フェノールノボラック樹脂等の樹脂材料により、所定の厚さに形成されている。

本実施形態の電子基板１では、インダクタ素子４０の形成領域以外の領域に応力緩和層３０が形成されている。なお応力緩和層３０の表面にインダクタ素子を形成すれば、インダクタ素子４０とシリコン等からなる基板１０との距離を確保することが可能になり、シリコンとの磁束の干渉によって発生する漏れ電流を抑制することができる。これにより、インダクタ素子のＱ値を向上させることが可能になり、インダクタ素子４０の電気的特性を向上させることができる。

図１（ｂ）に戻り、基板１０の裏面および側面を覆うように、放熱部材７２が配置されている。この放熱部材７２は、基板１０の構成材料より熱伝導率の高い材料によって構成されている。例えば、基板１０を構成するシリコンより熱伝導率が高いＣｕの薄板をプレス成型することにより、放熱部材７２を形成することが可能である。

この放熱部材７２は、基板１０の裏面に配置された接着剤７１を介して基板１０に固定されている。その接着剤７１として、主成分となる樹脂ペーストに、熱伝導率の高い金属微粒子を分散させたものを採用することが望ましい。具体的には、Ａｇの微粒子を分散させたＡｇペーストを採用することが可能である。接着剤７１の塗布は、ディスペンサ等から吐出して行うことが可能である。

上述したように、本実施形態の電子基板１を電源回路に使用すると、インダクタ素子４０に大きな電流が流れて電子基板１が発熱する。本実施形態では、電子基板１の周囲を放熱部材７２で覆うとともに、その放熱部材７２を高熱伝導率の接着剤で基板１０に固定したので、電子基板１で発生した熱を迅速に外部に放出することが可能になる。これにより、電子基板１の温度上昇を抑制することが可能になり、電子基板の信頼性を向上させることができる。その結果、本実施形態の電子基板を電源回路に使用することが可能になる。

（実装構造）
図５は、第１実施形態に係る電子基板の実装構造の説明図であり、図１のＢ−Ｂ線に相当する部分における断面図である。図５に示すように、本実施形態に係る電子基板１は、相手側部材９０に実装して使用する。この相手側部材９０の表面には、配線パターン（不図示）およびランド９２，９４が形成されている。そのランド９２，９４の表面には、ハンダボール９３，９５が形成されている。本実施例では、はんだ接合方法についての説明を述べたが、ハンダボール９３，９５の代わりに、例えば銀ペーストなどの接着接合工法など、他の公知の実装方法を用いても良い。

そして、電子基板１のハンダバンプ７８と相手側部材９０のハンダボール９３とを結合させることにより、電子基板１の接続端子６３と相手側部材９０のランド９２とが電気的接続されている。また電子基板１の放熱部材７２が、ハンダボール９５を介して、相手側部材９０のランド９４に接続されている。これらの接続は、リフローやＦＣＢ（Ｆｌｉｐ Ｃｈｉｐ Ｂｏｎｄｉｎｇ）等を用いて一括して行うことが可能である。

このように、放熱部材７２を相手側部材９０に接続することにより、電子基板１の放熱効率を向上させることができる。また、相手側部材９０を介して放熱部材７２を接地することが可能になり、電子基板１を外部から電気的に隔離することができる。これらにより、電子基板の信頼性を向上させることができる。

（第２実施形態）
図６は、第２実施形態に係る電子基板の平面図である。なお図６では、紙面上側を＋Ｙ方向とし、紙面右側を＋Ｘ方向としている。第２実施形態に係る電子基板は、第２磁性層３１の周囲に第１巻き線１４１、第２巻き線２４１、第３巻き線３４１が形成され、第１巻き線１４１、第２巻き線２４１、第３巻き線３４１がそれぞれ異なる第１電極対１１１，１２１、第２電極対２１１，２２１、第３電極対３１１，３２１に連結されているものである。なお、第１実施形態と同様の構成となる部分については、その詳細な説明を省略する。

第２実施形態では、基板１０の表面上のインダクタ素子４０の形成領域に第１磁性層４３ａが平面状に形成され、その表面上に複数の第１配線１２が略平行に形成されている。また、隣接する第１配線１２の隙間に非磁性材料４４が充填され、第１非磁性層４４ａが形成されている。さらに、複数の第１配線１２および第１非磁性層の中央部を覆うように、直線状の第２磁性層３１が形成されている。さらに、その第２磁性層３１の表面を横断するように、複数の第２配線２２が略並行に形成されている。また、隣接する第２配線の隙間には非磁性材料４４が充填され、第２非磁性層４４ｂが形成されている。さらに、第２配線２２および第２非磁性層４４ｂを覆うように第３磁性層４３ｂが形成されている。
第３磁性層４３ｂは、第１磁性層４３ａの周縁部と重なるように形成されている。また第３磁性層４３ｂは、第２磁性層３１の両端部と重なるように形成されている。これにより、インダクタ素子４０の周囲が磁性体材料４３で覆われて、インダクタ素子４０に閉磁路が形成されている。

ここで、一の第１配線１１３の＋Ｘ側の端部と、その一の第１配線１１３に隣接しない他の第１配線１１４の−Ｘ側の端部とが、第２配線１２２により順に連結されて、第１巻き線１４１が形成されている。また、一の第１配線１１３に隣接する一の第１配線２１３の＋Ｘ側の端部と、その一の第１配線２１３に隣接しない他の第１配線２１４の−Ｘ側の端部とが、第２配線２２２により順に連結されて、第２巻き線２４１が形成されている。また、一の第１配線２１３に隣接する一の第１配線３１３の＋Ｘ側の端部と、その一の第１配線３１３に隣接しない他の第１配線３１４の−Ｘ側の端部とが、第２配線３２２により順に連結されて、第３巻き線３４１が形成されている。これにより、第２磁性層３１の周囲に３本の第１巻き線１４１、第２巻き線２４１、第３巻き線３４１が形成されている。
また、第１非磁性層４４ａおよび第２非磁性層４４ｂも同様に巻き線状に連結され、隣接した第１巻き線１４１、第２巻き線２４１、第３巻き線３４１の隙間に非磁性材料４４が充填された状態となっている。

そして、複数の第１配線１２のうち、＋Ｙ側の端部に配置された３本の第１配線１１３，２１３，３１３が、連結配線１１ａを介して異なる電極１１１，２１１，３１１に連結されている。また、複数の第２配線２２のうち、−Ｙ側の端部に配置された３本の第２配線１２８，２２８，３２８が、連結配線２１ａを介して異なる電極１２１，２２１，３２１に連結されている。これにより、３本の第１巻き線１４１、第２巻き線２４１、第３巻き線３４１が、それぞれ異なる第１電極対１１１，１２１、第２電極対２１１，２２１、第３電極対３１１，３２１に連結されている。

このように、第２実施形態に係る電子基板では、第２磁性層３１の周囲に複数の第１巻き線１４１、第２巻き線２４１、第３巻き線３４１が形成され、各巻き線がそれぞれ異なる第１電極対１１１，１２１、第２電極対２１１，２２１、第３電極対３１１，３２１に連結されている構成とした。このように、インダクタ素子の巻き線を三つ編み構造とすることにより、巻き線の巻き密度を増加させることが可能になり、磁束密度を向上させることができる。これにより、インダクタ素子４０のＬ値（インダクタ素子ンス）およびＱ値を著しく向上させることが可能になり、電子基板の電気的特性を向上させることができる。

ここで、第１実施形態と同様に、インダクタ素子４０では、第１電極対１１１，１２１に接続する電源（不図示）と、第２電極対２１１，２２１に接続する電源（不図示）と第３電極対３１１，３２１に接続する電源（不図示）を異ならせている。すなわち、第１電極対１１１，１２１の電極１１１から電極１２１へ電流I_１を、また第２電極対２１１，２２１の電極２２１から電極２１１へ電流I_２を、また第３電極対３１１，３２１の電極３１１から電極３２１へ電流I_３を供給できるようになっている。

これにより、ある時点で電極１１１、電極３１１、電極２２１をプラス極とし、電極２１１、電極１２１、電極３２１をマイナス極とすることができる。この場合、第１巻き線１４１に供給される電流I_１の流れる方向と、隣接する第２巻き線２４１に供給される電流I_２の流れる方向とが互いに逆方向となる。同様に、第２巻き線２４１に供給される電流I_２の流れる方向と、隣接する第３巻き線３４１に供給される電流I_３の流れる方向とが互いに逆方向となる。このように、隣接する第１巻き線１４１、第２巻き線２４１、第３巻き線３４１に交互に異なる電流I_１，I_２，I_３が流れるように、各巻き線の極性を異ならせて供給している。
このように構成することで、例えば、電流I_１，I_３によって第１巻き線１４１、第３巻き線３４１に励起される磁界を、電流I_２によって第２巻き線２４１に励起される逆方向の磁界によって相殺することができる。

このとき、図７に示すように、第１巻き線１４１、第２巻き線２４１、第３巻き線３４１に周波数が等しく、位相θを１２０°ずつ異ならせた交流電流として電流I_１，I_２，I_３を供給してもよい。これにより、第１電極対１１１，１２１、第２電極対２１１，２２１、第３電極対３１１，３２１においてプラス極とマイナス極が周期的に入れ替わっても、第１巻き線１４１，第２巻き線２４１，第３巻き線３４１のうち一の巻き線に供給される電流の流れる方向と、他の二の巻き線に供給される電流の流れる方向とを常に互いに逆方向とすることができる。

例えば、図７において電流I_１の位相が３０°の時点では、図６に示すように電極１１１、電極３１１、電極２２１がプラス極、電極２１１、電極１２１、電極３２１がマイナス極となっており、電極１１１から電極１２１へ正の電流I_１が、また電極２２１から電極２１１へ負の電流I_２が、また電極３１１から電極３２１へ正の電流I_３が供給されている。
したがって、電流I_１，I_２，I_３が高周波の交流電流であっても、電流I_１，I_３によって第１巻き線１４１，第３巻き線３４１に励起される磁界を、電流I_２によって第２巻き線２４１に励起される磁界によって相殺することができる。また、図７に示すように、その他の時点においても同様に、一の巻き線に励起される磁界を、他の二の巻き線に励起される磁界によって相殺することができることが分かる。

したがって、本実施の形態によれば、第１巻き線１４１，第２巻き線２４１，第３巻き線３４１に高周波の交流電流I_１，I_２，I_３を流した場合であっても、一の巻き線に励起される磁界を、他の二の巻き線に励起される磁界によって相殺することができるので、第１実施形態と同様に、第１巻き線１４１，第２巻き線２４１，第３巻き線３４１に加えられたエネルギーの一部が、基板１０等において熱エネルギーとして消費されることを防止できる。また、基板１０や導体内において渦電流損が発生することを防止できる。よって、インダクタ素子４０のエネルギー損失を抑制することが可能となる。

なお第２実施形態では、直線状のコア４２の周囲にらせん状の巻き線を配置して、直線状のインダクタ素子４０を形成したが、これ以外の形状のインダクタ素子を形成することも可能である。
図８は、インダクタ素子の変形例の平面図である。なお図８では、巻き線等の記載を省略して、インダクタ素子の概略形状のみを示している。図８（ａ）に示すように、略円形状のトロイダルインダクタ素子を形成すれば、磁束が閉ループを構成するため、高効率のインダクタ素子を提供することができる。また図８（ｂ）に示す略矩形状や、図８（ｃ）に示す多角形状とすれば、設計が容易であり、所望の特性を有するインダクタ素子を形成することができる。

また図８（ｄ）に示す渦巻き状のインダクタ素子を形成してもよい。この構成によれば、狭い領域内に多くの巻き線を配置することが可能になり、磁束密度を向上させることができる。なお渦巻きの中央部に空間を設けることにより、磁束密度をさらに向上させることが可能になる。また図８（ｅ）に示すように、内側から外側に向かって徐々に太くなる渦巻き状のインダクタ素子を形成してもよい。その際、内側から外側に向かって第１配線および第２配線の断面積を増加させることが望ましい。この構成によれば、インダクタ素子の配線抵抗の減少と、形成領域の縮小とを両立させることが可能になり、高効率のインダクタ素子を形成することができる。

（電子機器）
次に、上述した電子基板の使用方法、および上述した電子基板を備えた電子機器の例について説明する。
図９は、携帯電話の斜視図である。上述した電子基板は、携帯電話３００の筐体内部に配置されている。このように、電子基板を複数本の巻き線を備えたインダクタ素子のエネルギー損失を最小限にした状態で使用することで、電気的特性に優れ、エネルギー損失の小さい低コストの電子基板を携帯電話等の電子機器に備えることができる。したがって、電気的特性に優れ、エネルギー効率のよい低コストの携帯電話を提供することができる。

なお、上述した半導体装置は、携帯電話以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。いずれの場合でも、電気的特性に優れた低コストの電子機器を提供することができる。

なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。すなわち、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
例えば、隣接する巻き線に交互に異なる電流を流す際に、各巻き線に流れる各電流値の和が各電流値の絶対値の和より小となるように、各巻き線に電流の極性を異ならせた状態で供給してもよい。このように構成することで、正方向の電流によって巻き線に励起される磁界を、逆方向の電流によって他の巻き線に励起される逆方向の磁界によって相殺することができる。

また、上記実施形態では電子基板の表面にインダクタ素子を形成したが、電子基板の裏面にインダクタ素子を形成して、貫通電極により表面との導通を確保してもよい。また上記実施形態では、電子回路が形成された電子基板にインダクタ素子を形成したが、電気絶縁性材料からなる電子基板にインダクタ素子を形成してもよい。また上記実施形態では、電解メッキ法により第１配線および第２配線を形成したが、スパッタ法や蒸着法等の他の成膜方法を採用してもよい。

以上説明してきた例では、再配置配線型のウエハレベルパッケージ構造とインダクタ構造の混在構造について述べてきたが、ウエハレベルパッケージ構造はこれに限ることはなく、外部端子部にＣｕポスト構造を有するウエハレベルパッケージ構造など、その他の公知のウエハレベルパッケージ構造とインダクタ構造の混在構造にしても構わない。どちらでも、信頼性やインダクタ特性の双方に優れた構造を提供することができる。

第１実施形態に係る電子基板の説明図である。 インダクタ素子の説明図である。 図２（ａ）のＤ−Ｄ線における側面断面図である。 電子基板の変形例の説明図である。 第１実施形態に係る電子基板の実装構造の説明図である。 第２実施形態に係るインダクタ素子の説明図である。 第２実施形態に係るインダクタ素子の電流値のグラフである。 インダクタ素子の変形例の説明図である。 携帯電話の斜視図である。

符号の説明

１…電子基板 １０…基板 １２…第１配線 ２２…第２配線 ３１…第２磁性層（絶縁層） ４０…インダクタ素子 ４１…巻き線 ４３…磁性体材料 ４４…非磁性材料 ７１…接着剤 ７２…放熱部材 １１１，１２１…第１電極対（電極） ２１１，２２１…第２電極対（電極） ３１１，３２１…第３電極対（電極） １１３，１１４，１１８，２１３，２１４，２１８，３１３，３１４…第１配線 １２２，１２８，２２２，２２８，３２２…第２配線 １４１…第１巻き線（巻き線） ２４１…第２巻き線（巻き線） ３４１…第３巻き線（巻き線） ３００…携帯電話（電子機器） Ｉ_１，Ｉ_２，Ｉ_３…電流

Claims (9)

1. 基板上にインダクタ素子を備えた電子基板であって、
   前記基板上に形成された複数の第１配線と、
   前記複数の第１配線の中央部を覆うように連続形成された絶縁層と、
   前記絶縁層の表面を横断するように形成された複数の第２配線とを備え、
   前記第２配線は、一の前記第１配線の端部と、前記一の第１配線に隣接しない他の前記第１配線の端部とを、順に連結するように配置され、
   前記インダクタ素子は、前記第１配線および前記第２配線からなる複数本の巻き線を備えると共に、
   前記複数本の巻き線が、それぞれ異なる電極に連結され、
   隣接する前記巻き線には交互に異なる信号が流れることを特徴とする電子基板。
2. 前記絶縁層は少なくとも表面が絶縁されている磁性層であることを特徴とする請求項１記載の電子基板。
3. 前記インダクタ素子は２本の前記巻き線を備え、
   前記各電極から前記各巻き線に対して、周波数が等しい交流電流が、位相を１８０°異ならせた状態で供給されることを特徴とする請求項１または請求項２記載の電子基板。
4. 前記インダクタ素子は３本の前記巻き線を備え、
   前記各電極から前記各巻き線に対して、周波数が等しい交流電流が、位相を１２０°ずつ異ならせた状態で供給されることを特徴とする請求項１または請求項２記載の電子基板。
5. 隣接する前記巻き線の隙間には非磁性材料が充填されるとともに、前記インダクタ素子の周囲が磁性体材料で覆われていることを特徴とする請求項１ないし請求項４のいずれか１項に記載の電子基板。
6. 前記基板の周囲の全部または一部が、前記基板より熱伝導率の高い材料からなる放熱部材で覆われていることを特徴とする請求項１ないし請求項５のいずれか１項に記載の電子基板。
7. 前記放熱部材は、金属微粒子を分散させた接着剤を介して、前記基板に固着されていることを特徴とする請求項６に記載の電子基板。
8. 基板上に形成された複数の第１配線と、
   前記複数の第１配線の中央部を覆うように連続形成された絶縁層と、
   前記絶縁層の表面を横断するように形成された複数の第２配線とを備え、
   前記第２配線は、一の前記第１配線の端部と、前記一の第１配線に隣接しない他の前記第１配線の端部とを、順に連結するように配置され、
   前記第１配線および前記第２配線からなる複数本の巻き線を備えると共に、前記複数本の巻き線がそれぞれ異なる電極に連結された、インダクタ素子を備える電子基板の使用方法であって、
   隣接する前記巻き線には交互に異なる信号が流れることを特徴とする電子基板の使用方法。
9. 請求項１ないし請求項７のいずれか１項に記載の電子基板を備えたことを特徴とする電子機器。

Images