JP2008140962A - Electronic board, method of using the same, and electronic device - Google Patents
Electronic board, method of using the same, and electronic device Download PDFInfo
- Publication number
- JP2008140962A JP2008140962A JP2006325370A JP2006325370A JP2008140962A JP 2008140962 A JP2008140962 A JP 2008140962A JP 2006325370 A JP2006325370 A JP 2006325370A JP 2006325370 A JP2006325370 A JP 2006325370A JP 2008140962 A JP2008140962 A JP 2008140962A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- windings
- substrate
- inductor element
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H10W72/20—
Landscapes
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】電気的特性を向上させ、放熱特性を向上させると共に、インダクタ素子のエネルギー損失を抑制することが可能な電子基板、その使用方法および電子機器を提供する。
【解決手段】基板10上に形成された複数の第1配線12と、複数の第1配線12の中央部を覆うように連続形成された絶縁層(第2磁性層31)と、絶縁層の表面を横断するように形成された複数の第2配線22とを備え、第2配線122は一の前記第1配線113の端部と、その一の第1配線113に隣接しない他の第1配線114の端部とを、順に連結するように配置され、インダクタ素子40は、第1配線12および第2配線22からなる複数本の巻き線141,241を備えると共に、複数本の巻き線141,241が、それぞれ異なる電極111,121、電極211,221に連結され、隣接する巻き線141,241には交互に異なる信号(電流I1,I2)が流れることを特徴とする電子基板。
【選択図】図2An electronic substrate, a method of using the electronic substrate, and an electronic device capable of improving electrical characteristics, improving heat dissipation characteristics, and suppressing energy loss of an inductor element.
A plurality of first wirings 12 formed on a substrate 10, an insulating layer (second magnetic layer 31) continuously formed so as to cover a central portion of the plurality of first wirings 12, and an insulating layer A plurality of second wirings 22 formed so as to cross the surface, and the second wiring 122 is an end portion of one of the first wirings 113 and another first wiring not adjacent to the first wiring 113. The inductor element 40 includes a plurality of windings 141 and 241 including the first wiring 12 and the second wiring 22, and a plurality of windings 141. , 241 are connected to different electrodes 111, 121 and 211, 221, respectively, and different signals (currents I 1 , I 2 ) flow alternately through the adjacent windings 141, 241.
[Selection] Figure 2
Description
本発明は、電子基板、その使用方法および電子機器に関するものである。 The present invention relates to an electronic substrate, a method for using the same, and an electronic apparatus.
携帯電話やパーソナルコンピュータ等の電子機器には、電子回路が形成された電子基板(半導体チップ)が搭載されている。この電子基板は、抵抗やインダクタ素子、キャパシタ等の受動素子とともに利用される場合がある。特許文献1および特許文献2には、電子基板上にスパイラルインダクタ素子を形成する技術が提案されている。スパイラルインダクタ素子は、コアとなる台座の表面に渦巻き状の巻き線が形成されたものである。また非特許文献1には、電子基板上にトロイダルインダクタ素子を形成する技術が提案されている。トロイダルインダクタ素子は、リング状のコアの周りに、らせん状の巻き線が形成されたものである。
しかしながら、インダクタ素子で発生する磁束と電子基板を構成するシリコンとの干渉により漏れ電流が発生するので、インダクタ素子のQ値(インダクタンスと抵抗値との比)の向上に限界があるという問題がある。
近時では、電子基板や半導体チップ上に形成されたインダクタ素子をチョークコイルや変圧器等電源回路の一部として機能させることが検討されている。この場合には、インダクタ素子のインダクタンス値の向上が不可欠である。しかしながら、インダクタ素子のインダクタンス値の向上には、インダクタ素子の多巻き化が伴い、多くの電流を流すために発熱も伴うことになる。そのため、電子基板の大型化の抑制および温度上昇の抑制が望まれている。
また、インダクタ素子に高周波の交流電圧が負荷されると、インダクタ素子に加えられたエネルギーの一部がコアや基板において熱エネルギーに変わり、コアや基板の温度を上昇させることで、エネルギー損失を被る。その結果、インダクタンスなどの電気的特性の向上に限界があるという問題がある。
However, since leakage current is generated due to interference between the magnetic flux generated in the inductor element and silicon constituting the electronic substrate, there is a problem that there is a limit in improving the Q value (ratio between the inductance and the resistance value) of the inductor element. .
Recently, it has been studied to cause an inductor element formed on an electronic substrate or a semiconductor chip to function as a part of a power supply circuit such as a choke coil or a transformer. In this case, it is essential to improve the inductance value of the inductor element. However, the improvement of the inductance value of the inductor element is accompanied by an increase in the number of windings of the inductor element, and heat is also generated because a large amount of current flows. Therefore, suppression of the enlargement of an electronic substrate and suppression of a temperature rise are desired.
In addition, when a high-frequency AC voltage is applied to the inductor element, part of the energy applied to the inductor element is changed to thermal energy in the core and the substrate, and the core and the substrate temperature are increased, resulting in an energy loss. . As a result, there is a problem that there is a limit to improvement of electrical characteristics such as inductance.
本発明は、上記課題を解決するためになされたものであって、電気的特性を向上させ、放熱特性を向上させると共に、インダクタ素子のエネルギー損失を抑制することが可能な電子基板、その使用方法および電子機器の提供を目的とする。 The present invention has been made to solve the above-described problem, and an electronic substrate capable of improving electrical characteristics, improving heat dissipation characteristics, and suppressing energy loss of inductor elements, and a method of using the same And to provide electronic equipment.
上記目的を達成するため、本発明に係る電子基板は、基板上にインダクタ素子を備えた電子基板であって、前記基板上に形成された複数の第1配線と、前記複数の第1配線の中央部を覆うように連続形成された絶縁層と、前記絶縁層の表面を横断するように形成された複数の第2配線とを備え、前記第2配線は、一の前記第1配線の端部と、前記一の第1配線に隣接しない他の前記第1配線の端部とを、順に連結するように配置され、前記インダクタ素子は、前記第1配線および前記第2配線からなる複数本の巻き線を備えると共に、前記複数本の巻き線が、それぞれ異なる電極に連結され、隣接する前記巻き線には交互に異なる信号が流れることを特徴とする。
この構成によれば、複数本の巻き線を交互に配置することが可能になり、また巻き密度を向上させることが可能になる。これにより、磁束密度を増加させることが可能になり、インダクタ素子のインダクタンス値およびQ値を向上させることができる。したがって、電子基板の電気的特性を向上させることができる。
また、各巻き線に連結された異なる電極から各巻き線に交互に異なる信号が流れ、互いの巻き線が発生する磁界を相殺する。したがって、特に高周波の交流電流を供給する場合に、基板における巻き線の磁界の変動に伴う双極子の運動を抑制し、基板で消費される熱エネルギーを減少させ、インダクタ素子のエネルギー損失を抑制することができる。また、基板や導体内での渦電流の発生を防止し、渦電流損によるインダクタ素子のエネルギー損失を抑制することができる。
In order to achieve the above object, an electronic substrate according to the present invention is an electronic substrate including an inductor element on a substrate, and includes a plurality of first wirings formed on the substrate, and the plurality of first wirings. An insulating layer continuously formed so as to cover a central portion; and a plurality of second wirings formed so as to cross a surface of the insulating layer, wherein the second wiring is an end of the first wiring. And the end of the other first wiring not adjacent to the first first wiring are sequentially connected, and the inductor element includes a plurality of the first wiring and the second wiring. The plurality of windings are connected to different electrodes, respectively, and different signals alternately flow through the adjacent windings.
According to this configuration, a plurality of windings can be alternately arranged, and the winding density can be improved. As a result, the magnetic flux density can be increased, and the inductance value and Q value of the inductor element can be improved. Therefore, the electrical characteristics of the electronic substrate can be improved.
Further, different signals flow alternately from the different electrodes connected to the respective windings to the respective windings, thereby canceling the magnetic fields generated by the mutual windings. Therefore, especially when supplying a high-frequency alternating current, the movement of the dipole accompanying the fluctuation of the winding magnetic field in the substrate is suppressed, the thermal energy consumed by the substrate is reduced, and the energy loss of the inductor element is suppressed. be able to. Further, it is possible to prevent the generation of eddy currents in the substrate and the conductor, and to suppress the energy loss of the inductor element due to the eddy current loss.
また、前記絶縁層は少なくとも表面が絶縁されている磁性層であることが望ましい。
この構成によれば、巻き線の磁束密度が向上するため、インダクタ素子のインダクタンス値およびQ値を向上させることができる。したがって、電子基板の電気的特性を向上させることができる。
The insulating layer is preferably a magnetic layer having at least a surface insulated.
According to this configuration, since the magnetic flux density of the winding is improved, the inductance value and Q value of the inductor element can be improved. Therefore, the electrical characteristics of the electronic substrate can be improved.
また前記インダクタ素子は2本の前記巻き線を備え、前記各電極から前記各巻き線に対して、周波数が等しい交流電流が、位相を180°異ならせた状態で供給されていてもよい。
この構成によれば、各巻き線に互いに逆方向の電流が流れるので、互いの巻き線の発生する磁界を相殺できる。したがって、特に高周波の交流電流を供給する場合に、基板での双極子の運動による熱損失を最小限にし、インダクタ素子のエネルギー損失を最小限にすることができる。また、基板や導体内での渦電流の発生を防止し、渦電流損によるインダクタ素子のエネルギー損失を抑制することができる。
Further, the inductor element may include two windings, and an alternating current having the same frequency may be supplied from each electrode to each winding in a state where the phases are different by 180 °.
According to this configuration, since currents in opposite directions flow through the windings, the magnetic fields generated by the windings can be offset. Therefore, particularly when a high-frequency alternating current is supplied, heat loss due to dipole motion on the substrate can be minimized, and energy loss of the inductor element can be minimized. Further, it is possible to prevent the generation of eddy currents in the substrate and the conductor, and to suppress the energy loss of the inductor element due to the eddy current loss.
また前記インダクタ素子は3本の前記巻き線を備え、前記各電極から前記各巻き線に対して、周波数が等しい交流電流が、位相を120°ずつ異ならせた状態で供給されていてもよい。
この構成によれば、3本の巻き線のうちの一の巻き線の電流の方向と他の二の巻き線の電流とが互いに逆方向に流れるので、一の巻き線の発生する磁界を他の二の巻き線の発生する磁界で相殺できる。したがって、特に高周波の交流電流を供給する場合に、基板での双極子の運動による熱損失を最小限にし、インダクタ素子のエネルギー損失を抑制することができる。また、基板や導体内での渦電流の発生を防止し、渦電流損によるインダクタ素子のエネルギー損失を抑制することができる。
The inductor element may include three windings, and an alternating current having the same frequency may be supplied from each electrode to each winding in a state in which the phases are different by 120 °.
According to this configuration, since the current direction of one of the three windings and the current of the other two windings flow in opposite directions, the magnetic field generated by one winding is different from the other. Can be canceled by the magnetic field generated by the second winding. Therefore, particularly when supplying a high-frequency alternating current, it is possible to minimize the heat loss due to the movement of the dipole in the substrate and to suppress the energy loss of the inductor element. Further, it is possible to prevent the generation of eddy currents in the substrate and the conductor, and to suppress the energy loss of the inductor element due to the eddy current loss.
また、隣接する前記巻き線の隙間には非磁性材料が充填されるとともに、前記インダクタ素子の周囲が磁性体材料で覆われていてもよい。
この構成によれば、磁性体材料によって閉磁路が形成されているので、磁束密度をさらに増加させることが可能となり、インダクタ素子のインダクタンス値およびQ値をさらに向上させることができる。
In addition, a gap between adjacent windings may be filled with a nonmagnetic material, and the periphery of the inductor element may be covered with a magnetic material.
According to this configuration, since the closed magnetic circuit is formed by the magnetic material, the magnetic flux density can be further increased, and the inductance value and Q value of the inductor element can be further improved.
また前記基板の周囲の全部または一部が、前記基板より熱伝導率の高い材料からなる放熱部材で覆われていることが望ましい。
この構成によれば、電子基板で発生した熱を迅速に外部に放出することが可能になる。
したがって、電子基板の温度上昇を抑制することができる。
Moreover, it is desirable that all or part of the periphery of the substrate is covered with a heat dissipation member made of a material having a higher thermal conductivity than the substrate.
According to this configuration, it is possible to quickly release the heat generated in the electronic substrate to the outside.
Therefore, the temperature rise of the electronic substrate can be suppressed.
また前記放熱部材は、金属微粒子を分散させた接着剤を介して、前記基板に固着されていることが望ましい。
金属微粒子を分散させることにより、接着剤の熱伝導率が高くなるので、電子基板で発生した熱を迅速に外部に放出することが可能になる。したがって、電子基板の温度上昇を抑制することができる。
Further, it is desirable that the heat dissipating member is fixed to the substrate via an adhesive in which metal fine particles are dispersed.
Dispersing the metal fine particles increases the thermal conductivity of the adhesive, so that the heat generated in the electronic substrate can be quickly released to the outside. Therefore, the temperature rise of the electronic substrate can be suppressed.
一方、本発明に係る電子基板の使用方法は、基板上に形成された複数の第1配線と、前記複数の第1配線の中央部を覆うように連続形成された絶縁層と、前記絶縁層の表面を横断するように形成された複数の第2配線とを備え、前記第2配線は、一の前記第1配線の端部と、前記一の第1配線に隣接しない他の前記第1配線の端部とを、順に連結するように配置され、前記第1配線および前記第2配線からなる複数本の巻き線を備えると共に、前記複数本の巻き線がそれぞれ異なる電極に連結された、インダクタ素子を備える電子基板の使用方法であって、隣接する前記巻き線には交互に異なる信号が流れることを特徴とする。
この方法によれば、複数本の巻き線を備えたインダクタ素子のエネルギー損失を最小限にして電子基板を使用することができる。
On the other hand, the method of using the electronic substrate according to the present invention includes a plurality of first wirings formed on the substrate, an insulating layer continuously formed so as to cover a central portion of the plurality of first wirings, and the insulating layer. A plurality of second wirings formed so as to cross the surface of the first wiring, and the second wiring includes an end portion of the first wiring and the other first wiring not adjacent to the first wiring. The wiring ends are arranged in order to be connected to each other, and include a plurality of windings composed of the first wiring and the second wiring, and the plurality of windings are connected to different electrodes, A method of using an electronic substrate including an inductor element, wherein different signals alternately flow in adjacent windings.
According to this method, it is possible to use the electronic substrate while minimizing the energy loss of the inductor element having a plurality of windings.
一方、本発明に係る電子機器は、上述した電子基板を備えたことを特徴とする。
この構成によれば、電気的特性に優れ、エネルギー損失の小さい低コストの電子基板を備えているので、電気的特性に優れ、エネルギー効率のよい低コストの電子機器を提供することができる。
On the other hand, an electronic apparatus according to the present invention includes the above-described electronic substrate.
According to this configuration, since the low-cost electronic substrate having excellent electrical characteristics and low energy loss is provided, a low-cost electronic device having excellent electrical characteristics and high energy efficiency can be provided.
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
(第1実施形態)
図1は電子基板の説明図であり、図1(a)は平面図であり、図1(b)は図1(a)のB−B線における側面断面図である。なお図1(a)では、後述するソルダーレジストおよび放熱部材の記載を省略している。図1(a)に示すように、本実施形態に係る電子基板1は、例えばICやLSI等の集積回路のベアチップであり、基板10の表面上にインダクタ素子40を備えている。
Embodiments of the present invention will be described below with reference to the drawings. In each drawing used for the following description, the scale of each member is appropriately changed to make each member a recognizable size.
(First embodiment)
FIG. 1 is an explanatory view of an electronic substrate, FIG. 1 (a) is a plan view, and FIG. 1 (b) is a side sectional view taken along line BB of FIG. 1 (a). In FIG. 1A, description of a solder resist and a heat radiating member, which will be described later, is omitted. As shown in FIG. 1A, the electronic substrate 1 according to the present embodiment is a bare chip of an integrated circuit such as an IC or LSI, and includes an
図1(b)に示すように、電子基板1は、シリコンやガラス、石英、水晶等からなる基板10を備えている。その基板10の表面には、電子回路(不図示)が形成されている。
その電子回路は、少なくとも配線パターンが形成されており、複数のパッシブコンポーネント(部品)や複数のトランジスタ、複数の薄膜トランジスタ(Thin Film Transistor;TFT)等の半導体素子や、それらを相互に接続する配線等によって構成されている。その電子回路を保護するため、基板10の表面には、SiN等の電気絶縁性材料からなるパッシベーション膜8が形成されている。一方、基板10の表面周縁部や中央部には、電子回路を外部に電気的接続するための電極62が形成されている。その電極62の表面には、パッシベーション膜8の開口部が形成されている。
As shown in FIG. 1B, the electronic substrate 1 includes a
In the electronic circuit, at least a wiring pattern is formed, semiconductor elements such as a plurality of passive components (components), a plurality of transistors, and a plurality of thin film transistors (TFTs), wirings interconnecting them, and the like It is constituted by. In order to protect the electronic circuit, a
(インダクタ素子)
図2はインダクタ素子の説明図であり、図2(a)は平面図であり、図2(b)は図2(a)のC−C線における側面断面図である。また、図3は図2(a)のD−D線における側面断面図である。なお図2(a)では、後述するソルダーレジストおよび放熱部材の記載を省略している。また図2(a)では、紙面上側を+Y方向とし、紙面右側を+X方向としている。
インダクタ素子40は、ライン状の第2磁性層31と、第2磁性層31の裏面を横断するように配置された複数の第1配線12と、第2磁性層31の表面を横断するように配置された複数の第2配線22とを備え、第1配線12および第2配線22によりらせん状の巻き線41が形成されている。そして、一次側の第1巻き線141および二次側の第2巻き線241を、第2磁性層31からなるコア42の周囲に配置して、インダクタ素子40が形成されている。このインダクタ素子40の周囲は磁性体材料43によって覆われ、閉磁路が形成されている。このように、コア42に磁性材料を用いれば、インダクタとしての性能(インダクタンス値)は磁束密度が向上するため、格段に上がるものの、そこまでの特性を望まない場合は、コア42は絶縁材料で形成された絶縁層でも構わない。
(Inductor element)
2A and 2B are explanatory diagrams of the inductor element, FIG. 2A is a plan view, and FIG. 2B is a side cross-sectional view taken along the line CC in FIG. 2A. FIG. 3 is a side sectional view taken along the line DD in FIG. In FIG. 2A, descriptions of a solder resist and a heat radiating member, which will be described later, are omitted. In FIG. 2A, the upper side of the paper surface is the + Y direction, and the right side of the paper surface is the + X direction.
The
パッシベーション膜8の表面におけるインダクタ素子40の形成領域には、磁性体材料43によって、第1磁性層43aが形成されている。ここで、磁性体材料43は、後述する第2磁性層と同様に、例えばフェライト等が用いられる。
この第1磁性層43aの表面に第1配線12が形成されている。この第1配線12は、銅(Cu)、金(Au)、銀(Ag)、チタン(Ti)、タングステン(W)、チタンタングステン(TiW)、窒化チタン(TiN)、ニッケル(Ni)、ニッケルバナジウム(NiV)、クロム(Cr)、アルミニウム(Al)、パラジウム(Pd)等の導電性材料で形成されている。なおインダクタ素子40の巻き線として必要な抵抗レンジや耐許容電流値等の特性に応じて、第1配線12の構成材料を適宜選択することができる。なお電解メッキ法により第1配線12を形成する場合には、第1配線12は下地層の表面に形成されるが、図2(b)では下地層の記載を省略している。
A first
The
第1配線12は略平行四辺形状にパターニングされ、複数の第1配線12が略平行に配置されている。なお隣接する第1配線12間のスペースは、フォトリソグラフィの解像限界付近の一定幅に形成することが望ましい。これにより、第1配線12のL/S(Line and Space)の比率が大きくなり、配線抵抗を低減することができる。そして複数の第1配線12のうち、+Y側の端部に配置された第1配線118が、連結配線111aを介して一次側電極111に連結され、その隣に配置された第1配線218が、連結配線211aを介して二次側電極211に連結されている。
また、隣接する第1配線12間のスペースには、非磁性材料44が充填され、図3に示すように第1非磁性層44aが形成されている。ここで非磁性材料44としては、アクリル樹脂や感光性ポリイミド、BCB(ベンゾシクロブテン)、フェノールノボラック樹脂等の感光性樹脂材料が用いられる。このような感光性樹脂材料を用いることで、フォトリソグラフィによるパターニングを行うことができる。
The
A space between adjacent
複数の第1配線12および第1非磁性層44aの中央部を覆うように、ライン状の第2磁性層31が形成されている。
第2磁性層31の延在方向に垂直な断面は、略半円形状とされている。この第2磁性層31を構成する磁性体材料としてフェライトを採用することにより、磁性体材料を低コストで導入することができる。フェライトは、Fe2O3を主成分とし、2価の金属酸化物との複合酸化物の総称であり、電気絶縁性を有する。後述するようにフェライトは、第1金属であるFeと、第2金属であるMnやCo、Ni等とを、酸化することによって得ることができる。なおスピネル型フェライト(MFe2O4)は軟質磁性材料として、マグネトプランバイト型フェライト(MFe12O19)は永久磁石として、ガーネット型フェライト(MFe5O12;M=Y,Sm、Gd,Dy,Ho,Er,Yb)はマイクロ波用材料としてサーキュレータ、アイソレータ等に用いられる。フェライトは、酸化物であるため表面が絶縁状態であるから、後述するコイルパターンをその直上に形成することができる。鉄などの磁性金属層で第2磁性層31を形成する場合は、その表面を酸化したり、絶縁性の樹脂を被着させる等の絶縁処理を施すことが好ましい。また、磁性層はFe系などに代表される透磁率の高いアモルファス金属層でも良い。
A linear second magnetic layer 31 is formed so as to cover the central portions of the plurality of
A cross section perpendicular to the extending direction of the second magnetic layer 31 is substantially semicircular. By adopting ferrite as the magnetic material constituting the second magnetic layer 31, the magnetic material can be introduced at low cost. Ferrite is a general term for complex oxides composed mainly of Fe2O3 and divalent metal oxides, and has electrical insulation. As will be described later, ferrite can be obtained by oxidizing Fe, which is a first metal, and Mn, Co, Ni, etc., which are second metals. Spinel type ferrite (MFe2O4) is a soft magnetic material, magnetoplumbite type ferrite (MFe12O19) is a permanent magnet, and garnet type ferrite (MFe5O12; M = Y, Sm, Gd, Dy, Ho, Er, Yb) is a micro material. Used as a wave material for circulators, isolators and the like. Since ferrite is an oxide and has an insulating surface, a coil pattern to be described later can be formed immediately above. When the second magnetic layer 31 is formed of a magnetic metal layer such as iron, it is preferable to perform an insulating process such as oxidizing the surface or depositing an insulating resin. Further, the magnetic layer may be an amorphous metal layer having a high magnetic permeability represented by an Fe-based material.
第2磁性層31の表面を横断するように第2配線22が形成されている。この第2配線22も、第1配線12と同様の導電性材料で形成されている。また第2配線22も略平行四辺形状にパターニングされ、複数の第2配線22が略平行に配置されている。なお隣接する第2配線22間のスペースも、フォトリソグラフィの解像限界付近の一定幅に形成することが望ましい。そして複数の第2配線22のうち、−Y側の端部に配置された第2配線128が、連結配線121aを介して一次側電極121に連結され、その隣に配置された第2配線228が、連結配線221aを介して二次側電極221に連結されている。
また、隣接する第2配線22間のスペースにも非磁性材料44が充填され、第2非磁性層44bが形成されている。この第2非磁性層44bの端部は、第1非磁性層44aの端部と重なるように形成されている。これにより、巻き線41の隙間の全てに非磁性材料44が充填されている。
A
A space between adjacent
また、複数の第2配線22および第2非磁性層44bを覆うように、磁性体材料43によって第3磁性層43bが形成されている。磁性体材料43として、第2磁性層31を構成する磁性体材料と同様に、例えばフェライト等を採用することが可能である。第3磁性層43bは、第1磁性層43aの周縁部と重なるように形成されている。また第3磁性層43bは、第2磁性層31の両端部と重なるように形成されている。これにより、インダクタ素子40の周囲が磁性体材料43で覆われて、インダクタ素子40に閉磁路が形成されている。
The third
複数の第2配線22は、一次側の第2配線122と、二次側の第2配線222とで構成されている。
一次側の第2配線122は、一の第1配線113の+X側の端部と、その一の第1配線113に隣接しない他の第1配線114の−X側の端部とを、順に連結するように配置されている。これらの第2配線122および第1配線113,114により、一次側の第1巻き線141が形成されている。この一次側の第1巻き線141は、一次側の第1電極対111,121に接続されている。
The plurality of
The
また二次側の第2配線222は、一の第1配線113に隣接する一の第1配線213の+X側の端部と、その一の第1配線213に隣接しない他の第1配線214の−X側の端部とを、順に連結するように配置されている。これらの第2配線222および第1配線213,214により、二次側の第2巻き線241が形成されている。この二次側の第2巻き線241は、二次側の第2電極対211,221に接続されている。
The
このように、一次側の第1巻き線141および二次側の第2巻き線241を、第2磁性層31のコアの周囲に配置して、インダクタンス素子が形成されている。これにより、本実施形態の電子基板は、電源回路用のICチップとして利用しうるようになっている。本実施形態では、電極間にインダクタ素子40が挿入されている例について述べたが、挿入される場所は、電極と外部端子間や、外部端子と外部端子間、その他電子基板上に内蔵されたパッシブコンポーネント同士間等、接続先に関しては様々な変形が可能である。このことは、後述されるすべての実施形態で同様である。
As described above, the primary winding 141 and the secondary winding 241 on the secondary side are arranged around the core of the second magnetic layer 31 to form an inductance element. Thereby, the electronic substrate of this embodiment can be utilized as an IC chip for a power supply circuit. In the present embodiment, an example in which the
上述したように、本実施形態では、一の第1配線の端部と、その一の第1配線に隣接しない他の第1配線の端部とを順に連結するように第2配線が配置され、第1配線および第2配線からなる複数本の巻き線を備えたインダクタ素子が形成されている構成とした。この構成によれば、複数本の巻き線を交互に配置することが可能になり、また巻き密度を向上させることが可能になる。これにより、磁束密度を増加させることが可能になり、電子基板の電気的特性を向上させることができる。
そしてインダクタ素子40のコア42を磁性体材料で構成することにより、磁束密度を増加させることが可能になり、インダクタ素子40のL値(インダクタンス)およびQ値を著しく向上させることができる。
また、隣接する第1巻き線141、第2巻き線241の隙間に非磁性材料44を充填し、さらにインダクタ素子40の周囲を磁性体材料43によって覆うことにより、インダクタ素子40に閉磁路が形成されるので、磁束密度をさらに増加させることが可能になり、インダクタ素子40のL値およびQ値をさらに向上させることができる。
As described above, in the present embodiment, the second wiring is arranged so as to sequentially connect the end of one first wiring and the end of another first wiring not adjacent to the first first wiring. The inductor element including a plurality of windings composed of the first wiring and the second wiring is formed. According to this configuration, a plurality of windings can be alternately arranged, and the winding density can be improved. As a result, the magnetic flux density can be increased, and the electrical characteristics of the electronic substrate can be improved.
By configuring the core 42 of the
Further, the gap between the adjacent first winding 141 and second winding 241 is filled with the
図4は、電子基板の変形例の説明図であり、図2(a)のC−C線に相当する部分における側面断面図である。図4に示す変形例では、パッシベーション膜8の裏側の略全面に導電層(電気的シールド層)7が形成されている。この導電層7は、電子回路の形成プロセスを利用して、AlやCu等の導電性材料により形成することが可能である。この導電層7を接地または一定電位に保持すれば、電磁シールド効果により、インダクタ素子40の磁界が基板10の能動素子を含む電子回路に及ぼす影響(カップリング)を低減することができる。なお導電層7は、インダクタ素子40と電子回路との間であれば、いかなる位置に形成してもよい。また導電層7は、電子基板の略全面に形成されていなくても、少なくともインダクタ素子40の形成領域に形成されていればよい。また、導電層のかわりに前述した磁性材料(フェライトやアモルファス金属層等)で磁気シールド層を形成してもよく、この方が磁気シールド特性は高く、インダクタ特性が向上する。また、インダクタの周囲に磁性層を形成した事で、電気、磁気シールド特性は更に向上する。
FIG. 4 is an explanatory diagram of a modified example of the electronic substrate, and is a side cross-sectional view of a portion corresponding to the line CC in FIG. In the modification shown in FIG. 4, a conductive layer (electrical shield layer) 7 is formed on substantially the entire back surface of the
ここで、再び図2に戻ると、第1巻き線141、第2巻き線241はそれぞれ異なる第1電極対111,121、第2電極対211,221に連結されている。また、インダクタ素子40では、第1電極対111,121に接続する電源(不図示)と、第2電極対211,221に接続する電源(不図示)を異ならせている。すなわち、第1電極対111,121の電極111から電極121へ電流I1を、また第2電極対211,221の電極221から電極211へ電流I2を供給できるようになっている。
Here, referring again to FIG. 2, the first winding 141 and the second winding 241 are connected to different first electrode pairs 111 and 121 and second electrode pairs 211 and 221, respectively. In the
これにより、ある時点では電極111、電極221をプラス極とし、電極211、電極121をマイナス極とすることができる。この場合、第1巻き線141に供給される電流I1の流れる方向と、隣接する第2巻き線241に供給される電流I2の流れる方向とが互いに逆方向となる。このように、隣接する第1巻き線141、第2巻き線241には交互に異なる電流I1,I2が流れる。
このように構成することで、電流I1によって第1巻き線141に励起される磁界を電流I2によって第2巻き線241に励起される逆方向の磁界によって相殺することができる。
Thereby, at a certain point in time, the
With this configuration, the magnetic field excited in the first winding 141 by the current I 1 can be canceled by the reverse magnetic field excited in the second winding 241 by the current I 2 .
このとき、第1巻き線141、第2巻き線241に電流I1,I2を、周波数が等しく位相を180°異ならせた交流電流として供給してもよい。これにより、第1電極対111,121、第2電極対211,221においてプラス極とマイナス極が周期的に入れ替わっても、第1巻き線141に供給される電流I1の流れる方向と、第2巻き線241に供給される電流I2の流れる方向とを常に互いに逆方向とすることができる。
したがって、電流I1,I2が高周波の交流電流であっても、電流I1によって第1巻き線141に励起される磁界を電流I2によって第2巻き線241に励起される磁界によって常に相殺することができる。
At this time, the currents I 1 and I 2 may be supplied to the first winding 141 and the second winding 241 as alternating currents having the same frequency and different phases by 180 °. Thereby, even if the positive electrode and the negative electrode are periodically switched in the
Therefore, even if the currents I 1 and I 2 are high-frequency alternating currents, the magnetic field excited in the first winding 141 by the current I 1 is always canceled by the magnetic field excited in the second winding 241 by the current I 2 . can do.
ここで、従来のように第1巻き線141、第2巻き線241に同方向、同周期の交流電流I1,I2を供給した場合、第1巻き線141、第2巻き線241に発生する磁界によって基板10等に分極による双極子が生じ、磁界の方向変化に同調して双極子もその方向を変化する。磁界の方向変化の周期が遅い場合には、双極子の方向変化もこれに追従することができる。しかし、方向変化の周期が速くなっていくと、摩擦抵抗のため双極子の運動は次第に遅れ始める。このとき、加えられたエネルギーの一部が双極子の回転に基づく摩擦抵抗等のため、熱エネルギーとして消費され、基板10等の温度を上昇させるので、大きなエネルギー損失を伴うこととなる。また、磁界によって基板10や導体内には渦電流が発生し、渦電流損によるエネルギー損失を伴うこととなる。
Here, when the alternating currents I 1 and I 2 having the same direction and the same period are supplied to the first winding 141 and the second winding 241 as in the prior art, they are generated in the first winding 141 and the second winding 241. A dipole due to polarization is generated in the
しかしながら、本実施の形態によれば、第1巻き線141、第2巻き線241に高周波の交流電流I1,I2を流した場合であっても、電流I1によって第1巻き線141に励起される磁界を電流I2によって第2巻き線241に励起される磁界によって常に相殺することができる。したがって、磁界の変動に伴う双極子の運動を抑制し、第1巻き線141,第2巻き線241に加えられたエネルギーの一部が、基板10等において熱エネルギーとして消費されることを防止できる。また、同様に渦電流損の発生を防止することができる。よって、インダクタ素子40のエネルギー損失を抑制することが可能となる。
However, according to the present embodiment, even when high-frequency alternating currents I 1 and I 2 are passed through the first winding 141 and the second winding 241, the current I 1 causes the first winding 141 to pass through the first winding 141 and the second winding 241. it can always be offset by a magnetic field excited in the second winding 241 a magnetic field excited by the current I 2. Therefore, the movement of the dipole accompanying the fluctuation of the magnetic field can be suppressed, and a part of the energy applied to the first winding 141 and the second winding 241 can be prevented from being consumed as thermal energy in the
(再配置配線等)
図1(a)、図1(b)に示すように、本実施形態に係る電子基板1は、相手側部材との接続に使用される接続端子63と、基板10と相手側部材との応力差を緩和する応力緩和層30とを備えている。また、基板10の周囲が高熱伝導率の放熱部材72で覆われている。
(Relocation wiring, etc.)
As shown in FIG. 1A and FIG. 1B, the electronic substrate 1 according to the present embodiment includes a
電子基板1の周縁部に沿って、複数の電極62が整列配置されている。近年の電子基板1の小型化により、隣接する電極62間のピッチは非常に狭くなっている。この電子基板1を相手側部材に実装すると、隣接する電極62間に短絡が発生するおそれがある。そこで電極62間のピッチを広げるため、電極62の再配置配線64が形成されている。
A plurality of
具体的には、電子基板1の表面中央部に、接続端子63を構成する複数のパッドが形成されている。その接続端子63に対して、電極62から引き出された再配置配線64が連結されている。これにより、狭ピッチの電極62が中央部に引き出されて広ピッチ化されている。このような電子基板1の形成には、ウエハの状態において一括して再配置配線や樹脂封止等を行なってから個々の電子基板1に分離する、W−CSP(Wafer level Chip Scale Package)技術が利用されている。
Specifically, a plurality of pads constituting the
接続端子63の表面には、バンプ78が形成されている。このバンプ78は、例えばハンダバンプであり、印刷法等によって形成されている。このバンプ78が、相手側部材の接続端子に対して実装されるようになっている。
そのバンプ78の周囲には、ソルダーレジスト66が形成されている。このソルダーレジスト66は、バンプ78を相手側部材に実装する際にバンプ78の隔壁となるものであり、樹脂等の電気絶縁性材料によって構成されている。このソルダーレジスト66により、インダクタ素子を含む基板10の表面全体が覆われている。
A solder resist 66 is formed around the
ところで、電子基板1を相手側部材に実装すると、電子基板1の基板10と相手側部材との熱膨張係数の差により、両者間に熱応力が発生する。この熱応力を緩和するため、接続端子63と基板10との間に応力緩和層30が形成されている。この応力緩和層30は、感光性ポリイミドやBCB(ベンゾシクロブテン)、フェノールノボラック樹脂等の樹脂材料により、所定の厚さに形成されている。
By the way, when the electronic substrate 1 is mounted on the counterpart member, a thermal stress is generated between the two due to the difference in thermal expansion coefficient between the
本実施形態の電子基板1では、インダクタ素子40の形成領域以外の領域に応力緩和層30が形成されている。なお応力緩和層30の表面にインダクタ素子を形成すれば、インダクタ素子40とシリコン等からなる基板10との距離を確保することが可能になり、シリコンとの磁束の干渉によって発生する漏れ電流を抑制することができる。これにより、インダクタ素子のQ値を向上させることが可能になり、インダクタ素子40の電気的特性を向上させることができる。
In the electronic substrate 1 of the present embodiment, the
図1(b)に戻り、基板10の裏面および側面を覆うように、放熱部材72が配置されている。この放熱部材72は、基板10の構成材料より熱伝導率の高い材料によって構成されている。例えば、基板10を構成するシリコンより熱伝導率が高いCuの薄板をプレス成型することにより、放熱部材72を形成することが可能である。
Returning to FIG. 1B, the
この放熱部材72は、基板10の裏面に配置された接着剤71を介して基板10に固定されている。その接着剤71として、主成分となる樹脂ペーストに、熱伝導率の高い金属微粒子を分散させたものを採用することが望ましい。具体的には、Agの微粒子を分散させたAgペーストを採用することが可能である。接着剤71の塗布は、ディスペンサ等から吐出して行うことが可能である。
The
上述したように、本実施形態の電子基板1を電源回路に使用すると、インダクタ素子40に大きな電流が流れて電子基板1が発熱する。本実施形態では、電子基板1の周囲を放熱部材72で覆うとともに、その放熱部材72を高熱伝導率の接着剤で基板10に固定したので、電子基板1で発生した熱を迅速に外部に放出することが可能になる。これにより、電子基板1の温度上昇を抑制することが可能になり、電子基板の信頼性を向上させることができる。その結果、本実施形態の電子基板を電源回路に使用することが可能になる。
As described above, when the electronic substrate 1 of this embodiment is used in a power supply circuit, a large current flows through the
(実装構造)
図5は、第1実施形態に係る電子基板の実装構造の説明図であり、図1のB−B線に相当する部分における断面図である。図5に示すように、本実施形態に係る電子基板1は、相手側部材90に実装して使用する。この相手側部材90の表面には、配線パターン(不図示)およびランド92,94が形成されている。そのランド92,94の表面には、ハンダボール93,95が形成されている。本実施例では、はんだ接合方法についての説明を述べたが、ハンダボール93,95の代わりに、例えば銀ペーストなどの接着接合工法など、他の公知の実装方法を用いても良い。
(Mounting structure)
FIG. 5 is an explanatory diagram of the mounting structure of the electronic substrate according to the first embodiment, and is a cross-sectional view of a portion corresponding to the line BB in FIG. As shown in FIG. 5, the electronic substrate 1 according to this embodiment is used by being mounted on a
そして、電子基板1のハンダバンプ78と相手側部材90のハンダボール93とを結合させることにより、電子基板1の接続端子63と相手側部材90のランド92とが電気的接続されている。また電子基板1の放熱部材72が、ハンダボール95を介して、相手側部材90のランド94に接続されている。これらの接続は、リフローやFCB(Flip Chip Bonding)等を用いて一括して行うことが可能である。
Then, by connecting the
このように、放熱部材72を相手側部材90に接続することにより、電子基板1の放熱効率を向上させることができる。また、相手側部材90を介して放熱部材72を接地することが可能になり、電子基板1を外部から電気的に隔離することができる。これらにより、電子基板の信頼性を向上させることができる。
Thus, by connecting the
(第2実施形態)
図6は、第2実施形態に係る電子基板の平面図である。なお図6では、紙面上側を+Y方向とし、紙面右側を+X方向としている。第2実施形態に係る電子基板は、第2磁性層31の周囲に第1巻き線141、第2巻き線241、第3巻き線341が形成され、第1巻き線141、第2巻き線241、第3巻き線341がそれぞれ異なる第1電極対111,121、第2電極対211,221、第3電極対311,321に連結されているものである。なお、第1実施形態と同様の構成となる部分については、その詳細な説明を省略する。
(Second Embodiment)
FIG. 6 is a plan view of the electronic substrate according to the second embodiment. In FIG. 6, the upper side of the drawing is the + Y direction, and the right side of the drawing is the + X direction. In the electronic substrate according to the second embodiment, the first winding 141, the second winding 241 and the third winding 341 are formed around the second magnetic layer 31, and the first winding 141 and the second winding 241 are formed. The third winding 341 is connected to different first electrode pairs 111 and 121, second electrode pairs 211 and 221 and third electrode pairs 311 and 321, respectively. Note that detailed description of portions having the same configuration as in the first embodiment is omitted.
第2実施形態では、基板10の表面上のインダクタ素子40の形成領域に第1磁性層43aが平面状に形成され、その表面上に複数の第1配線12が略平行に形成されている。また、隣接する第1配線12の隙間に非磁性材料44が充填され、第1非磁性層44aが形成されている。さらに、複数の第1配線12および第1非磁性層の中央部を覆うように、直線状の第2磁性層31が形成されている。さらに、その第2磁性層31の表面を横断するように、複数の第2配線22が略並行に形成されている。また、隣接する第2配線の隙間には非磁性材料44が充填され、第2非磁性層44bが形成されている。さらに、第2配線22および第2非磁性層44bを覆うように第3磁性層43bが形成されている。
第3磁性層43bは、第1磁性層43aの周縁部と重なるように形成されている。また第3磁性層43bは、第2磁性層31の両端部と重なるように形成されている。これにより、インダクタ素子40の周囲が磁性体材料43で覆われて、インダクタ素子40に閉磁路が形成されている。
In the second embodiment, the first
The third
ここで、一の第1配線113の+X側の端部と、その一の第1配線113に隣接しない他の第1配線114の−X側の端部とが、第2配線122により順に連結されて、第1巻き線141が形成されている。また、一の第1配線113に隣接する一の第1配線213の+X側の端部と、その一の第1配線213に隣接しない他の第1配線214の−X側の端部とが、第2配線222により順に連結されて、第2巻き線241が形成されている。また、一の第1配線213に隣接する一の第1配線313の+X側の端部と、その一の第1配線313に隣接しない他の第1配線314の−X側の端部とが、第2配線322により順に連結されて、第3巻き線341が形成されている。これにより、第2磁性層31の周囲に3本の第1巻き線141、第2巻き線241、第3巻き線341が形成されている。
また、第1非磁性層44aおよび第2非磁性層44bも同様に巻き線状に連結され、隣接した第1巻き線141、第2巻き線241、第3巻き線341の隙間に非磁性材料44が充填された状態となっている。
Here, the + X side end of one
Similarly, the first
そして、複数の第1配線12のうち、+Y側の端部に配置された3本の第1配線113,213,313が、連結配線11aを介して異なる電極111,211,311に連結されている。また、複数の第2配線22のうち、−Y側の端部に配置された3本の第2配線128,228,328が、連結配線21aを介して異なる電極121,221,321に連結されている。これにより、3本の第1巻き線141、第2巻き線241、第3巻き線341が、それぞれ異なる第1電極対111,121、第2電極対211,221、第3電極対311,321に連結されている。
Of the plurality of
このように、第2実施形態に係る電子基板では、第2磁性層31の周囲に複数の第1巻き線141、第2巻き線241、第3巻き線341が形成され、各巻き線がそれぞれ異なる第1電極対111,121、第2電極対211,221、第3電極対311,321に連結されている構成とした。このように、インダクタ素子の巻き線を三つ編み構造とすることにより、巻き線の巻き密度を増加させることが可能になり、磁束密度を向上させることができる。これにより、インダクタ素子40のL値(インダクタ素子ンス)およびQ値を著しく向上させることが可能になり、電子基板の電気的特性を向上させることができる。
As described above, in the electronic substrate according to the second embodiment, a plurality of
ここで、第1実施形態と同様に、インダクタ素子40では、第1電極対111,121に接続する電源(不図示)と、第2電極対211,221に接続する電源(不図示)と第3電極対311,321に接続する電源(不図示)を異ならせている。すなわち、第1電極対111,121の電極111から電極121へ電流I1を、また第2電極対211,221の電極221から電極211へ電流I2を、また第3電極対311,321の電極311から電極321へ電流I3を供給できるようになっている。
Here, as in the first embodiment, in the
これにより、ある時点で電極111、電極311、電極221をプラス極とし、電極211、電極121、電極321をマイナス極とすることができる。この場合、第1巻き線141に供給される電流I1の流れる方向と、隣接する第2巻き線241に供給される電流I2の流れる方向とが互いに逆方向となる。同様に、第2巻き線241に供給される電流I2の流れる方向と、隣接する第3巻き線341に供給される電流I3の流れる方向とが互いに逆方向となる。このように、隣接する第1巻き線141、第2巻き線241、第3巻き線341に交互に異なる電流I1,I2,I3が流れるように、各巻き線の極性を異ならせて供給している。
このように構成することで、例えば、電流I1,I3によって第1巻き線141、第3巻き線341に励起される磁界を、電流I2によって第2巻き線241に励起される逆方向の磁界によって相殺することができる。
Thereby, the
With this configuration, for example, the magnetic field excited in the first winding 141 and the third winding 341 by the currents I 1 and I 3 and the reverse direction excited in the second winding 241 by the current I 2 Can be canceled by the magnetic field.
このとき、図7に示すように、第1巻き線141、第2巻き線241、第3巻き線341に周波数が等しく、位相θを120°ずつ異ならせた交流電流として電流I1,I2,I3を供給してもよい。これにより、第1電極対111,121、第2電極対211,221、第3電極対311,321においてプラス極とマイナス極が周期的に入れ替わっても、第1巻き線141,第2巻き線241,第3巻き線341のうち一の巻き線に供給される電流の流れる方向と、他の二の巻き線に供給される電流の流れる方向とを常に互いに逆方向とすることができる。
At this time, as shown in FIG. 7, the currents I 1 and I 2 are alternating currents having the same frequency as the first winding 141, the second winding 241, and the third winding 341 and different phases θ by 120 °. , it may be supplied to I 3. Thereby, even if the positive electrode and the negative electrode are periodically switched in the
例えば、図7において電流I1の位相が30°の時点では、図6に示すように電極111、電極311、電極221がプラス極、電極211、電極121、電極321がマイナス極となっており、電極111から電極121へ正の電流I1が、また電極221から電極211へ負の電流I2が、また電極311から電極321へ正の電流I3が供給されている。
したがって、電流I1,I2,I3が高周波の交流電流であっても、電流I1,I3によって第1巻き線141,第3巻き線341に励起される磁界を、電流I2によって第2巻き線241に励起される磁界によって相殺することができる。また、図7に示すように、その他の時点においても同様に、一の巻き線に励起される磁界を、他の二の巻き線に励起される磁界によって相殺することができることが分かる。
For example, in FIG. 7, when the phase of the current I 1 is 30 °, the
Therefore, even if the currents I 1 , I 2 , and I 3 are high-frequency alternating currents, the magnetic fields excited in the first winding 141 and the third winding 341 by the currents I 1 and I 3 are caused by the current I 2 . It can be canceled by the magnetic field excited by the second winding 241. Further, as shown in FIG. 7, it can be understood that the magnetic field excited in one winding can be canceled out by the magnetic field excited in the other two windings at other times as well.
したがって、本実施の形態によれば、第1巻き線141,第2巻き線241,第3巻き線341に高周波の交流電流I1,I2,I3を流した場合であっても、一の巻き線に励起される磁界を、他の二の巻き線に励起される磁界によって相殺することができるので、第1実施形態と同様に、第1巻き線141,第2巻き線241,第3巻き線341に加えられたエネルギーの一部が、基板10等において熱エネルギーとして消費されることを防止できる。また、基板10や導体内において渦電流損が発生することを防止できる。よって、インダクタ素子40のエネルギー損失を抑制することが可能となる。
Therefore, according to the present embodiment, even when high-frequency alternating currents I 1 , I 2 , and I 3 are passed through the first winding 141, the second winding 241, and the third winding 341, Since the magnetic field excited by the other winding can be canceled by the magnetic field excited by the other two windings, the first winding 141, the second winding 241 and the first winding 241 can be canceled as in the first embodiment. A part of the energy applied to the three
なお第2実施形態では、直線状のコア42の周囲にらせん状の巻き線を配置して、直線状のインダクタ素子40を形成したが、これ以外の形状のインダクタ素子を形成することも可能である。
図8は、インダクタ素子の変形例の平面図である。なお図8では、巻き線等の記載を省略して、インダクタ素子の概略形状のみを示している。図8(a)に示すように、略円形状のトロイダルインダクタ素子を形成すれば、磁束が閉ループを構成するため、高効率のインダクタ素子を提供することができる。また図8(b)に示す略矩形状や、図8(c)に示す多角形状とすれば、設計が容易であり、所望の特性を有するインダクタ素子を形成することができる。
In the second embodiment, the spiral winding is arranged around the linear core 42 to form the
FIG. 8 is a plan view of a modification of the inductor element. In FIG. 8, description of windings and the like is omitted, and only a schematic shape of the inductor element is shown. As shown in FIG. 8A, if a substantially circular toroidal inductor element is formed, the magnetic flux forms a closed loop, and thus a highly efficient inductor element can be provided. Further, if the substantially rectangular shape shown in FIG. 8B or the polygonal shape shown in FIG. 8C is used, the design is easy and an inductor element having desired characteristics can be formed.
また図8(d)に示す渦巻き状のインダクタ素子を形成してもよい。この構成によれば、狭い領域内に多くの巻き線を配置することが可能になり、磁束密度を向上させることができる。なお渦巻きの中央部に空間を設けることにより、磁束密度をさらに向上させることが可能になる。また図8(e)に示すように、内側から外側に向かって徐々に太くなる渦巻き状のインダクタ素子を形成してもよい。その際、内側から外側に向かって第1配線および第2配線の断面積を増加させることが望ましい。この構成によれば、インダクタ素子の配線抵抗の減少と、形成領域の縮小とを両立させることが可能になり、高効率のインダクタ素子を形成することができる。 Moreover, you may form the spiral inductor element shown in FIG.8 (d). According to this structure, it becomes possible to arrange many windings in a narrow region, and the magnetic flux density can be improved. It should be noted that the magnetic flux density can be further improved by providing a space in the center of the spiral. Further, as shown in FIG. 8E, a spiral inductor element that gradually increases from the inside toward the outside may be formed. At this time, it is desirable to increase the cross-sectional areas of the first wiring and the second wiring from the inside toward the outside. According to this configuration, it is possible to achieve both the reduction of the wiring resistance of the inductor element and the reduction of the formation region, and a highly efficient inductor element can be formed.
(電子機器)
次に、上述した電子基板の使用方法、および上述した電子基板を備えた電子機器の例について説明する。
図9は、携帯電話の斜視図である。上述した電子基板は、携帯電話300の筐体内部に配置されている。このように、電子基板を複数本の巻き線を備えたインダクタ素子のエネルギー損失を最小限にした状態で使用することで、電気的特性に優れ、エネルギー損失の小さい低コストの電子基板を携帯電話等の電子機器に備えることができる。したがって、電気的特性に優れ、エネルギー効率のよい低コストの携帯電話を提供することができる。
(Electronics)
Next, a method for using the electronic substrate described above and an example of an electronic device including the electronic substrate described above will be described.
FIG. 9 is a perspective view of the mobile phone. The electronic board described above is arranged inside the casing of the
なお、上述した半導体装置は、携帯電話以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ(PC)およびエンジニアリング・ワークステーション(EWS)、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。いずれの場合でも、電気的特性に優れた低コストの電子機器を提供することができる。 Note that the semiconductor device described above can be applied to various electronic devices other than mobile phones. For example, LCD projectors, multimedia personal computers (PCs) and engineering workstations (EWS), pagers, word processors, TVs, viewfinder type or monitor direct view type video tape recorders, electronic notebooks, electronic desk calculators, car navigation systems The present invention can be applied to electronic devices such as a device, a POS terminal, and a device provided with a touch panel. In either case, a low-cost electronic device having excellent electrical characteristics can be provided.
なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。すなわち、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
例えば、隣接する巻き線に交互に異なる電流を流す際に、各巻き線に流れる各電流値の和が各電流値の絶対値の和より小となるように、各巻き線に電流の極性を異ならせた状態で供給してもよい。このように構成することで、正方向の電流によって巻き線に励起される磁界を、逆方向の電流によって他の巻き線に励起される逆方向の磁界によって相殺することができる。
It should be noted that the technical scope of the present invention is not limited to the above-described embodiments, and includes those in which various modifications are made to the above-described embodiments without departing from the spirit of the present invention. In other words, the specific materials and layer configurations described in the embodiments are merely examples, and can be changed as appropriate.
For example, when different currents are alternately passed through adjacent windings, the polarity of the current is set to each winding so that the sum of the current values flowing through the windings is smaller than the sum of the absolute values of the current values. You may supply in the state made different. With this configuration, the magnetic field excited in the winding by the forward current can be canceled out by the reverse magnetic field excited in the other winding by the reverse current.
また、上記実施形態では電子基板の表面にインダクタ素子を形成したが、電子基板の裏面にインダクタ素子を形成して、貫通電極により表面との導通を確保してもよい。また上記実施形態では、電子回路が形成された電子基板にインダクタ素子を形成したが、電気絶縁性材料からなる電子基板にインダクタ素子を形成してもよい。また上記実施形態では、電解メッキ法により第1配線および第2配線を形成したが、スパッタ法や蒸着法等の他の成膜方法を採用してもよい。 In the above embodiment, the inductor element is formed on the surface of the electronic substrate. However, the inductor element may be formed on the back surface of the electronic substrate, and the conduction with the surface may be ensured by the through electrode. Moreover, in the said embodiment, although the inductor element was formed in the electronic substrate in which the electronic circuit was formed, you may form an inductor element in the electronic substrate which consists of an electrically insulating material. Moreover, in the said embodiment, although the 1st wiring and the 2nd wiring were formed by the electrolytic plating method, you may employ | adopt other film-forming methods, such as a sputtering method and a vapor deposition method.
以上説明してきた例では、再配置配線型のウエハレベルパッケージ構造とインダクタ構造の混在構造について述べてきたが、ウエハレベルパッケージ構造はこれに限ることはなく、外部端子部にCuポスト構造を有するウエハレベルパッケージ構造など、その他の公知のウエハレベルパッケージ構造とインダクタ構造の混在構造にしても構わない。どちらでも、信頼性やインダクタ特性の双方に優れた構造を提供することができる。 In the example described above, the mixed structure of the relocation wiring type wafer level package structure and the inductor structure has been described. However, the wafer level package structure is not limited to this, and a wafer having a Cu post structure in the external terminal portion. Other known wafer level package structures such as a level package structure and an inductor structure may be mixed. In either case, a structure excellent in both reliability and inductor characteristics can be provided.
1…電子基板 10…基板 12…第1配線 22…第2配線 31…第2磁性層(絶縁層) 40…インダクタ素子 41…巻き線 43…磁性体材料 44…非磁性材料 71…接着剤 72…放熱部材 111,121…第1電極対(電極) 211,221…第2電極対(電極) 311,321…第3電極対(電極) 113,114,118,213,214,218,313,314…第1配線 122,128,222,228,322…第2配線 141…第1巻き線(巻き線) 241…第2巻き線(巻き線) 341…第3巻き線(巻き線) 300…携帯電話(電子機器) I1,I2,I3…電流
DESCRIPTION OF SYMBOLS 1 ...
Claims (9)
前記基板上に形成された複数の第1配線と、
前記複数の第1配線の中央部を覆うように連続形成された絶縁層と、
前記絶縁層の表面を横断するように形成された複数の第2配線とを備え、
前記第2配線は、一の前記第1配線の端部と、前記一の第1配線に隣接しない他の前記第1配線の端部とを、順に連結するように配置され、
前記インダクタ素子は、前記第1配線および前記第2配線からなる複数本の巻き線を備えると共に、
前記複数本の巻き線が、それぞれ異なる電極に連結され、
隣接する前記巻き線には交互に異なる信号が流れることを特徴とする電子基板。 An electronic board having an inductor element on a board,
A plurality of first wirings formed on the substrate;
An insulating layer continuously formed so as to cover a central portion of the plurality of first wirings;
A plurality of second wirings formed to cross the surface of the insulating layer,
The second wiring is disposed so as to sequentially connect an end portion of the one first wiring and an end portion of the other first wiring that is not adjacent to the first first wiring,
The inductor element includes a plurality of windings including the first wiring and the second wiring,
The plurality of windings are connected to different electrodes, respectively;
An electronic substrate, wherein different signals alternately flow in adjacent windings.
前記各電極から前記各巻き線に対して、周波数が等しい交流電流が、位相を180°異ならせた状態で供給されることを特徴とする請求項1または請求項2記載の電子基板。 The inductor element includes two windings;
3. The electronic substrate according to claim 1, wherein an alternating current having the same frequency is supplied from each electrode to each of the windings with a phase different by 180 degrees.
前記各電極から前記各巻き線に対して、周波数が等しい交流電流が、位相を120°ずつ異ならせた状態で供給されることを特徴とする請求項1または請求項2記載の電子基板。 The inductor element includes three windings,
3. The electronic substrate according to claim 1, wherein an alternating current having the same frequency is supplied from each electrode to each of the windings with a phase different by 120 degrees.
前記複数の第1配線の中央部を覆うように連続形成された絶縁層と、
前記絶縁層の表面を横断するように形成された複数の第2配線とを備え、
前記第2配線は、一の前記第1配線の端部と、前記一の第1配線に隣接しない他の前記第1配線の端部とを、順に連結するように配置され、
前記第1配線および前記第2配線からなる複数本の巻き線を備えると共に、前記複数本の巻き線がそれぞれ異なる電極に連結された、インダクタ素子を備える電子基板の使用方法であって、
隣接する前記巻き線には交互に異なる信号が流れることを特徴とする電子基板の使用方法。 A plurality of first wirings formed on the substrate;
An insulating layer continuously formed so as to cover a central portion of the plurality of first wirings;
A plurality of second wirings formed to cross the surface of the insulating layer,
The second wiring is disposed so as to sequentially connect an end portion of the one first wiring and an end portion of the other first wiring that is not adjacent to the first first wiring,
A method of using an electronic substrate comprising an inductor element, comprising a plurality of windings comprising the first wiring and the second wiring, wherein the plurality of windings are connected to different electrodes, respectively.
A method of using an electronic board, wherein different signals alternately flow in adjacent windings.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006325370A JP2008140962A (en) | 2006-12-01 | 2006-12-01 | Electronic board, method of using the same, and electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006325370A JP2008140962A (en) | 2006-12-01 | 2006-12-01 | Electronic board, method of using the same, and electronic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008140962A true JP2008140962A (en) | 2008-06-19 |
Family
ID=39602131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006325370A Withdrawn JP2008140962A (en) | 2006-12-01 | 2006-12-01 | Electronic board, method of using the same, and electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008140962A (en) |
-
2006
- 2006-12-01 JP JP2006325370A patent/JP2008140962A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12087502B2 (en) | Inductor component | |
| US20200243240A1 (en) | Isolated power converter with magnetics on chip | |
| US10354950B2 (en) | Systems and methods for microelectronics fabrication and packaging using a magnetic polymer | |
| US9337251B2 (en) | Integrated magnetic core inductors with interleaved windings | |
| CN104160513B (en) | Have magnetic small size and fully integrated power converter on chip | |
| CN101266868B (en) | Ultra-small electric power conversion device | |
| CN110136921A (en) | Inductor component and method for manufacturing same | |
| CN105957690A (en) | Coil component and board having the same | |
| JP4835414B2 (en) | Ultra-compact power converter | |
| JP2012521089A (en) | Integrated circuit inductor with reduced magnetic coupling | |
| CN109215972B (en) | Thin film type inductor | |
| JP2007019071A (en) | Electronic substrate manufacturing method, electronic substrate, and electronic device | |
| JP2002184945A (en) | Magnetic element integrated semiconductor device | |
| JP2019179902A (en) | Magnetoresistance effect device | |
| JP2007150022A (en) | Electronic substrate, manufacturing method thereof, and electronic apparatus | |
| JP4779606B2 (en) | Electronic substrate, manufacturing method thereof, and electronic apparatus | |
| JP2008140962A (en) | Electronic board, method of using the same, and electronic device | |
| JP2008103394A (en) | Electronic substrate manufacturing method, electronic substrate, and electronic device | |
| JP2008103603A (en) | Electronic substrate, and electronic apparatus | |
| JP2008103602A (en) | Electronic substrate, manufacturing method thereof, and electronic apparatus | |
| JP4779605B2 (en) | Electronic board and electronic equipment | |
| JP2000269035A (en) | Planar magnetic element | |
| JP2008103399A (en) | Electronic substrate, manufacturing method thereof, and electronic apparatus | |
| JP2008103398A (en) | Electronic substrate, manufacturing method thereof, and electronic apparatus | |
| JP2008159654A (en) | Semiconductor device and electronic equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100202 |