[go: up one dir, main page]

JP2008034785A - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2008034785A
JP2008034785A JP2006318036A JP2006318036A JP2008034785A JP 2008034785 A JP2008034785 A JP 2008034785A JP 2006318036 A JP2006318036 A JP 2006318036A JP 2006318036 A JP2006318036 A JP 2006318036A JP 2008034785 A JP2008034785 A JP 2008034785A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
recess
forming
layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2006318036A
Other languages
English (en)
Inventor
Sang Don Lee
相敦 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2008034785A publication Critical patent/JP2008034785A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
    • H10P10/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/608—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having non-planar bodies, e.g. having recessed gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H10D30/6894—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode having one gate at least partly in a trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】電流駆動能力とショートチャンネル效果(Short channel effect)の改善でトランジスタの制御能力を向上させ高速の低電圧半導体素子を提供する。
【解決手段】本発明は半導体素子及びその製造方法に関し、特にゲート電極でサラウンディングチャンネル構造を取り囲むよう素子を設計することにより、電流駆動能力とショートチャンネル效果の改善によってトランジスタの制御能力を向上させ、高速の低電圧半導体素子を形成することができる技術である。
【選択図】図２

Description

本発明はメモリ素子に関し、特にサラウンドチャンネルトランジスタ(Surrounded channel transistor)を備えた半導体素子とその製造方法に関する。
一般に、セルトランジスタのチャンネル長が減少するほど、セルトランジスタのしきい値電圧を合わせるため、セルチャンネルのイオン濃度が増加する。これにより、Ｓ／Ｄ領域の電界が増加して漏れ電流が増加し、結局、ＤＲＡＭのリフレッシュ特性は悪化する。さらに、デザインルールの減少により、ショートチャンネル效果(Short channel effect)に関する問題がますます克服し難くなった。従って、セルトランジスタのチャンネル長を伸ばすためリセストランジスタとフィン型トランジスタのような多重チャンネルフィールド效果トランジスタ(Multi-channel Field Effect Transistor、以下、ＭｃＦＥＴと記す)が提案された。
しかし、ＭｃＦＥＴ技術では追加的蒸着工程と平坦化食刻工程により工程の複雑度が増加するデメリットがある。さらに、フィン型トランジスタ技術ではデザインルールの減少に伴いフィン型チャンネルの厚さと高さを調節し難いデメリットがある。そして、フィン型チャンネルの下部が半導体基板と連結されているので、デザインルールの減少に伴いフィン型チャンネルの高さがソース／ドレーン領域の深さより浅い場合、ソース／ドレーン領域の間にパンチスルー(Punch-through)現象が容易に発生するデメリットがある。従って、ゲート制御能力を向上させ、素子の性能を改善する新しい構造の素子が求められている。
本発明は前記のような問題点を解決するためのもので、素子分離構造の形成時、側壁絶縁膜を形成し半導体基板を食刻して素子分離構造とリセスチャンネル構造の形成に対する食刻工程でサラウンディングチャンネル構造を形成する。さらに、サラウンディングチャンネル構造の水平厚さに対する工程マージンを向上させるため素子分離構造の形成時、側壁絶縁膜を形成する。そして、ソース／ドレーン領域間のパンチスルー現象を防止するためサラウンディングチャンネル構造を下部の半導体基板から所定距離分離する。従って、本発明の一実施形態に係る半導体素子及びその製造方法は、電流駆動能力とショートチャンネル效果(Short channel effect)の改善でトランジスタの制御能力を向上させ高速の低電圧半導体素子を提供することができる。
本発明の一実施形態に係る半導体素子は、
半導体基板に形成され、活性領域を画成する素子分離構造と、ソース／ドレーン領域を連結し、活性領域下側の半導体基板と所定距離分離したサラウンドチャンネル構造(Surrounded channel structure)と、サラウンドチャンネル構造を取り囲むゲート電極を含むことを特徴とする。
さらに、本発明の他の実施形態に係る半導体素子の製造方法は、
半導体基板に素子分離構造を形成し活性領域を画成する段階と、リセスマスクで所定領域の活性領域を食刻してリセスチャンネル構造を形成し、ゲート領域の長手方向で下側の半導体基板と所定距離分離したサラウンドチャンネル構造を形成する段階と、ゲートハードマスク層パターンとリセスチャンネル構造を埋め込みサラウンドチャンネル構造を取り囲むゲート電極を含むゲート構造物を形成する段階を含むことを特徴とする。
本発明に係る半導体素子及びその製造方法は、素子分離構造とリセスチャンネル構造の形成に対する食刻工程でサラウンドチャンネル構造を形成し工程を単純化することができる。さらに、素子分離構造の形成時に形成された側壁絶縁膜の厚さでサラウンドチャンネル構造の水平厚さを決め、これに対する工程マージンを向上させることができる。そして、サラウンドチャンネル構造を下部の半導体基板から所定距離分離しソース／ドレーン領域間のパンチスルー現象を防止することができる。結局、素子の電流駆動能力とショートチャンネル效果を改善することができる。従って、トランジスタの制御能力を向上させ高速の低電圧半導体素子を提供できるメリットがある。
以下では、本発明の実施の形態を図を参照して詳しく説明する。
図１は、本発明の一実施形態に係る半導体素子のレイアウトである。半導体素子は活性領域１０１、リセスゲート領域１０３及びゲート領域１０５を含む。活性領域１０１は素子分離構造１２５により画成される。本発明の一実施形態によると、リセスゲート領域１０３はアイランド型(Island type)であり、ゲート領域１０５の長手方向でリセスゲート領域１０３の幅は活性領域１０１の幅より広いのが好ましい。
図２は、本発明の一実施形態に係る半導体素子の断面図であり、図２（ｉ)は図１のＩ−Ｉ’に沿う断面図で、図２（ii）は図1のII-II'に沿う断面図である。本発明に係る半導体素子は、図１に示した活性領域１０１を画成する素子分離構造２２５と、ソース／ドレーン領域を連結し、図１の活性領域１０１下側の半導体基板２１０と所定距離分離したサラウンドチャンネル構造２４０と、これを取り囲むゲート電極２９３を含む。本発明の一実施形態によると、サラウンドチャンネル構造２４０は図１のゲート領域１０５の長手方向で活性領域１０１下側の半導体基板２１０に複数個に形成される。特に、サラウンドチャンネル構造２４０は二重サラウンドチャンネル構造に形成されるのが好ましい。さらに、本発明に係る半導体素子は図１に示した活性領域１０１の長手方向でリセスチャンネル構造２４５をさらに含む。ここで、下部リセスチャンネル構造２４５の幅は上部リセスチャンネル構造より少なくとも同じであることが好ましい。本発明の他の実施形態によると、サラウンドチャンネル構造２４０とその下側の半導体基板２１０の間で分離された所定距離は１００Å〜２，０００Åであるのが好ましい。さらに、図１に示したゲート領域１０５の長手方向でサラウンドチャンネル構造２４０の幅は５０Å〜１，０００Åであることが好ましい。
図３ａ〜図３ｈは、本発明の一実施形態に係る半導体素子の製造方法を示した断面図である。ここで、図３ａ（ｉ)〜図３ｈ（ｉ)は図１のＩ−Ｉ’に沿う断面図で、図３ａ（ii)〜図３ｈ（ii）は図１のII−II’に沿う断面図である。半導体基板３１０の上部に第１パッド絶縁膜３１３、第２パッド絶縁膜(図示省略)及び第１ハードマスク層(図示省略)を形成する。次に、全体表面の上部に感光膜(図示省略)を形成した後、これを素子分離マスク(図示省略)に露光及び現像して感光膜パターン(図示省略)を形成する。以後、感光膜パターンをマスクに第１ハードマスク層及び第２パッド絶縁膜を食刻して第１ハードマスク層パターン３１７と第２パッド絶縁膜パターン３１５を形成した後、感光膜パターンを除去する。次に、第１ハードマスク層パターン３１７と第２パッド絶縁膜パターン３１５の側壁に第１絶縁スペーサ３１９を形成した後、第１絶縁スペーサ３１９と第１ハードマスク層パターン３１７を食刻マスクに第１パッド絶縁膜３１３と半導体基板３１０を食刻し素子分離用トレンチ３２０を形成する。本発明の一実施形態によると、第１パッド絶縁膜３１３は酸化膜であるのが好ましく、第２パッド絶縁膜パターン３１５は窒化膜で形成するのが好ましい。さらに、第１ハードマスク層パターン３１７は酸化膜、ポリシリコン層またはこれらの組合せで形成するのが好ましく、第１絶縁スペーサ３１９は酸化膜、窒化膜またはこれらの組合せであるのが好ましい。一方、第1絶縁スペーサ３１９の幅は後続するサラウンドチャンネル構造の水平厚さに応じて決めることができ、サラウンドチャンネル構造の水平厚さより後続する食刻工程及び熱酸化工程により損なわれる半導体基板の厚さほどさらに厚くなければならない。特に、第１絶縁スペーサ３１９の厚さは１００Å〜１，２００Åであるのが好ましい。
一方、本発明の他の実施形態によると、第１パッド絶縁膜、第２パッド絶縁膜及び第１ハードマスク層が形成された半導体基板３１０の上部に素子分離領域を画成する感光膜パターン(図示省略)を形成した後、感光膜パターンをマスクに第１ハードマスク層、第２パッド絶縁膜及び第１パッド絶縁膜３１３を食刻し第１パッド絶縁膜パターン、第２パッド絶縁膜パターン及び第１ハードマスク層パターンを形成する。次に、感光膜パターンを除去した後、第１ハードマスク層パターン、第２パッド絶縁膜パターン及び第１パッド絶縁膜パターンの側壁に第１絶縁スペーサを形成した後、第１絶縁スペーサと第１ハードマスク層パターンを食刻マスクに半導体基板３１０を食刻して素子分離用トレンチ３２０を形成することができる。
図３ｂに示されているように、第１絶縁スペーサ３１９とその下部の第１パッド絶縁膜３１３を除去して半導体基板３１０を露出した後、露出した半導体基板３１０とトレンチ３２０を含む全体表面の上部に素子分離用の絶縁膜(図示省略)を形成する。次に、第２パッド絶縁膜パターン３１５を露出するまで素子分離用絶縁膜を平坦化食刻し、図１に示した活性領域１０１を画成する素子分離構造３２５を形成する。本発明の一実施形態によると、素子分離用絶縁膜とトレンチ３２０の界面に熱酸化膜、窒化膜、酸化膜またはこれらの組合せのうち選択されたいずれか１つの膜をさらに形成することができる。素子分離用絶縁膜は酸化膜であるのが好ましい。さらに、第１絶縁スペーサ３１９とその下部の第１パッド絶縁膜３１３に対する除去工程は湿式食刻法で行われるのが好ましい。本発明の他の実施形態によると、素子分離構造３２５の形成のための素子分離用絶縁膜に対する平坦化食刻はＣＭＰまたはエッチバック(Etch-back)法で行われるのが好ましい。
図３ｃに示されているように、所定厚さの素子分離構造３２５を食刻してその高さを低めた後、第２パッド絶縁膜パターン３１５及び第１パッド絶縁膜３１３を除去し半導体基板３１０を露出する。次に、露出した半導体基板３１０にバッファ層３２７を形成した後、ウェル及びチャンネルイオンの注入工程を行い半導体基板３１０に不純物を注入する。以後、全体構造物の上部に第２ハードマスク層３２９を形成する。本発明の一実施形態によると、第２パッド絶縁膜パターン３１５及び第１パッド絶縁膜３１３に対する除去工程は湿式食刻法で行うのが好ましい。さらに、バッファ層３２７は酸化膜で形成し、第２ハードマスク層３２９はポリシリコン層、非晶質炭素膜、窒化膜、Ｓｉｏｎ膜またはこれらの組合せで形成するのが好ましい。
図３ｄに示されているように、第２ハードマスク層３２９の上部に感光膜(図示省略)を形成した後、これをリセスゲートマスク(図示省略)に露光及び現像して図１に示したリセスゲート領域１０３を画成する感光膜パターン３３３を形成する。次に、感光膜パターン３３３を食刻マスクに第２ハードマスク層３２９を食刻し、バッファ層３２７と素子分離構造３２５の一部を露出するリセス領域(図示省略)を形成した後、リセス領域内に露出したバッファ層３２７及び半導体基板３１０を食刻して第１リセス３３５を形成する。以後、感光膜パターン３３３を除去する。本発明の一実施形態によると、リセス領域はアイランド型で、図１に示したゲート領域１０５の長手方向でリセス領域の幅は活性領域１０１の線幅より広いのが好ましい。さらに、図１に示したゲート領域１０５の長手方向に沿う素子分離構造３２５の側壁にフィン型半導体基板３３７を形成し、フィン型半導体基板３３７の厚さｔｃは後続するサラウンドチャンネル構造の水平厚さより以後の熱酸化工程で損なわれる半導体基板の厚さほどさらに厚くなければならない。特に、フィン型半導体基板３３７の厚さｔｃは７０Å〜１，１５０Åであるのが好ましい。
図３ｅに示されているように、全体構造物の上部に第２絶縁膜(図示省略)を形成した後、これを食刻して第１リセス３３５の側壁に第２絶縁スペーサ３３９を形成する。次に、第１リセス３３５の下部に露出した半導体基板３１０を食刻して第２リセス３４３を形成する。本発明の一実施形態によれば、第２リセス３４３ の形成のための食刻工程は等方性食刻法で行われるのが好ましい。この際、図１に示した活性領域１０１の長手方向で第２リセス３４３の幅は少なくとも第１リセス３３５の幅と同じであるのが好ましい。また、図１に示したゲート領域１０５の長手方向に沿い素子分離構造３２５の側壁に形成された図３ｄに示したフィン型半導体基板３３７が下部半導体基板３１０と所定距離分離し、素子分離構造３２５と第２絶縁スペーサ３３９の間にサラウンドチャンネル構造３４０を形成する。本発明の他の実施形態によると、サラウンドチャンネル構造３４０は複数個に形成される。特に、サラウンドチャンネル構造３４０は二重サラウンドチャンネル構造に形成されるのが好ましい。一方、サラウンドチャンネル構造３４０は図１に示した活性領域１０１の長手方向で後続するソース／ドレーン領域が形成される半導体基板３１０を連結する。本発明の他の実施形態によると、サラウンドチャンネル構造３４０とその下側の半導体基板３１０の間で分離された所定距離は２００Å〜２，０００Åであるのが好ましい。
図３ｆに示されているように、露出した素子分離構造３２５を食刻しサラウンドチャンネル構造３４０の上部及び素子分離構造３２５との隣接部分を露出した後、残存する第２絶縁スペーサ３３９と残存する第２ハードマスク層３２９を除去しサラウンドチャンネル構造３４０を完全に露出する。本発明の一実施形態によると、残存する第２ハードマスク層３２９と第２絶縁スペーサ３３９に対する除去工程は湿式食刻法で行われるのが好ましい。
図３ｇに示されているように、バッファ層３２７を除去しサラウンドチャンネル構造３４０を含む半導体基板３１０を露出した後、露出した半導体基板３１０の上部にゲート絶縁膜３６０を形成する。次に、全体構造物の上部にゲート導電層３６５を形成してサラウンドチャンネル構造３４０を取り囲み、第１リセス３３５及び第２リセス３４３を埋め込む。以後、ゲート導電層３６５の上部にゲートハードマスク層３９０を形成する。本発明の一実施形態によると、バッファ層３２７に対する除去工程は湿式食刻法で行われるのが好ましい。本発明の他の実施形態によると、ゲート導電層３６５は下部ゲート導電層３７０と上部ゲート導電層３８０の積層構造で形成するのが好ましい。さらに、下部ゲート導電層３７０はポリシリコン層を含むのが好ましく、上部ゲート導電層３８０はコバルト（Ｃｏ）層、ニッケル（Ｎｉ）層、チタン（Ｔｉ）層、チタン窒化（ＴｉＮ）膜、タングステン（Ｗ）層、タングステン窒化（ＷＮ）膜、アルミニウム（Ａｌ）層、銅（Ｃｕ）層、タングステンシリサイド（ＷＳｉｘ）層、コバルトシリサイド（ＣｏＳｉｘ）層、チタンシリサイド（ＴｉＳｉｘ）層、ニッケルシリサイド（ＮｉＳｉｘ）層またはこれらの組合せで形成するのが好ましい。
図３ｈに示されているように、ゲートマスク（図示省略)を食刻マスクにゲートハードマスク層３９０及びゲート導電層３６５をパターニングし、ゲートハードマスク層パターン３９５とゲート電極３９３を含むゲート構造物３９７を形成する。この際、ゲート構造物３９７の下部は図１に示した活性領域１０１の長手方向でリセスチャンネル構造３４５とゲート領域１０５の長手方向でゲート電極で取り囲まれたサラウンドチャンネル構造３４０を含む。
以後の工程はコンタクトプラグの形成、ビットラインコンタクト及びビットラインの形成、キャパシタコンタクト及びキャパシタの形成、金属配線コンタクト及び金属配線の形成のような一般的なトランジスタの製造工程を行って半導体素子を完成する。
図４ａ及び図４ｂは本発明の他の実施形態に係る半導体素子の製造工程を示した断面図である。ここで、図４ａ（ｉ）及び図４ｂ（ｉ）は図１のＩ−Ｉ'に沿う断面図であり、図４ａ（ii）及び図４ｂ（ii）は図１のII−II'に沿う断面図である。
図４ａに示されているように、半導体基板４１０の上部に第１パッド絶縁膜４１３及び第２パッド絶縁膜４１５を形成する。次に、全体表面の上部に感光膜(図示省略)を形成した後、これを素子分離マスクに露光及び現像して感光膜パターン(図示省略)を形成する。以後、感光膜パターンをマスクに第２パッド絶縁膜４１５、第１パッド絶縁膜４１３及び所定厚さの半導体基板４１０を食刻して素子分離用トレンチ４２０を形成した後、感光膜パターンを除去する。次に、所定厚さの第２パッド絶縁膜４１５を食刻して第１パッド絶縁膜４１３の上部の第２パッド絶縁膜が減少した第２パッド絶縁膜パターン４１７を形成する。本発明の一実施形態によると、第１パッド絶縁膜４１３は酸化膜であり、第２パッド絶縁膜４１５は窒化膜であるのが好ましい。さらに、第２パッド絶縁膜に対する食刻工程により減少した第２パッド絶縁膜４１５の一側の厚さは後続するサラウンドチャンネル構造の厚さに応じて決めることができ、サラウンドチャンネル構造の水平厚さより後続する食刻工程及び熱酸化工程により損なわれる半導体基板の厚さほどさらに厚くなければならない。特に、第２パッド絶縁膜に対する食刻工程により減少した第２パッド絶縁膜４１５の一側の厚さは１００Å〜１，２００Åであるのが好ましい。
図４ｂに示されているように、第２パッド絶縁膜パターン４１７を食刻マスクに露出した第１パッド絶縁膜４１３を食刻した後、全体構造物の上部に素子分離用絶縁膜(図示省略)を形成する。次に、第２パッド絶縁膜パターン４１７を露出するまで素子分離用絶縁膜を平坦化食刻して素子分離構造４２５を形成する。本発明の一実施形態によると、素子分離構造４２５の形成のための平坦化食刻工程はＣＭＰまたはエッチバック法で行われるのが好ましい。さらに、以後の工程は図３ｃ〜図３ｈの半導体素子の製造方法と同様に行うことができる。
なお、本発明について、好ましい実施の形態を基に説明したが、これらの実施の形態は、例を示すことを目的として開示したものであり、当業者であれば、本発明に係る技術思想の範囲内で、多様な改良、変更、付加等が可能である。このような改良、変更等も、特許請求の範囲に記載した本発明の技術的範囲に属することは言うまでもない。
本発明の一実施形態に係る半導体素子のレイアウトである。 本発明の一実施形態に係る半導体素子の断面図である。 本発明の一実施形態に係る半導体素子の製造方法を示した断面図である。 本発明の一実施形態に係る半導体素子の製造方法を示した断面図である。 本発明の一実施形態に係る半導体素子の製造方法を示した断面図である。 本発明の一実施形態に係る半導体素子の製造方法を示した断面図である。 本発明の一実施形態に係る半導体素子の製造方法を示した断面図である。 本発明の一実施形態に係る半導体素子の製造方法を示した断面図である。 本発明の一実施形態に係る半導体素子の製造方法を示した断面図である。 本発明の一実施形態に係る半導体素子の製造方法を示した断面図である。 本発明の他の実施形態に係る半導体素子の製造方法を示した断面図である。 本発明の他の実施形態に係る半導体素子の製造方法を示した断面図である。
符号の説明
１０１ 活性領域
１０３ リセスゲート領域
１０５ ゲート領域
１１０、２１０、３１０、４１０ 半導体基板
１２５、２２５、３２５、４２５ 素子分離構造
２４０、３４０ サラウンドチャンネル構造
２４５ リセスチャンネル構造
２９３、３９３ ゲート電極
２９７、３９７ ゲート構造物
３１３、４１３ 第１パッド絶縁膜
３１５、４１７ 第２パッド絶縁膜パターン
３１７ 第１ハードマスク層パターン
３１９ 第１絶縁スペーサ
３２０、４２０ 素子分離用トレンチ
３２７ バッファ層
３２９ 第２ハードマスク層
３３３ 感光膜パターン
３３５ 第１リセス
３３７ フィン型半導体基板
３３９ 第２絶縁スペーサ
３４３ 第２リセス
３６０ ゲート絶縁膜
３６５ ゲート導電層
３７０ 下部ゲート導電層
３８０ 上部ゲート導電層
３９０ ゲートハードマスク層
３９５ ゲートハードマスク層パターン
４１５ 第２パッド絶縁膜

Claims (25)

  1. 半導体基板に形成され、活性領域を画成する素子分離構造と、
    ソース／ドレーン領域を連結し、前記活性領域下側の半導体基板と所定距離分離したサラウンドチャンネル構造と、
    前記サラウンドチャンネル構造を取り囲むゲート電極を含むことを特徴とする半導体素子。
  2. 前記サラウンドチャンネル構造は複数個に形成されることを特徴とする請求項１に記載の半導体素子。
  3. 前記活性領域の長手方向でリセスチャンネル構造をさらに含み、下部リセスチャンネル構造の幅は上部リセスチャンネル構造の幅より広いことを特徴とする請求項１に記載の半導体素子。
  4. 前記サラウンドチャンネル構造とその下側の前記半導体基板の間で分離した所定距離は１００Å〜２，０００Åであることを特徴とする請求項１に記載の半導体素子。
  5. ゲート領域の長手方向で前記サラウンドチャンネル構造の水平幅は５０Å〜１，０００Åであること特徴とする請求項１に記載の半導体素子。
  6. 半導体基板に素子分離構造を形成して活性領域を画成する段階と、
    リセスマスクで前記活性領域を食刻してリセスチャンネル構造を形成し、下側の前記半導体基板と所定距離分離したサラウンドチャンネル構造を形成する段階と、
    ゲートハードマスク層パターンと前記リセスチャンネル構造を埋め込み、前記サラウンドチャンネル構造を取り囲むゲート電極を含むゲート構造物を形成する段階を含むことを特徴とする半導体素子の製造方法。
  7. 前記活性領域を画成する段階は、
    前記半導体基板の上部に前記活性領域を覆うパッド絶縁膜パターンを形成する段階と、
    前記パッド絶縁膜パターンの側壁にスペーサを形成する段階と、
    前記スペーサと前記パッド絶縁膜パターンを食刻マスクに露出した前記半導体基板を食刻してトレンチを形成する段階と、
    前記スペーサを除去してその下部の前記半導体基板を露出する段階と、
    前記露出した半導体基板を含む前記トレンチを埋め込む素子分離用絶縁膜を形成する段階と、
    前記パッド絶縁膜パターンを露出するまで前記素子分離用絶縁膜を平坦化食刻し、素子分離構造を形成する段階を含むことを特徴とする請求項６に記載の半導体素子の製造方法。
  8. 前記パッド絶縁膜パターンは酸化膜、窒化膜、ポリシリコン層及びこれらの組合せのうち選択されたいずれかで形成されることを特徴とする請求項７に記載の半導体素子の製造方法。
  9. ゲート領域の長手方向で前記スペーサの厚さは１００Å〜１，２００Åであること特徴とする請求項７に記載の半導体素子の製造方法。
  10. 前記スペーサ除去工程は湿式食刻法で行われることを特徴とする請求項７に記載の半導体素子の製造方法。
  11. 前記トレンチと前記素子分離用絶縁膜の界面に熱酸化膜、窒化膜、酸化膜及びこれらの組合せのうち選択されたいずれか１つの膜を形成する段階をさらに含むことを特徴とする請求項７に記載の半導体素子の製造方法。
  12. 前記活性領域を画成する段階は、
    前記半導体基板の上部に素子分離領域を画成するパッド絶縁膜パターンを形成する段階と、
    前記パッド絶縁膜パターンを食刻マスクに露出した前記半導体基板を食刻してトレンチを形成する段階と、
    前記パッド絶縁膜パターンを所定厚さに食刻して前記活性領域の端部に前記半導体基板を露出する段階と、
    前記露出した半導体基板を含む前記トレンチを埋め込む素子分離構造を形成する段階を含むことを特徴とする請求項６に記載の半導体素子の製造方法。
  13. ゲート領域の長手方向で前記パッド絶縁膜パターンの一側の食刻された水平厚さは１００Å〜１，２００Åであることを特徴とする請求項１２に記載の半導体素子の製造方法。
  14. 前記リセスチャンネル構造を形成する段階は、
    前記活性領域の上部にリセス領域を画成するハードマスク層パターンを形成する段階と、
    前記リセス領域の下部に露出した前記半導体基板を食刻して第１リセスを形成し、ゲート領域の長手方向の前記素子分離構造の側壁にフィン型半導体基板を形成する段階と、
    前記第１リセスと前記ハードマスク層パターンの側壁にリセス側壁スペーサを形成する段階と、
    前記リセス側壁スペーサを食刻マスクに前記第１リセス下部に露出した前記半導体基板を食刻して第２リセスを形成し、前記フィン型半導体基板が下部の半導体基板と所定距離分離してサラウンドチャンネル構造を形成する段階と、
    前記サラウンドチャンネル構造と前記ハードマスク層パターンの間に露出した前記素子分離構造を食刻して前記サラウンドチャンネル構造を露出する段階と、
    前記ハードマスク層パターンを除去して前記半導体基板を露出する段階を含むことを特徴とする請求項６に記載の半導体素子の製造方法。
  15. 前記ハードマスク層パターンの形成段階は、
    前記半導体基板と前記素子分離構造の上部にハードマスク層を形成する段階と、
    前記ハードマスク層の上部に感光膜を形成する段階と、
    アイランドリセスマスクで前記感光膜を露光及び現像して前記リセス領域を画成する感光膜パターンを形成する段階と、
    前記感光膜パターンを食刻マスクに前記ハードマスク層を食刻してハードマスク層パターンを形成する段階と、
    前記感光膜パターンを除去する段階を含むことを特徴とする請求項１４に記載の半導体素子の製造方法。
  16. 前記ゲート領域の長手方向で前記アイランドリセスマスクの幅は、前記活性領域の幅より広いことを特徴とする請求項１５に記載の半導体素子の製造方法。
  17. 前記ハードマスク層は酸化膜、ポリシリコン層及びこれらの組合せのうち選択されたいずれかで形成されることを特徴とする請求項１５に記載の半導体素子の製造方法。
  18. 前記第２リセス形成のための食刻工程は、等方性食刻法で行われることを特徴とする請求項１４に記載の半導体素子の製造方法。
  19. 前記フィン型半導体基板は、複数個に形成されることを特徴とする請求項１４に記載の半導体素子の製造方法。
  20. 前記サラウンドチャンネル構造と下側の前記半導体基板の間に分離された前記所定距離は１００Å〜２，０００Åであること特徴とする請求項１４に記載の半導体素子の製造方法。
  21. 前記ゲート構造物の形成段階は、
    前記リセスチャンネル構造を埋め込み、前記サラウンドチャンネル構造を取り囲むゲート導電層を形成する段階と、
    前記ゲート導電層の上部にゲートハードマスク層を形成する段階と、
    ゲートマスクを食刻マスクに前記ゲートハードマスク層と前記ゲート導電層をパターニングしてゲート構造物を形成する段階を含むことを特徴とする請求項６に記載の半導体素子の製造方法。
  22. 前記ゲート導電層は下部ゲート導電層と上部ゲート導電層の積層構造で形成することを特徴とする請求項２１に記載の半導体素子の製造方法。
  23. 前記下部ゲート導電層はポリシリコン層を含むことを特徴とする請求項２２に記載の半導体素子の製造方法。
  24. 前記上部ゲート導電層はコバルト（Ｃｏ）層、ニッケル（Ｎｉ）層、チタン（Ｔｉ）層、チタン窒化（ＴｉＮ）膜、タングステン（Ｗ）層、タングステン窒化（ＷＮ）膜、アルミニウム（Ａｌ）層、銅（Ｃｕ）層、タングステンシリサイド（ＷＳｉｘ）層、コバルトシリサイド（ＣｏＳｉｘ）層、チタンシリサイド（ＴｉＳｉｘ）層、ニッケルシリサイド（ＮｉＳｉｘ）層及びこれらの組合せのうち選択されたいずれかで形成することを特徴とする請求項２２に記載の半導体素子の製造方法。
  25. 前記サラウンドチャンネル構造を含む前記露出した半導体基板にゲート絶縁膜を形成する段階をさらに含むことを特徴とする請求項６に記載の半導体素子の製造方法。
JP2006318036A 2006-07-28 2006-11-27 半導体素子及びその製造方法 Ceased JP2008034785A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060071539A KR100745885B1 (ko) 2006-07-28 2006-07-28 반도체 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2008034785A true JP2008034785A (ja) 2008-02-14

Family

ID=38601820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006318036A Ceased JP2008034785A (ja) 2006-07-28 2006-11-27 半導体素子及びその製造方法

Country Status (5)

Country Link
US (1) US7675112B2 (ja)
JP (1) JP2008034785A (ja)
KR (1) KR100745885B1 (ja)
CN (1) CN100541805C (ja)
TW (1) TWI323010B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1730771A1 (en) * 2004-03-23 2006-12-13 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device and semiconductor device obtained by means of said method
US7859081B2 (en) * 2007-03-29 2010-12-28 Intel Corporation Capacitor, method of increasing a capacitance area of same, and system containing same
TWI355078B (en) * 2007-07-16 2011-12-21 Nanya Technology Corp Transistor structure and method of making the same
JP2009130036A (ja) * 2007-11-21 2009-06-11 Toshiba Corp 半導体装置
TWI368298B (en) * 2007-12-10 2012-07-11 Nanya Technology Corp Method of fabricating semiconductor device having recessed channel structur
JP2009224520A (ja) * 2008-03-14 2009-10-01 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
JP2010003916A (ja) * 2008-06-20 2010-01-07 Elpida Memory Inc 半導体装置及びその製造方法
KR101205173B1 (ko) * 2009-07-28 2012-11-27 에스케이하이닉스 주식회사 반도체 소자의 형성 방법
JP5718585B2 (ja) * 2010-05-19 2015-05-13 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法、並びにデータ処理システム
CN102468121A (zh) * 2010-10-29 2012-05-23 中国科学院微电子研究所 一种鳍片的制备方法
WO2012075728A1 (zh) * 2010-12-08 2012-06-14 中国科学院微电子研究所 悬空鳍片及环栅场效应晶体管的制备方法
CN102543668B (zh) * 2010-12-08 2014-05-07 中国科学院微电子研究所 悬空鳍片的制备方法
CN102569074B (zh) * 2010-12-08 2014-07-02 中国科学院微电子研究所 环栅场效应晶体管的制备方法
CN102651305B (zh) * 2011-02-25 2015-09-30 中国科学院微电子研究所 一种ω形鳍片的制备方法
TWI695375B (zh) * 2014-04-10 2020-06-01 日商半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
US9773919B2 (en) * 2015-08-26 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102535087B1 (ko) * 2018-04-20 2023-05-19 삼성전자주식회사 반도체 장치
CN112908840B (zh) * 2019-12-03 2025-04-01 长鑫存储技术有限公司 半导体结构及其形成方法、存储器
US11348957B2 (en) 2019-12-27 2022-05-31 Omnivision Technologies, Inc. Transistor having increased effective channel width
FR3119932B1 (fr) * 2021-02-16 2023-10-27 Commissariat Energie Atomique Transistor
CN115707230A (zh) * 2021-08-05 2023-02-17 长鑫存储技术有限公司 一种半导体存储装置及形成方法
CN116682860B (zh) * 2023-08-03 2023-10-20 南京第三代半导体技术创新中心有限公司 环绕栅沟道碳化硅场效应晶体管及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269485A (ja) * 1999-03-18 2000-09-29 Hyundai Electronics Ind Co Ltd 半導体素子およびその製造方法
JP2004006736A (ja) * 1993-09-17 2004-01-08 Mitsubishi Electric Corp 半導体装置の製造方法
JP2006013092A (ja) * 2004-06-25 2006-01-12 Rohm Co Ltd 半導体装置及びその製造方法
JP2006054411A (ja) * 2004-08-11 2006-02-23 Hynix Semiconductor Inc 半導体素子及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3460863B2 (ja) * 1993-09-17 2003-10-27 三菱電機株式会社 半導体装置の製造方法
JP2003006009A (ja) 2001-06-18 2003-01-10 Meister:Kk Ｈｐｇｌファイルをｓｖｇ形式に変換する方法
US6921982B2 (en) * 2003-07-21 2005-07-26 International Business Machines Corporation FET channel having a strained lattice structure along multiple surfaces
KR100526887B1 (ko) * 2004-02-10 2005-11-09 삼성전자주식회사 전계효과 트랜지스터 및 그의 제조방법
KR100618861B1 (ko) * 2004-09-09 2006-08-31 삼성전자주식회사 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006736A (ja) * 1993-09-17 2004-01-08 Mitsubishi Electric Corp 半導体装置の製造方法
JP2000269485A (ja) * 1999-03-18 2000-09-29 Hyundai Electronics Ind Co Ltd 半導体素子およびその製造方法
JP2006013092A (ja) * 2004-06-25 2006-01-12 Rohm Co Ltd 半導体装置及びその製造方法
JP2006054411A (ja) * 2004-08-11 2006-02-23 Hynix Semiconductor Inc 半導体素子及びその製造方法

Also Published As

Publication number Publication date
CN101114651A (zh) 2008-01-30
CN100541805C (zh) 2009-09-16
US20080023742A1 (en) 2008-01-31
TWI323010B (en) 2010-04-01
TW200807523A (en) 2008-02-01
US7675112B2 (en) 2010-03-09
KR100745885B1 (ko) 2007-08-02

Similar Documents

Publication Publication Date Title
JP5052823B2 (ja) 半導体素子及びその製造方法
KR100745885B1 (ko) 반도체 소자 및 그 제조 방법
US7718493B2 (en) Method for forming semiconductor device
CN101771047B (zh) 具有鞍鳍晶体管的半导体器件及其制造方法
KR100739653B1 (ko) 핀 전계 효과 트랜지스터 및 그 제조 방법
US8373223B2 (en) Semiconductor device and method for fabricating the same
JP5165212B2 (ja) 側方拡張活性領域を有する半導体素子及びその製造方法
KR100689514B1 (ko) 반도체 소자 및 그의 제조 방법
US8507349B2 (en) Semiconductor device employing fin-type gate and method for manufacturing the same
KR100861211B1 (ko) 반도체 소자 및 그 제조 방법
JP2008300384A (ja) 半導体装置及びその製造方法
KR20100130698A (ko) 반도체 소자 및 그의 제조방법
CN101154660A (zh) 防止相邻栅极相互影响的半导体器件及其制造方法
KR100763337B1 (ko) 매립 게이트 라인을 갖는 반도체소자 및 그 제조방법
KR100835278B1 (ko) 리세스-핀 트랜지스터를 갖는 반도체 소자 및 그 제조방법
JP2011199198A (ja) 半導体記憶装置
KR100843900B1 (ko) 반도체 소자 및 그 제조 방법
US8809941B2 (en) Semiconductor device and method for fabricating the same
KR100855857B1 (ko) 반도체 소자 및 그 제조 방법
KR20050107090A (ko) 핀 전계 효과 트랜지스터를 갖는 반도체 소자의 형성 방법
KR20060128472A (ko) 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법
KR20100074718A (ko) 매립 워드라인을 갖는 반도체 소자 및 그 제조 방법
KR100745882B1 (ko) 반도체 소자 및 그의 제조 방법
KR20080061985A (ko) 반도체 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121211

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20130924