TWI323010B - Semiconductor device with a surrounded channel transistor - Google Patents

Description

丄^3010 « 九、發明說明： 曰申請之韓國專利申 該韓國專利申請案係 相關的申諸銮之交亙彖照 本申請案係主張2006年7月28 請案號10-2006-0071539的優先權， 以其整體被納入作為參考。 L贫明所屬之技術領域】 本發明係㈣於一種記憶體元件。更具體而言，本發 明係有關於一種具有一個包圍的通道電晶體的半^體元件 以及一種用於製造該半導體元件的方法。 凡 【先前技術】 當一個單元電晶體的通道長度縮短時，該單元通道結 構的離子濃度通常會增高，以便維持該單元電晶體的臨= 電壓。由於該單元通道結構的離子濃度上的增高因而在 該單元電晶體的源極/汲極區域中的電場係被增強而增加了 漏電流。此係導致DRAM結構的更新特性的劣化。此外’ 當半導體元件縮小到較小的尺寸時，要有效地控制短通道 效應（SCE”）是困難的。因此，例如是凹陷通道電晶體及鳍 狀通道電晶體之多通道的場效電晶體（“McFET”）已經被提 出來增長單元電晶體的通道長度。 然而，製程複雜度係由於在該McFET技術中額外的沉 積製程以及平坦化製程而增加。當元件的設計規則變得更 小時’控制鰭狀通道電晶體的高度及寬度是困難的。因為 5 1323010 鰭狀通道電晶體的底部係連接至半導體基板，所以根據設 計規則的縮小，當鰭狀通道電晶體的高度小於源極/沒極區 域的深度時，在源極/汲極區域之間很容易發生擊穿。於是， 對於一種新穎的電晶體結構以便於改善元件的效能係有著 需求。 【發明内容】 Φ 本發明的實施例係針對於具有包圍的通道電晶體的半 導體元件。根據一個實施例，該包圍的通道電晶體係具有 個與其下的半導體基板分隔開之包圍的通道結構以及一 個圍繞該包圍的通道結構的閘極結構。 在本發明的一個實施例中，一種半導體元件係包括一 個几件隔離結構、一個包圍的通道結構以及一個閘極電 ^該元件隔離結構係被形成在一個半導體基板中，以界 疋個主動區域。該連接源極/汲極區域的包圍的通道結構 _ 亥主動區域之下的半導體基板分隔開一段特定的距 離。該閘極電極係圍繞該包圍的通道結構。 據本發明的另一個實施例，一種用於製造一個半導 m 方法係包含在一個半導體基板中形成一個元件隔 • 動構乂形成一個主動區域；藉由一凹處光罩來蝕刻該主 •之:域以形成一個凹陷通道結構，其中一個與該主動區域 構#、t Y導體基板分隔開一段特定的距離之包圍的通道結 極硬i;成在該凹陷通道結構中；以及形成一個包含一閘 χ ·罩層圖案以及一個閘極電極的閘極結構，其中該 6 1323010 閘極電極係填滿該凹陷通道結構以圍繞該包圍的通道結 構。 【實施方式】 本發明係有關於具有包圍的通道電晶體的半導體元件 以及一種用於製造該半導體元件的方法。該包圍的通道電 晶體係具有一個與其下的半導體基板分隔開一段特定的距 離之包圍的通道結構以及一個圍繞該包圍的通道結構的閘 極結構。於是，該包圍的通道電晶體係提供由於電流驅動 力的增加而顯著改善的閘極可控制性以及元件的短通道效 應（“SCE”）的改良。 圖1係描繪根據本發明的一個實施例的一個半導體元 件的簡化佈局。該半導體元件係包含—個主動區域ι〇ι、 —個凹形閘極區域103以及一個閘極區域！ 〇5。—個元件 隔離結構125係界定該主動區域1〇1。在本發明的一個實 施例中，該凹形閘極區M 103係被形成為島形(is — )。 該凹形閘極區$ 103在該閘極區域1〇5的縱向上 大於主動區域101的寬度。 又 圖2係描繪根據本發明的一個實施例的一個半導體元 =的簡化橫截φ圖’其中圖2⑴是沿著根據圖】的線W，的 橫向所取的橫截面圖，而圖2(ii)是沿著根據圖！的線Π ΙΓ 7縱向所取的橫截面圖。一個半導體元件係包含一個元件 隔離結構225、_個包圍的通道結構24〇以及一個閘極電 極293。該元件隔離結構225係界定一個在圖^中所示的 7 ^^3010 主動區域10 1。該包圍的通道結構240係連接源極/汲極區 域（未顯示），並且與其下的半導體基板210分隔開一段特 定的距離。該閘極電極293係圍繞該包圍的通道結構240。 在本發明的一個實施例中，至少一個包圍的通道結構240 係在閘極區域1 05的一縱向上被形成在圖1中所示的主動 區域101之下的半導體基板21〇中。尤其，較佳的是如同 在圖2(ii)中所示地形成雙包圍的通道結構24〇。此外，該 g 半導體元件係更包含在圖1中所示的主動區域1〇1的一縱 向上的凹陷通道結構245。該凹陷通道結構245的下方部 分的寬度係至少等於該凹陷通道結構245的上方部分的寬 度。在另一實施例中，在該包圍的通道結構24〇與其下的 半導體基板210之間分隔開的特定距離範圍是從大約1〇〇A 至大約2,〇〇〇A。該包圍的通道結構24〇在圖i中所示的閘 極區域105的縱向上的寬度範圍是從大約5〇人至大約 1’OOOA。在—個第三實施例中，該閘極電極係包括一 • 個下方的閘極電極275以及一個上方的閘極電極285。 ，圖3 a至3 h係描繪根據本發明的一個實施例的一種用 ^製造一個半導體元件的方法，其中圖3a⑴至3h⑴是沿 著根據圖1的線1_1’的橫向所取的橫截面圖，而圖3a(ii)至 .’Ο是沿著根據圖丨的線諸的縱向所取的橫截面圖。 —弟-塾絕緣膜3U、一第二墊絕緣膜(未顯示)以及一第 一硬式光罩層(未顯示)係被形成在半導體基板31〇之上。 一光阻膜（未顯示）係被形成在該第一硬式光 : 且接著利用—㈣隔離光罩（未顯示）而被曝光及== 8 1J23010 成一光阻膜圖案（未顯示）。該第一硬式光罩層以及第二墊 絕緣膜係利用該光阻膜圖案作為—㈣光罩而被㈣，以 形成一第一硬式光罩層圖案317以及第二墊絕緣膜圖案 該光阻膜圖案係被移除。一第一絕緣間隙壁3 1 9係 /成在„亥第一硬式光罩層圖案317以及第二墊絕緣膜圖 案3 1 5的側壁處。該第一墊絕緣膜3丨3以及半導體基板3 ^ 〇 系利用該第絕緣間隙壁3 19以及第一硬式光罩層圖案3 j 7 作為一蝕刻光罩而被蝕刻，以形成一個用於元件隔離的溝 槽320。在本發明的一個實施例中，該第一墊絕緣膜μ〗 係包含一氧化物膜。該第二墊絕緣膜係包含一氮化物膜。 °玄第一硬式光罩層係選自一氧化物膜、一多晶矽層及其組 5所構成的群組。此外，該第一絕緣間隙壁39係選自一 氧化物膜、一氮化物膜及其組合所構成的群組。在另一方 面，該第一絕緣間隙壁319的寬度可以根據將在一個後續 的製程中形成的一個包圍的通道結構的水平厚度來加以決 疋°考量該半導體基板310在後續的蝕刻及熱氧化的製程 中將會失去的厚度，該第一絕緣間隙壁3丨9的寬度係大於 。亥包圍的通道結構的水平厚度。尤其，該第一絕緣間隙壁 319的寬度範圍是從大約ιοοΑ至大約i，2〇〇a。 根據本發明的另一實施例，一界定一個元件隔離區域 的光阻媒圖案（未顯示）係被形成在具有該第一墊絕緣膜 313、一第二墊絕緣膜以及該第一硬式光罩層的半導體基 板310之上。該第一硬式光罩層、第二墊絕緣膜以及第一 墊絕緣膜313係利用該光阻膜圖案作為一蝕刻光罩而被蝕 9 1323010 刻’以形成一第一硬式光罩層圖案、一第二墊絕緣膜圖案 以及一第一墊絕緣膜圖案。該光阻膜圖案係被移除。一第 一絕緣間隙壁係被形成在該第一硬式光罩層圖案、第二塾 絕緣膜圖案以及第一墊絕緣膜圖案的側壁處。該半導體基 板310係利用該第一絕緣間隙壁以及第一硬式光罩層圖案 作為一蝕刻光罩而被蝕刻，以形成一個用於元件隔離的溝 槽 320。 明參照圖3b，第一絕緣間隙壁3 19以及在該第一絕緣 間隙壁319之下的第一墊絕緣膜313係被移除，以露出在 該第一絕緣間隙壁319之下的半導體基板31〇。一用於元 件隔離的絕緣膜（未顯示）係被形成在所產生的物的整個表 面上（亦即在該溝槽32〇與第一硬式光罩層317、和該露出 的半導體基板3U)之上）。該用於元件隔離的絕緣膜係被抛 光，直到該第二墊絕緣膜圖案315露出以形成一界定在圖 1中所示的主動區域1G1的元件隔離結構325為止。在本 發明的-個實施例中’一選自一熱氧化物膜、一氮化物膜、 -氧化物臈及其組合所構成的群組的膜可形成在該用於元 件隔離的絕緣膜與溝槽32〇之間的介面處。該用於元件隔 離的絕緣膜係包含_ g /1 . 氧化物膜。此外，用於該第一絕緣間 隙壁319以及底下的第一塾絕緣膜M3的移除製程係藉由 -種^式钱刻方法而被執行。在另一實施射，用於形成 該元件隔離結構3 2 S沾to止也」h ^ 偁325的拋先製程係藉由一 化（“CMP”）方法或是 予瑪鐵干坦 X疋種回蝕方法而被執行。 請參照圖3 c，元件腺雜彳士棋2 牛1W離、構325之一特定的厚度係被 10 1323010 蝕刻’以降低該元件隔離結肖325的高度。該第二墊絕緣 膜圖案3丨5以及第一墊絕緣膜313係被移除，以露出該半 導體基板310。一緩衝層327係被形成在該露出的半導體 基板31〇之上。一個植入井與通道離子的製程係被執行， 以注入雜質到半導體基板31〇之中。一第二硬式光罩層 係被形成在所產生的物的整個表面上（亦即在該半導體S基板 以及元件隔離結構325之上在一個實施例中用於 該第二墊絕緣膜圖案315以及第一墊絕緣臈313的移除製 程係藉由一種濕式蝕刻方法而被執行。此外，該緩衝層327 係包含一氧化物膜。該第二硬式光罩層329係選自一多晶 石夕層、-非晶碳膜 '一氮化物膜、一 Si〇N膜及其組合： 構成的群組。 請參照圖3d，一光阻膜係被形成在該第二硬式光罩層 329之上，並且接著利用一凹形閘極光罩（未顯示）而被曝 光與顯影，以形成一界定在圖1中所示的凹形閘極區域1〇3 籲的光阻膜圖案333。該第二硬式光罩層329係利用該光阻 膜圖案333作為一蝕刻光罩而被蝕刻，以形成一個露出一 部份的緩衝層327與元件隔離結構325的凹陷區域（未顯 不）。在該凹陷區域中露出的緩衝層327與半導體基板 •係被蝕刻以形成一個第一凹處335。該光阻膜圖案3D係 破移除。在本發明的一個實施例中，該凹陷區域係被形成 為島形。該島形的凹陷區域在圖1中所示的閘極區域 的縱向上的寬度係大於該主動區域1〇1的寬度。此外，一 個鰭狀類型的半導體基板337係被形成在該元件隔離結構 11 325在圖1中所示的閘極區域⑽的縱向上的第―凹處335 旁邊的側壁處。考量該半導體基板在一個後續的熱氧化製 私中將會和失的厚度’該韓狀類型的半導體基337的厚 度tc係大於將在—個後續的製程中形成之包圍的通道結構 的水平厚度。尤其，該鰭狀類型的半導體基板337的厚度 tc範圍是從大約70入至大約i，15〇a。 請參照圖3e’ 一第二絕緣膜（未顯示）係被形成在所產 生的物的整個表面上（亦即在該第二硬式光罩層329以及第 凹處335之上）。該第二絕緣膜係被蝕刻以在該第—凹 處335的側壁處形成第二絕緣間隙壁339。在該第—凹處 335的底部露出的半導體基板31〇係被蝕刻，以形成一個 第二凹處343。在一個實施例中，用於形成該第二凹處343 的蝕刻製程係藉由一種等向性蝕刻方法而被執行。在此 時，該第二凹處343在圖i中所示的主動區域1〇1的縱向 上的寬度係至少等於在圖3d中所示的第一凹處335的寬 度。此外，在圖3d中所示的鰭狀類型的半導體基板337 現在已與底下的半導體基板310分隔開一段特定的距離， 以在該元件隔離結構325以及第二絕緣間隙壁339之間形 成個包圍的通道結構340。在另一實施例中，至少一個 包圍的通道結構340係被形成。尤其，較佳的是形成雙包 圍的通道結構340。在另一方面，該包圍的通道結構340 係在圖1中所示的主動區域1〇1的縱向上連接其中將在一 個後續的製程中形成源極/汲極區域的半導體基板31〇。在 其它實施例中’在該包圍的通道結構340與底下的半導體 1323010 基板310之間的特定距離範圍是從大約2〇〇人至大 2,000A。 ，’勺 請參照圖3f’在圖3d中所示的第一凹處335以及在 圖36中所示的第二凹處343中所露出的元件隔離結構325 係被蝕刻以露出該包圍的通道結構34〇的上方部分以及其 在該兀件隔離結構325旁邊的部份。該第二絕緣間隙辟gw 以及第二硬式光罩層329係被移除，以完全露出該包^的 通道結構340。在本發明的一個實施例中，用於該第二硬 式光罩層329以及第二絕緣間隙壁339的移除製程係藉由 一種濕式蝕刻方法而被執行。 請參照圖3g，該緩衝層327係被移除以露出包含該包 圍的通道結構340的半導體基板31〇。一閘極絕緣膜36〇 係被形成在該露出的半導體基板31〇之上，以圍繞該包圍 的通道結構340。-閘極導電| 365係被形成在所產生的 物的整個表面上（亦即在該閘極絕緣膜細以及元件隔離結 構325之上）’以圍繞具有該閘極絕緣膜3 6〇的包圍的通道 結構340,並且填滿在圖3d中所示的第一凹處335以及在 圖3e中所示的第二凹處343。—開極硬式光罩層係被 形成在該閘極導電| 365之上。在一個實施例中’用於該 緩衝層327 &移除製程係藉由一帛濕式姓刻方法而被執 行。在另一實_中，該閘極導電層365係包括一下方的 閘極導電| 370以及—上方的閘極導電| 38〇之堆疊的結 構。此外，該下方的閘極導電層37〇係包含一多晶矽層。 該上方的閘極導電層380係選自一鈷（c〇)層一鎳（Ni)層、 13 1323010 鈦（Τ〇層、一氮化鈦（TiN)膜、-鎢（w)層、一氮化鎢（WN) 膜鋁層、一銅（Cu)層、一矽化鎢（wsix)層、一矽化 钴（C0Slx)層、—石夕化鈦（TiSiJ層―梦化錄（N叫)層及其 組合所構成的群組。 請參照圖3h，該閘極硬式光罩層39()以及閘極導電層 365係利用一閘極光罩(未顯示)作為一蝕刻光罩而被蝕刻， 以形成包括-閘極硬式光罩層圖t 395以及—個閘極電極 393的閘極結構397。在此，該問極結構397係包含一個 在圖1中所示的主動區域1G1的縱向上的凹陷通道結構⑷ 以及在圖丨中所示的閘極區域1〇5的縱向上之包圍的通道 結構340’該包圍的通道結構34〇係被問極電極州所圍 繞。在另-實施例中，該閘極電極393係包括一個下方的 閘極電極375以及一個上方的閘極㈣如之堆疊的結 構。 此外，例如是用於形成連接插塞的製程、用於形成位 兀線接點及位元線的製程、用於形成電容器的製程以及用 於形成内連線的製程之後續的製程可被執行。 圖4a與4b係描繪根據本發明的另—個實施例的—種 用於製造^一個丰導體开杜夕士、+ ^ » 件之方法。在此，圖4a⑴與4b⑴ 是沿著根據圖1WI，的橫向所取的橫截面圖，而圖* 與4b⑻是沿著根據圖！的線諸的縱向所取的 ° 膜415係被形成在半導體基板41〇之上 請參照圖4a，-第—塾絕緣膜413以及_第二塾絕緣 光阻膜（未顯 1323010 1 示）係被形成在該第二墊絕緣膜415之上，並且接著利用 一兀件隔離光罩（未顯示）而被曝光及顯影以形成一光阻膜 圖案（未顯示）。該第二墊絕緣膜415、第一墊絕緣膜413 以及半導體基板410係利用該光阻膜圖案作為一蝕刻光罩 而被蝕刻，以形成一個用於元件隔離的溝槽42〇。該光阻 膜圖案係被移除。該第二墊絕緣膜41 5之一特定的厚度係 被姓刻’以形成一第二墊絕緣膜圖案417，其中，在該第 一塾絕緣膜413之上的第二墊絕緣膜415係被縮小。在本 發明的一個實施例中，該第一墊絕緣膜413係包含一氧化 物膜。該第二墊絕緣膜415係包含一氮化物膜。此外，在 用於該第二墊絕緣膜41 5的蝕刻製程期間，該第二塾絕緣 膜415的側邊之縮減的厚度可以根據將在一個後續的製程 中形成的一個包圍的通道結構的水平厚度來加以決定。考 量該半導體基板41 0在後續的钮刻及熱氧化製程中將會損 失的尽度’該第·一塾絕緣膜41 5的側邊之縮減的厚度係大 於該包圍的通道結構的水平厚度。尤其，該第二墊絕緣膜 415的側邊之縮減的厚度範圍是從大約i〇〇a至大約 1，200 人。 請參照圖4b，在該第二墊絕緣膜圖案417之下露出的 第一墊絕緣膜413係被蝕刻以露出該半導體基板41〇。_ 用於元件隔離的絕緣膜（未顯示）係被形成在所產生的物的 整個表面上（亦即在該第二墊絕緣膜圖案417以及溝槽 420、和包含該露出的半導體基板410之上）。該用於元件 隔離的絕緣膜係被拋光’直到該第二墊絕緣膜圖案41 7露 15 1323010 出以形成一個元件隔離結構425為止。在—個實施例中 用於形成該元件隔離結構425的拋光製程係藉由一種 方法或是一種回蝕方法而被執行。此外，後續的製程可藉 由用於製造在圖3c至3h中所示的一個半導體元件的方、、 而被執行。 如上所述，根據本發明的一個實施例的包圍的通道結 構可利用用於該元件隔離結構及凹陷通道結構的蝕刻製程 而被形成，藉此簡化用於製造半導體元件的製程。此外， 該包圍的通道結構的水平厚度可利用在用於形成該元件隔 離結構的製程期間所形成的侧壁間隙壁來加以決定。於 疋，本發明的製程邊限可被改善。由於該包圍的通道結構 係與其之下的半導體基板分隔開，因此在源極/汲極區域之 間的擊牙可加以避免。於是，該元件的電流驅動力可被增 加丄並且該元件的SCE可被改善。於是，一種具有低電壓 及高速動作的半導體元件可被實現。 本毛明以上的實施例是舉例性質的而非限制性的。各 種的替代及等同實施例都是可行的。本發明並不限於在此 V、”積姓刻拋光以及圖案化步驟的類型。本發明也 不限於任何特定類型的半導體元件。例如，本發明可被實

施在動態隨機存取記憶體（dram) S件或是非依電性記憶 體元件中 0 甘A — '、它的增加、減少或修改在考量本案的揭露内 之下都疋明顯的並且欲落於所附的申請專利範圍的範疇 内0 16 1323010 【圖式簡單說明】 圖1是根據本發明的一個實施例的一個半導體元件的 簡化佈局。 圖2是根據本發明的一個實施例的一個半導體元件的 簡化橫截面圖。 圖3a至3h是描繪根據本發明的一個實施例的一種用 於製造一個半導體元件的方法的簡化橫截面圖。 圖4a與4b是描繪根據本發明的另一個實施例的一種 用於製造一個半導體元件的方法的簡化橫截面圖。 【主要元件符號說明】 101 主 動 區 域 103 凹 形 閘 極區域 105 閘 極 ΪΆ 域 125 元件 隔 離結構 210 半 導 體 基板 225 元 件 隔 離結構 240 包 圍 的 通道結構 245 凹 陷 通道結構 275 下 方 的 閘極電極 285 上 方 的 閘極電極 293 閘 極 電 極 310 半 導 體 基板 313 第 一 墊 絕緣膜 17 1323010 315 第二墊絕緣膜圖案 317 第一硬式光罩層圖案 319 第一絕緣間隙壁 320 用於元件隔離的溝槽 325 元件隔離結構 327 緩衝層 329 第二硬式光罩層 333 光阻膜圖案

335 第一凹處 337 鰭狀類型的半導體基板 339 第二絕緣間隙壁 340 包圍的通道結構 343 第二凹處 345 凹陷通道結構 360 閘極絕緣膜 365 閘極導電層

370 下方的閘極導電層 375 下方的閘極層 380 上方的閘極導電層 385 上方的閘極層 390 閘極硬式光罩層 393 閘極電極 395 閘極硬式光罩層圖案 397 閘極結構 18 1323010 410 半導體基板 413 第一墊絕緣膜 415 第二墊絕緣膜 417 第二墊絕緣膜 420 溝槽 425 元件隔離結構

19

Claims (1)

1323010 r—-- 替換頁 十、申請專利範圍： 1. 一種半導體^件，其係包括： -個7L件隔離結構’其係形 界定-個主動區域； 徊千导體基板中以 一個包圍的通道社错 ^ ^ 返、、。構，其係與該主動區域之 體基板分隔開一段特^ r旳+導 亏疋的距離，該包圍的通道結構係 源極/汲極區域；以及 、連接 個閘極電極，其係圍繞該包圍的通道結構； 其中至少一個包圍的通道結構係在一個閘極區域的一 縱向上被形成在該主動區域之下的半導體基板中。 2·根據中請專利範圍第1項之半導體元件，其更包括_ 個在該主動區域的-縱向上的凹陷通道結構，纟中該凹陷 通道結構的下方部分的寬度係大於其上方部分的寬度。 3. 根據申請專利範圍第丨項之半導體元件，其中該特定 的距離範圍是從大約l〇〇A至大約2,〇〇〇A。 4. 根據申請專利範圍第丨項之半導體元件，其中該包圍 的通道結構在該閘極區域的一縱向上的水平寬度範圍是從 大約50A至大約ι，〇〇〇Α。 5· —種用於製造一個半導體元件之方法，該方法係包 括： 在一個半導體基板中形成一個元件隔離結構，以形成 一個主動區域； 藉由一凹處光罩來蝕刻該主動區域以形成一個凹陷通 道結構’其中一個與在該主動區域之下的半導體基板分隔 丄以υιο 特定的距離之包圍的通道結構係、被形成在該凹陷通 逼、，，。構中；以及 形成-個包含-閘極硬式光罩層圖案以及一個閉極電 的閘極結構，其中該閘極電極係填滿該凹陷通道結構以 圍繞該包圍的通道結構。 6.根據中請專利範圍第5項之方法其中該形成一個元 件隔離結構的製程係包含 在該半導體基板之上形成一墊絕緣膜圖案，以界定該 主動區域； 在該墊絕緣膜圖案的一側壁處形成一間隙壁； 藉由利用該間隙壁及墊絕緣膜圖案作為一蝕刻光罩來 钱刻該半導體基板以形成一個溝槽； 移除π亥間隙壁以露出在該間隙壁之下的半導體基板； 形成一用於元件隔離的絕緣膜以填滿包含在該間隙壁 之下露出的半導體基板的溝槽；以及 拋光該用於元件隔離的絕緣膜，直到該墊絕緣臈露出 以形成一個元件隔離結構為止。 7.根據申請專利範圍第6項之方法，其中該墊絕緣膜係 選自一氧化物膜、一氮化物膜、一多晶矽層及其組合所構 成的群組。 8. 根據申請專利範圍第6項之方法，其中該間隙壁的寬 度範圍是從大約100Α至大約1，200人。 9. 根據申請專利範圍第6項之方法，其中用於該間隙壁 的移除製程係藉由一種濕、式敍刻方法而被執行。 21 d厶丄VJ 10·根據申請專利範圍第6項之方法，其更包括在該溝 槽以及用於元件隔離的絕緣膜之間的介面處形成一選自一 熱氧化物膜、一氮化物膜、一氧化物膜及其組合所構成的 群組的膜β 11. 根據申請專利範圍第6項之方法其中移除該間隙 壁的步驟係藉由一種濕式蝕刻方法、一種化學機械平坦化 (“CMP”)以及一種回蝕方法中之任一種方法而被執行。 12. 根據申請專利範圍第5項之方法，其中該形成一個 元件隔離結構的製程係包含 在*亥半導體基板之上形成一塾絕緣膜圖案以界定該主 動區域； 藉由利用該塾絕緣膜圖案作為一#刻光罩來飯刻該半 導體基板以形成一個溝槽； 移除該墊絕緣膜圖案之一特定的厚度，以露出在該主 動區域的邊緣處之半導體基板；以及 形成一個70件隔離結構以填滿包含在該主動區域的邊 緣處露出的半導體基板的溝槽。 13. 根據申請專利範圍第12項之方法，其中該墊絕緣膜 圖案的一個側邊所移除的水平厚度範圍是從大約100Α至大 約 1,20〇Α。 14. 根據申請專利範圍第5項之方法，其中蝕刻該主動 區域的製程係包含 在該主動區域之上形成一硬式光罩層圖案以界定一個 凹陷區域； 22 蝕刻在該凹陷區域的底部露出的半導體基板以形成一 個第-凹處，其中__㈣狀類型的半導體基板係被形成在 該元件隔離結構在-個閘極區域的-縱向上的該第一凹處 旁邊的一側壁處； 在該第一凹處以及硬式光罩層圖案的一側壁處形成一 凹處側壁間隙壁； 冑由利用該凹處侧壁間隙壁作為—蝕刻光罩來蝕刻在 該第-凹處的底部露出的半導體基板以形成—個第二凹 處，其中一個與其下的半導體基板分隔開-段特定的距離 之包圍的通道結構係被形成在該第二凹處中； 蚀d在β玄包圍的通道結構以及硬式光罩層圖案之間露 出的70件隔離結構，以露出該包圍的通道結構；以及 移除該硬式光罩層圖案以露出該半導體基板。 15.根據中請專利範圍第14項之方法其中該形成一硬 式光罩層圖案的製程係包含 纟該半導體基板以及元件隔離結構之上形成一硬式光 w 罩層； 在該硬式光罩層之上形成一光阻膜； 藉由島形凹處光罩來曝光及顯影該光阻膜，以形成 一界定該凹陷區域的光阻膜圖案； - n由利用該光阻膜圖案作為—#刻光罩來#刻該硬式 ，光罩層，以形成-硬式光罩層圖案，·以及 移除該光阻膜圖案。 〗6·根據中請專利範圍第15項之方法，其中該島形凹處 23 1323010 光罩在該雜區域的-’縱向上的寬度係大於該主動區域的 寬度。 17.根據申請專利範圍第15項之方法，其中該硬式光罩 層係選自-氧化物膜、-多晶矽層及其組合所構成的群組。 1M艮據申請專利範圍帛14項之方法，其中用於形成該 第二凹處的㈣製程係藉由—種等向性㈣方法而被執 行0

19. 根據申請專利範圍第14項之方法，其中至少一個鰭 狀類型的半導體基板係在該閘極區域的一縱向上被形成在 該主動區域之下的半導體基板中。 20. 根據申請專利範圍第14項之方法其中該特定的距 離範圍是從大約100A至大約2,000人。 21. 根據申請專利範圍第5項之方法，其中形成一個閘 極結構的製程係包含 形成一圍繞該包圍的通道結構的閘極導電層，以填滿 該凹陷通道結構； 在該閘極導電層之上形成一閘極硬式光罩層；以及 藉由利用-閘極光罩作為一蝕刻光罩來圖案化該閘極 硬式光罩層以及閘極導電層，以形成―閘極結構。 22.根據申請專利範圍第21項之方法其中該閉極導電 層係包括-下方的閘極導電層以及—上方的閘極導電層之 堆疊的結構。 極導=:=Γ:Γ項…’其中該下— 24 1323010 24.根據申請專利範圍第22項之太、土 *丄 矛 喟芡方法，其中該上方的閘 極導電層係選自一鈷（Co)層、一鎳（Ni)層一鈦（Ti)層、一 氮化鈦（TiN)膜、一鎢（W)層、一氮化鎢（wn)膜一鋁 層、-銅（Cu)層、-發化鎢（WSix)層、_妙化姑（c〇six)層、 一矽化鈦（TiSix)層、一矽化鎳（NiSix)層及其組合所構成的群 組0 25 ·根據申請專利範圍第5項之方法’其更包括在包含 該包圍的通道結構之露出的半導體基板之上形成一閘極絕 緣膜。 十一、囷式： 如次頁。

25