[go: up one dir, main page]

JP2006013092A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006013092A
JP2006013092A JP2004187240A JP2004187240A JP2006013092A JP 2006013092 A JP2006013092 A JP 2006013092A JP 2004187240 A JP2004187240 A JP 2004187240A JP 2004187240 A JP2004187240 A JP 2004187240A JP 2006013092 A JP2006013092 A JP 2006013092A
Authority
JP
Japan
Prior art keywords
type
gate electrode
well
film
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004187240A
Other languages
English (en)
Inventor
Hiroshi Oji
洋 大路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2004187240A priority Critical patent/JP2006013092A/ja
Priority to CNA2005800015082A priority patent/CN1906768A/zh
Priority to KR1020067007591A priority patent/KR100845380B1/ko
Priority to US10/572,730 priority patent/US7683432B2/en
Priority to PCT/JP2005/011260 priority patent/WO2006001249A1/ja
Priority to TW094120991A priority patent/TWI298897B/zh
Publication of JP2006013092A publication Critical patent/JP2006013092A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/314—Channel regions of field-effect devices of FETs of IGFETs having vertical doping variations 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 高誘電率ゲート絶縁膜を有する半導体装置の閾値電圧を高精度に制御する。
【解決手段】 シリコン基板１上層にｐ型ウェル３を形成する。ｐ型ウェル３の極表層に砒素イオン４を注入し、熱処理を行うことによりｐ型低濃度層５を形成する。基板１上にＨｆＡｌＯｘ膜７とポリシリコン膜８を積層する。ポリシリコン膜８をパターニングしてゲート電極８ａを形成する。ゲート電極８ａをマスクとして砒素イオン１０を注入してｎ型エクステンション領域１０ａを形成した後、ゲート電極８ａ側壁にサイドウォール１３を形成する。サイドウォール１３及びゲート電極８ａをマスクとして砒素イオン１４を注入してｎ型ソース／ドレイン領域１５ａを形成する。
【選択図】 図２

Description

本発明は、高誘電率ゲート絶縁膜を有する半導体装置及びその製造方法に係り、特にＭＩＳＦＥＴの閾値電圧の制御に関する。
ＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）等の半導体デバイスの高速化・微細化を実現するため、ゲート絶縁膜の薄膜化が行われてきた。しかし、従来ゲート絶縁膜として用いられたシリコン酸化膜やシリコン酸窒化膜（以下「シリコン酸化膜等」という。）を薄膜化するとゲートリーク電流が増加してしまうという問題があった。この問題を解決するため、ゲート絶縁膜として高誘電率膜（以下「高誘電率ゲート絶縁膜」という。）を採用する手法が提案されている。
また、Ｐ型不純物領域を形成することにより、ＭＯＳトランジスタの閾値電圧を制御する手法が提案されている（例えば、特許文献１参照。）。
特開２００２−３１３９５０号公報
しかしながら、本発明者の検討の結果、ＭＩＳＦＥＴのゲート絶縁膜として高誘電率ゲート絶縁膜を用いると、シリコン酸化膜等を用いた場合と比較して、ＭＩＳＦＥＴの閾値電圧が更に高くなってしまうという問題があることが分かった。１つの原因として、高誘電率ゲート絶縁膜に含まれる金属と、ゲート電極に含まれるＳｉとが反応するためと考えられる。また、別の原因として、高誘電率ゲート絶縁膜に含まれる金属が、ソース／ドレイン領域形成用として基板に注入された砒素イオンやボロンイオンと反応するためと考えられる。
ＭＩＳＦＥＴの閾値電圧が高くなってしまうとトランジスタ駆動性能が低下してしまうため、閾値電圧を高精度に制御する必要がある。
本発明は、上記従来の課題を解決するためになされたもので、高誘電率ゲート絶縁膜を有する半導体装置の閾値電圧を高精度に制御することを目的とする。
本発明に係る半導体装置は、基板の上層に形成された第１導電型のウェルと、
前記ウェルのチャネル部分の極表層に形成され、前記ウェルよりも低い不純物濃度を有する第１導電型の低濃度層と、
前記低濃度層上に形成され、シリコン酸化膜よりも高い比誘電率を有する高誘電率ゲート絶縁膜と、
前記高誘電率ゲート絶縁膜上に形成されたゲート電極と、
前記低濃度層を挟んで前記ウェルの上層に形成された第２導電型のソース／ドレイン領域とを備えたことを特徴とするものである。
本発明に係る半導体装置は、ｎ型回路領域とｐ型回路領域とを有する相補型の半導体装置であって、
ｎ型回路領域の基板の上層に形成されたｐ型ウェルと、
ｐ型回路領域の前記基板の上層に形成されたｎ型ウェルと、
前記ｐ型ウェルのチャネル部分の極表層に形成され、前記ｐ型ウェルよりも低い不純物濃度を有するｐ型低濃度層と、
前記ｎ型ウェルのチャネル部分の極表層に形成され、前記ｎ型ウェルよりも低い不純物濃度を有するｎ型低濃度層と、
前記ｐ型及びｎ型低濃度層上に形成され、シリコン酸化膜よりも高い比誘電率を有する高誘電率ゲート絶縁膜と、
前記高誘電率ゲート絶縁膜上に形成されたゲート電極と、
前記ｐ型低濃度層を挟んで前記ｐ型ウェルの上層に形成されたｎ型ソース／ドレイン領域と、
前記ｎ型低濃度層を挟んで前記ｎ型ウェルの上層に形成されたｐ型ソース／ドレイン領域とを備えたことを特徴とするものである。
本発明に係る半導体装置の製造方法は、基板内に第１導電型の不純物を注入してウェルを形成する工程と、
前記ウェルのチャネル部分の極表層に第２導電型の不純物を注入する工程と、
前記第２導電型の不純物を注入した後、前記基板上にシリコン酸化膜よりも高い比誘電率を有する高誘電率ゲート絶縁膜を形成する工程と、
前記高誘電率ゲート絶縁膜上にゲート電極となるゲート電極材料膜を形成する工程と、
前記ゲート電極材料膜及び前記高誘電率ゲート絶縁膜をパターニングすることによりゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記基板に第２導電型の不純物を注入してソース／ドレイン領域を形成する工程とを含むことを特徴とするものである。
本発明に係る半導体装置の製造方法は、ｎ型回路領域とｐ型回路領域とを有する相補型の半導体装置の製造方法であって、
前記ｎ型回路領域の基板上層にｐ型ウェルを形成し、前記ｐ型回路領域の基板上層にｎ型ウェルを形成する工程と、
前記ｐ型ウェルのチャネル部分の極表層にｎ型不純物を注入する工程と、
前記ｎ型ウェルのチャネル部分の極表層にｐ型不純物を注入する工程と、
前記ｎ型及びｐ型不純物を注入した後、前記基板上に、シリコン酸化膜よりも高い比誘電率を有する高誘電率ゲート絶縁膜を形成する工程と、
前記高誘電率ゲート絶縁膜上にゲート電極となるゲート電極材料膜を形成する工程と、
前記ゲート電極材料膜及び前記高誘電率ゲート絶縁膜をパターニングすることにより前記ｎ型及びｐ型回路領域にゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記ｐ型ウェルにｎ型不純物を注入して、前記ｎ型回路領域にｎ型ソース／ドレイン領域を形成する工程と、
前記ゲート電極をマスクとして前記ｎ型ウェルにｐ型不純物を注入して、前記ｐ型回路領域にｐ型ソース／ドレイン領域を形成する工程とを含むことを特徴とするものである。
本発明に係る半導体装置の製造方法は、ｎ型回路領域とｐ型回路領域とを有する相補型の半導体装置の製造方法であって、
前記ｎ型回路領域の基板上層に、ボロンイオンを１×１０１３ａｔｏｍｓ／ｃｍ２のドーズ量で注入してｐ型ウェルを形成する工程と、
前記ｐ型回路領域の基板上層に、リンイオンを１×１０１３ａｔｏｍｓ／ｃｍ２のドーズ量で注入してｎ型ウェルを形成する工程と、
前記ｐ型ウェルのチャネル部分の極表層に、砒素イオン又はリンイオンを５〜８×１０１２ａｔｏｍｓ／ｃｍ２のドーズ量で注入する工程と、
前記ｎ型ウェルのチャネル部分の極表層に、ボロンイオンを３〜５×１０１２ａｔｏｍｓ／ｃｍ２のドーズ量で注入する工程と、
熱処理を行って前記極表層に注入された砒素イオンとボロンイオンを拡散させることにより、前記ｐ型ウェルのチャネル部分の極表層にｐ型低濃度層を形成すると共に、前記ｎ型ウェルのチャネル部分の極表層にｎ型低濃度層を形成する工程と、
前記熱処理を行った後、前記基板上に、ＨｆＡｌＯｘ膜を形成する工程と、
前記ＨｆＡｌＯｘ膜上にゲート電極となるポリシリコン膜を形成する工程と、
前記ポリシリコン膜及び前記ＨｆＡｌＯｘ膜をパターニングすることにより、前記ｐ型及びｎ型低濃度層上に前記ＨｆＡｌＯｘ膜を介してゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記ｐ型ウェルにｎ型不純物を注入して、前記ｎ型回路領域にｎ型ソース／ドレイン領域を形成する工程と、
前記ゲート電極をマスクとして前記ｎ型ウェルにｐ型不純物を注入して、前記ｐ型回路領域にｐ型ソース／ドレイン領域を形成する工程とを含むことを特徴とするものである。
本発明は以上説明したように、ウェル領域のチャネル部分の極表層に低い不純物濃度を有する低濃度層を形成することにより、高誘電率ゲート絶縁膜を有する半導体装置の閾値電圧を高精度に制御することができる。
以下、図面を参照して本発明の実施の形態について説明する。図中、同一または相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
実施の形態１．
図１は、本発明の実施の形態１による半導体装置を説明するための断面図である。具体的には、図１は、ｎ型チャネルＭＩＳＦＥＴを説明するための断面図である。
図１に示すように、シリコン基板１の活性領域を分離する素子分離２が形成されている。シリコン基板１上層にはｐ型ウェル３が形成されている。ｐ型ウェル３のチャネル部分の極表層にはｐ型低濃度層５が形成されている。詳細は後述するが、このｐ型低濃度層５は、ｎ型不純物のカウンタードープにより形成され、周りのｐ型ウェル３よりも低い不純物濃度を有している。チャネル部分の極表層にｐ型低濃度層５を形成することにより、ＭＩＳＦＥＴの閾値電圧の制御を高精度に行うことができる（後述）。ｐ型低濃度層５の深さは、シリコン基板１表面から数ｎｍ〜１０ｎｍ程度である。これよりも深い位置では、ｐ型ウェル３により相殺される。ｐ型低濃度層５上にはシリコン酸化膜６ａが形成され、その上にシリコン酸化膜６ａよりも高い比誘電率を有する高誘電率ゲート絶縁膜７ａとしてのＨｆＡｌＯｘ膜が形成されている。
ＨｆＡｌＯｘ膜７ａ上にはポリシリコン膜からなるゲート電極８ａが形成されている。ゲート電極８ａの側壁にはダメージ防止用のシリコン酸化膜１２を介してシリコン窒化膜からなるサイドウォール１３が形成されている。サイドウォール１３下のウェル３上層には、ｐ型低濃度層５ａを挟むようにｎ型エクステンション領域１１ａが形成されている。さらに、このｎ型エクステンション領域１１ａと接続するｎ型ソース／ドレイン領域１５ａがウェル３上層に形成されている。
次に、上記半導体装置の製造方法について説明する。
図２は、本実施の形態１による半導体装置の製造方法を説明するための工程断面図である。具体的には、図２は、ｎ型チャネルＭＩＳＦＥＴの製造方法を説明するための工程断面図である。
先ず、図２（ａ）に示すように、ｐ型シリコン基板１にＳＴＩ（shallow trench isolation）法を用いて、酸化膜からなる素子分離２を形成する。そして、素子分離２で分離された活性領域にｐ型不純物としてのボロンイオンを、例えば、ドーズ量：１×１０１３ａｔｏｍｓ／ｃｍ２、加速電圧：１３０ｅｋＶで注入し、その後に熱処理を行うことにより、ｐ型ウェル３を形成する。
次に、図２（ｂ）に示すように、ｐ型ウェル３の極表層、すなわち、ｐ型ウェル３のチャネル領域となる部分（以下「チャネル部分」という。）の極表層に、ｎ型不純物４としての砒素イオンを、例えば、ドーズ量：５〜８×１０１２ａｔｏｍｓ／ｃｍ２、加速電圧：８０ｅｋＶで注入する。その後、８５０℃の温度で３０秒程度の熱処理を行うことにより、砒素イオン４が拡散し、図２（ｃ）に示すように、ｐ型ウェル３の極表層に、ｐ型ウェル３よりも低い不純物濃度を有するｐ型低濃度層５が形成される。詳細は後述するが、このｐ型低濃度層５ａが、高誘電率ゲート絶縁膜７を有するＭＩＳＦＥＴの閾値電圧を高精度に制御することを可能にする。
次に、図２（ｃ）に示すように、ｐ型低濃度層５上にシリコン酸化膜６を熱酸化法により、例えば、０．７ｎｍ〜１．０ｎｍの膜厚で形成する。そして、シリコン酸化膜６上に、該シリコン酸化膜６よりも高い比誘電率を有する高誘電率ゲート絶縁膜７としてＨｆＡｌＯｘ膜を、例えば、１．２ｎｍ〜２．５ｎｍの膜厚で形成する。さらに、ＨｆＡｌＯｘ膜７上にゲート電極となるポリシリコン膜８をシランガスを材料として、例えば、１２５ｎｍ程度の膜厚で形成する。図示しないが、ポリシリコン膜８にゲートドーパントとしてのリンイオンを、例えば、ドーズ量：１×１０１６ａｔｏｍｓ／ｃｍ２で注入する。その後、熱処理を行うことにより、ポリシリコン膜８におけるゲートドーパントが拡散する。さらに、ポリシリコン膜８上にレジストパターン９をリソグラフィ技術により形成する。
続いて、レジストパターン９をマスクとしてポリシリコン膜８、ＨｆＡｌＯｘ膜７及びシリコン酸化膜６を順次エッチングする。その後、レジストパターン９を除去すると、図２（ｄ）に示すように、シリコン基板１のｐ型低濃度層５上にゲート絶縁膜６ａ，７ａを介してゲート電極８ａが形成される。すなわち、ゲート絶縁膜６ａ直下のチャネル領域の極表層にｐ型低濃度層５が位置する。そして、ゲート電極８ａをマスクとして用いて、ｎ型不純物としての砒素イオン１０を、例えば、加速電圧：２ｋｅＶ、ドーズ量：１×１０１５ａｔｏｍｓ／ｃｍ２で注入して、ｎ型不純物層１１を形成する。その後、熱処理を行う。これにより、ｎ型不純物層１１における砒素イオンが活性化して、図２（ｅ）に示すように、シリコン基板１上層にｎ型エクステンション領域１１ａが形成される。
次に、基板１全面にダメージ防止用のシリコン酸化膜１２を、例えば、２ｎｍの膜厚で形成する。そして、シリコン酸化膜１２上にシリコン窒化膜１３を、例えば、５０ｎｍ〜８０ｎｍの膜厚で形成する。続いて、シリコン窒化膜１３とシリコン酸化膜１２を異方性エッチングする。これにより、図２（ｅ）に示すように、ゲート電極８ａの側壁を覆うサイドウォール１３が自己整合的に形成される。次に、サイドウォール１３及びゲート電極８ａをマスクとして用いて、ｎ型不純物としての砒素イオン１４を、例えば、加速電圧：３５ｋｅＶ、ドーズ量：５×１０１５ａｔｏｍｓ／ｃｍ２で注入して、ｎ型不純物層１５を形成する。その後、熱処理を行う。これにより、ｎ型不純物層１５における砒素イオンが活性化して、図２（ｆ）に示すように、シリコン基板１上層にｎ型エクステンション領域１１よりも高濃度のｎ型ソース／ドレイン領域１５ａが形成される。
以上説明したように、本実施の形態１では、ｐ型ウェル３を形成した後、ｐ型ウェル３のチャネル部分の極表層に砒素イオン４を注入し熱処理を行うことにより、該極表層にｐ型ウェル３よりも低い不純物濃度を有するｐ型低濃度層５を形成した。これにより、金属を含有するＨｆＡｌＯｘ膜をゲート絶縁膜として用いた場合でも、ＭＩＳＦＥＴの閾値電圧を制御することができる。従って、高誘電率ゲート絶縁膜を有する半導体装置の閾値電圧を高精度に制御することができる。
なお、本実施の形態１では、ｎ型チャネルＭＩＳＦＥＴについて説明したが、ｐ型チャネルＭＩＳＦＥＴに対しても本発明を適用することができる。この場合、素子分離２形成後に、リンイオンをドーズ量：１×１０１３ａｔｏｍｓ／ｃｍ２、加速電圧：３００ｅｋＶで注入し、熱処理を行うことによりｎ型ウェルを形成する。その後、ｎ型ウェルのチャネル部分の極表層にｐ型不純物としてのボロンイオンを、例えば、ドーズ量：３〜５×１０１２ａｔｏｍｓ／ｃｍ２、加速電圧：１５ｅｋＶで注入し、熱処理を行うことによりｐ型低濃度層を形成する。以後、後述する実施の形態２のＰＭＩＳ領域と同様の手法で、ＭＩＳＦＥＴを形成する。
また、本実施の形態１では、ＬＤＤ構造を有するＭＩＳＦＥＴについて説明したが、ＬＤＤ構造を有しないＭＩＳＦＥＴに対しても本発明を適用することができる（後述する実施の形態２についても同様）。この場合、ゲート電極パターニング後に、ゲート電極８ａをマスクとしてｎ型ソース／ドレイン領域形成用のｎ型不純物をシリコン基板１に注入する。
また、シリコン酸化膜６の代わりに、シリコン窒化膜やシリコン酸窒化膜を用いることができる。さらに、高誘電率ゲート絶縁膜７として、ＨｆＡｌＯｘ膜（Ｈｆアルミネート膜）以外に、ハフニア膜（ＨｆＯ２膜）、Ｈｆシリケート膜（ＨｆＳｉＯｘ膜）、或いはアルミナ膜（Ａｌ２Ｏ３膜）、或いはこれらを窒化処理した膜を用いることができる。また、シリコン酸化膜６を形成することなく、シリコン基板１上に高誘電率ゲート絶縁膜７を直接形成してもよい（後述する実施の形態２についても同様）。
また、ゲート電極材料膜８としてポリシリコン膜の代わりに、ポリシリコンゲルマニウム膜を用いることができる（後述する実施の形態２についても同様）。
また、ｐ型低濃度層５を形成するために、砒素イオン４を注入する代わりに、リンイオンを、例えば、ドーズ量：５〜８×１０１２ａｔｏｍｓ／ｃｍ２、加速電圧：３５ｅｋＶで注入することができる（後述する実施の形態２についても同様）。この場合も、同じ深さのｐ型低濃度層が得られる。
実施の形態２．
図３は、本発明の実施の形態２による半導体装置を説明するための断面図である。具体的には、相補型半導体装置であるＣＭＩＳＦＥＴを説明するための断面図である。
図３に示すように、シリコン基板２１の活性領域を分離する素子分離２２が形成されている、この素子分離２２によりＮＭＩＳ領域とＰＭＩＳ領域が区画されている。ＮＭＩＳ領域のシリコン基板２１上層にはｐ型ウェル２３が形成されており、ＰＭＩＳ領域のシリコン基板２１上層にはｎ型ウェル２４が形成されている。ｐ型ウェル２３のチャネル部分の極表層にはｐ型低濃度層２７が形成され、ｎ型ウェル２４のチャネル部分の極表層にはｎ型低濃度層３０が形成されている。詳細は後述するが、ｐ型低濃度層２７及びｎ型低濃度層３０はｎ型及びｐ型不純物のカウンタードープにより形成され、周りのｐ型ウェル２３及びｎ型ウェル２４よりも低い不純物濃度を有している。チャネル部分の極表層にｐ型低濃度層２７及びｎ型低濃度層３０を形成することにより、ｎ型チャネルＭＩＳＦＥＴ及びｐ型チャネルＭＩＳＦＥＴの閾値電圧の制御を高精度に行うことができる（後述）。ｐ型低濃度層２７及びｎ型低濃度層３０の深さは、シリコン基板２１表面から数ｎｍ〜１０ｎｍ程度である。これよりも深い位置では、ｐ型ウェル２３及びｎ型ウェル２４により相殺される。ｐ型低濃度層２７及びｎ型低濃度層３０上にはそれぞれシリコン酸化膜３１ａが形成され、その上にシリコン酸化膜３１ａよりも高い比誘電率を有する高誘電率ゲート絶縁膜３２ａとしてのＨｆＡｌＯｘ膜が形成されている。
ＨｆＡｌＯｘ膜３２ａ上にはポリシリコン膜からなるゲート電極３３ａが形成されている。ゲート電極３３ａの側壁にはダメージ防止用のシリコン酸化膜４１を介してシリコン窒化膜からなるサイドウォール４２が形成されている。
ＮＭＩＳ領域におけるサイドウォール４２下のｐ型ウェル２３上層には、ｐ型低濃度層２７を挟むようにｎ型エクステンション領域３７ａが形成されている。さらに、このｎ型エクステンション領域３７ａと接続するｎ型ソース／ドレイン領域４５ａがｐ型ウェル２３上層に形成されている。
また、ＰＭＩＳ領域におけるサイドウォール４２下のｎ型ウェル２４上層には、ｎ型低濃度層３０を挟むようにｐ型エクステンション領域４０ａが形成されている。さらに、このｐ型エクステンション領域４０ａと接続するｐ型ソース／ドレイン領域４８ａがｎ型ウェル２４上層に形成されている。
次に、上記半導体装置の製造方法について説明する。
図４〜図６は、本実施の形態２による半導体装置の製造方法を説明するための工程断面図である。より詳細には、相補型半導体装置であるＣＭＩＳＦＥＴの製造方法を説明するための工程断面図である。
先ず、図４（ａ）に示すように、ｐ型シリコン基板２１にＳＴＩ法を用いて素子分離２２を形成する。そして、素子分離２２で分離されたｎ型チャネルＭＩＳＦＥＴ領域（以下「ＮＭＩＳ領域」という。）の活性領域に、ｐ型不純物としてのボロンイオンを、ドーズ量：１×１０１３ａｔｏｍｓ／ｃｍ２、加速電圧：１３０ｅｋＶで注入し、熱処理を行うことによりｐ型ウェル２３を形成する。また、ｐ型チャネルＭＩＳＦＥＴ領域（以下「ＰＭＩＳ領域」という。）の活性領域に、ｎ型不純物としてのリンイオンを、例えば、ドーズ量：１×１０１３ａｔｏｍｓ／ｃｍ２、加速電圧：３００ｅｋＶで注入し、その後に熱処理を行うことにより、ｎ型ウェル２４を形成する。なお、１回の熱処理でｐ型不純物とｎ型不純物を拡散させることができる。
次に、図４（ｂ）に示すように、リソグラフィ技術を用いてＰＭＩＳ領域を覆うレジストパターン２５を形成する。そして、ｐ型ウェル２３の極表層、すなわち、ｐ型ウェル２３のチャネル部分の極表層に、ｎ型不純物２６としての砒素イオンを、例えば、ドーズ量：５〜８×１０１２ａｔｏｍｓ／ｃｍ２、加速電圧：８０ｅｋＶで注入する。その後、レジストパターン２５を除去する。
次に、図４（ｃ）に示すように、リソグラフィ技術を用いてＮＭＩＳ領域を覆うレジストパターン２８を形成する。そして、ｎ型ウェル２４の極表層、すなわち、ｎ型ウェル２４のチャネル部分の極表層に、ｐ型不純物２９としてのボロンイオンを、例えば、ドーズ量：３〜５×１０１２ａｔｏｍｓ／ｃｍ２、加速電圧：１５ｅｋＶで注入する。さらに、レジストパターン２８を除去した後に、８５０℃の温度で３０秒程度の熱処理を行うことにより、図５（ａ）に示すように、ｐ型ウェル２３の極表層にｐ型低濃度層２７が形成され、ｎ型ウェル２４の極表層にｎ型低濃度層３０が形成される。
次に、図５（ａ）に示すように、シリコン基板２１上にシリコン酸化膜３１を熱酸化法により、例えば、０．７ｎｍ〜１．０ｎｍの膜厚で形成する。そして、シリコン酸化膜３１上に、該シリコン酸化膜３１よりも高い比誘電率を有する高誘電率ゲート絶縁膜３２としてＨｆＡｌＯｘ膜を、例えば、１．２ｎｍ〜２．５ｎｍの膜厚で形成する。さらに、ＨｆＡｌＯｘ膜３２上にゲート電極となるポリシリコン膜３３をシランガスを材料として、例えば、１２５ｎｍ程度の膜厚で形成する。
その後、図示しないが、ＰＭＩＳ領域をレジストパターンでマスクし、ＮＭＩＳ領域のポリシリコン膜３３にゲートドーパントとしてのリンイオンを、例えば、ドーズ量：１×１０１６ａｔｏｍｓ／ｃｍ２で注入する。同様の手法を用いて、ＮＭＩＳ領域をレジストパターンでマスクし、ＰＭＩＳ領域のポリシリコン膜３３にゲートドーパントとしてのボロンイオンを、例えば、ドーズ量：３×１０１５ａｔｏｍｓ／ｃｍ２で注入する。熱処理を行うことにより、ポリシリコン膜３３におけるゲートドーパントが拡散する。
次に、ポリシリコン膜３３上にリソグラフィ技術を用いてレジストパターン３４を形成する。
そして、レジストパターン３４をマスクとして、ポリシリコン膜３３、ＨｆＡｌＯｘ膜３２及びシリコン酸化膜３１を順次エッチングする。その後、レジストパターン３４を除去すると、図５（ｂ）に示すように、ＮＭＩＳ領域においてｐ型低濃度層２７上にゲート絶縁膜３１ａ，３２ａを介してゲート電極３３ａが形成され、ＰＭＩＳ領域においてｎ型低濃度層３０上にゲート絶縁膜２５ａ，２６ａを介してゲート電極３３ａが形成される。
次に、図５（ｂ）に示すように、リソグラフィ技術を用いてＰＭＩＳ領域を覆うレジストパターン３５を形成し、ＮＭＩＳ領域のゲート電極３３ａをマスクとして用いてｎ型エクステンション領域形成用のｎ型不純物としての砒素イオン３６を、例えば、加速電圧：２ｋｅＶ、ドーズ量：１×１０１５ａｔｏｍｓ／ｃｍ２で注入する。これにより、ＮＭＩＳ領域のシリコン基板２１上層にｎ型不純物層３７が形成される。その後、レジストパターン３５を除去する。
次に、図５（ｃ）に示すように、リソグラフィ技術を用いてＮＭＩＳ領域を覆うレジストパターン３８を形成し、ＰＭＩＳ領域のゲート電極３３ａをマスクとして用いてｐ型エクステンション領域形成用のｐ型不純物としてのボロンイオン３９を、例えば、加速電圧：０．２ｋｅＶ、ドーズ量：１×１０１５ａｔｏｍｓ／ｃｍ２で注入する。これにより、ＰＭＩＳ領域のシリコン基板２１上層にｐ型不純物層４０が形成される。その後、熱処理を行うことにより、図６（ａ）に示すように、ＮＭＩＳ領域のｎ型不純物層３７における砒素イオンが活性化してｎ型エクステンション領域３７ａが形成され、ＰＭＩＳ領域のｐ型不純物層４０におけるボロンイオンが活性化してｐ型エクステンション領域４０ａが形成される。
次に、図６（ａ）に示すように、基板２１全面にシリコン酸化膜４１を、例えば、２ｎｍの膜厚で形成する。そして、シリコン酸化膜４１上にシリコン窒化膜４２を、例えば、５０ｎｍ〜８０ｎｍの膜厚で形成する。続いて、シリコン窒化膜４２とシリコン酸化膜４１を異方性エッチングする。これにより、ゲート電極３３ａの側壁を覆うサイドウォール４２が自己整合的に形成される。
次に、リソグラフィ技術を用いてＰＭＩＳ領域を覆うレジストパターン４３を形成する。そして、ＮＭＩＳ領域のサイドウォール４２及びゲート電極３３ａをマスクとして用いてｎ型ソース／ドレイン領域形成用のｎ型不純物としての砒素イオン４４を、例えば、加速電圧：３５ｋｅＶ、ドーズ量：５×１０１５ａｔｏｍｓ／ｃｍ２で注入する。これにより、ＮＭＩＳ領域のシリコン基板２１上層にｎ型不純物層４５が形成される。その後、レジストパターン４３を除去する。
次に、図６（ｂ）に示すように、リソグラフィ技術を用いてＮＭＩＳ領域を覆うレジストパターン４６を形成する。そして、ＰＭＩＳ領域のサイドウォール４２及びゲート電極３３ａをマスクとして用いてｐ型ソース／ドレイン領域のｐ型不純物としてのボロンイオン４７を、例えば、加速電圧：５ｋｅＶ、ドーズ量：３×１０１５ａｔｏｍｓ／ｃｍ２で注入する。これにより、ＰＭＩＳ領域のシリコン基板２１上層にｐ型不純物層４８が形成される。その後、レジストパターン４６を除去する。
最後に、図６（ｃ）に示すように、１０００℃以上１０５０℃以下の温度で数秒程度の熱処理を行う。これにより、ＮＭＩＳ領域のｎ型不純物層４５における砒素イオンが活性化してｎ型ソース／ドレイン領域４５ａが形成され、ＰＭＩＳ領域のｐ型不純物層４８におけるボロンイオンが活性化してｐ型ソース／ドレイン領域４８ａが形成される。
以上説明したように、本実施の形態２では、ＮＭＩＳ領域にｐ型ウェル２３を形成し、ＰＭＩＳ領域にｎ型ウェル２４を形成した後、ｐ型ウェル２３のチャネル部分の極表層に砒素イオン２６を注入し熱処理を行うことにより、該ｐ型ウェル２３よりも低い不純物濃度を有するｐ型低濃度層２７を形成し、ｎ型ウェル２４のチャネル部分の極表層にボロンイオン２９を注入し熱処理を行うことにより、該ｎ型ウェル２４よりも低い不純物濃度を有するｎ型低濃度層３０を形成した。これにより、金属を含有するＨｆＡｌＯｘ膜をゲート絶縁膜として用いた場合でも、ｎ型チャネルＭＩＳＦＥＴ及びｐ型チャネルＭＩＳＦＥＴの閾値電圧を制御することができる。従って、高誘電率ゲート絶縁膜を有する相補型半導体装置の閾値電圧を高精度に制御することができる。
図７は、本発明において、Ｎ型チャネルＭＩＳＦＥＴの閾値電圧とゲート長との関係を示す図である。
図７に示すように、チャネル部分への不純物濃度制御用のイオン注入を行わない場合にはＮＦＥＴの閾値電圧の上昇が見られ、イオン注入を行うことにより閾値電圧を抑えることができる。現段階で最小値である９０ｎｍ以上のゲート長で、ＮＦＥＴの閾値電圧を好適な範囲、具体的には、３００ｍＶ−６００ｍＶに制御するには、砒素イオンを５〜８×１０１２ａｔｏｍｓ／ｃｍ２のドーズ量で注入することが好適であった。なお、この場合のｐ型ウェルは、ボロンイオンを、ドーズ量：１×１０１３ａｔｏｍｓ／ｃｍ２、加速電圧：１３０ｅｋＶで注入することにより形成した。
図８は、本発明において、Ｐ型チャネルＭＩＳＦＥＴの閾値電圧とゲート長との関係を示す図である。
図８に示すように、上記ＮＦＥＴと同様、チャネル部分への不純物濃度制御用のイオン注入を行わない場合にはＰＦＥＴの閾値電圧の上昇が見られ、イオン注入を行うことにより閾値電圧を抑えることができる。現段階で最小値である９０ｎｍ以上のゲート長で、ＰＦＥＴの閾値電圧を好適な範囲、具体的には、４００ｍＶ−６００ｍＶに制御するには、ボロンイオンを３〜５×１０１２ａｔｏｍｓ／ｃｍ２のドーズ量で注入することが好適であった。なお、この場合のｎ型ウェルは、リンイオンを、ドーズ量：１×１０１３ａｔｏｍｓ／ｃｍ２、加速電圧：３００ｅｋＶで注入することにより形成した。
本発明の実施の形態１による半導体装置を説明するための断面図である。 本発明の実施の形態１による半導体装置の製造方法を説明するための工程断面図である。 本発明の実施の形態２による半導体装置を説明するための断面図である。 本発明の実施の形態２による半導体装置の製造方法を説明するための工程断面図である（その１）。 本発明の実施の形態２による半導体装置の製造方法を説明するための工程断面図である（その２）。 本発明の実施の形態２による半導体装置の製造方法を説明するための工程断面図である（その３）。 Ｎ型チャネルＭＩＳＦＥＴの閾値電圧とゲート長との関係を示す図である。 Ｐ型チャネルＭＩＳＦＥＴの閾値電圧とゲート長との関係を示す図である。
符号の説明
１，２１ シリコン基板
２，２２ 素子分離
３，２３ ｐ型ウェル
４，２６ 砒素イオン
５，２７ ｐ型低濃度層
６，３１ シリコン酸化膜
７，３２ 高誘電率ゲート絶縁膜
８，３３ ポリシリコン膜
８ａ，３３ａ ゲート電極
９，３４ レジストパターン
１０，３６ 砒素イオン
１１，３７ ｎ型不純物層
１１ａ，３７ａ ｎ型エクステンション領域
１２，４１ シリコン酸化膜
１３，４２ サイドウォール（シリコン窒化膜）
１４，４４ 砒素イオン
１５，４５ ｎ型不純物層
１５ａ，４５ａ ｎ型ソース／ドレイン領域
２４ ｎ型ウェル
２５，２８，３５，３８，４３，４６ レジストパターン
２９ ボロンイオン
３９ ボロンイオン
４０ ｐ型不純物層
４０ａ ｐ型エクステンション領域
４７ ボロンイオン
４８ ｐ型不純物層
４８ａ ｐ型ソース／ドレイン領域

Claims (5)

  1. 基板の上層に形成された第１導電型のウェルと、
    前記ウェルのチャネル部分の極表層に形成され、前記ウェルよりも低い不純物濃度を有する第１導電型の低濃度層と、
    前記低濃度層上に形成され、シリコン酸化膜よりも高い比誘電率を有する高誘電率ゲート絶縁膜と、
    前記高誘電率ゲート絶縁膜上に形成されたゲート電極と、
    前記低濃度層を挟んで前記ウェルの上層に形成された第２導電型のソース／ドレイン領域とを備えたことを特徴とする半導体装置。
  2. ｎ型回路領域とｐ型回路領域とを有する相補型の半導体装置であって、
    ｎ型回路領域の基板の上層に形成されたｐ型ウェルと、
    ｐ型回路領域の前記基板の上層に形成されたｎ型ウェルと、
    前記ｐ型ウェルのチャネル部分の極表層に形成され、前記ｐ型ウェルよりも低い不純物濃度を有するｐ型低濃度層と、
    前記ｎ型ウェルのチャネル部分の極表層に形成され、前記ｎ型ウェルよりも低い不純物濃度を有するｎ型低濃度層と、
    前記ｐ型及びｎ型低濃度層上に形成され、シリコン酸化膜よりも高い比誘電率を有する高誘電率ゲート絶縁膜と、
    前記高誘電率ゲート絶縁膜上に形成されたゲート電極と、
    前記ｐ型低濃度層を挟んで前記ｐ型ウェルの上層に形成されたｎ型ソース／ドレイン領域と、
    前記ｎ型低濃度層を挟んで前記ｎ型ウェルの上層に形成されたｐ型ソース／ドレイン領域とを備えたことを特徴とする半導体装置。
  3. 基板内に第１導電型の不純物を注入してウェルを形成する工程と、
    前記ウェルのチャネル部分の極表層に第２導電型の不純物を注入する工程と、
    前記第２導電型の不純物を注入した後、前記基板上にシリコン酸化膜よりも高い比誘電率を有する高誘電率ゲート絶縁膜を形成する工程と、
    前記高誘電率ゲート絶縁膜上にゲート電極となるゲート電極材料膜を形成する工程と、
    前記ゲート電極材料膜及び前記高誘電率ゲート絶縁膜をパターニングすることによりゲート電極を形成する工程と、
    前記ゲート電極をマスクとして前記基板に第２導電型の不純物を注入してソース／ドレイン領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。
  4. ｎ型回路領域とｐ型回路領域とを有する相補型の半導体装置の製造方法であって、
    前記ｎ型回路領域の基板上層にｐ型ウェルを形成し、前記ｐ型回路領域の基板上層にｎ型ウェルを形成する工程と、
    前記ｐ型ウェルのチャネル部分の極表層にｎ型不純物を注入する工程と、
    前記ｎ型ウェルのチャネル部分の極表層にｐ型不純物を注入する工程と、
    前記ｎ型及びｐ型不純物を注入した後、前記基板上に、シリコン酸化膜よりも高い比誘電率を有する高誘電率ゲート絶縁膜を形成する工程と、
    前記高誘電率ゲート絶縁膜上にゲート電極となるゲート電極材料膜を形成する工程と、
    前記ゲート電極材料膜及び前記高誘電率ゲート絶縁膜をパターニングすることにより前記ｎ型及びｐ型回路領域にゲート電極を形成する工程と、
    前記ゲート電極をマスクとして前記ｐ型ウェルにｎ型不純物を注入して、前記ｎ型回路領域にｎ型ソース／ドレイン領域を形成する工程と、
    前記ゲート電極をマスクとして前記ｎ型ウェルにｐ型不純物を注入して、前記ｐ型回路領域にｐ型ソース／ドレイン領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。
  5. ｎ型回路領域とｐ型回路領域とを有する相補型の半導体装置の製造方法であって、
    前記ｎ型回路領域の基板上層に、ボロンイオンを１×１０１３ａｔｏｍｓ／ｃｍ２のドーズ量で注入してｐ型ウェルを形成する工程と、
    前記ｐ型回路領域の基板上層に、リンイオンを１×１０１３ａｔｏｍｓ／ｃｍ２のドーズ量で注入してｎ型ウェルを形成する工程と、
    前記ｐ型ウェルのチャネル部分の極表層に、砒素イオン又はリンイオンを５〜８×１０１２ａｔｏｍｓ／ｃｍ２のドーズ量で注入する工程と、
    前記ｎ型ウェルのチャネル部分の極表層に、ボロンイオンを３〜５×１０１２ａｔｏｍｓ／ｃｍ２のドーズ量で注入する工程と、
    熱処理を行って前記極表層に注入された砒素イオンとボロンイオンを拡散させることにより、前記ｐ型ウェルのチャネル部分の極表層にｐ型低濃度層を形成すると共に、前記ｎ型ウェルのチャネル部分の極表層にｎ型低濃度層を形成する工程と、
    前記熱処理を行った後、前記基板上に、ＨｆＡｌＯｘ膜を形成する工程と、
    前記ＨｆＡｌＯｘ膜上にゲート電極となるポリシリコン膜を形成する工程と、
    前記ポリシリコン膜及び前記ＨｆＡｌＯｘ膜をパターニングすることにより、前記ｐ型及びｎ型低濃度層上に前記ＨｆＡｌＯｘ膜を介してゲート電極を形成する工程と、
    前記ゲート電極をマスクとして、前記ｐ型ウェルにｎ型不純物を注入して、前記ｎ型回路領域にｎ型ソース／ドレイン領域を形成する工程と、
    前記ゲート電極をマスクとして前記ｎ型ウェルにｐ型不純物を注入して、前記ｐ型回路領域にｐ型ソース／ドレイン領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。
JP2004187240A 2004-06-25 2004-06-25 半導体装置及びその製造方法 Pending JP2006013092A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004187240A JP2006013092A (ja) 2004-06-25 2004-06-25 半導体装置及びその製造方法
CNA2005800015082A CN1906768A (zh) 2004-06-25 2005-06-20 半导体器件及其制造方法
KR1020067007591A KR100845380B1 (ko) 2004-06-25 2005-06-20 반도체 장치 및 그 제조 방법
US10/572,730 US7683432B2 (en) 2004-06-25 2005-06-20 Semiconductor device having high-k gate dielectric layer and method for manufacturing the same
PCT/JP2005/011260 WO2006001249A1 (ja) 2004-06-25 2005-06-20 半導体装置及びその製造方法
TW094120991A TWI298897B (en) 2004-06-25 2005-06-23 Semiconductor device having high-k gate dielectric layer and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004187240A JP2006013092A (ja) 2004-06-25 2004-06-25 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006013092A true JP2006013092A (ja) 2006-01-12

Family

ID=35779966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004187240A Pending JP2006013092A (ja) 2004-06-25 2004-06-25 半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US7683432B2 (ja)
JP (1) JP2006013092A (ja)
KR (1) KR100845380B1 (ja)
CN (1) CN1906768A (ja)
TW (1) TWI298897B (ja)
WO (1) WO2006001249A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034785A (ja) * 2006-07-28 2008-02-14 Hynix Semiconductor Inc 半導体素子及びその製造方法
US8236679B2 (en) * 2007-08-22 2012-08-07 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor memory device using insulating film as charge storage layer
US8384160B2 (en) 2008-12-29 2013-02-26 Renesas Electronics Corporation Semiconductor device and method of manufacturing same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101183666B (zh) * 2007-12-13 2011-07-20 上海宏力半导体制造有限公司 一种用于嵌入式闪存自对准源漏极的侧墙制造方法
CH709783A1 (de) 2014-06-16 2015-12-31 Flumroc Ag Verfahren zur Herstellung eines wasserlöslichen Prepolymers und Prepolymer, hergestellt nach dem Verfahren.
CN114709176B (zh) * 2022-05-31 2022-08-23 晶芯成(北京)科技有限公司 一种半导体结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228971A (ja) * 1988-07-18 1990-01-31 Mitsubishi Electric Corp 半導体装置
JPH03276730A (ja) * 1990-03-27 1991-12-06 Matsushita Electron Corp Ｍｏｓトランジスタおよびその製造方法
JPH0471268A (ja) * 1990-07-12 1992-03-05 Sony Corp 半導体メモリ装置
JPH09191108A (ja) * 1996-01-10 1997-07-22 Nissan Motor Co Ltd Ｍｏｓ型半導体装置
JPH10125916A (ja) * 1996-10-24 1998-05-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183159A (ja) * 1992-01-07 1993-07-23 Fujitsu Ltd 半導体装置及びその製造方法
JP3276730B2 (ja) 1993-08-24 2002-04-22 三洋電機株式会社 アルカリ蓄電池の製造方法
JP2000353756A (ja) * 1999-06-14 2000-12-19 Toshiba Corp 半導体装置およびその製造方法
JP2002033477A (ja) 2000-07-13 2002-01-31 Nec Corp 半導体装置およびその製造方法
JP3778810B2 (ja) 2001-04-16 2006-05-24 シャープ株式会社 半導体装置の製造方法
JP3805750B2 (ja) * 2003-01-21 2006-08-09 株式会社東芝 相補型電界効果トランジスタ及びその製造方法
JP4574951B2 (ja) * 2003-02-26 2010-11-04 株式会社東芝 半導体装置及びその製造方法
US6872613B1 (en) * 2003-09-04 2005-03-29 Advanced Micro Devices, Inc. Method for integrating metals having different work functions to form CMOS gates having a high-k gate dielectric and related structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228971A (ja) * 1988-07-18 1990-01-31 Mitsubishi Electric Corp 半導体装置
JPH03276730A (ja) * 1990-03-27 1991-12-06 Matsushita Electron Corp Ｍｏｓトランジスタおよびその製造方法
JPH0471268A (ja) * 1990-07-12 1992-03-05 Sony Corp 半導体メモリ装置
JPH09191108A (ja) * 1996-01-10 1997-07-22 Nissan Motor Co Ltd Ｍｏｓ型半導体装置
JPH10125916A (ja) * 1996-10-24 1998-05-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN6011029823; Ｗ．Ｚｈｕ　ｅｔ　ａｌ．: 'ＨｆＯ２　ａｎｄ　ＨｆＡｌＯ　ｆｏｒ　ＣＭＯＳ：Ｔｈｅｒｍａｌ　Ｓｔａｂｉｌｉｔｙ　ａｎｄ　Ｃｕｒｒｅｎｔ　Ｔａｎｓｐｏｒｔ' ＩＥＤＭ　２００１ , 2001, ｐｐ．４６３-４６６ *
JPN6011029824; Ｃ．Ｈｏｂｂｓ　ｅｔ　ａｌ．: 'Ｆｅｒｍｉ　Ｌｅｖｅｌ　Ｐｉｎｎｉｎｇ　ａｔ　ｔｈｅ　ＰｏｌｙＳｉ／Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｉｎｔｅｒｆａｃｅ' ２００３　Ｓｙｍｐｏｓｉｕｍ　ｏｎ　ＶＬＳＩ　Ｔｅｃｈｎｏｌｏｇｙ　Ｄｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎｉｃａｌ　Ｐａｐｅｒｓ , 2003, ｐｐ．９-１０ *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034785A (ja) * 2006-07-28 2008-02-14 Hynix Semiconductor Inc 半導体素子及びその製造方法
US8236679B2 (en) * 2007-08-22 2012-08-07 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor memory device using insulating film as charge storage layer
US8384160B2 (en) 2008-12-29 2013-02-26 Renesas Electronics Corporation Semiconductor device and method of manufacturing same
US8580632B2 (en) 2008-12-29 2013-11-12 Renesas Electronics Corporation Semiconductor device and method of manufacturing same

Also Published As

Publication number Publication date
KR100845380B1 (ko) 2008-07-09
WO2006001249A1 (ja) 2006-01-05
TWI298897B (en) 2008-07-11
CN1906768A (zh) 2007-01-31
KR20060060059A (ko) 2006-06-02
US7683432B2 (en) 2010-03-23
US20080230842A1 (en) 2008-09-25
TW200610007A (en) 2006-03-16

Similar Documents

Publication Publication Date Title
KR20120030033A (ko) 점진적으로 만들어진 형태의 구성을 가지는 매립 스트레인 유도 물질을 갖는 트랜지스터
JP2007243003A (ja) 半導体装置の製造方法
JP2005033098A (ja) 半導体装置及びその製造方法
JPH10200110A (ja) 半導体装置及びその製造方法
JP5627165B2 (ja) 半導体装置及び半導体装置の製造方法
JP2008147597A (ja) 半導体装置および半導体装置の製造方法
US8586440B2 (en) Methods for fabricating integrated circuits using non-oxidizing resist removal
JP4005055B2 (ja) 半導体装置およびその製造方法
JP5444176B2 (ja) 半導体装置
KR100845380B1 (ko) 반도체 장치 및 그 제조 방법
JP2006059980A (ja) 半導体装置及びその製造方法
JP2010161299A (ja) 半導体装置及びその製造方法
KR100710194B1 (ko) 고전압 반도체소자의 제조방법
US6864128B2 (en) Manufacturing method for a semiconductor device
JPH09135029A (ja) Ｍｉｓ型半導体装置及びその製造方法
US20100123200A1 (en) Semiconductor device and method of manufacturing the same
JP2003249567A (ja) 半導体装置
JP2953915B2 (ja) 半導体集積回路装置及びその製造方法
JP2008258354A (ja) 半導体装置及びその製造方法
JP2008539592A (ja) ブロッキング特性の異なるゲート絶縁膜を備えた半導体デバイス
JP2004288886A (ja) 半導体装置及びその製造方法
KR100924859B1 (ko) 고전압 반도체 소자의 제조방법
JP2002094053A (ja) 半導体装置の製造方法
JP2006005124A (ja) 半導体装置の製造方法
KR100357173B1 (ko) 박막 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110810

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120702

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120709

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120727