JP4489575B2 - 半導体装置及びその製造方法 - Google Patents

Description

本発明は、半導体装置及びその製造方法に係り、特にシールド材を備えた半導体装置及びその製造方法に関する。

従来の半導体装置には、基板上に実装された複数の電子部品（個別部品や半導体チップ等）を電磁波から保護するためのシールドケースを備えたものがある。図１及び図２は、シールドケースを備えた従来の半導体装置の断面図である。なお、図１及び図２において、Ｈ１はポッティング樹脂３５の高さ（以下、「高さＨ１」とする）、Ｈ２は半導体装置１０の高さ（以下、「高さＨ２」とする）、Ｈ３は半導体装置４０の高さ（以下、「高さＨ３」とする）、Ａはポッティング樹脂３５とシールドケース３６との間の隙間（以下、「隙間Ａ」とする）をそれぞれ示している。また、図２において、図１と同一構成部分には同一の符号を付す。

図１に示すように、半導体装置１０は、大略すると、基板１１と、個別部品２６と、半導体チップ３１と、はんだボール２５と、シールドケース３６とを有した構成とされている。基板１１は、大略すると基材１２と、貫通ビア１３と、接続部１４，１５と、グラウンド端子１６と、ソルダーレジスト１７，２３と、配線２１とを有した構成とされている。貫通ビア１３は、基材１２を貫通するよう配設されている。貫通ビア１３は、接続部１４，１５と配線２１との間を電気的に接続するためのものである。

接続部１４，１５は、基材１２の上面に設けられており、貫通ビア１３と電気的に接続されている。接続部１４は、金ワイヤ３４を介して半導体チップ３１と電気的に接続されるものである。接続部１５は、個別部品２６と電気的に接続されるものである。グラウンド端子１６は、グラウンド電位とされた導体であり、個別部品２６及び半導体チップ３１が設けられた領域よりも外側に位置する基材１２上に設けられている。ソルダーレジスト１７は、接続部１４と接続部１５との間を隔てるように基材１２上に形成されている。

配線２１は、はんだボール２５が接続される接続パッド２２を有した構成とされている。配線２１は、貫通ビア１３と接続されるよう基材１２の下面に設けられている。ソルダーレジスト２３は、接続パッド２２を露出すると共に、接続パッド２２以外の配線２１を覆うよう基材１２の下面側に設けられている。

個別部品２６は、トランジスタ、ダイオード、抵抗、コンデンサ等の基本となる電気的素子であり、１つの機能が１つの部品となっているものである。個別部品２６は、はんだペースト２７により接続部１５と電気的に接続されている。

半導体チップ３１は、半導体チップ本体３２と、電極パッド３３とを有した構成とされている。半導体チップ本体３２は、接着剤２４により基材１２上に接着されている。半導体チップ３１は、電極パッド３３と接続部１４との間を接続する金ワイヤ３４により基板１１と電気的に接続されている。また、半導体チップ３１は、金ワイヤ３４を保護するためのポッティング樹脂３５（ポッティング法により形成された樹脂）により覆われている（例えば、特許文献１参照）。

はんだボール２５は、接続パッド２２と電気的に接続されている。はんだボール２５は、半導体装置１０をマザーボード等の他の基板に接続するための外部接続端子である。

シールドケース３６は、個別部品２６及び半導体チップ３１を覆うと共に、ポッティング樹脂３５との間に隙間Ａを設けた状態で、はんだペースト３７によりグラウンド端子１６と電気的に接続されている。このようなシールドケース３６を半導体装置１０に設けることで、電磁波から個別部品２６及び半導体チップ３１を保護することができる。

図２に示すように、半導体装置４０は、グラウンド端子４２を基材４１の側面に設け、ポッティング樹脂３５とシールドケース４４との間に隙間Ａを設けた状態で、はんだペースト３７によりグラウンド端子４２とシールドケース４４とを電気的に接続した構成とされている。このように、基材４１の側面にグラウンド端子４２を設けて、グラウンド端子４２とシールドケース４４とを接続することで、基材１２の上面にグラウンド端子１６を設けた半導体装置１０と比較して、半導体装置４０を小型化することができる。なお、図１及び図２には、図示していないが半導体装置１０，４０には、フリップチップ接続された他の半導体チップが設けられており、このフリップチップ接続された他の半導体チップは、ポッティング樹脂３５により覆われることもある。
特開２００１−２６７６２８号公報

しかしながら、ポッティング法により形成されたポッティング樹脂３５は、高さＨ１の制御が難しいという問題や、樹脂形成に時間を要するため、半導体装置１０，４０の生産性が低下してしまうという問題があった。また、ポッティング樹脂３５の凸形状がシールドケース３６，４４に転写されることを防止するため、ポッティング樹脂３５とシールドケース３６，４４との間に隙間Ａを設ける必要があり、これにより、半導体装置１０，４０の高さＨ２，Ｈ３が高くなってしまい、半導体装置１０，４０を小型化することが困難であるという問題があった。

そこで本発明は、上述した問題点に鑑みなされたものであり、小型化ができると共に、生産性を向上させることのできる半導体装置及びその製造方法を提供することを目的とする。

上記課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。

請求項１記載の発明では、板状の基材と、該基材に実装された半導体チップと、前記基材の側面に設けられ、所定の電位とされた導体と、前記半導体チップを覆うように前記基材上に設けられたトランスファーモールド樹脂と、該トランスファーモールド樹脂の上面に接触し、前記導体と接続されているシールド材と、前記基材の下面に設けられたソルダーレジスト層とを備えた半導体装置において、前記導体は、前記基材の側面に形成された断面が半円形の切欠き部に、切欠き部の空間を埋めるように導電部材が配設されている柱状形状を有し、前記導体の側面は、前記トランスファーモールド樹脂、前記基材及び前記ソルダーレジスト層の各側面と、同一の平面を形成していることを特徴とする半導体装置
により、解決できる。

上記発明によれば、半導体チップを覆うようトランスファーモールド樹脂を設け、シールド材をトランスファーモールド樹脂の上面と接触するように配設することで、ポッティング樹脂を用いた従来の半導体装置と比較して、半導体装置の高さ方向のサイズを小型化することができる。また、トランスファーモールド法により形成されるトランスファーモールド樹脂を用いることで、ポッティング法を用いた従来の半導体装置と比較して、半導体装置の生産性を向上させることができる。なお、ここでの所定の電位とは、例えば、グラウンド電位や、半導体チップの電源電位等の電位のことである。さらに、導体を基板の側面に設けることで、半導体装置の基材の面方向の大きさを小さくすることができる。

請求項２記載の発明では、前記トランスファーモールド樹脂の上面は、平坦な面とされていることを特徴とする請求項１に記載の半導体装置により、解決できる。

上記発明によれば、トランスファーモールド樹脂の上面を平坦な面とすることで、トランスファーモールド樹脂に接触されるシールド材とトランスファーモールド樹脂との間に隙間が形成されることを防いで、半導体装置の高さ方向のサイズを小型化することができる。また、半導体装置を、他の基板（例えば、マザーボード）等に実装する際のハンドリング性を向上させることができる。

請求項３記載の発明では、板状の基材と、該基材に実装された半導体チップと、前記基材の側面に設けられ、所定の電位とされた導体と、前記半導体チップを覆うように前記基材上に設けられたトランスファーモールド樹脂と、該トランスファーモールド樹脂の上面に接触し、前記導体と接続されているシールド材と、前記基材の下面に設けられたソルダーレジスト層とを備えた半導体装置の製造方法において、分割前の前記基材は、隣り合うように配置された複数の基板形成領域を有し、前記基板形成領域の境界線上に、前記基材に貫通孔を設け、前記貫通孔に、該貫通孔を埋めるように導電部材を配設して、前記所定の電位とされる導体を形成するための導電部材を形成する導電部材形成工程と、各々の前記基板形成領域における前記基材上に、前記半導体チップを実装する半導体チップ実装工程と、各々の前記基板形成領域における前記基材上に、前記半導体チップを覆うようトランスファーモールド樹脂を形成するトランスファーモールド樹脂形成工程と、該トランスファーモールド樹脂形成工程後、前記導体の下面及び前記基材の下面の接続パッド以外の領域を覆うソルダーレジスト層を形成するソルダーレジスト層形成工程と、前記基板形成領域の境界線に沿って、前記トランスファーモールド樹脂、前記基材、前記ソルダーレジスト層及び前記導電部材を切断して半円柱状の導体を形成することによって、前記導体の切断面、前記トランスファーモールド樹脂の切断面、前記基材の切断面及び前記ソルダーレジスト層の切断面が、同一平面を形成する導体形成工程と、前記トランスファーモールド樹脂の上面と接触すると共に、前記導体と電気的に接続されるようシールド材を配設するシールド材配設工程とを備えたことを特徴とする半導体装置の製造方法により、解決できる。

上記発明によれば、１つの基材に複数の基板形成領域が隣り合うように配置させ、基板形成領域の境界線上に、基材を貫通すると共に、所定の電位とされた導電部材を設け、半導体チップを実装後、半導体チップを覆うようトランスファーモールド樹脂を形成し、基板形成領域の境界線に沿って基材を切断して導体を形成し、導体とシールド材とを電気的に接続することで、１つの基材に従来よりも多くの半導体装置を製造され、半導体装置の生産性を向上させることができる。なお、ここでの所定の電位とは、例えば、グラウンド電位や、半導体チップの電源電位等の電位のことである。

本発明によれば、小型化ができると共に、生産性を向上させることのできる半導体装置及びその製造方法を提供できる。

次に、図面に基づいて本発明の実施例を説明する。
（実施例）
始めに、図３及び図４を参照して、本発明の実施例による半導体装置５０の構成について説明する。図３は、本発明の実施例による半導体装置の斜視図であり、図４は、図３に示した半導体装置のＢ−Ｂ線方向の断面図である。なお、図４において、Ｘ，Ｘ方向は基材５２の面方向を示しており、Ｙ，Ｙ方向はＸ，Ｘ方向に直交する半導体装置５０の高さ方向を示している。また、図４に示したＨ４は基材５２の上面５２Ａを基準にした際のトランスファーモールド樹脂９０の高さ（以下、「高さＨ４」とする）、Ｈ５は半導体装置５０の高さ（以下、「高さＨ５」とする）をそれぞれ示している。

半導体装置５０は、大略すると基板５１と、個別部品７１と、第１の半導体チップ７５と、第２の半導体チップ８１と、トランスファーモールド樹脂９０と、シールド材９１と、はんだボール９４とを有した構成とされている。基板５１は、大略すると基材５２と、貫通ビア５３と、グラウンド端子５４と、第１乃至第３の接続部５６〜５８と、ソルダーレジスト６１，６４と、配線６２とを有した構成とされている。基板５１の外形は、例えば、９ｍｍ□とすることができる。 貫通ビア５３は、基材５２を貫通するように設けられている。貫通ビア５３は、第１乃至第３の接続部５６〜５８と配線６２との間を電気的に接続するためのものである。

図５は、本実施例のグラウンド端子の斜視図である。グラウンド端子５４は、グラウンド電位（請求項に記載の「所定の電位」）とされた導体である。グラウンド端子５４は、基材５２の４つの側面にそれぞれ形成された切欠き部９５に配設されている。切欠き部９５は、上下の底面が半円の柱状形状とされている。切欠き部９５は、後述する第２の貫通孔１０２（図９及び図１８参照）を、基板形成領域Ｅの境界線に沿って二等分したもののうちの１つである。グラウンド端子５４は、はんだペースト９３によりシールド材９１と電気的に接続されるものである。グラウンド端子５４の材料には、例えば、Ｃｕを用いることができる。

このように、グラウンド端子５４を基材５２の側面に設けることで、基材５２の上面５２Ａにグラウンド端子を設けた場合と比較して、基材５２の面方向（Ｘ，Ｘ方向）の半導体装置５０のサイズを小型化することができる。

第１乃至第３の接続部５６〜５８は、基材５２の上面５２Ａに設けられており、それぞれ貫通ビア５３と電気的に接続されている。第１の接続部５６は、個別部品７１の電極７２と電気的に接続されるものである。第２の接続部５７は、第１の半導体チップ７５と電気的に接続されたワイヤ７９が配設されるものである。第３の接続部５８は、スタッドバンプ８３を介して第２の半導体チップ８１が電気的に接続されるものである。

ソルダーレジスト６１は、第１乃至第３の接続部５６〜５８の間を隔てるように基材５２の上面５２Ａに設けられている。配線６２は、接続パッド６３を有しており、貫通ビア５３と電気的に接続されるよう基材５２の下面５２Ｂに配設されている。接続パッド６３は、はんだボール９４と電気的に接続されるものである。ソルダーレジスト６４は、接続パッド６３を露出すると共に、接続パッド６３以外の配線６２を覆うよう基材５２の下面５２Ｂ側に設けられている。はんだボール９４は、半導体装置５０をマザーボード等の他の基板に接続するための外部接続端子であり、接続パッド６２に配設されている。

個別部品７１は、電極７２を有した構成とされている。電極７２は、個別部品７１と第１の接続部５６との間を電気的に接続するためのものである。電極７２は、はんだペースト７３により第１の接続部５６と接続されている。個別部品７１は、例えば、トランジスタ、ダイオード、抵抗、コンデンサ等の基本となる電気的素子であり、１つの機能が１つの部品となっているものである（「ディスクリート部品」ともいう。）。

第１の半導体チップ７５は、電極パッド７６を有しており、基板５１に対してワイヤボンディング接続されている。電極パッド７６が設けられていない側の第１の半導体チップ７５は、接着剤７８により基材５２と接着されている。電極パッド７６は、ワイヤ７９と接続されており、ワイヤ７９を介して第２の接続部５７と電気的に接続されている。

第２の半導体チップ８１は、電極パッド８２を有しており、基板５１に対してフリップチップ接続されている。電極パッド８２には、スタッドバンプ８３が設けられており、スタッドバンプ８３は、第３の接続部５８に設けられたはんだペースト８５により第３の接続部５８と電気的に接続されている。また、第２の半導体チップ８１と基板５１との間には、第２の半導体チップ８５と基板５１との間の熱膨張係数のミスマッチを防止するためのアンダーフィル樹脂８７が設けられている。

トランスファーモールド樹脂９０は、トランスファーモールド法により形成された樹脂であり、個別部品７１、第１及び第２の半導体チップ７５，８１、及びワイヤ７９を覆うように基板５１の上面５２Ａ側に設けられている。トランスファーモールド法とは、封止したい部材（本実施例の場合は、個別部品７１、第１の半導体チップ７５、及び第２の半導体チップ８１が実装された基板５１）を金型成型機にセットして、温度を上げて流動性を持たせた樹脂に圧力をかけて、金型内に流し込んで（圧送）、金型の形に樹脂を成型する方法である。

このようなトランスファーモールド樹脂９０を用いることで、ポッティング樹脂３５を用いた場合と比較して、高さＨ４（トランスファーモールド樹脂９０の厚さ）の制御性を向上させることができる。また、樹脂封止に要する時間を短縮して、半導体装置５０の生産性を向上させることができる。なお、トランスファーモールド樹脂９０の高さＨ４は、例えば、０．３ｍｍ〜１．２ｍｍとすることができる。

トランスファーモールド樹脂９０の上面９０Ａは、平坦な面とされている。このように、トランスファーモールド樹脂９０の上面９０Ａを平坦な面とすることにより、トランスファーモールド樹脂９０の上面９０Ａとシールド材９１とを接触させた際、トランスファーモールド樹脂９０とシールド材９１との間に隙間が形成されることがなくなり、ポッティング樹脂３５を用いた従来の半導体装置１０，４０の高さＨ２，Ｈ３よりも半導体装置５０の高さＨ５を小さくして、半導体装置５０を小型化することができる。

また、トランスファーモールド樹脂９０の上面９０Ａを平坦な面にすると共に、トランスファーモールド樹脂９０の上面９０Ａとシールド材９１とを接触させることにより、半導体装置５０のハンドリング性が向上し、他の基板（例えば、マザーボード）に半導体装置５０を実装する際、容易に実装することができる。
なお、トランスファーモールド樹脂９０には、例えば、エポキシ系樹脂を用いることができる。

シールド材９１は、トランスファーモールド樹脂９０の上面９０Ａ及び側面９０Ｂを覆う形状とされている。シールド材９１は、トランスファーモールド樹脂９０の上面９０Ａと接触した状態で、はんだペースト９３によりグラウンド端子５４と電気的に接続されている。

このように、シールド材９１をトランスファーモールド樹脂９０の上面９０Ａと接触させることにより、半導体装置５０を小型化できるだけでなく、シールド材９１に放熱機能を持たせて、トランスファーモールド樹脂９０の熱を半導体装置５０外に放熱させることができる。シールド材９１の材料には、例えば、洋白（nickel silver）を用いることができる。洋白は、展延性や耐食性に優れたＣｕ−Ｎｉ−Ｚｎ合金である。Ｃｕ−Ｎｉ−Ｚｎ合金の混合比としては、例えば、Ｃｕを６２ｗｔ％、Ｎｉを１４ｗｔ％、Ｚｎを２４ｗｔ％とすることができる。

はんだボール９４は、半導体装置５０をマザーボード等の他の基板に接続するための外部接続端子である。はんだボール９４は、接続パッド６３に配設されており、接続パッド６３と電気的に接続されている。

上記説明したように、基材５２の側面にグラウンド端子５４を設け、個別部品７１、第１及び第２の半導体チップ７５，８１、及びワイヤ７９を覆うと共に、上面９０Ａが平坦とされたトランスファーモールド樹脂９０を設け、シールド材９１をトランスファーモールド樹脂９０の上面９０Ａと接触させた状態で、シールド材９１とグラウンド端子５４とを電気的に接続した構成とすることにより、従来の半導体装置１０，４０よりも半導体装置５０を小型化することができる。また、ポッティング樹脂３５を用いた従来の半導体装置１０，４０と比較して、半導体装置５０の生産性を向上させることができる。なお、切欠き部９５が形成される位置は、基材５２の側面であれば良く、本実施例に限定されない。例えば、切欠き部９５を基材５２側面の角部に設けても良い。また、切欠き部９５の形状は、本実施例に限定されない。さらに、基材５２の側面にグラウンド端子５４の代わりに、所定の電位、例えば、半導体チップの電源電位（例えば、３．３Ｖ，１．８Ｖ）とされた導体を設けても良い。

図６は、従来の基材と基板形成領域との位置関係を示した平面図であり、図７は、本実施例の基材と基板形成領域との位置関係を示した平面図であり、図８は、図７に示した基材を拡大した平面図である。なお、図６において、Ｃは従来の基板が形成される領域（以下、「基板形成領域Ｃ」とする）を示しており、図７において、Ｅは本実施例の基板５１が形成される領域（以下、「基板形成領域Ｅ」とする）を示している。また、図８において、ダイサーが切断する基板形成領域Ｅの境界線（以下、「境界線Ｄ」とする）を示している。

図６に示すように、従来は、１つの基材９８に１つの基板形成領域Ｃが対応していたため、基板の形成に寄与しない基材９８部分が多く存在し、基材９８を有効に活用することができなかった。本実施例の半導体装置５０では、図７に示すように、１つの基材５２に対して複数の基板形成領域Ｅ（図７では９つ）を設けると共に、複数の基板形成領域Ｅを隣り合うように配置させ、複数の基板形成領域Ｅに一括してトランスファーモールド樹脂９０を設けて半導体装置５０を製造するため、基材５２を有効に活用して、半導体装置５０の生産性を向上させることができる。なお、基板形成領域Ｅの大きさは、例えば、９ｍｍ□とすることができる。

次に、図９乃至図１７を参照して、半導体装置５０の製造方法について説明する。図９乃至図１７は、本実施例の半導体装置の製造工程を示した図である。なお、図９乃至図１７において、図４に示した半導体装置５０と同一構成部分には同一の符号を付す。

始めに、図９に示すように、基板形成領域Ｅに対応した基材５２に第１の貫通孔１０１と、基板形成領域Ｅの境界線Ｄ上の基材５２に第２の貫通孔１０２とを形成する。第１の貫通孔１０１は、貫通ビア５３を配設するためのものである。図１８は、第２の貫通孔が形成された基材の平面図である。第２の貫通孔１０２は、グラウンド端子５４の母材となるグラウンド端子母材１０４（図１０参照）を配設するためのものである。図１８に示すように、第２の貫通孔１０２は、基板形成領域Ｅの境界線Ｄ上に形成される。第１及び第２の貫通孔１０１，１０２は、例えば、ドリルを用いたドリル加工、レーザ加工、異方性エッチングのいずれかの方法により形成することができる。また、基板形成領域Ｅの大きさが９ｍｍ□の場合、第２の貫通孔１０２の直径Ｒ１の大きさは、例えば、０．５ｍｍ〜１．０ｍｍとすることができる。

次に、図１０に示すように、第１及び第２の貫通孔１０１，１０２に導電部材を設け、第１の貫通孔１０１に貫通ビア５３と、第２の貫通孔１０２にグラウンド端子母材１０４とを形成する（導電部材形成工程）。グラウンド端子母材１０４は、グラウンド電位とされた導電部材であり、後述するダイサーにより二等分されて２つのグラウンド端子５４となるものである。導電部材の材料には、例えば、Ｃｕを用いることができる。図１９は、グラウンド端子母材の他の例を示した平面図である。なお、図１０においては、第２の貫通孔１０２を充填するように導電部材を設けてグラウンド端子母材１０４を形成したが、図１９に示すように、第２の貫通孔１０２の中心部に貫通孔Ｇが形成されるように導電部材を設けて、グラウンド端子母材１０５を形成しても良い。

次に、図１１に示すように、基材５２の上面５２Ａに、貫通ビア５３と電気的に接続される第１乃至第３の接続部５６〜５８と、ソルダーレジスト６１とを形成する。続いて、基材５２の下面５２Ｂに、接続パッド６３を備えた配線６２と、接続パッド６３以外の配線６２を覆うソルダーレジスト６４とを形成する。なお、図１１に示したＦは、第１の半導体チップ７５が配設される基材５２上の領域（以下、「第１の半導体チップ配設領域Ｆ」とする）を示している。

次に、図１２に示すように、図１１に示した構造体に個別部品７１と第１及び第２の半導体チップ７５，８１とを実装する（半導体チップ実装工程）。具体的には、個別部品７１の電極７２を、はんだペースト７３により第１の接続部５６と電気的に接続する。続いて、基材５２上の第１の半導体チップ配設領域Ｆに第１の半導体チップ７５を接着剤７８により接着し、電極パッド７６と第２の接続パッド５７との間をワイヤ７９により接続して、第１の半導体チップ７５を実装する。次に、電極パッド８２に配設されたスタッドバンプ８３を、第３の接続５８にはんだペースト８５により接続して、第２の半導体チップ８１を実装し、その後、第２の半導体チップ８１と基材５２との間にアンダーフィル樹脂８７を配設する。

次に、図１３に示すように、基材５２と対向する面１０６Ａが平坦な面とされた金型１０６を、基材５２の上面５２Ａ側に配置させて、金型１０６と基材５２との間に、個別部品７１、第１及び第２の半導体チップ７５，８１、及びワイヤ７９を覆うようにトランスファーモールド樹脂９０を充填し、その後、図１４に示すように、金型１０６を基材５２から取り外して、上面９０Ａが平坦な面とされたトランスファーモールド樹脂９０を形成する（トランスファーモールド樹脂形成工程）。本実施例の場合、９つの基板形成領域Ｅに対して、一括してトランスファーモールド樹脂９０を形成する。このように、複数の基板形成領域Ｅに対して、一括してトランスファーモールド樹脂９０を設けることにより、ポッティング樹脂３５を用いた場合と比較して、樹脂封止に要する時間が短縮され、半導体装置５０の生産性を向上させることができる。なお、トランスファーモールド樹脂９０の高さＨ４は、例えば、０．３ｍｍ〜１．２ｍｍとすることができる。

次に、図１５に示すように、図１４に示した構造体を基板形成領域Ｅの境界線Ｄに沿って、ダイサーにより個片化する。これにより、グラウンド端子母材１０４が二等分されて、グラウンド端子５４が形成される（導体形成工程）。続いて、図１６に示すように、シールド材９１をトランスファーモールド樹脂９０の上面９０Ａと接触するよう配置させ、グラウンド端子５４と対向するシールド材９１とグラウンド端子５４とをはんだペースト９３により電気的に接続する（シールド材配設工程）。その後、図１７に示すように、接続パッド６３にはんだボール９４を配設することにより、半導体装置５０が製造される。

上記説明したように、基材５２に複数の基板形成領域Ｅを隣り合うように設け、複数の基板形成領域Ｅに対して、一括してトランスファーモールド樹脂９０を設けることにより、１つの基材５２当たりの基板５１の取れ数が増加すると共に、樹脂封止に要する時間を短縮して、半導体装置５０の生産性を向上させることができる。

以上、本発明の好ましい実施例について詳述したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。図２０は、グラウンド端子母材が形成された基材の平面図である。なお、グラウンド端子母材を設ける位置は、基板形成領域Ｅの境界線Ｄ上であれば良く、本実施例の位置に限定されない。例えば、図２０に示すように、基板形成領域Ｅの角部に形成されたた第２の貫通孔１０９にグラウンド端子母材１１０を設けても良い。また、グラウンド端子５４は、基材５２の上面５２Ａに設けても良い。

本発明によれば、小型化ができると共に、生産性を向上させることのできる半導体装置及びその製造方法を提供できる。

シールドケースを備えた従来の半導体装置の断面図（その１）である。 シールドケースを備えた従来の半導体装置の断面図（その２）である。 本発明の実施例による半導体装置の斜視図である。 図３に示した半導体装置のＢ−Ｂ線方向の断面図である。 本実施例のグラウンド端子の斜視図である。 従来の基材と基板形成領域との位置関係を示した平面図である。 本実施例の基材と基板形成領域との位置関係を示した平面図である。 図７に示した基材を拡大した平面図である。 本実施例の半導体装置の製造工程を示した図（その１）である。 本実施例の半導体装置の製造工程を示した図（その２）である。 本実施例の半導体装置の製造工程を示した図（その３）である。 本実施例の半導体装置の製造工程を示した図（その４）である。 本実施例の半導体装置の製造工程を示した図（その５）である。 本実施例の半導体装置の製造工程を示した図（その６）である。 本実施例の半導体装置の製造工程を示した図（その７）である。 本実施例の半導体装置の製造工程を示した図（その８）である。 本実施例の半導体装置の製造工程を示した図（その９）である。 第２の貫通孔が形成された基材の平面図（その１）である。 グラウンド端子母材の他の例を示した平面図である。 グラウンド端子母材が形成された基材の平面図（その２）である。

符号の説明

１０，４０，５０ 半導体装置
１１，５１ 基板
１２，４１，５２，９８ 基材
１３，５３ 貫通ビア
１４，１５ 接続部
１６，４２，５４ グラウンド端子
１７，２３，６１，６４ ソルダーレジスト
２１，６２ 配線
２２，６３ 接続パッド
２４，７８ 接着剤
２５，９４ はんだボール
２６，７１ 個別部品
２７，３７，７３，８５，９３ はんだペースト
３１ 半導体チップ
３２ 半導体チップ本体
３３，７６，８２ 電極パッド
３４ 金ワイヤ
３５ ポッティング樹脂
３６，４４ シールドケース
５２Ａ，９０Ａ 上面
５２Ｂ 下面
５６ 第１の接続部
５７ 第２の接続部
５８ 第３の接続部
７２ 電極
７５ 第１の半導体チップ
７９ ワイヤ
８１ 第２の半導体チップ
８３ スタッドバンプ
８７ アンダーフィル樹脂
９０ トランスファーモールド樹脂
９０Ｂ 側面
９１ シールド材
９５ 切欠き部
１０１ 第１の貫通孔
１０２，１０９ 第２の貫通孔
１０４，１０５，１１０ グラウンド端子母材
１０６ 金型
１０６Ａ 面
Ａ 隙間
Ｃ，Ｅ 基板形成領域
Ｆ 第１の半導体チップ配設領域
Ｇ 貫通孔
Ｈ１〜Ｈ５ 高さ
Ｒ１ 直径

Claims (3)

1. 板状の基材と、該基材に実装された半導体チップと、前記基材の側面に設けられ、所定の電位とされた導体と、前記半導体チップを覆うように前記基材上に設けられたトランスファーモールド樹脂と、該トランスファーモールド樹脂の上面に接触し、前記導体と接続されているシールド材と、前記基材の下面に設けられたソルダーレジスト層とを備えた半導体装置において、
   前記導体は、前記基材の側面に形成された断面が半円形の切欠き部に、切欠き部の空間を埋めるように導電部材が配設されている柱状形状を有し、
   前記導体の側面は、前記トランスファーモールド樹脂、前記基材及び前記ソルダーレジスト層の各側面と、同一の平面を形成していることを特徴とする半導体装置。
2. 前記トランスファーモールド樹脂の上面は、平坦な面とされていることを特徴とする請求項１に記載の半導体装置。
3. 板状の基材と、該基材に実装された半導体チップと、前記基材の側面に設けられ、所定の電位とされた導体と、前記半導体チップを覆うように前記基材上に設けられたトランスファーモールド樹脂と、該トランスファーモールド樹脂の上面に接触し、前記導体と接続されているシールド材と、前記基材の下面に設けられたソルダーレジスト層とを備えた半導体装置の製造方法において、
   分割前の前記基材は、隣り合うように配置された複数の基板形成領域を有し、
   前記基板形成領域の境界線上に、前記基材に貫通孔を設け、前記貫通孔に、該貫通孔を埋めるように導電部材を配設して、前記所定の電位とされる導体を形成するための導電部材を形成する導電部材形成工程と、
   各々の前記基板形成領域における前記基材上に、前記半導体チップを実装する半導体チップ実装工程と、
   各々の前記基板形成領域における前記基材上に、前記半導体チップを覆うようトランスファーモールド樹脂を形成するトランスファーモールド樹脂形成工程と、
   該トランスファーモールド樹脂形成工程後、前記導体の下面及び前記基材の下面の接続パッド以外の領域を覆うソルダーレジスト層を形成するソルダーレジスト層形成工程と、
   前記基板形成領域の境界線に沿って、前記トランスファーモールド樹脂、前記基材、前記ソルダーレジスト層及び前記導電部材を切断して半円柱状の導体を形成することによって、前記導体の切断面、前記トランスファーモールド樹脂の切断面、前記基材の切断面及び前記ソルダーレジスト層の切断面が、同一平面を形成する導体形成工程と、
   前記トランスファーモールド樹脂の上面と接触すると共に、前記導体と電気的に接続されるようシールド材を配設するシールド材配設工程とを備えたことを特徴とする半導体装置の製造方法。

Images