JP2003058075A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2003058075A JP2003058075A JP2001241463A JP2001241463A JP2003058075A JP 2003058075 A JP2003058075 A JP 2003058075A JP 2001241463 A JP2001241463 A JP 2001241463A JP 2001241463 A JP2001241463 A JP 2001241463A JP 2003058075 A JP2003058075 A JP 2003058075A
- Authority
- JP
- Japan
- Prior art keywords
- drive circuit
- signal line
- pixel region
- pixel
- gate signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 239000003566 sealing material Substances 0.000 claims description 25
- 239000011159 matrix material Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 55
- 239000010408 film Substances 0.000 description 44
- 239000004973 liquid crystal related substance Substances 0.000 description 27
- 238000010586 diagram Methods 0.000 description 19
- 239000000463 material Substances 0.000 description 18
- 230000009977 dual effect Effects 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 13
- 239000000565 sealant Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000000605 extraction Methods 0.000 description 3
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 229910052792 caesium Inorganic materials 0.000 description 2
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000007562 laser obscuration time method Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13456—Cell terminals located on one side of the display only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/302—Details of OLEDs of OLED structures
- H10K2102/3023—Direction of light emission
- H10K2102/3026—Top emission
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 携帯情報機器は、表示画面をできるだけ大き
くし、且つ、本体の幅をできるだけ小さくするために、
本体に組み込まれる表示装置の額縁の面積を小さくする
ことが要求される。そこで、駆動回路を画素と同じ基板
上に形成した表示装置において、表示装置の横の額縁の
面積を小さくすることを課題とする。 【解決手段】ゲート信号線駆動回路を、ソース信号線駆
動回路と平行に設け、画素領域の四方のうち、少なくと
も対向する２方は、駆動回路が配置されない構成とす
る。上記構成により、ゲート信号線駆動回路の分、従来
ゲート信号線駆動回路が形成されていた表示装置の横方
向の幅を小さくすることができ、横方向の額縁の面積が
小さな表示装置を提供することができる。
くし、且つ、本体の幅をできるだけ小さくするために、
本体に組み込まれる表示装置の額縁の面積を小さくする
ことが要求される。そこで、駆動回路を画素と同じ基板
上に形成した表示装置において、表示装置の横の額縁の
面積を小さくすることを課題とする。 【解決手段】ゲート信号線駆動回路を、ソース信号線駆
動回路と平行に設け、画素領域の四方のうち、少なくと
も対向する２方は、駆動回路が配置されない構成とす
る。上記構成により、ゲート信号線駆動回路の分、従来
ゲート信号線駆動回路が形成されていた表示装置の横方
向の幅を小さくすることができ、横方向の額縁の面積が
小さな表示装置を提供することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁表面上に複数
の画素を設け、各画素の輝度を変化させ表示を行う表示
装置に関する。特に、各画素の輝度を制御する駆動回路
を、画素が形成された絶縁表面上と同一表面上に、設け
た構成の表示装置に関する。また、前記表示装置を用い
た電子機器に関する。
の画素を設け、各画素の輝度を変化させ表示を行う表示
装置に関する。特に、各画素の輝度を制御する駆動回路
を、画素が形成された絶縁表面上と同一表面上に、設け
た構成の表示装置に関する。また、前記表示装置を用い
た電子機器に関する。
【０００２】
【従来の技術】表示装置は、様々な電子機器に組み込ま
れ用いられている。特に、携帯型情報機器に用いられる
表示装置では、携帯情報機器を小型化、低消費電力化す
るために、表示装置の小型化、低消費電力化が求められ
ている。
れ用いられている。特に、携帯型情報機器に用いられる
表示装置では、携帯情報機器を小型化、低消費電力化す
るために、表示装置の小型化、低消費電力化が求められ
ている。
【０００３】小型・低消費電力の表示装置として、液晶
表示装置や、ＯＬＥＤ（Organic Light Emitting Diod
e）素子を用いたＯＬＥＤ表示装置などのフラットパネ
ルディスプレイが注目されている。
表示装置や、ＯＬＥＤ（Organic Light Emitting Diod
e）素子を用いたＯＬＥＤ表示装置などのフラットパネ
ルディスプレイが注目されている。
【０００４】なお本明細書において、ＯＬＥＤ素子と
は、一重項励起子からの発光（蛍光）と、三重項励起子
からの発光（燐光）の両方を含むものとする。
は、一重項励起子からの発光（蛍光）と、三重項励起子
からの発光（燐光）の両方を含むものとする。
【０００５】これらのフラットパネルディスプレイは、
絶縁表面を有する基板上に形成された複数のマトリクス
状の画素を有する。駆動回路によって、１画素に選択的
に映像信号を入力して、画素の輝度を変化させることに
よって、画像を表現する。
絶縁表面を有する基板上に形成された複数のマトリクス
状の画素を有する。駆動回路によって、１画素に選択的
に映像信号を入力して、画素の輝度を変化させることに
よって、画像を表現する。
【０００６】駆動回路と画素の接続の取り方としては、
様々な手法がある。
様々な手法がある。
【０００７】画素の輝度を制御する駆動回路を、単結晶
ＩＣ基板等の別基板上に形成し、画素が形成された絶縁
表面を有する基板上に貼り付けて画素との接続を取る手
法がある。この場合、単結晶ＩＣ基板と、画素が形成さ
れた絶縁表面を有する基板の張り合わせの際に必要とな
る面積が大きい。また、駆動回路と画素との間の配線抵
抗が大きい。そのため、小型・低消費電力の表示装置を
提供するのが困難である。
ＩＣ基板等の別基板上に形成し、画素が形成された絶縁
表面を有する基板上に貼り付けて画素との接続を取る手
法がある。この場合、単結晶ＩＣ基板と、画素が形成さ
れた絶縁表面を有する基板の張り合わせの際に必要とな
る面積が大きい。また、駆動回路と画素との間の配線抵
抗が大きい。そのため、小型・低消費電力の表示装置を
提供するのが困難である。
【０００８】一方、画素が形成された絶縁表面上と同一
の表面上に駆動回路を一体形成し、画素と駆動回路の接
続を取る手法がある。画素が形成された絶縁表面と同一
の表面上に、薄膜トランジスタ（TFT：Thin Film Trans
ister）によって、駆動回路を形成する。これによっ
て、小型化・低消費電力化可能な表示装置が提供され
る。
の表面上に駆動回路を一体形成し、画素と駆動回路の接
続を取る手法がある。画素が形成された絶縁表面と同一
の表面上に、薄膜トランジスタ（TFT：Thin Film Trans
ister）によって、駆動回路を形成する。これによっ
て、小型化・低消費電力化可能な表示装置が提供され
る。
【０００９】図９に、複数の画素がマトリクス状に形成
された画素領域と、画素領域の周りに形成された駆動回
路とを有する表示装置の上面図を示す。
された画素領域と、画素領域の周りに形成された駆動回
路とを有する表示装置の上面図を示す。
【００１０】絶縁表面を有する基板上９００に、ソース
信号線駆動回路９０２と、ゲート信号線駆動回路９０１
（９０１A及び９０１B）と、画素領域９０３が配置され
ている。各駆動回路（ソース信号線駆動回路９０２及び
ゲート信号線駆動回路９０１）に入力される信号は、Ｆ
ＰＣ基板９０４より入力される。
信号線駆動回路９０２と、ゲート信号線駆動回路９０１
（９０１A及び９０１B）と、画素領域９０３が配置され
ている。各駆動回路（ソース信号線駆動回路９０２及び
ゲート信号線駆動回路９０１）に入力される信号は、Ｆ
ＰＣ基板９０４より入力される。
【００１１】表示装置を上面から見た場合に、画素領域
９０３以外の領域を額縁と呼ぶことにする。つまり、表
示装置において額縁とは、画像の表示を行わない部分に
相当する。
９０３以外の領域を額縁と呼ぶことにする。つまり、表
示装置において額縁とは、画像の表示を行わない部分に
相当する。
【００１２】液晶表示装置では、各画素の輝度は、液晶
素子の配向を制御することによって透過率を制御し、表
現される。液晶素子は、２つの電極間に液晶材料が配置
された構造を有する。駆動回路等が形成された基板（以
下、画素基板と表記する）上に液晶素子の一方の電極
（以下、画素電極と表記する）を形成し、別基板（以
下、対向基板と表記する）上に、液晶素子のもう一方の
電極（対向電極）を形成する。画素基板及び対向基板
を、画素電極と対向電極が向かい合うように貼り付け
る。
素子の配向を制御することによって透過率を制御し、表
現される。液晶素子は、２つの電極間に液晶材料が配置
された構造を有する。駆動回路等が形成された基板（以
下、画素基板と表記する）上に液晶素子の一方の電極
（以下、画素電極と表記する）を形成し、別基板（以
下、対向基板と表記する）上に、液晶素子のもう一方の
電極（対向電極）を形成する。画素基板及び対向基板
を、画素電極と対向電極が向かい合うように貼り付け
る。
【００１３】画素基板上において、画素領域及び各駆動
回路を囲むようにシール材を配置し、対向基版を貼り付
ける。画素基板、対向基板及びシール材によって囲まれ
た領域に液晶材料が封入される。図９に示す表示装置が
液晶表示装置であるとすると、画素基板９００と対向基
板を貼り付ける際に用いるシール材がを、９０６であ
る。なお、図９において対向基板、液晶材料は、図示し
ていない。
回路を囲むようにシール材を配置し、対向基版を貼り付
ける。画素基板、対向基板及びシール材によって囲まれ
た領域に液晶材料が封入される。図９に示す表示装置が
液晶表示装置であるとすると、画素基板９００と対向基
板を貼り付ける際に用いるシール材がを、９０６であ
る。なお、図９において対向基板、液晶材料は、図示し
ていない。
【００１４】ＯＬＥＤ表示装置では、各画素の輝度は、
ＯＬＥＤ素子の発光を制御することによって表現され
る。ＯＬＥＤ素子は、駆動回路等を構成するＴＦＴが形
成された後、画素基板上に形成される。ここで、ＯＬＥ
Ｄ素子は、外気に触れると酸素や水分等によって著しく
劣化する性質がある。そのため、ＯＬＥＤ表示装置は、
ＯＬＥＤ素子を形成した後、カバー材を設けてＯＬＥＤ
素子を外気から遮断する構造が用いられる。カバー材
は、画素基板上にシール材を用いて貼り付けられる。
ＯＬＥＤ素子の発光を制御することによって表現され
る。ＯＬＥＤ素子は、駆動回路等を構成するＴＦＴが形
成された後、画素基板上に形成される。ここで、ＯＬＥ
Ｄ素子は、外気に触れると酸素や水分等によって著しく
劣化する性質がある。そのため、ＯＬＥＤ表示装置は、
ＯＬＥＤ素子を形成した後、カバー材を設けてＯＬＥＤ
素子を外気から遮断する構造が用いられる。カバー材
は、画素基板上にシール材を用いて貼り付けられる。
【００１５】画素基板上において、画素領域及び各駆動
回路を囲むようにシール材を配置し、カバー材を貼り付
ける。画素基板、カバー材及びシール材によって囲まれ
た領域にOLED素子が密閉される。図９に示す表示装置が
ＯＬＥＤ表示装置であるとすると、シール材は、９０６
である。なお、図９においてカバー材は、図示していな
い。
回路を囲むようにシール材を配置し、カバー材を貼り付
ける。画素基板、カバー材及びシール材によって囲まれ
た領域にOLED素子が密閉される。図９に示す表示装置が
ＯＬＥＤ表示装置であるとすると、シール材は、９０６
である。なお、図９においてカバー材は、図示していな
い。
【００１６】液晶表示装置やＯＬＥＤ表示装置などの表
示装置に共通して、画素領域９０３には、並列に配置さ
れたｘ本（ｘは、自然数）のソース信号線Ｓ１〜Ｓｘ
と、ソース信号線Ｓ１〜Ｓｘに垂直な方向に、並列に配
置されたｙ（ｙは、自然数）のゲート信号線Ｇ１〜Ｇｙ
が形成される。これらのソース信号線Ｓ１〜Ｓｘと、ゲ
ート信号線Ｇ１〜Ｇｙに入力された信号によって、画素
が選択され、選択された画素の輝度が制御される。
示装置に共通して、画素領域９０３には、並列に配置さ
れたｘ本（ｘは、自然数）のソース信号線Ｓ１〜Ｓｘ
と、ソース信号線Ｓ１〜Ｓｘに垂直な方向に、並列に配
置されたｙ（ｙは、自然数）のゲート信号線Ｇ１〜Ｇｙ
が形成される。これらのソース信号線Ｓ１〜Ｓｘと、ゲ
ート信号線Ｇ１〜Ｇｙに入力された信号によって、画素
が選択され、選択された画素の輝度が制御される。
【００１７】複数のソース信号線Ｓ１〜Ｓｘに信号を入
力するソース信号線駆動回路９０２と、複数のゲート信
号線Ｇ１〜Ｇｙに信号を入力するゲート信号線駆動回路
９０１（９０１Ａ及び９０１Ｂ）が、画素領域９０３の
周りに形成されている。
力するソース信号線駆動回路９０２と、複数のゲート信
号線Ｇ１〜Ｇｙに信号を入力するゲート信号線駆動回路
９０１（９０１Ａ及び９０１Ｂ）が、画素領域９０３の
周りに形成されている。
【００１８】シフトレジスタ等を用いたソース信号線駆
動回路９０２では、図中矢印で示した走査方向に従っ
て、順に信号を出力し、出力された信号は、複数のソー
ス信号線Ｓ１〜Ｓｘに入力される。通常、複数の平行に
配置されたソース信号線Ｓ１〜Ｓｘに対して、走査方向
が垂直になるようにソース信号線駆動回路９０２が配置
されている。同様に、シフトレジスタ等を用いたゲート
信号線駆動回路９０１では、図中矢印で示した走査方向
に従って、順に信号を出力し、出力された信号は、複数
のゲート信号線Ｇ１〜Ｇｙに入力される。通常、複数の
平行に配置されたゲート信号線Ｇ１〜Ｇｙに対して、走
査方向が垂直になるようにゲート信号線駆動回路９０１
が配置されている。
動回路９０２では、図中矢印で示した走査方向に従っ
て、順に信号を出力し、出力された信号は、複数のソー
ス信号線Ｓ１〜Ｓｘに入力される。通常、複数の平行に
配置されたソース信号線Ｓ１〜Ｓｘに対して、走査方向
が垂直になるようにソース信号線駆動回路９０２が配置
されている。同様に、シフトレジスタ等を用いたゲート
信号線駆動回路９０１では、図中矢印で示した走査方向
に従って、順に信号を出力し、出力された信号は、複数
のゲート信号線Ｇ１〜Ｇｙに入力される。通常、複数の
平行に配置されたゲート信号線Ｇ１〜Ｇｙに対して、走
査方向が垂直になるようにゲート信号線駆動回路９０１
が配置されている。
【００１９】図９では、ゲート信号線駆動回路９０１
（９０１Ａ及び９０１Ｂ）は、画素領域の両側に形成さ
れているが、片側配置でもかまわない。
（９０１Ａ及び９０１Ｂ）は、画素領域の両側に形成さ
れているが、片側配置でもかまわない。
【００２０】上記のように配置したゲート信号線駆動回
路９０１の走査方向を、行方向と呼び、ソース信号線駆
動回路９０２の走査方向を、列方向と呼ぶことにする。
路９０１の走査方向を、行方向と呼び、ソース信号線駆
動回路９０２の走査方向を、列方向と呼ぶことにする。
【００２１】図９では、四角形で示した画素領域９０３
の１辺に平行にソース信号線駆動回路９０２が形成され
る。そして、ソース信号線駆動回路９０２が平行に形成
された辺とは異なり、また対向しない２辺に、それぞれ
平行にゲート信号線駆動回路９０１Ａ及び９０１Ｂが形
成されている。
の１辺に平行にソース信号線駆動回路９０２が形成され
る。そして、ソース信号線駆動回路９０２が平行に形成
された辺とは異なり、また対向しない２辺に、それぞれ
平行にゲート信号線駆動回路９０１Ａ及び９０１Ｂが形
成されている。
【００２２】本明細書中において、画素基板９００上の
画素領域９０３の４辺の周辺で、ＦＰＣ基板９０４が接
続された辺の側を上部、その向かい合う辺の側を下部と
言うことにする。
画素領域９０３の４辺の周辺で、ＦＰＣ基板９０４が接
続された辺の側を上部、その向かい合う辺の側を下部と
言うことにする。
【００２３】一方、画素基板９００上の画素領域９０３
の４辺の周辺で、ＦＰＣ基板９０４が接続された辺と隣
り合う辺の側と、その対向する辺の側とを、それぞれ画
素領域の左部、右部と呼ぶ事にする。
の４辺の周辺で、ＦＰＣ基板９０４が接続された辺と隣
り合う辺の側と、その対向する辺の側とを、それぞれ画
素領域の左部、右部と呼ぶ事にする。
【００２４】通常、ソース信号線駆動回路は、ＦＰＣ基
板が貼り付けられた部分から一番近い距離に配置され
る。そのため一般に、画素領域９０３の上部にはソース
信号線駆動回路９０２が配置されている。一方、画素基
板９００上の画素領域９０３の左右には、ゲート信号線
駆動回路９０１が配置されている。
板が貼り付けられた部分から一番近い距離に配置され
る。そのため一般に、画素領域９０３の上部にはソース
信号線駆動回路９０２が配置されている。一方、画素基
板９００上の画素領域９０３の左右には、ゲート信号線
駆動回路９０１が配置されている。
【００２５】なお、ソース信号線駆動回路は、画素基板
９００上の画素領域９０３の４辺の周辺で、ＦＰＣ基板
９０４が接続された側と対向する側に配置されていても
良い。このとき画素領域の下部にソース信号線駆動回路
が配置される構成となる。
９００上の画素領域９０３の４辺の周辺で、ＦＰＣ基板
９０４が接続された側と対向する側に配置されていても
良い。このとき画素領域の下部にソース信号線駆動回路
が配置される構成となる。
【００２６】なお、画素領域９０３の上下左右は、表示
装置の上下左右にそれぞれ対応するものと考える。
装置の上下左右にそれぞれ対応するものと考える。
【００２７】
【発明が解決しようとする課題】携帯電話等の携帯情報
機器の場合、画像表示を行う画面をできるだけ大きくす
ること、及び、本体の幅を小さくして持ちやすくするこ
とが、ユーザーから求められている。
機器の場合、画像表示を行う画面をできるだけ大きくす
ること、及び、本体の幅を小さくして持ちやすくするこ
とが、ユーザーから求められている。
【００２８】表示画面をできるだけ大きくし、且つ、本
体の幅をできるだけ小さくするために、本体に組み込ま
れる表示装置の額縁の面積を小さくすることが要求され
る。
体の幅をできるだけ小さくするために、本体に組み込ま
れる表示装置の額縁の面積を小さくすることが要求され
る。
【００２９】ここで、図９に示した構造の表示装置で
は、ゲート信号線駆動回路９０１Ａ及び９０１Ｂが、画
素領域９０３の左右に配置されている。
は、ゲート信号線駆動回路９０１Ａ及び９０１Ｂが、画
素領域９０３の左右に配置されている。
【００３０】また、画素基板９００上の、ゲート信号線
駆動回路９０１Ａ及び９０１Ｂの外側には、更にシール
材９０６が形成される。そのため、表示装置の左右の額
縁の面積を小さくすることができない問題がある。
駆動回路９０１Ａ及び９０１Ｂの外側には、更にシール
材９０６が形成される。そのため、表示装置の左右の額
縁の面積を小さくすることができない問題がある。
【００３１】なお、画素領域の上下方向は、ＦＰＣ基板
が接続されているため、額縁の面積を小さくするには限
界がある。
が接続されているため、額縁の面積を小さくするには限
界がある。
【００３２】そこで、複数の画素が形成された絶縁表面
と同一の表面上に、それら複数の画素に入力する信号を
制御する駆動回路が形成された表示装置において、表示
装置の横の額縁の面積を小さくすることを課題とする。
と同一の表面上に、それら複数の画素に入力する信号を
制御する駆動回路が形成された表示装置において、表示
装置の横の額縁の面積を小さくすることを課題とする。
【００３３】
【課題を解決するための手段】複数の画素が形成された
絶縁表面と同一の表面上に、それら複数の画素に入力す
る信号を制御する駆動回路（ソース信号線駆動回路及び
ゲート信号線駆動回路）が形成された表示装置におい
て、ゲート信号線駆動回路を、ソース信号線駆動回路と
平行に設ける。つまり、ゲート信号線駆動回路を、画素
領域の上や下に配置する。
絶縁表面と同一の表面上に、それら複数の画素に入力す
る信号を制御する駆動回路（ソース信号線駆動回路及び
ゲート信号線駆動回路）が形成された表示装置におい
て、ゲート信号線駆動回路を、ソース信号線駆動回路と
平行に設ける。つまり、ゲート信号線駆動回路を、画素
領域の上や下に配置する。
【００３４】こうして、画素領域の四方のうち、少なく
とも対向する２方は、駆動回路が配置されない構成とす
る。
とも対向する２方は、駆動回路が配置されない構成とす
る。
【００３５】ここで、ゲート信号線駆動回路とソース信
号線駆動回路を平行にするとは、ゲート信号線駆動回路
の走査方向が、ソース信号線駆動回路の走査方向と平行
になることを示す。
号線駆動回路を平行にするとは、ゲート信号線駆動回路
の走査方向が、ソース信号線駆動回路の走査方向と平行
になることを示す。
【００３６】なお本明細書中では、駆動回路の走査方向
とは、駆動回路において、駆動回路からの信号を入力す
る複数の信号線のそれぞれに対応する回路が、並んだ方
向を示すものとする。
とは、駆動回路において、駆動回路からの信号を入力す
る複数の信号線のそれぞれに対応する回路が、並んだ方
向を示すものとする。
【００３７】一般に、ソース信号線駆動回路から出力さ
れる信号は、短い距離で、画素領域に入力されるのが望
ましい。そのため、ソース信号線駆動回路とゲート信号
線駆動回路を画素領域の同じ側に形成した場合、ソース
信号線駆動回路は、ゲート信号線駆動回路より画素領域
に近い側に配置される。
れる信号は、短い距離で、画素領域に入力されるのが望
ましい。そのため、ソース信号線駆動回路とゲート信号
線駆動回路を画素領域の同じ側に形成した場合、ソース
信号線駆動回路は、ゲート信号線駆動回路より画素領域
に近い側に配置される。
【００３８】なお、ゲート信号線駆動回路を、ソース信
号線駆動回路より画素領域に近い側に配置する構成とす
ることも可能である。
号線駆動回路より画素領域に近い側に配置する構成とす
ることも可能である。
【００３９】また、ソース信号線駆動回路を画素領域の
上部または下部にのみ配置し、ゲート信号線駆動回路
を、画素領域のソース信号線駆動回路が形成された側の
辺と対向する辺の側にのみ配置する構成でもよい。
上部または下部にのみ配置し、ゲート信号線駆動回路
を、画素領域のソース信号線駆動回路が形成された側の
辺と対向する辺の側にのみ配置する構成でもよい。
【００４０】前述のように、ソース信号線駆動回路及び
ゲート信号線駆動回路を配置した場合、画素領域のゲー
ト信号線を順に走査するために以下の構成を用いる。
ゲート信号線駆動回路を配置した場合、画素領域のゲー
ト信号線を順に走査するために以下の構成を用いる。
【００４１】第１の構成としては、ゲート信号線駆動回
路は、画素領域のゲート信号線に対して垂直な、引き回
し用ゲート信号線に信号を出力する。
路は、画素領域のゲート信号線に対して垂直な、引き回
し用ゲート信号線に信号を出力する。
【００４２】ここで、ゲート信号線駆動回路とソース信
号線駆動回路を画素領域の同じ側で、且つ、ソース信号
線駆動回路は、ゲート信号線駆動回路より画素領域に近
い側に配置する構成の場合は、引き回し用ゲート信号線
は、ゲート信号線駆動回路と画素領域の間に設けられた
ソース信号線駆動回路を貫通して、画素領域を引き回さ
れる。
号線駆動回路を画素領域の同じ側で、且つ、ソース信号
線駆動回路は、ゲート信号線駆動回路より画素領域に近
い側に配置する構成の場合は、引き回し用ゲート信号線
は、ゲート信号線駆動回路と画素領域の間に設けられた
ソース信号線駆動回路を貫通して、画素領域を引き回さ
れる。
【００４３】引き回し用ゲート信号線は、画素領域にお
いて対応するゲート信号線に接続される。こうしてゲー
ト信号線駆動回路は、画素領域のゲート信号線に信号を
順次入力する。
いて対応するゲート信号線に接続される。こうしてゲー
ト信号線駆動回路は、画素領域のゲート信号線に信号を
順次入力する。
【００４４】画素領域において、ゲート信号線と接続さ
れる引き回し用ゲート信号線は、ゲート信号線と同じ層
に形成されていても良いし、異なる層に形成されていて
もよい。
れる引き回し用ゲート信号線は、ゲート信号線と同じ層
に形成されていても良いし、異なる層に形成されていて
もよい。
【００４５】また、引き回し用ゲート信号線は、画素領
域において、ソース信号線等と平行に形成される。引き
回し用ゲート信号線を、これらの平行な配線と重ねて形
成することによって、開口率を大きくすることが可能で
ある。
域において、ソース信号線等と平行に形成される。引き
回し用ゲート信号線を、これらの平行な配線と重ねて形
成することによって、開口率を大きくすることが可能で
ある。
【００４６】第２の構成としては、ゲート信号線駆動回
路の出力を引き回して、画素領域の横方向から入力す
る。
路の出力を引き回して、画素領域の横方向から入力す
る。
【００４７】このとき、ゲート信号線の上部にシール材
を配置することができる。これによって、配線が占める
面積による表示装置の横方向の額縁の面積も抑制するこ
とができる。
を配置することができる。これによって、配線が占める
面積による表示装置の横方向の額縁の面積も抑制するこ
とができる。
【００４８】上記構成により、ゲート信号線駆動回路の
分、従来ゲート信号線駆動回路が形成されていた表示装
置の横方向の幅を小さくすることができ、横方向の額縁
の面積が小さな表示装置を提供することができる。
分、従来ゲート信号線駆動回路が形成されていた表示装
置の横方向の幅を小さくすることができ、横方向の額縁
の面積が小さな表示装置を提供することができる。
【００４９】
【発明の実施の形態】（実施の形態１）複数の画素が形
成された絶縁表面と同一の表面上に、それら複数の画素
に入力する信号を制御する駆動回路（ソース信号線駆動
回路及びゲート信号線駆動回路）が形成された表示装置
において、ゲート信号線駆動回路を、画素領域の４辺の
周辺のソース信号線駆動回路と同じ辺の側に配置する。
このとき、ソース信号線駆動回路は、ゲート信号線駆動
回路より画素領域に近い側に配置し、ゲート信号線駆動
回路からの信号を、ソース信号線駆動回路を介して画素
領域に入力する。
成された絶縁表面と同一の表面上に、それら複数の画素
に入力する信号を制御する駆動回路（ソース信号線駆動
回路及びゲート信号線駆動回路）が形成された表示装置
において、ゲート信号線駆動回路を、画素領域の４辺の
周辺のソース信号線駆動回路と同じ辺の側に配置する。
このとき、ソース信号線駆動回路は、ゲート信号線駆動
回路より画素領域に近い側に配置し、ゲート信号線駆動
回路からの信号を、ソース信号線駆動回路を介して画素
領域に入力する。
【００５０】画素領域の左右には、各駆動回路（ソース
信号線駆動回路及びゲート信号線駆動回路）を配置しな
い。
信号線駆動回路及びゲート信号線駆動回路）を配置しな
い。
【００５１】図１に、本発明の表示装置の実施の形態１
の構成を示す。
の構成を示す。
【００５２】図１（A）は、表示装置の構成を示す上面
図である。表示装置は、画素基板１００上に、画素領域
１０３と、ソース信号線駆動回路１０２と、ゲート信号
線駆動回路１０１と、FPC基板１０４と、シール材１０
６とが配置されている。
図である。表示装置は、画素基板１００上に、画素領域
１０３と、ソース信号線駆動回路１０２と、ゲート信号
線駆動回路１０１と、FPC基板１０４と、シール材１０
６とが配置されている。
【００５３】ソース信号線駆動回路１０２は、画素領域
１０３の上部に形成され、ゲート信号線駆動回路１０１
は、ソース信号線駆動回路１０２と平行に、画素領域１
０３の上部に形成されている。
１０３の上部に形成され、ゲート信号線駆動回路１０１
は、ソース信号線駆動回路１０２と平行に、画素領域１
０３の上部に形成されている。
【００５４】図１（A）中、領域１１０で示した部分の
詳細な構成を図１（B）に、領域１１１で示した部分の
詳細な構成を図１（C）に示す。
詳細な構成を図１（B）に、領域１１１で示した部分の
詳細な構成を図１（C）に示す。
【００５５】図１（B）に示す、１０１ａはゲート信号
線駆動回路１０１の一部である。また、１０２ａはソー
ス信号線駆動回路１０２の一部である。ここで、画素領
域には、ｘ（ｘは自然数）本のソース信号線と、ｙ（ｙ
は自然数）本のゲート信号線が配置されているとする。
線駆動回路１０１の一部である。また、１０２ａはソー
ス信号線駆動回路１０２の一部である。ここで、画素領
域には、ｘ（ｘは自然数）本のソース信号線と、ｙ（ｙ
は自然数）本のゲート信号線が配置されているとする。
【００５６】領域１１０において、ゲート信号線駆動回
路１０１ａから出力された信号は、引き回し用ゲート信
号線GDｉ−２〜GDｉ＋２（ｉは、３以上の自然数）に出
力される。引き回し用ゲート信号線GDｉ−２〜GDｉ＋２
は、ソース信号線駆動回路１０２ａを貫通して、画素領
域１０３へ引き回される。また、ソース信号線駆動回路
１０２ａは、ソース信号線Sｊ−２〜Sj＋２（ｊは、３
以上の自然数）に信号を出力する。引き回し用ゲート信
号線GDｉ−２〜GDｉ＋２とソース信号線Sｊ−２〜Sj＋
２は、平行である。
路１０１ａから出力された信号は、引き回し用ゲート信
号線GDｉ−２〜GDｉ＋２（ｉは、３以上の自然数）に出
力される。引き回し用ゲート信号線GDｉ−２〜GDｉ＋２
は、ソース信号線駆動回路１０２ａを貫通して、画素領
域１０３へ引き回される。また、ソース信号線駆動回路
１０２ａは、ソース信号線Sｊ−２〜Sj＋２（ｊは、３
以上の自然数）に信号を出力する。引き回し用ゲート信
号線GDｉ−２〜GDｉ＋２とソース信号線Sｊ−２〜Sj＋
２は、平行である。
【００５７】なお本明細書において、ソース信号線の、
ソース信号線駆動回路から画素領域に引き回される部分
を、引き回し用のソース信号線とし、画素領域内のソー
ス信号線と区別して呼ぶこともできるが、説明のため、
画素領域のソース信号線と画素領域のソース信号線のど
ちらも、ソース信号線と呼ぶことにする。
ソース信号線駆動回路から画素領域に引き回される部分
を、引き回し用のソース信号線とし、画素領域内のソー
ス信号線と区別して呼ぶこともできるが、説明のため、
画素領域のソース信号線と画素領域のソース信号線のど
ちらも、ソース信号線と呼ぶことにする。
【００５８】図１（C）示す領域１１１において、画素
領域１０３に引き回された、引き回し用ゲート信号線GD
ｉ−２〜GDｉ＋２は、ゲート信号線Gｉ−２〜Gｉ＋２と
それぞれ接続される。
領域１０３に引き回された、引き回し用ゲート信号線GD
ｉ−２〜GDｉ＋２は、ゲート信号線Gｉ−２〜Gｉ＋２と
それぞれ接続される。
【００５９】なお、図１（C）において、ソース信号線
等は図示していない。
等は図示していない。
【００６０】領域１１０と同様に、ゲート信号線駆動回
路１０１全体から、全ての引き回し用ゲート信号線GD１
〜GDｚ（ｚは、自然数）に信号が入力され、画素領域に
信号を入力する。また、ソース信号線駆動回路１０２全
体から、ソース信号線S１〜Sｘに信号が入力され、画素
領域１０３に信号を入力する。画素領域１０３におい
て、領域１１１と同様に、全てのゲート信号線G１〜Gy
それぞれは、対応する引き回し用ゲート信号線GD１〜GD
ｚそれぞれと接続される。
路１０１全体から、全ての引き回し用ゲート信号線GD１
〜GDｚ（ｚは、自然数）に信号が入力され、画素領域に
信号を入力する。また、ソース信号線駆動回路１０２全
体から、ソース信号線S１〜Sｘに信号が入力され、画素
領域１０３に信号を入力する。画素領域１０３におい
て、領域１１１と同様に、全てのゲート信号線G１〜Gy
それぞれは、対応する引き回し用ゲート信号線GD１〜GD
ｚそれぞれと接続される。
【００６１】ここでは、引き回し用ゲート信号線の本数
ｚを、ゲート信号線の本数ｙと同じに設定する場合を想
定する。
ｚを、ゲート信号線の本数ｙと同じに設定する場合を想
定する。
【００６２】このとき、一般にソース信号線の数ｘは、
ゲート信号線の数ｙと異なる。仮に、ソース信号線の数
ｘが、ゲート信号線の数ｙより大きな場合、ソース信号
線と引き回し用ゲート信号線が交互に画素領域へ引き回
されている部分と、ソース信号線のみが画素領域へ引き
回されている部分が生じる状態となる。または、引き回
し用ゲート信号線の配線間隔が、ソース信号線の配線間
隔より広くなる状態となる。
ゲート信号線の数ｙと異なる。仮に、ソース信号線の数
ｘが、ゲート信号線の数ｙより大きな場合、ソース信号
線と引き回し用ゲート信号線が交互に画素領域へ引き回
されている部分と、ソース信号線のみが画素領域へ引き
回されている部分が生じる状態となる。または、引き回
し用ゲート信号線の配線間隔が、ソース信号線の配線間
隔より広くなる状態となる。
【００６３】上記状態は、透過型の表示装置で画素の開
口率が問題となる場合等に、画素の輝度のばらつきの原
因となる可能性がある。そこで、引き回し用ゲート信号
線の数ｚを、ソース信号線の数ｘと同じに設定し、引き
回し用ゲート信号線のｘ−ｙ本分を、実際にはゲート信
号線に信号を入力しない、ダミー配線として扱う構成と
してもよい。
口率が問題となる場合等に、画素の輝度のばらつきの原
因となる可能性がある。そこで、引き回し用ゲート信号
線の数ｚを、ソース信号線の数ｘと同じに設定し、引き
回し用ゲート信号線のｘ−ｙ本分を、実際にはゲート信
号線に信号を入力しない、ダミー配線として扱う構成と
してもよい。
【００６４】実施の形態１の第１の構成として、引き出
し用ゲート信号線を、ゲート信号線と同じ層に形成する
場合を例に説明する。
し用ゲート信号線を、ゲート信号線と同じ層に形成する
場合を例に説明する。
【００６５】図２に、画素領域の一部の構成を示す上面
図を示す。
図を示す。
【００６６】図２（A）において、引き回し用ゲート信
号線ＧＤｉ−１〜ＧＤｉ＋１と、ゲート信号線Ｇｉ−１
〜Ｇｉ＋１は、同じ層に形成されている。ゲート信号線
Ｇｉと、引き回し用ゲート信号線ＧＤｉの接続されると
する。一方、接続されないゲート信号線Ｇｉと、引き回
し用ゲート信号線ＧＤｊ（ｊは、ｉとは異なるｙ以下の
自然数）とは、ゲート信号線Ｇｉとは別の層に形成され
た配線を介して交わる。
号線ＧＤｉ−１〜ＧＤｉ＋１と、ゲート信号線Ｇｉ−１
〜Ｇｉ＋１は、同じ層に形成されている。ゲート信号線
Ｇｉと、引き回し用ゲート信号線ＧＤｉの接続されると
する。一方、接続されないゲート信号線Ｇｉと、引き回
し用ゲート信号線ＧＤｊ（ｊは、ｉとは異なるｙ以下の
自然数）とは、ゲート信号線Ｇｉとは別の層に形成され
た配線を介して交わる。
【００６７】こうして画素領域全体において、引き回し
用ゲート信号線ＧＤ１〜ＧＤｙは、ゲート信号線Ｇ１〜
Ｇｙとそれぞれ接続される。
用ゲート信号線ＧＤ１〜ＧＤｙは、ゲート信号線Ｇ１〜
Ｇｙとそれぞれ接続される。
【００６８】図２（B）に、図２（A）中領域２００で示
した部分の拡大図を示す。
した部分の拡大図を示す。
【００６９】引き回し用ゲート信号線GDｉは、ゲート信
号線Gｉ、Gｉ−１等とは異なる層に形成された配線２０
１を介して、ゲート信号線Gｉ−１と交わる。つまり、
ゲート信号線Gｉ−１と交わる前に、ゲート信号線Gｉ−
１と同じ層に形成された引き回し用ゲート信号線GDｉは
コンタクトホール２０２ａによって、配線２０１と接続
される。また、ゲート信号線Gｉ−１と交わった後、配
線２０１は、コンタクトホール２０２ｂによって、再び
ゲート信号線Gｉ−１と同じ層に形成された引き回し用
ゲート信号線GDｉに接続される。こうして、引き回し用
ゲート信号線GDｉとゲート信号線Gｉは接続される。
号線Gｉ、Gｉ−１等とは異なる層に形成された配線２０
１を介して、ゲート信号線Gｉ−１と交わる。つまり、
ゲート信号線Gｉ−１と交わる前に、ゲート信号線Gｉ−
１と同じ層に形成された引き回し用ゲート信号線GDｉは
コンタクトホール２０２ａによって、配線２０１と接続
される。また、ゲート信号線Gｉ−１と交わった後、配
線２０１は、コンタクトホール２０２ｂによって、再び
ゲート信号線Gｉ−１と同じ層に形成された引き回し用
ゲート信号線GDｉに接続される。こうして、引き回し用
ゲート信号線GDｉとゲート信号線Gｉは接続される。
【００７０】図２に示した構成は、反射型液晶表示装置
や上方放射のＯＬＥＤ表示装置等、画素基板を介さずに
放出された光を視認するタイプの表示装置に有効であ
る。
や上方放射のＯＬＥＤ表示装置等、画素基板を介さずに
放出された光を視認するタイプの表示装置に有効であ
る。
【００７１】次に、実施の形態１の第２の構成として、
引き出し用ゲート信号線を、ゲート信号線と異なる層に
形成する場合を例を図５を用いて説明する。
引き出し用ゲート信号線を、ゲート信号線と異なる層に
形成する場合を例を図５を用いて説明する。
【００７２】図５（Ａ）〜図５（Ｃ）に、画素領域の一
部の構成を示す上面図を示す。
部の構成を示す上面図を示す。
【００７３】図５（Ａ）に示す様に、引き出し用ゲート
信号線ＧＤｉ、ＧＤｉ＋１をゲート信号線Ｇｉ、Ｇｉ＋
１と異なる層に形成する。なお、図５（Ａ）において、
ゲート信号線及び引き回し用ゲート信号線以外の配線は
図示していない。
信号線ＧＤｉ、ＧＤｉ＋１をゲート信号線Ｇｉ、Ｇｉ＋
１と異なる層に形成する。なお、図５（Ａ）において、
ゲート信号線及び引き回し用ゲート信号線以外の配線は
図示していない。
【００７４】引き回し用ゲート信号線ＧＤｉとゲート信
号線Ｇｉは、コンタクトホール５０１ｉによって接続さ
れる。同様に、引き回し用ゲート信号線ＧＤｉ＋１とゲ
ート信号線Ｇｉ＋１は、コンタクトホール５０１ｉ＋１
によって接続される。
号線Ｇｉは、コンタクトホール５０１ｉによって接続さ
れる。同様に、引き回し用ゲート信号線ＧＤｉ＋１とゲ
ート信号線Ｇｉ＋１は、コンタクトホール５０１ｉ＋１
によって接続される。
【００７５】図５（Ｂ）では、ソース信号線Ｓｊ、Ｓｊ
＋１が、引き回し用ゲート信号線ＧＤｉ、ＧＤｉ＋１と
重ねて配置した例を示す。このとき、ソース信号線Ｓｊ
及びＳｊ＋１と、ゲート信号線Ｇｉ及びＧｉ＋１と、引
き回し用ゲート信号線ＧＤｉ及びＧＤｉ＋１とをそれぞ
れ異なる層に形成される。1画素を、５００で示す。
＋１が、引き回し用ゲート信号線ＧＤｉ、ＧＤｉ＋１と
重ねて配置した例を示す。このとき、ソース信号線Ｓｊ
及びＳｊ＋１と、ゲート信号線Ｇｉ及びＧｉ＋１と、引
き回し用ゲート信号線ＧＤｉ及びＧＤｉ＋１とをそれぞ
れ異なる層に形成される。1画素を、５００で示す。
【００７６】引き回し用ゲート信号線ＧＤｉとゲート信
号線Ｇｉは、コンタクトホール５０２ｉによって接続さ
れる。同様に、引き回し用ゲート信号線ＧＤｉ＋１とゲ
ート信号線Ｇｉ＋１は、コンタクトホール５０２ｉ＋１
によって接続される。
号線Ｇｉは、コンタクトホール５０２ｉによって接続さ
れる。同様に、引き回し用ゲート信号線ＧＤｉ＋１とゲ
ート信号線Ｇｉ＋１は、コンタクトホール５０２ｉ＋１
によって接続される。
【００７７】図５（Ｂ）のような、ソース信号線と引き
回し用ゲート信号線を重ねて配置する構成では、画素の
開口率を上げることができる。図５（Ｂ）に示した構成
は、透過型液晶表示装置や下方放射のＯＬＥＤ表示装置
等、画素基板を介して放出された光を視認するタイプの
表示装置に有効である。
回し用ゲート信号線を重ねて配置する構成では、画素の
開口率を上げることができる。図５（Ｂ）に示した構成
は、透過型液晶表示装置や下方放射のＯＬＥＤ表示装置
等、画素基板を介して放出された光を視認するタイプの
表示装置に有効である。
【００７８】図５（Ｃ）では、電源線Ｖｉ、Ｖｉ＋１
が、引き回し用ゲート信号線ＧＤｉ、ＧＤｉ＋１と重ね
て配置した例を示す。このとき、電源線Ｖｉ及びＶｉ＋
１と、ゲート信号線Ｇｉ及びＧｉ＋１と、引き回し用ゲ
ート信号線ＧＤｉ及びＧＤｉ＋１とをそれぞれ異なる層
に形成される。なお、電源線Ｖｉ、Ｖｉ＋１と、ソース
信号線Ｓｊ、Ｓｊ＋１は同じ層に形成されていても良い
し、異なる層に形成されていてもよい。1画素を、５０
０で示す。
が、引き回し用ゲート信号線ＧＤｉ、ＧＤｉ＋１と重ね
て配置した例を示す。このとき、電源線Ｖｉ及びＶｉ＋
１と、ゲート信号線Ｇｉ及びＧｉ＋１と、引き回し用ゲ
ート信号線ＧＤｉ及びＧＤｉ＋１とをそれぞれ異なる層
に形成される。なお、電源線Ｖｉ、Ｖｉ＋１と、ソース
信号線Ｓｊ、Ｓｊ＋１は同じ層に形成されていても良い
し、異なる層に形成されていてもよい。1画素を、５０
０で示す。
【００７９】引き回し用ゲート信号線ＧＤｉとゲート信
号線Ｇｉは、コンタクトホール５０３ｉによって接続さ
れる。同様に、引き回し用ゲート信号線ＧＤｉ＋１とゲ
ート信号線Ｇｉ＋１は、コンタクトホール５０３ｉ＋１
によって接続される。
号線Ｇｉは、コンタクトホール５０３ｉによって接続さ
れる。同様に、引き回し用ゲート信号線ＧＤｉ＋１とゲ
ート信号線Ｇｉ＋１は、コンタクトホール５０３ｉ＋１
によって接続される。
【００８０】図５（Ｃ）のような、電源線と引き回し用
ゲート信号線を重ねて配置する構成では、画素の開口率
を上げることができる。図５（Ｃ）に示した構成は、透
過型液晶表示装置や下方放射のＯＬＥＤ表示装置等、画
素基板を介して放出された光を視認するタイプの表示装
置に有効である。
ゲート信号線を重ねて配置する構成では、画素の開口率
を上げることができる。図５（Ｃ）に示した構成は、透
過型液晶表示装置や下方放射のＯＬＥＤ表示装置等、画
素基板を介して放出された光を視認するタイプの表示装
置に有効である。
【００８１】実施の形態１では、ゲート信号線駆動回路
を、ソース信号線駆動回路の上方に配置した。つまり、
ソース信号線駆動回路を、ゲート信号線駆動回路より画
素領域に近い側に配置する構成としたが、ゲート信号線
駆動回路を、ソース信号線駆動回路より画素領域に近い
側に配置する構成とすることも可能である。
を、ソース信号線駆動回路の上方に配置した。つまり、
ソース信号線駆動回路を、ゲート信号線駆動回路より画
素領域に近い側に配置する構成としたが、ゲート信号線
駆動回路を、ソース信号線駆動回路より画素領域に近い
側に配置する構成とすることも可能である。
【００８２】実施の形態１で示した表示装置では、引き
回し用ゲート信号線の引き回しの距離を短くすることが
できる。よって、実施の形態１は、画素領域の面積が比
較的大きい表示装置に対して、有効である。
回し用ゲート信号線の引き回しの距離を短くすることが
できる。よって、実施の形態１は、画素領域の面積が比
較的大きい表示装置に対して、有効である。
【００８３】本実施の形態は、液晶表示装置、ＯＬＥＤ
表示装置等、画素列を選択する駆動回路（ソース信号線
駆動回路）及び画素行を選択する駆動回路（ゲート信号
線駆動回路）によって駆動される画素を有する、あらゆ
る構成の表示装置に自由に適用することが可能である。
表示装置等、画素列を選択する駆動回路（ソース信号線
駆動回路）及び画素行を選択する駆動回路（ゲート信号
線駆動回路）によって駆動される画素を有する、あらゆ
る構成の表示装置に自由に適用することが可能である。
【００８４】また、本実施の形態の表示装置の画素に
は、画素列を選択する信号線（ソース信号線）及び画素
行を選択する信号線（ゲート信号線）が配線される、公
知の構成の画素を自由に用いることができる。また、各
駆動回路（ソース信号線駆動回路及びゲート信号線駆動
回路）は、公知の構成の駆動回路を自由に用いることが
できる。
は、画素列を選択する信号線（ソース信号線）及び画素
行を選択する信号線（ゲート信号線）が配線される、公
知の構成の画素を自由に用いることができる。また、各
駆動回路（ソース信号線駆動回路及びゲート信号線駆動
回路）は、公知の構成の駆動回路を自由に用いることが
できる。
【００８５】例えば、ゲート信号線駆動回路は、シフト
レジスタ等を用て構成され順に信号を出力するタイプの
ものでも良いし、デコーダ等によって構成され任意の順
に信号を出力可能なタイプのものでもよい。
レジスタ等を用て構成され順に信号を出力するタイプの
ものでも良いし、デコーダ等によって構成され任意の順
に信号を出力可能なタイプのものでもよい。
【００８６】（実施の形態２）実施の形態２は、複数の
画素が形成された絶縁表面と同一の表面上に、それら複
数の画素に入力する信号を制御する駆動回路（ソース信
号線駆動回路及びゲート信号線駆動回路）が形成された
表示装置において、ゲート信号線駆動回路を、ソース信
号線駆動回路と平行に配置し、ゲート信号線駆動回路か
らの信号出力を、ソース信号線駆動回路の周辺及び画素
領域の周辺を引き回して、横方向より画素領域のゲート
信号線に入力する構成である。上記構成の表示装置の模
式図を図４に示す。
画素が形成された絶縁表面と同一の表面上に、それら複
数の画素に入力する信号を制御する駆動回路（ソース信
号線駆動回路及びゲート信号線駆動回路）が形成された
表示装置において、ゲート信号線駆動回路を、ソース信
号線駆動回路と平行に配置し、ゲート信号線駆動回路か
らの信号出力を、ソース信号線駆動回路の周辺及び画素
領域の周辺を引き回して、横方向より画素領域のゲート
信号線に入力する構成である。上記構成の表示装置の模
式図を図４に示す。
【００８７】図４において、表示装置は、画素基板３０
０上にゲート信号線駆動回路３０１（３０１Ａ及び３０
１Ｂ）、ソース信号線駆動回路３０２、画素領域３０
３、ＦＰＣ基板３０４、シール材３０６が配置されてい
る。
０上にゲート信号線駆動回路３０１（３０１Ａ及び３０
１Ｂ）、ソース信号線駆動回路３０２、画素領域３０
３、ＦＰＣ基板３０４、シール材３０６が配置されてい
る。
【００８８】ゲート信号線駆動回路３０１（３０１Ａ及
び３０１Ｂ）は、ソース信号線駆動回路３０２と平行に
なるように、画素領域３０３の上下に配置されている。
各ゲート信号線駆動回路からの出力信号は、図中３３３
で示した領域を引き回される配線によって、画素領域３
０３の左右から、画素領域３０３のゲート信号線に入力
される。
び３０１Ｂ）は、ソース信号線駆動回路３０２と平行に
なるように、画素領域３０３の上下に配置されている。
各ゲート信号線駆動回路からの出力信号は、図中３３３
で示した領域を引き回される配線によって、画素領域３
０３の左右から、画素領域３０３のゲート信号線に入力
される。
【００８９】なお、ゲート信号線駆動回路３０１は、画
素領域３０３の上部または下部の片側だけに配置しても
よい。
素領域３０３の上部または下部の片側だけに配置しても
よい。
【００９０】ここで、画素領域の左右を引き回されるゲ
ート信号線と重ねてシール材を形成することによって、
表示装置の横の額縁の面積を更に小さくすることができ
る。
ート信号線と重ねてシール材を形成することによって、
表示装置の横の額縁の面積を更に小さくすることができ
る。
【００９１】なお実施の形態２において、ゲート信号線
の、ゲート信号線駆動回路から画素領域に引き回される
部分を、引き回し用のゲート信号線とし、画素領域内の
ゲート信号線と区別して呼ぶこともできるが、説明のた
め、画素領域のゲート信号線と画素領域のゲート信号線
のどちらも、ゲート信号線と呼ぶことにする。
の、ゲート信号線駆動回路から画素領域に引き回される
部分を、引き回し用のゲート信号線とし、画素領域内の
ゲート信号線と区別して呼ぶこともできるが、説明のた
め、画素領域のゲート信号線と画素領域のゲート信号線
のどちらも、ゲート信号線と呼ぶことにする。
【００９２】引き回されたゲート信号線とシール材とを
重ねて配置した構造の例を示す模式図を、図１５に示
す。
重ねて配置した構造の例を示す模式図を、図１５に示
す。
【００９３】図１５（Ａ）は、画素領域の左を引き回さ
れるゲート信号線の上面図である。ゲート信号線Ｇ１〜
Ｇｙ‘が並列に配置され、画素領域１５１０の左側の各
場所で画素領域１５１０に引き回されている。ゲート信
号線Ｇ１〜Ｇｙ‘の上部には、シール材１５１１が形成
されている。図１５（Ａ）中、Ａ〜Ａ‘で示す部分の断
面図を、図１５（Ｂ）に示す。図１５（Ｂ）において、
ゲート信号線Ｇ１〜Ｇｙ‘は、画素基板１５００上の絶
縁表面１５０１上に形成され、ゲート信号線Ｇ１〜Ｇｙ
‘の上には、シール材１５１１が形成されている。
れるゲート信号線の上面図である。ゲート信号線Ｇ１〜
Ｇｙ‘が並列に配置され、画素領域１５１０の左側の各
場所で画素領域１５１０に引き回されている。ゲート信
号線Ｇ１〜Ｇｙ‘の上部には、シール材１５１１が形成
されている。図１５（Ａ）中、Ａ〜Ａ‘で示す部分の断
面図を、図１５（Ｂ）に示す。図１５（Ｂ）において、
ゲート信号線Ｇ１〜Ｇｙ‘は、画素基板１５００上の絶
縁表面１５０１上に形成され、ゲート信号線Ｇ１〜Ｇｙ
‘の上には、シール材１５１１が形成されている。
【００９４】また、図１５（Ａ）や図１５（Ｂ）に示し
たように、画素領域１５１０の横の並列に配置されたゲ
ート信号線Ｇ１〜Ｇｙ‘の全てが、シール材１５１１と
重なった構成であってもよいし、画素領域１５１０の横
に並列に配置されたゲート信号線Ｇ１〜Ｇｙ‘の一部
が、シール材１５１１と重なって配置された構成であっ
てもよい。図１５（Ｃ）に、画素領域１５１０の横側を
引き回される、並列に配置されたゲート信号線Ｇ１〜Ｇ
ｙ‘の一部のみがシール材１５１１と重ねて配置された
構造の上面図を示す。また、図１５（Ｃ）中、Ｂ〜Ｂ
‘の断面図が、図１５（Ｄ）である。なお、図１５
（Ｃ）及び図１５（Ｄ）中、図１５（Ａ）及び図１５
（Ｂ）と同じ部分は同じ符号を用いて示し、説明は省略
する。
たように、画素領域１５１０の横の並列に配置されたゲ
ート信号線Ｇ１〜Ｇｙ‘の全てが、シール材１５１１と
重なった構成であってもよいし、画素領域１５１０の横
に並列に配置されたゲート信号線Ｇ１〜Ｇｙ‘の一部
が、シール材１５１１と重なって配置された構成であっ
てもよい。図１５（Ｃ）に、画素領域１５１０の横側を
引き回される、並列に配置されたゲート信号線Ｇ１〜Ｇ
ｙ‘の一部のみがシール材１５１１と重ねて配置された
構造の上面図を示す。また、図１５（Ｃ）中、Ｂ〜Ｂ
‘の断面図が、図１５（Ｄ）である。なお、図１５
（Ｃ）及び図１５（Ｄ）中、図１５（Ａ）及び図１５
（Ｂ）と同じ部分は同じ符号を用いて示し、説明は省略
する。
【００９５】図１５では、シール材とゲート信号線が、
接して形成される構成を示したが、シール材とゲート信
号線は、その間に層間膜等を介して、重なっていてもか
まわない。
接して形成される構成を示したが、シール材とゲート信
号線は、その間に層間膜等を介して、重なっていてもか
まわない。
【００９６】なお、図１５に示した表示装置が、液晶表
示装置の場合、対向基板や配向膜、液晶材料等は図示し
ていない。また、図１５に示した表示装置がＯＬＥＤ表
示装置の場合、カバー材等は、図示していない。
示装置の場合、対向基板や配向膜、液晶材料等は図示し
ていない。また、図１５に示した表示装置がＯＬＥＤ表
示装置の場合、カバー材等は、図示していない。
【００９７】上述の引き回し部分のゲート信号線をシー
ル材と重ねて配置する構造によって、ゲート信号線の数
が多い場合にも、額縁の面積を小さく抑えることが可能
である。
ル材と重ねて配置する構造によって、ゲート信号線の数
が多い場合にも、額縁の面積を小さく抑えることが可能
である。
【００９８】図３に、実施の形態２の表示装置の具体的
な構成の一例を示す。
な構成の一例を示す。
【００９９】図３（Ａ）において、図４と同じ部分は同
じ符号を用いて示し、説明は省略する。
じ符号を用いて示し、説明は省略する。
【０１００】ゲート信号線駆動回路３０１Ａは、画素領
域３０３の上部のソース信号線駆動回路３０２の更に上
方に配置される。また、ゲート信号線駆動回路３０１Ｂ
が、画素領域３０３の下部にも配置される。
域３０３の上部のソース信号線駆動回路３０２の更に上
方に配置される。また、ゲート信号線駆動回路３０１Ｂ
が、画素領域３０３の下部にも配置される。
【０１０１】ゲート信号線駆動回路３０１Ａ及び３０１
Ｂの出力信号は、ソース信号線駆動回路３０２の周辺及
び画素領域３０３の周辺を引き回され、画素領域３０３
に入力される。
Ｂの出力信号は、ソース信号線駆動回路３０２の周辺及
び画素領域３０３の周辺を引き回され、画素領域３０３
に入力される。
【０１０２】各ゲート信号線駆動回路３０１Ａ及び３０
１Ｂの出力信号を、画素領域に入力するまでのゲート信
号線の引き回しの具体例の１つを、図３（Ｂ）〜図３
（Ｊ）を用いて詳細に説明する。
１Ｂの出力信号を、画素領域に入力するまでのゲート信
号線の引き回しの具体例の１つを、図３（Ｂ）〜図３
（Ｊ）を用いて詳細に説明する。
【０１０３】なお、画素領域に配置されるゲート信号線
の本数をｙ（ｙは、自然数）とする。ここでは説明の関
係上、ｙは４の倍数とするが、本発明はこれに限定され
ない。
の本数をｙ（ｙは、自然数）とする。ここでは説明の関
係上、ｙは４の倍数とするが、本発明はこれに限定され
ない。
【０１０４】まず、ゲート信号線駆動回路３０１Ａは、
２つのブロック３０１Ａ＿１及び３０１Ａ＿２に分けら
れるものとする。また、ゲート信号線駆動回路３０１Ｂ
は、２つのブロック３０１Ｂ＿１及び３０１Ｂ＿２に分
けられるものとする。ゲート信号線駆動回路３０１Ａ＿
１は、画素領域３０３に配置された1本目から（ｙ／
４）本までのゲート信号線Ｇ１〜Ｇ（ｙ／４）に信号を
入力する回路であるとする。ゲート信号線Ｇ１〜Ｇ（ｙ
／４）が配置される画素領域を３０３＿１で示す。ゲー
ト信号線駆動回路３０１Ａ＿２は、画素領域３０３に配
置された（ｙ／４）＋１本目から（ｙ／２）本までのゲ
ート信号線Ｇ（ｙ／４）＋１〜Ｇ（ｙ／２）に信号を入
力する回路であるとする。ゲート信号線Ｇ（ｙ／４）＋
１〜Ｇ（ｙ／２）が配置される画素領域を３０３＿２で
示す。ゲート信号線駆動回路３０１Ｂ＿１は、画素領域
３０３に配置された（ｙ／２）＋１本目から（３ｙ／
４）本までのゲート信号線Ｇ（ｙ／２）＋１〜Ｇ（３ｙ
／４）に信号を入力する回路であるとする。ゲート信号
線Ｇ（ｙ／２）＋１〜Ｇ（３ｙ／４）が配置される画素
領域を３０３＿３で示す。ゲート信号線駆動回路３０１
Ｂ＿２は、画素領域３０３に配置された（３ｙ／４）＋
１本目からｙ本までのゲート信号線Ｇ（３ｙ／４）＋１
〜Ｇｙに信号を入力する回路であるとする。ゲート信号
線Ｇ（３ｙ／４）＋１〜Ｇｙが配置される画素領域を３
０３＿４で示す。
２つのブロック３０１Ａ＿１及び３０１Ａ＿２に分けら
れるものとする。また、ゲート信号線駆動回路３０１Ｂ
は、２つのブロック３０１Ｂ＿１及び３０１Ｂ＿２に分
けられるものとする。ゲート信号線駆動回路３０１Ａ＿
１は、画素領域３０３に配置された1本目から（ｙ／
４）本までのゲート信号線Ｇ１〜Ｇ（ｙ／４）に信号を
入力する回路であるとする。ゲート信号線Ｇ１〜Ｇ（ｙ
／４）が配置される画素領域を３０３＿１で示す。ゲー
ト信号線駆動回路３０１Ａ＿２は、画素領域３０３に配
置された（ｙ／４）＋１本目から（ｙ／２）本までのゲ
ート信号線Ｇ（ｙ／４）＋１〜Ｇ（ｙ／２）に信号を入
力する回路であるとする。ゲート信号線Ｇ（ｙ／４）＋
１〜Ｇ（ｙ／２）が配置される画素領域を３０３＿２で
示す。ゲート信号線駆動回路３０１Ｂ＿１は、画素領域
３０３に配置された（ｙ／２）＋１本目から（３ｙ／
４）本までのゲート信号線Ｇ（ｙ／２）＋１〜Ｇ（３ｙ
／４）に信号を入力する回路であるとする。ゲート信号
線Ｇ（ｙ／２）＋１〜Ｇ（３ｙ／４）が配置される画素
領域を３０３＿３で示す。ゲート信号線駆動回路３０１
Ｂ＿２は、画素領域３０３に配置された（３ｙ／４）＋
１本目からｙ本までのゲート信号線Ｇ（３ｙ／４）＋１
〜Ｇｙに信号を入力する回路であるとする。ゲート信号
線Ｇ（３ｙ／４）＋１〜Ｇｙが配置される画素領域を３
０３＿４で示す。
【０１０５】始めに、ゲート信号線駆動回路３０１Ａ＿
１からの出力信号を、領域３０３＿１に入力するための
配線について詳細に説明する。図３（Ｂ）〜図３（Ｄ）
はそれぞれ、図３（Ａ）中、３１１ａ、３１２ａ、及び
３１３ａで示した領域の詳細な構造である。
１からの出力信号を、領域３０３＿１に入力するための
配線について詳細に説明する。図３（Ｂ）〜図３（Ｄ）
はそれぞれ、図３（Ａ）中、３１１ａ、３１２ａ、及び
３１３ａで示した領域の詳細な構造である。
【０１０６】図３（Ｂ）に示すように、ゲート信号線駆
動回路３０１Ａ＿１の一部３０１Ａａより出力された信
号は、ゲート信号線Ｇｉ−２〜Ｇｉ＋２に入力される。
ゲート信号線Ｇｉ−２〜Ｇｉ＋２は、ゲート信号線駆動
回路３０１Ａａとソース信号線駆動回路３０２の一部３
０２ａの間で向きを変えられる。こうして、ゲート信号
線駆動回路３０１Ａ＿１から出力された信号は、ソース
信号線駆動回路３０２と、ゲート信号線駆動回路３０１
Ａ＿１の間に平行に形成されたゲート信号線Ｇ１〜Ｇ
（ｙ／４）を介して、ソース信号線駆動回路３０２の左
端まで引き回される。ゲート信号線Ｇ１〜Ｇ（ｙ／４）
は、ソース信号線駆動回路３０２の左端まで引き回され
たら方向を変え、シール材３０６と重なった画素領域３
０３の左側の領域を、領域３０３＿１の左側まで引き回
され、領域３０３＿１に入力される。図３（Ｃ）におい
て、シール材３０６の一部３０６ａと領域３０３＿１の
一部３０３ａを示す。こうして、図３（Ｄ）に示すよう
に、画素領域３０３＿１においてソース信号線（図中Ｓ
と表記）と垂直に形成されたゲート信号線Ｇｉ−２〜Ｇ
ｉ＋２に、信号が入力される。
動回路３０１Ａ＿１の一部３０１Ａａより出力された信
号は、ゲート信号線Ｇｉ−２〜Ｇｉ＋２に入力される。
ゲート信号線Ｇｉ−２〜Ｇｉ＋２は、ゲート信号線駆動
回路３０１Ａａとソース信号線駆動回路３０２の一部３
０２ａの間で向きを変えられる。こうして、ゲート信号
線駆動回路３０１Ａ＿１から出力された信号は、ソース
信号線駆動回路３０２と、ゲート信号線駆動回路３０１
Ａ＿１の間に平行に形成されたゲート信号線Ｇ１〜Ｇ
（ｙ／４）を介して、ソース信号線駆動回路３０２の左
端まで引き回される。ゲート信号線Ｇ１〜Ｇ（ｙ／４）
は、ソース信号線駆動回路３０２の左端まで引き回され
たら方向を変え、シール材３０６と重なった画素領域３
０３の左側の領域を、領域３０３＿１の左側まで引き回
され、領域３０３＿１に入力される。図３（Ｃ）におい
て、シール材３０６の一部３０６ａと領域３０３＿１の
一部３０３ａを示す。こうして、図３（Ｄ）に示すよう
に、画素領域３０３＿１においてソース信号線（図中Ｓ
と表記）と垂直に形成されたゲート信号線Ｇｉ−２〜Ｇ
ｉ＋２に、信号が入力される。
【０１０７】次に、ゲート信号線駆動回路３０１Ａ＿２
からの出力信号を、領域３０３＿２に入力するための配
線について詳細に説明する。図３（Ｅ）〜図３（Ｇ）は
それぞれ、図３（Ａ）中、３１１ｂ、３１２ｂ、及び３
１３ｂで示した領域の詳細な構造である。
からの出力信号を、領域３０３＿２に入力するための配
線について詳細に説明する。図３（Ｅ）〜図３（Ｇ）は
それぞれ、図３（Ａ）中、３１１ｂ、３１２ｂ、及び３
１３ｂで示した領域の詳細な構造である。
【０１０８】図３（Ｅ）に示すように、ゲート信号線駆
動回路３０１Ａ＿２の一部３０１Ａｂより出力された信
号は、ゲート信号線Ｇｊ−２〜Ｇｊ＋２に入力される。
ゲート信号線Ｇｊ−２〜Ｇｊ＋２は、ゲート信号線駆動
回路３０１Ａｂとソース信号線駆動回路３０２の一部３
０２ｂの間で向きを変えられる。こうして、ゲート信号
線駆動回路３０１Ａ＿２から出力された信号は、ソース
信号線駆動回路３０２と、ゲート信号線駆動回路３０１
Ａ＿２の間に平行に形成されたゲート信号線Ｇ（ｙ／
４）＋１〜Ｇ（ｙ／２）を介して、ソース信号線駆動回
路３０２の右端まで引き回される。ゲート信号線Ｇ１〜
Ｇ（ｙ／４）は、ソース信号線駆動回路３０２の右端ま
で引き回されたら方向を変え、シール材３０６と重なっ
た画素領域３０３の右側の領域を、領域３０３＿２の右
側まで引き回され、領域３０３＿２に入力される。図３
（Ｆ）において、シール材３０６の一部３０６ｂと領域
３０３＿２の一部３０３ｂを示す。こうして、図３
（Ｇ）に示すように、画素領域３０３＿２においてソー
ス信号線（図中Ｓと表記）と垂直に形成されたゲート信
号線Ｇｊ−２〜Ｇｊ＋２に、信号が入力される。
動回路３０１Ａ＿２の一部３０１Ａｂより出力された信
号は、ゲート信号線Ｇｊ−２〜Ｇｊ＋２に入力される。
ゲート信号線Ｇｊ−２〜Ｇｊ＋２は、ゲート信号線駆動
回路３０１Ａｂとソース信号線駆動回路３０２の一部３
０２ｂの間で向きを変えられる。こうして、ゲート信号
線駆動回路３０１Ａ＿２から出力された信号は、ソース
信号線駆動回路３０２と、ゲート信号線駆動回路３０１
Ａ＿２の間に平行に形成されたゲート信号線Ｇ（ｙ／
４）＋１〜Ｇ（ｙ／２）を介して、ソース信号線駆動回
路３０２の右端まで引き回される。ゲート信号線Ｇ１〜
Ｇ（ｙ／４）は、ソース信号線駆動回路３０２の右端ま
で引き回されたら方向を変え、シール材３０６と重なっ
た画素領域３０３の右側の領域を、領域３０３＿２の右
側まで引き回され、領域３０３＿２に入力される。図３
（Ｆ）において、シール材３０６の一部３０６ｂと領域
３０３＿２の一部３０３ｂを示す。こうして、図３
（Ｇ）に示すように、画素領域３０３＿２においてソー
ス信号線（図中Ｓと表記）と垂直に形成されたゲート信
号線Ｇｊ−２〜Ｇｊ＋２に、信号が入力される。
【０１０９】ゲート信号線駆動回路３０１Ｂ＿１からの
出力信号を、領域３０３＿３に入力するための配線につ
いて詳細に説明する。図３（Ｈ）〜図３（Ｊ）はそれぞ
れ、図３（Ａ）中、３１１ｃ、３１２ｃ、及び３１３ｃ
で示した領域の詳細な構造である。
出力信号を、領域３０３＿３に入力するための配線につ
いて詳細に説明する。図３（Ｈ）〜図３（Ｊ）はそれぞ
れ、図３（Ａ）中、３１１ｃ、３１２ｃ、及び３１３ｃ
で示した領域の詳細な構造である。
【０１１０】図３（Ｈ）に示すように、ゲート信号線駆
動回路３０１Ｂ＿１の一部３０１Ｂａより出力された信
号は、ゲート信号線Ｇｋ−２〜Ｇｋ＋２に入力される。
ゲート信号線Ｇｋ−２〜Ｇｋ＋２は、ゲート信号線駆動
回路３０１Ｂａと画素領域３０３＿４の一部３０３ｃの
間で向きを変えられる。こうして、ゲート信号線駆動回
路３０１Ｂ＿１から出力された信号は、画素領域３０３
と、ゲート信号線駆動回路３０１Ｂ＿１の間に平行に形
成されたゲート信号線Ｇ（ｙ／２）＋１〜Ｇ（３ｙ／
４）を介して、画素領域３０３の左端まで引き回され
る。ゲート信号線Ｇ（ｙ／２）＋１〜Ｇ（３ｙ／４）
は、画素領域３０３の左端まで引き回されたら方向を変
え、シール材３０６と重なった画素領域３０３の左側の
領域を、領域３０３＿３の左側まで引き回され、領域３
０３＿３に入力される。図３（Ｉ）において、シール材
３０６の一部３０６ｃと領域３０３＿１の一部３０３ｃ
を示す。こうして、図３（Ｊ）に示すように、画素領域
３０３＿３においてソース信号線（図中Ｓと表記）と垂
直に形成されたゲート信号線Ｇｉ−２〜Ｇｉ＋２に、信
号が入力される。
動回路３０１Ｂ＿１の一部３０１Ｂａより出力された信
号は、ゲート信号線Ｇｋ−２〜Ｇｋ＋２に入力される。
ゲート信号線Ｇｋ−２〜Ｇｋ＋２は、ゲート信号線駆動
回路３０１Ｂａと画素領域３０３＿４の一部３０３ｃの
間で向きを変えられる。こうして、ゲート信号線駆動回
路３０１Ｂ＿１から出力された信号は、画素領域３０３
と、ゲート信号線駆動回路３０１Ｂ＿１の間に平行に形
成されたゲート信号線Ｇ（ｙ／２）＋１〜Ｇ（３ｙ／
４）を介して、画素領域３０３の左端まで引き回され
る。ゲート信号線Ｇ（ｙ／２）＋１〜Ｇ（３ｙ／４）
は、画素領域３０３の左端まで引き回されたら方向を変
え、シール材３０６と重なった画素領域３０３の左側の
領域を、領域３０３＿３の左側まで引き回され、領域３
０３＿３に入力される。図３（Ｉ）において、シール材
３０６の一部３０６ｃと領域３０３＿１の一部３０３ｃ
を示す。こうして、図３（Ｊ）に示すように、画素領域
３０３＿３においてソース信号線（図中Ｓと表記）と垂
直に形成されたゲート信号線Ｇｉ−２〜Ｇｉ＋２に、信
号が入力される。
【０１１１】同様に、図示しないが、ゲート信号線駆動
回路３０１Ｂ＿２から出力される信号は、ゲート信号線
駆動回路３０１Ｂ＿２と画素領域３０３＿４の間を、画
素領域３０３の右端まで引き回され、方向を変えられ、
シール材３０６と重なった画素領域３０３の右側の領域
を、領域３０３＿４の右端まで引き回されて、領域３０
３＿４に入力される。
回路３０１Ｂ＿２から出力される信号は、ゲート信号線
駆動回路３０１Ｂ＿２と画素領域３０３＿４の間を、画
素領域３０３の右端まで引き回され、方向を変えられ、
シール材３０６と重なった画素領域３０３の右側の領域
を、領域３０３＿４の右端まで引き回されて、領域３０
３＿４に入力される。
【０１１２】ここで、各ゲート信号線駆動回路３０１Ａ
＿１、３０１Ａ＿２、３０１Ｂ＿１、３０１Ｂ＿２をそ
れぞれ走査し、ゲート信号線Ｇ１〜Ｇｙに順に信号を出
力することによって、画素領域３０３のゲート信号線Ｇ
１〜Ｇｙに順に信号を入力することができる。
＿１、３０１Ａ＿２、３０１Ｂ＿１、３０１Ｂ＿２をそ
れぞれ走査し、ゲート信号線Ｇ１〜Ｇｙに順に信号を出
力することによって、画素領域３０３のゲート信号線Ｇ
１〜Ｇｙに順に信号を入力することができる。
【０１１３】上記構成によって、画素領域の横側に、ゲ
ート信号線駆動回路が無い分、画素領域の横方向の額縁
の面積を更に減らすことができる。また、シール材をこ
れら画素領域の左右を引き回されるゲート信号線の上部
に形成することによって、表示装置の左右の額縁の幅を
更に小さくすることができる。
ート信号線駆動回路が無い分、画素領域の横方向の額縁
の面積を更に減らすことができる。また、シール材をこ
れら画素領域の左右を引き回されるゲート信号線の上部
に形成することによって、表示装置の左右の額縁の幅を
更に小さくすることができる。
【０１１４】また、上記構成の様に、画素領域の上部
左、上部右、下部左、下部右の４方向からゲート信号線
を引き回す場合は、画素領域の左右にはそれぞれに最多
でｙ／４本のゲート信号線が並列に配置されている。仮
に、ゲート信号線駆動回路を画素領域の上方のみに配置
し、画素領域の上部左の１方向からゲート信号線を引き
回す場合、画素領域の左には、最多でｙ本のゲート信号
線が並列に配置されることになる。
左、上部右、下部左、下部右の４方向からゲート信号線
を引き回す場合は、画素領域の左右にはそれぞれに最多
でｙ／４本のゲート信号線が並列に配置されている。仮
に、ゲート信号線駆動回路を画素領域の上方のみに配置
し、画素領域の上部左の１方向からゲート信号線を引き
回す場合、画素領域の左には、最多でｙ本のゲート信号
線が並列に配置されることになる。
【０１１５】本実施の形態のように、画素領域の複数の
方向がらゲート信号線を引き回すことで、画素領域の横
側に並列に設けられる配線の数を減らすことができる。
こうして、画素領域の横方向の額縁の面積を、更に減ら
すことが可能となる。
方向がらゲート信号線を引き回すことで、画素領域の横
側に並列に設けられる配線の数を減らすことができる。
こうして、画素領域の横方向の額縁の面積を、更に減ら
すことが可能となる。
【０１１６】また、ＦＰＣ基板から、各駆動回路（ソー
ス信号線駆動回路３０２及びゲート信号線駆動回路３０
１）に信号を入力する信号線や電源線は、画素領域３０
３周りを引き回されるゲート信号線とは異なる層に形成
する。
ス信号線駆動回路３０２及びゲート信号線駆動回路３０
１）に信号を入力する信号線や電源線は、画素領域３０
３周りを引き回されるゲート信号線とは異なる層に形成
する。
【０１１７】実施の形態１と比較して実施の形態２で
は、ゲート信号線駆動回路から出力された信号を、画素
領域３０３の左右まで引き回す必要がある。そのため、
特に画素領域が大きな表示装置の場合、ゲート信号線Ｇ
１〜Ｇｙの引き回し距離が長くなる。しかし、画素領域
内に、ゲート信号線と垂直な引き回し用ゲート信号線を
配置する必要がないので、透過型の表示装置において、
開口率を大きくすることができる。また、引き回し用ゲ
ート信号線が、ソース信号線駆動回路内を貫通する必要
がないので、ソース信号線駆動回路のレイアウト上の制
約が少ない。
は、ゲート信号線駆動回路から出力された信号を、画素
領域３０３の左右まで引き回す必要がある。そのため、
特に画素領域が大きな表示装置の場合、ゲート信号線Ｇ
１〜Ｇｙの引き回し距離が長くなる。しかし、画素領域
内に、ゲート信号線と垂直な引き回し用ゲート信号線を
配置する必要がないので、透過型の表示装置において、
開口率を大きくすることができる。また、引き回し用ゲ
ート信号線が、ソース信号線駆動回路内を貫通する必要
がないので、ソース信号線駆動回路のレイアウト上の制
約が少ない。
【０１１８】よって、実施の形態２は、比較的画素領域
の小さな表示装置に対して有効である。
の小さな表示装置に対して有効である。
【０１１９】本実施の形態は、液晶表示装置、ＯＬＥＤ
表示装置等、画素列を選択する駆動回路（ソース信号線
駆動回路）及び画素行を選択する駆動回路（ゲート信号
線駆動回路）によって駆動される画素を有する、あらゆ
る構成の表示装置に自由に適用することが可能である。
表示装置等、画素列を選択する駆動回路（ソース信号線
駆動回路）及び画素行を選択する駆動回路（ゲート信号
線駆動回路）によって駆動される画素を有する、あらゆ
る構成の表示装置に自由に適用することが可能である。
【０１２０】また、本実施の形態の表示装置の画素に
は、画素列を選択する信号線（ソース信号線）及び画素
行を選択する信号線（ゲート信号線）が配線される、公
知の構成の画素を自由に用いることができる。また、各
駆動回路（ソース信号線駆動回路及びゲート信号線駆動
回路）は、公知の構成の駆動回路を自由に用いることが
できる。
は、画素列を選択する信号線（ソース信号線）及び画素
行を選択する信号線（ゲート信号線）が配線される、公
知の構成の画素を自由に用いることができる。また、各
駆動回路（ソース信号線駆動回路及びゲート信号線駆動
回路）は、公知の構成の駆動回路を自由に用いることが
できる。
【０１２１】例えば、ゲート信号線駆動回路は、シフト
レジスタ等を用て構成され順に信号を出力するタイプの
ものでも良いし、デコーダ等によって構成され任意の順
に信号を出力可能なタイプのものでもよい。
レジスタ等を用て構成され順に信号を出力するタイプの
ものでも良いし、デコーダ等によって構成され任意の順
に信号を出力可能なタイプのものでもよい。
【０１２２】
【実施例】（実施例１）本実施例では、実施の形態１の
第２の構成として、図５（Ｂ）に示した構成の液晶表示
装置の一例を示す。
第２の構成として、図５（Ｂ）に示した構成の液晶表示
装置の一例を示す。
【０１２３】図１０は、本実施例の画素の構成を示す回
路図である。
路図である。
【０１２４】図１０において、1画素６００には、ソー
ス信号線６０２＿１と、ゲート信号線６０３＿１と、ス
イッチング用ＴＦＴ６０７と、容量素子（保持容量）６
０８が配置されてる。
ス信号線６０２＿１と、ゲート信号線６０３＿１と、ス
イッチング用ＴＦＴ６０７と、容量素子（保持容量）６
０８が配置されてる。
【０１２５】６０３＿１〜６０３＿３は、ゲート信号線
である。６０１＿１〜６０１＿３は、引き回し用ゲート
信号線である。６０６＿１〜６０６＿３は、コモン線で
ある。
である。６０１＿１〜６０１＿３は、引き回し用ゲート
信号線である。６０６＿１〜６０６＿３は、コモン線で
ある。
【０１２６】なお、本実施例において、スイッチング用
ＴＦＴ６０７は、第１のゲート電極と、第２のゲート電
極とを有するデュアルゲート型ＴＦＴであるとする。ス
イッチング用ＴＦＴ６０７の第１のゲート電極と第２の
ゲート電極のうちの一方は、電位Ｖcomが与えられてお
り、もう一方は、ゲート信号線６０３＿１に接続されて
いる。
ＴＦＴ６０７は、第１のゲート電極と、第２のゲート電
極とを有するデュアルゲート型ＴＦＴであるとする。ス
イッチング用ＴＦＴ６０７の第１のゲート電極と第２の
ゲート電極のうちの一方は、電位Ｖcomが与えられてお
り、もう一方は、ゲート信号線６０３＿１に接続されて
いる。
【０１２７】スイッチング用ＴＦＴ６０７のソース領域
またはドレイン領域は、一方はソース信号線６０２＿１
と接続され、もう一方は、保持容量６０８の一方の電極
及び液晶素子６０９に接続されている。保持容量６０８
のもう一方の電極は、コモン線６０６＿１に接続されて
いる。
またはドレイン領域は、一方はソース信号線６０２＿１
と接続され、もう一方は、保持容量６０８の一方の電極
及び液晶素子６０９に接続されている。保持容量６０８
のもう一方の電極は、コモン線６０６＿１に接続されて
いる。
【０１２８】ゲート信号線６０３＿１は、引き回し用ゲ
ート信号線６０１＿１と、コンタクトホール６０５＿１
を介して接続されている。同様に、ゲート信号線６０３
＿２は、引き回し用ゲート信号線６０１＿２と、コンタ
クトホール６０５＿２を介して接続されている。ゲート
信号線６０３＿３は、引き回し用ゲート信号線６０１＿
３と、コンタクトホール６０５＿３を介して接続されて
いる。
ート信号線６０１＿１と、コンタクトホール６０５＿１
を介して接続されている。同様に、ゲート信号線６０３
＿２は、引き回し用ゲート信号線６０１＿２と、コンタ
クトホール６０５＿２を介して接続されている。ゲート
信号線６０３＿３は、引き回し用ゲート信号線６０１＿
３と、コンタクトホール６０５＿３を介して接続されて
いる。
【０１２９】図６に、図１０に示した構成の液晶表示装
置の画素の上面図及び断面図を示す。
置の画素の上面図及び断面図を示す。
【０１３０】図６において、図１０と同じ部分は同じ符
号を用いて示し、説明は省略する。なお図６中におい
て、液晶素子として画素電極のみを６０９で示し、対向
基板、液晶層、配向膜等は図示しない。
号を用いて示し、説明は省略する。なお図６中におい
て、液晶素子として画素電極のみを６０９で示し、対向
基板、液晶層、配向膜等は図示しない。
【０１３１】図６（Ａ）は、液晶表示装置の上面図であ
る。また図６（Ａ）中、Ａ〜Ａ‘の断面図が図６
（Ｂ）、Ｂ〜Ｂ’の断面図が図６（Ｃ）、Ｃ〜Ｃ‘の断
面図が図６（Ｄ）である。
る。また図６（Ａ）中、Ａ〜Ａ‘の断面図が図６
（Ｂ）、Ｂ〜Ｂ’の断面図が図６（Ｃ）、Ｃ〜Ｃ‘の断
面図が図６（Ｄ）である。
【０１３２】図６（Ｂ）に示すように、画素基板６６６
上に形成されたスイッチング用ＴＦＴ６０７のソース領
域とドレイン領域の一方６６８ａは、ソース信号線６０
２＿１に接続され、もう一方６６８ｃは、配線６１２を
介して保持容量６０８の一方の電極６１３及び画素電極
６０９に接続されている。ここで、保持容量６０８は、
半導体層によって形成された電極６１３と、コモン線６
０６＿１の間に絶縁膜６６９を挟んだ構成である。ここ
で、６７０は層間膜である。
上に形成されたスイッチング用ＴＦＴ６０７のソース領
域とドレイン領域の一方６６８ａは、ソース信号線６０
２＿１に接続され、もう一方６６８ｃは、配線６１２を
介して保持容量６０８の一方の電極６１３及び画素電極
６０９に接続されている。ここで、保持容量６０８は、
半導体層によって形成された電極６１３と、コモン線６
０６＿１の間に絶縁膜６６９を挟んだ構成である。ここ
で、６７０は層間膜である。
【０１３３】スイッチング用ＴＦＴ６０７は、チャネル
部分６６８ｂに絶縁膜６６９を介して接する第１のゲー
ト電極６０３＿１ａと、チャネル部分６６８ｂに絶縁膜
６６７を介して接する第２のゲート電極６１０ａとを有
する、デュアルゲート型のＴＦＴである。ここで、第１
のゲート電極６０３＿１ａは、ゲート信号線６０３＿１
の一部に相当する。また第２のゲート電極６１０ａは、
電位Ｖcomが与えられる配線６１０の一部に相当する。
部分６６８ｂに絶縁膜６６９を介して接する第１のゲー
ト電極６０３＿１ａと、チャネル部分６６８ｂに絶縁膜
６６７を介して接する第２のゲート電極６１０ａとを有
する、デュアルゲート型のＴＦＴである。ここで、第１
のゲート電極６０３＿１ａは、ゲート信号線６０３＿１
の一部に相当する。また第２のゲート電極６１０ａは、
電位Ｖcomが与えられる配線６１０の一部に相当する。
【０１３４】引き回し用ゲート信号線６０１＿１は、ソ
ース信号線６０２＿１と重ねて形成されている。
ース信号線６０２＿１と重ねて形成されている。
【０１３５】図６（Ｃ）に示すように、スイッチング用
ＴＦＴ６０７の第２のゲート電極６１０ａに電位Ｖcom
を与える配線６１０は、コンタクトホール６１１によっ
て配線６１４に接続され、引き回し用ゲート信号線６０
１＿２上を引き回される。
ＴＦＴ６０７の第２のゲート電極６１０ａに電位Ｖcom
を与える配線６１０は、コンタクトホール６１１によっ
て配線６１４に接続され、引き回し用ゲート信号線６０
１＿２上を引き回される。
【０１３６】図６（Ｄ）に示すように、引き回し用ゲー
ト信号線６０１＿２は、ゲート信号線６０３＿２とコン
タクトホール６０５＿２を介して接続される。
ト信号線６０１＿２は、ゲート信号線６０３＿２とコン
タクトホール６０５＿２を介して接続される。
【０１３７】上記構成の様に、各画素に配置されたＴＦ
Ｔがデュアルゲート型ＴＦＴの場合、ＴＦＴの有する、
異なる層に形成されたゲート電極のうち、一方のゲート
電極が形成された層にゲート信号線を形成し、もう一方
のゲート電極が形成された層に引き回し用ゲート信号線
を形成することができる。
Ｔがデュアルゲート型ＴＦＴの場合、ＴＦＴの有する、
異なる層に形成されたゲート電極のうち、一方のゲート
電極が形成された層にゲート信号線を形成し、もう一方
のゲート電極が形成された層に引き回し用ゲート信号線
を形成することができる。
【０１３８】（実施例２）本実施例では、実施の形態１
の第２の構成として、図５（Ｃ）に示した構成のＯＬＥ
Ｄ表示装置の一例を示す。
の第２の構成として、図５（Ｃ）に示した構成のＯＬＥ
Ｄ表示装置の一例を示す。
【０１３９】図１１は、本実施例の画素の構成を示す回
路図である。
路図である。
【０１４０】図１１において、１画素７００には、ソー
ス信号線７０４＿１と、ゲート信号線７０３＿１と、電
源線７０２＿２と、スイッチング用ＴＦＴ７０６と、駆
動用ＴＦＴ７０７と、容量素子（保持容量）７０８が配
置されてる。
ス信号線７０４＿１と、ゲート信号線７０３＿１と、電
源線７０２＿２と、スイッチング用ＴＦＴ７０６と、駆
動用ＴＦＴ７０７と、容量素子（保持容量）７０８が配
置されてる。
【０１４１】７０３＿１〜７０３＿３は、ゲート信号線
である。７０１＿１〜７０１＿３は、引き回し用ゲート
信号線である。７０４＿１〜７０４＿３は、ソース信号
線である。７０２＿１〜７０２＿３は、電源線である。
である。７０１＿１〜７０１＿３は、引き回し用ゲート
信号線である。７０４＿１〜７０４＿３は、ソース信号
線である。７０２＿１〜７０２＿３は、電源線である。
【０１４２】なお、本実施例において、スイッチング用
ＴＦＴ７０６は、第１のゲート電極と、第２のゲート電
極とを有するデュアルゲート型ＴＦＴであるとする。ス
イッチング用ＴＦＴ７０６の第１のゲート電極と第２の
ゲート電極のうちの一方は、電位Ｖcomが与えられてお
り、もう一方は、ゲート信号線７０３＿１に接続されて
いる。
ＴＦＴ７０６は、第１のゲート電極と、第２のゲート電
極とを有するデュアルゲート型ＴＦＴであるとする。ス
イッチング用ＴＦＴ７０６の第１のゲート電極と第２の
ゲート電極のうちの一方は、電位Ｖcomが与えられてお
り、もう一方は、ゲート信号線７０３＿１に接続されて
いる。
【０１４３】また、駆動用ＴＦＴ７０７も、第１のゲー
ト電極と、第２のゲート電極とを有するデュアルゲート
型ＴＦＴであるとする。駆動用ＴＦＴ７０７の第１のゲ
ート電極と第２のゲート電極は接続されている。
ト電極と、第２のゲート電極とを有するデュアルゲート
型ＴＦＴであるとする。駆動用ＴＦＴ７０７の第１のゲ
ート電極と第２のゲート電極は接続されている。
【０１４４】ＴＦＴをデュアルゲート型とすることで、
ＴＦＴの特性バラツキを低減することが可能である。駆
動用ＴＦＴ７０７は、特に特性バラツキを低減する必要
がある。そのため、駆動用ＴＦＴ７０７をデュアルゲー
ト型とすることは有効な手段である。
ＴＦＴの特性バラツキを低減することが可能である。駆
動用ＴＦＴ７０７は、特に特性バラツキを低減する必要
がある。そのため、駆動用ＴＦＴ７０７をデュアルゲー
ト型とすることは有効な手段である。
【０１４５】スイッチング用ＴＦＴ７０６のソース領域
またはドレイン領域は、一方はソース信号線７０４＿１
と接続され、もう一方は、保持容量７０８の一方の電極
及び駆動用ＴＦＴ７０７のゲート電極（第１のゲート電
極及び第２のゲート電極）に接続されている。保持容量
７０８のもう一方の電極は、電源線７０２＿２に接続さ
れている。駆動用ＴＦＴ７０７のソース領域とドレイン
領域は一方は、電源線７０２＿２に接続され、もう一方
は、ＯＬＥＤ素子７０９の一方の電極（画素電極）に接
続されている。
またはドレイン領域は、一方はソース信号線７０４＿１
と接続され、もう一方は、保持容量７０８の一方の電極
及び駆動用ＴＦＴ７０７のゲート電極（第１のゲート電
極及び第２のゲート電極）に接続されている。保持容量
７０８のもう一方の電極は、電源線７０２＿２に接続さ
れている。駆動用ＴＦＴ７０７のソース領域とドレイン
領域は一方は、電源線７０２＿２に接続され、もう一方
は、ＯＬＥＤ素子７０９の一方の電極（画素電極）に接
続されている。
【０１４６】ゲート信号線７０３＿１は、引き回し用ゲ
ート信号線７０１＿１と、コンタクトホール７０５＿１
を介して接続されている。同様に、ゲート信号線７０３
＿２は、引き回し用ゲート信号線７０１＿２と、コンタ
クトホール７０５＿２を介して接続されている。ゲート
信号線７０３＿３は、引き回し用ゲート信号線７０１＿
３と、コンタクトホール７０５＿３を介して接続されて
いる。
ート信号線７０１＿１と、コンタクトホール７０５＿１
を介して接続されている。同様に、ゲート信号線７０３
＿２は、引き回し用ゲート信号線７０１＿２と、コンタ
クトホール７０５＿２を介して接続されている。ゲート
信号線７０３＿３は、引き回し用ゲート信号線７０１＿
３と、コンタクトホール７０５＿３を介して接続されて
いる。
【０１４７】図７に、図１１に示した構成のＯＬＥＤ表
示装置の画素の上面図及び断面図を示す。
示装置の画素の上面図及び断面図を示す。
【０１４８】図７において、図１１と同じ部分は同じ符
号を用いて示し、説明は省略する。なお図６中におい
て、ＯＬＥＤ素子として画素電極のみを７０９で示し、
ＯＬＥＤ層、カバー材等は図示しない。
号を用いて示し、説明は省略する。なお図６中におい
て、ＯＬＥＤ素子として画素電極のみを７０９で示し、
ＯＬＥＤ層、カバー材等は図示しない。
【０１４９】図７（Ａ）は、ＯＬＥＤ表示装置の上面図
である。また図７（Ａ）中、Ａ〜Ａ‘の断面図が図７
（Ｂ）、Ｂ〜Ｂ’の断面図が図７（Ｃ）、Ｃ〜Ｃ‘の断
面図が図７（Ｄ）、Ｄ〜Ｄ‘の断面図が図７（Ｅ）であ
る。
である。また図７（Ａ）中、Ａ〜Ａ‘の断面図が図７
（Ｂ）、Ｂ〜Ｂ’の断面図が図７（Ｃ）、Ｃ〜Ｃ‘の断
面図が図７（Ｄ）、Ｄ〜Ｄ‘の断面図が図７（Ｅ）であ
る。
【０１５０】図７（Ｂ）に示すように、画素基板７７７
上に形成されたスイッチング用ＴＦＴ７０６のソース領
域とドレイン領域の一方７７９ａは、ソース信号線７０
４＿１に接続され、もう一方７７９ｃは、配線７１２を
介して配線７１５及び配線７１６と接続されている。７
８１は層間膜である。
上に形成されたスイッチング用ＴＦＴ７０６のソース領
域とドレイン領域の一方７７９ａは、ソース信号線７０
４＿１に接続され、もう一方７７９ｃは、配線７１２を
介して配線７１５及び配線７１６と接続されている。７
８１は層間膜である。
【０１５１】スイッチング用ＴＦＴ７０６は、チャネル
部分７７９ｂに絶縁膜７８０を介して接する第１のゲー
ト電極７０３＿１ａと、チャネル部分７７９ｂに絶縁膜
７７８を介して接する第２のゲート電極７１０ａとを有
する、デュアルゲート型のＴＦＴである。ここで、第１
のゲート電極７０３＿１ａは、ゲート信号線７０３＿１
の一部に相当する。また第２のゲート電極７１０ａは、
電位Ｖcomが与えられる配線７１０の一部に相当する。
部分７７９ｂに絶縁膜７８０を介して接する第１のゲー
ト電極７０３＿１ａと、チャネル部分７７９ｂに絶縁膜
７７８を介して接する第２のゲート電極７１０ａとを有
する、デュアルゲート型のＴＦＴである。ここで、第１
のゲート電極７０３＿１ａは、ゲート信号線７０３＿１
の一部に相当する。また第２のゲート電極７１０ａは、
電位Ｖcomが与えられる配線７１０の一部に相当する。
【０１５２】引き回し用ゲート信号線７０１＿１は、電
源線７０２＿１と重ねて形成されている。
源線７０２＿１と重ねて形成されている。
【０１５３】図７（Ｃ）に示すように、駆動用ＴＦＴ７
０７のソース領域とドレイン領域の一方７８２ａは、配
線７１７を介して画素電極７０９と接続され、もう一方
７８２ｃは、電源線７０２＿２と接続されている。ま
た、引き回し用ゲート信号線７０１＿２と電源線７０２
＿２は重ねて形成されている。
０７のソース領域とドレイン領域の一方７８２ａは、配
線７１７を介して画素電極７０９と接続され、もう一方
７８２ｃは、電源線７０２＿２と接続されている。ま
た、引き回し用ゲート信号線７０１＿２と電源線７０２
＿２は重ねて形成されている。
【０１５４】駆動用ＴＦＴ７０７は、チャネル部分７８
２ｂに絶縁膜７８０を介して接する第１のゲート電極７
１５ａと、チャネル部分７８２ｂに絶縁膜７７８を介し
て接する第２のゲート電極７１６ａとを有する、デュア
ルゲート型のＴＦＴである。ここで、第１のゲート電極
７１５ａは、配線７１５の一部に相当する。また第２の
ゲート電極７１６ａは、配線７１６の一部に相当する。
なお、配線７１５と配線７１６は接続されている（図７
Ｄ）参照）。
２ｂに絶縁膜７８０を介して接する第１のゲート電極７
１５ａと、チャネル部分７８２ｂに絶縁膜７７８を介し
て接する第２のゲート電極７１６ａとを有する、デュア
ルゲート型のＴＦＴである。ここで、第１のゲート電極
７１５ａは、配線７１５の一部に相当する。また第２の
ゲート電極７１６ａは、配線７１６の一部に相当する。
なお、配線７１５と配線７１６は接続されている（図７
Ｄ）参照）。
【０１５５】図７（Ｄ）に示すように、配線７１５及び
配線７１６は接続される。配線７１５が、保持容量７０
８の一方の電極に相当する。保持容量のもう一方の電極
は、半導体層によって形成される７８３であり、７８３
はコンタクトホール７８４によって電源線７０２＿２に
接続されている。
配線７１６は接続される。配線７１５が、保持容量７０
８の一方の電極に相当する。保持容量のもう一方の電極
は、半導体層によって形成される７８３であり、７８３
はコンタクトホール７８４によって電源線７０２＿２に
接続されている。
【０１５６】また、引き回し用ゲート信号線７０１＿２
は、ゲート信号線７０３＿２とコンタクトホール７０５
＿２を介して接続される。
は、ゲート信号線７０３＿２とコンタクトホール７０５
＿２を介して接続される。
【０１５７】図７（Ｅ）に示すように、スイッチング用
ＴＦＴ７０６の第２のゲート電極７１０ａに電位Ｖcom
を与える配線７１０は、コンタクトホール７１１によっ
て配線７１４に接続され、引き回し用ゲート信号線７０
１＿２上を引き回される。
ＴＦＴ７０６の第２のゲート電極７１０ａに電位Ｖcom
を与える配線７１０は、コンタクトホール７１１によっ
て配線７１４に接続され、引き回し用ゲート信号線７０
１＿２上を引き回される。
【０１５８】上記構成の様に、各画素に配置されたＴＦ
Ｔがデュアルゲート型ＴＦＴの場合、ＴＦＴの有する、
異なる層に形成されたゲート電極のうち、一方のゲート
電極が形成された層にゲート信号線を形成し、もう一方
のゲート電極が形成された層に引き回し用ゲート信号線
を形成することができる。
Ｔがデュアルゲート型ＴＦＴの場合、ＴＦＴの有する、
異なる層に形成されたゲート電極のうち、一方のゲート
電極が形成された層にゲート信号線を形成し、もう一方
のゲート電極が形成された層に引き回し用ゲート信号線
を形成することができる。
【０１５９】（実施例３）本実施例では、実施の形態１
の第２の構成として、図５（Ｃ）に示した構成のＯＬＥ
Ｄ表示装置の、実施例２とは異なる例を示す。
の第２の構成として、図５（Ｃ）に示した構成のＯＬＥ
Ｄ表示装置の、実施例２とは異なる例を示す。
【０１６０】図１２は、本実施例の画素の構成を示す回
路図である。なお、図１２において、図１１と同じ部分
は同じ符号を用いて示す。
路図である。なお、図１２において、図１１と同じ部分
は同じ符号を用いて示す。
【０１６１】図１２において、１画素７２４には、ソー
ス信号線７０４＿１と、ゲート信号線７０３＿１と、電
源線７０２＿２と、スイッチング用ＴＦＴ７０６と、駆
動用ＴＦＴ７０７と、消去用ＴＦＴ７２２と、容量素子
（保持容量）７０８が配置されてる。
ス信号線７０４＿１と、ゲート信号線７０３＿１と、電
源線７０２＿２と、スイッチング用ＴＦＴ７０６と、駆
動用ＴＦＴ７０７と、消去用ＴＦＴ７２２と、容量素子
（保持容量）７０８が配置されてる。
【０１６２】７０３＿１〜７０３＿３は、ゲート信号線
である。７０１＿１〜７０１＿３は、引き回し用ゲート
信号線である。７２１＿１〜７２１＿３は、消去用ゲー
ト信号線である。７２０＿１〜７２０＿３は、引き回し
用消去用ゲート信号線である。７０４＿１〜７０４＿３
は、ソース信号線である。７０２＿１〜７０２＿３は、
電源線である。
である。７０１＿１〜７０１＿３は、引き回し用ゲート
信号線である。７２１＿１〜７２１＿３は、消去用ゲー
ト信号線である。７２０＿１〜７２０＿３は、引き回し
用消去用ゲート信号線である。７０４＿１〜７０４＿３
は、ソース信号線である。７０２＿１〜７０２＿３は、
電源線である。
【０１６３】なお、本実施例において、スイッチング用
ＴＦＴ７０６は、第１のゲート電極と、第２のゲート電
極とを有するデュアルゲート型ＴＦＴであるとする。ス
イッチング用ＴＦＴ７０６の第１のゲート電極と第２の
ゲート電極のうちの一方は、電位Ｖcomが与えられてお
り、もう一方は、ゲート信号線７０３＿１に接続されて
いる。
ＴＦＴ７０６は、第１のゲート電極と、第２のゲート電
極とを有するデュアルゲート型ＴＦＴであるとする。ス
イッチング用ＴＦＴ７０６の第１のゲート電極と第２の
ゲート電極のうちの一方は、電位Ｖcomが与えられてお
り、もう一方は、ゲート信号線７０３＿１に接続されて
いる。
【０１６４】また、駆動用ＴＦＴ７０７も、第１のゲー
ト電極と、第２のゲート電極とを有するデュアルゲート
型ＴＦＴであるとする。駆動用ＴＦＴ７０７の第１のゲ
ート電極と第２のゲート電極は接続されている。
ト電極と、第２のゲート電極とを有するデュアルゲート
型ＴＦＴであるとする。駆動用ＴＦＴ７０７の第１のゲ
ート電極と第２のゲート電極は接続されている。
【０１６５】更に、消去用ＴＦＴ７２２も、第１のゲー
ト電極と、第２のゲート電極とを有するデュアルゲート
型ＴＦＴであるとする。消去用ＴＦＴ７２２の第１のゲ
ート電極と第２のゲート電極のうちの一方は、電位Ｖ
comが与えられており、もう一方は、消去用ゲート信号
線７２１＿１に接続されている。
ト電極と、第２のゲート電極とを有するデュアルゲート
型ＴＦＴであるとする。消去用ＴＦＴ７２２の第１のゲ
ート電極と第２のゲート電極のうちの一方は、電位Ｖ
comが与えられており、もう一方は、消去用ゲート信号
線７２１＿１に接続されている。
【０１６６】スイッチング用ＴＦＴ７０６のソース領域
またはドレイン領域は、一方はソース信号線７０４＿１
と接続され、もう一方は、保持容量７０８の一方の電極
及び駆動用ＴＦＴ７０７のゲート電極（第１のゲート電
極及び第２のゲート電極）に接続されている。保持容量
７０８のもう一方の電極は、電源線７０２＿２に接続さ
れている。駆動用ＴＦＴ７０７のソース領域とドレイン
領域は一方は、電源線７０２＿２に接続され、もう一方
は、ＯＬＥＤ素子７０９の一方の電極（画素電極）に接
続されている。
またはドレイン領域は、一方はソース信号線７０４＿１
と接続され、もう一方は、保持容量７０８の一方の電極
及び駆動用ＴＦＴ７０７のゲート電極（第１のゲート電
極及び第２のゲート電極）に接続されている。保持容量
７０８のもう一方の電極は、電源線７０２＿２に接続さ
れている。駆動用ＴＦＴ７０７のソース領域とドレイン
領域は一方は、電源線７０２＿２に接続され、もう一方
は、ＯＬＥＤ素子７０９の一方の電極（画素電極）に接
続されている。
【０１６７】消去用ＴＦＴ７２２のソース領域とドレイ
ン領域の一方は、電源線７０２＿２に接続され、もう一
方は、駆動用ＴＦＴ７０７のゲート電極（第１のゲート
電極及び第２のゲート電極）に接続されている。
ン領域の一方は、電源線７０２＿２に接続され、もう一
方は、駆動用ＴＦＴ７０７のゲート電極（第１のゲート
電極及び第２のゲート電極）に接続されている。
【０１６８】ゲート信号線７０３＿１は、引き回し用ゲ
ート信号線７０１＿１と、コンタクトホール７０５＿１
を介して接続されている。同様に、ゲート信号線７０３
＿２は、引き回し用ゲート信号線７０１＿２と、コンタ
クトホール７０５＿２を介して接続されている。ゲート
信号線７０３＿３は、引き回し用ゲート信号線７０１＿
３と、コンタクトホール７０５＿３を介して接続されて
いる。
ート信号線７０１＿１と、コンタクトホール７０５＿１
を介して接続されている。同様に、ゲート信号線７０３
＿２は、引き回し用ゲート信号線７０１＿２と、コンタ
クトホール７０５＿２を介して接続されている。ゲート
信号線７０３＿３は、引き回し用ゲート信号線７０１＿
３と、コンタクトホール７０５＿３を介して接続されて
いる。
【０１６９】消去用ゲート信号線７２１＿１は、引き回
し用消去用ゲート信号線７２０＿１と、コンタクトホー
ル７２３＿１を介して接続されている。同様に、消去用
ゲート信号線７２１＿２は、引き回し用消去用ゲート信
号線７２０＿２と、コンタクトホール７２３＿２を介し
て接続されている。消去用ゲート信号線７２１＿３は、
引き回し用消去用ゲート信号線７２０＿３と、コンタク
トホール７２３＿３を介して接続されている。
し用消去用ゲート信号線７２０＿１と、コンタクトホー
ル７２３＿１を介して接続されている。同様に、消去用
ゲート信号線７２１＿２は、引き回し用消去用ゲート信
号線７２０＿２と、コンタクトホール７２３＿２を介し
て接続されている。消去用ゲート信号線７２１＿３は、
引き回し用消去用ゲート信号線７２０＿３と、コンタク
トホール７２３＿３を介して接続されている。
【０１７０】図８に、図１２に示した構成のＯＬＥＤ表
示装置の画素の上面図及び断面図を示す。
示装置の画素の上面図及び断面図を示す。
【０１７１】図８において、図１２と同じ部分は同じ符
号を用いて示し、説明は省略する。なお図８中におい
て、ＯＬＥＤ素子として画素電極のみを７０９で示し、
ＯＬＥＤ層、カバー材等は図示しない。
号を用いて示し、説明は省略する。なお図８中におい
て、ＯＬＥＤ素子として画素電極のみを７０９で示し、
ＯＬＥＤ層、カバー材等は図示しない。
【０１７２】図８（Ａ）は、ＯＬＥＤ表示装置の上面図
である。また図８（Ａ）中、Ａ〜Ａ‘の断面図が図８
（Ｂ）、Ｃ〜Ｃ‘の断面図が図８（Ｃ）、Ｅ〜Ｅ‘の断
面図が図８（Ｄ）、Ｄ〜Ｄ‘の断面図が図８（Ｅ）であ
る。なお、図８（Ａ）中、Ｂ〜Ｂ’の断面図は、図７
（Ｃ）と同様である。
である。また図８（Ａ）中、Ａ〜Ａ‘の断面図が図８
（Ｂ）、Ｃ〜Ｃ‘の断面図が図８（Ｃ）、Ｅ〜Ｅ‘の断
面図が図８（Ｄ）、Ｄ〜Ｄ‘の断面図が図８（Ｅ）であ
る。なお、図８（Ａ）中、Ｂ〜Ｂ’の断面図は、図７
（Ｃ）と同様である。
【０１７３】図８（Ｂ）に示すように、画素基板７７７
上に形成されたスイッチング用ＴＦＴ７０６のソース領
域とドレイン領域の一方７７９ａは、ソース信号線７０
４＿１に接続され、もう一方７７９ｃは、配線７１２を
介して配線７１５及び配線７１６と接続されている。７
８１は層間膜である。
上に形成されたスイッチング用ＴＦＴ７０６のソース領
域とドレイン領域の一方７７９ａは、ソース信号線７０
４＿１に接続され、もう一方７７９ｃは、配線７１２を
介して配線７１５及び配線７１６と接続されている。７
８１は層間膜である。
【０１７４】スイッチング用ＴＦＴ７０６は、チャネル
部分７７９ｂに絶縁膜７８０を介して接する第１のゲー
ト電極７０３＿１ａと、チャネル部分７７９ｂに絶縁膜
７７８を介して接する第２のゲート電極７１０ａとを有
する、デュアルゲート型のＴＦＴである。ここで、第１
のゲート電極７０３＿１ａは、ゲート信号線７０３＿１
の一部に相当する。また第２のゲート電極７１０ａは、
電位Ｖcomが与えられる配線７１０の一部に相当する。
部分７７９ｂに絶縁膜７８０を介して接する第１のゲー
ト電極７０３＿１ａと、チャネル部分７７９ｂに絶縁膜
７７８を介して接する第２のゲート電極７１０ａとを有
する、デュアルゲート型のＴＦＴである。ここで、第１
のゲート電極７０３＿１ａは、ゲート信号線７０３＿１
の一部に相当する。また第２のゲート電極７１０ａは、
電位Ｖcomが与えられる配線７１０の一部に相当する。
【０１７５】引き回し用ゲート信号線７０１＿１は、電
源線７０２＿１と重ねて形成されている。また、引き回
し用消去用ゲート信号線７２０＿１は、ソース信号線７
０４＿１と重ねて形成されている。
源線７０２＿１と重ねて形成されている。また、引き回
し用消去用ゲート信号線７２０＿１は、ソース信号線７
０４＿１と重ねて形成されている。
【０１７６】図７（Ｃ）に示すように、配線７１５及び
配線７１６は接続される。配線７１５が、保持容量７０
８の一方の電極に相当する。保持容量のもう一方の電極
は、半導体層によって形成される７８３であり、７８３
はコンタクトホール７８４によって電源線７０２＿２に
接続されている。
配線７１６は接続される。配線７１５が、保持容量７０
８の一方の電極に相当する。保持容量のもう一方の電極
は、半導体層によって形成される７８３であり、７８３
はコンタクトホール７８４によって電源線７０２＿２に
接続されている。
【０１７７】また、引き回し用ゲート信号線７０１＿２
は、ゲート信号線７０３＿２とコンタクトホール７０５
＿２を介して接続される。
は、ゲート信号線７０３＿２とコンタクトホール７０５
＿２を介して接続される。
【０１７８】図８（Ｄ）に示すように、消去用ＴＦＴ７
２２のソース領域とドレイン領域の一方７９９ａは、配
線７１５に接続され、もう一方７９９ｃは、電源線７０
２＿２と接続されている。
２２のソース領域とドレイン領域の一方７９９ａは、配
線７１５に接続され、もう一方７９９ｃは、電源線７０
２＿２と接続されている。
【０１７９】消去用ＴＦＴ７２２は、チャネル部分７９
９ｂに絶縁膜７８０を介して接する第１のゲート電極７
２１＿１ａと、チャネル部分７９９ｂに絶縁膜７７８を
介して接する第２のゲート電極７１０ａとを有する、デ
ュアルゲート型のＴＦＴである。ここで、第１のゲート
電極７２１＿１ａは、消去用ゲート信号線７２１＿１の
一部に相当する。また第２のゲート電極７１０ａは、電
位Ｖcomが与えられる配線７１０の一部に相当する。
９ｂに絶縁膜７８０を介して接する第１のゲート電極７
２１＿１ａと、チャネル部分７９９ｂに絶縁膜７７８を
介して接する第２のゲート電極７１０ａとを有する、デ
ュアルゲート型のＴＦＴである。ここで、第１のゲート
電極７２１＿１ａは、消去用ゲート信号線７２１＿１の
一部に相当する。また第２のゲート電極７１０ａは、電
位Ｖcomが与えられる配線７１０の一部に相当する。
【０１８０】引き回し用消去用ゲート信号線７２０＿１
は、ソース信号線７０４＿１と重ねて形成されている。
引き回し用消去用ゲート信号線７２０＿１は、コンタク
トホール７２３＿１によって、消去用ゲート信号線７２
１＿１と接続されている。
は、ソース信号線７０４＿１と重ねて形成されている。
引き回し用消去用ゲート信号線７２０＿１は、コンタク
トホール７２３＿１によって、消去用ゲート信号線７２
１＿１と接続されている。
【０１８１】図７（Ｅ）に示すように、スイッチング用
ＴＦＴ７０６Ｔの第２のゲート電極及び消去用ＴＦＴ７
２２の第２のゲート電極７１０ａに電位Ｖcomを与える
配線７１０は、コンタクトホール７１１によって配線７
１４に接続され、引き回し用ゲート信号線７０１＿２及
び引き回し用消去用ゲート信号線７２０＿１上を引き回
される。
ＴＦＴ７０６Ｔの第２のゲート電極及び消去用ＴＦＴ７
２２の第２のゲート電極７１０ａに電位Ｖcomを与える
配線７１０は、コンタクトホール７１１によって配線７
１４に接続され、引き回し用ゲート信号線７０１＿２及
び引き回し用消去用ゲート信号線７２０＿１上を引き回
される。
【０１８２】上記構成の様に、各画素に配置されたＴＦ
Ｔがデュアルゲート型ＴＦＴの場合、ＴＦＴの有する、
異なる層に形成されたゲート電極のうち、一方のゲート
電極が形成された層にゲート信号線及び消去用ゲート信
号線を形成し、もう一方のゲート電極が形成された層に
引き回し用ゲート信号線及び引き回し用消去用ゲート信
号線を形成することができる。
Ｔがデュアルゲート型ＴＦＴの場合、ＴＦＴの有する、
異なる層に形成されたゲート電極のうち、一方のゲート
電極が形成された層にゲート信号線及び消去用ゲート信
号線を形成し、もう一方のゲート電極が形成された層に
引き回し用ゲート信号線及び引き回し用消去用ゲート信
号線を形成することができる。
【０１８３】（実施例４）本実施例では、実施の形態２
において図４で示した構成の表示装置の具体例として、
図３で示した例とは異なる例を示す。
において図４で示した構成の表示装置の具体例として、
図３で示した例とは異なる例を示す。
【０１８４】図１３に本実施例の表示装置の構成を示
す。なお、実施の形態２において示した、図３と同じ部
分は同じ符号を用いて示す。
す。なお、実施の形態２において示した、図３と同じ部
分は同じ符号を用いて示す。
【０１８５】図１３（Ａ）は、表示装置の上面図であ
る。画素基板３００上に、ゲート信号線駆動回路１３０
１（１３０１Ａ及び１３０１Ｂ）、ソース信号線駆動回
路３０２、画素領域３０３、ＦＰＣ基板３０４、シール
材３０６が配置されている。
る。画素基板３００上に、ゲート信号線駆動回路１３０
１（１３０１Ａ及び１３０１Ｂ）、ソース信号線駆動回
路３０２、画素領域３０３、ＦＰＣ基板３０４、シール
材３０６が配置されている。
【０１８６】ゲート信号線駆動回路１３０１Ａ及び１３
０１Ｂの出力信号は、ソース信号線駆動回路３０２の周
辺及び画素領域３０３の周辺を引き回され、画素領域３
０３に入力される。
０１Ｂの出力信号は、ソース信号線駆動回路３０２の周
辺及び画素領域３０３の周辺を引き回され、画素領域３
０３に入力される。
【０１８７】各ゲート信号線駆動回路１３０１Ａ及び１
３０１Ｂの出力信号を、画素領域３０３に入力するまで
のゲート信号線の引き回しの具体例の１つを、図１３
（Ｂ）〜図１３（Ｆ）を用いて詳細に説明する。
３０１Ｂの出力信号を、画素領域３０３に入力するまで
のゲート信号線の引き回しの具体例の１つを、図１３
（Ｂ）〜図１３（Ｆ）を用いて詳細に説明する。
【０１８８】なお、画素領域に配置されるゲート信号線
の本数をｙ（ｙは、自然数）とする。ここでは説明の関
係上、ｙは４の倍数とするが、本発明はこれに限定され
ない。
の本数をｙ（ｙは、自然数）とする。ここでは説明の関
係上、ｙは４の倍数とするが、本発明はこれに限定され
ない。
【０１８９】まず、ゲート信号線駆動回路１３０１Ａ
は、２つのブロック１３０１Ａ＿１及び１３０１Ａ＿２
に分けられるものとする。また、ゲート信号線駆動回路
１３０１Ｂは、２つのブロック１３０１Ｂ＿１及び１３
０１Ｂ＿２に分けられるものとする。
は、２つのブロック１３０１Ａ＿１及び１３０１Ａ＿２
に分けられるものとする。また、ゲート信号線駆動回路
１３０１Ｂは、２つのブロック１３０１Ｂ＿１及び１３
０１Ｂ＿２に分けられるものとする。
【０１９０】ゲート信号線駆動回路１３０１Ａ＿１は、
画素領域３０３に配置された1本目から（ｙ／２）本ま
でのゲート信号線Ｇ１〜Ｇ（ｙ／２）のうち偶数番目の
ゲート信号線に信号を入力する回路であるとする。ゲー
ト信号線駆動回路１３０１Ａ＿２は、画素領域３０３に
配置された1本目から（ｙ／２）本までのゲート信号線
Ｇ１〜Ｇ（ｙ／２）のうち奇数番目のゲート信号線に信
号を入力する回路であるとする。ゲート信号線駆動回路
１３０１Ａ＿１及び１３０１Ａ＿２によって出力される
信号が入力されるゲート信号線Ｇ１〜Ｇ（ｙ／２）が配
置される画素領域３０３を、３０３＿Ａで示す。
画素領域３０３に配置された1本目から（ｙ／２）本ま
でのゲート信号線Ｇ１〜Ｇ（ｙ／２）のうち偶数番目の
ゲート信号線に信号を入力する回路であるとする。ゲー
ト信号線駆動回路１３０１Ａ＿２は、画素領域３０３に
配置された1本目から（ｙ／２）本までのゲート信号線
Ｇ１〜Ｇ（ｙ／２）のうち奇数番目のゲート信号線に信
号を入力する回路であるとする。ゲート信号線駆動回路
１３０１Ａ＿１及び１３０１Ａ＿２によって出力される
信号が入力されるゲート信号線Ｇ１〜Ｇ（ｙ／２）が配
置される画素領域３０３を、３０３＿Ａで示す。
【０１９１】同様に、ゲート信号線駆動回路１３０１Ｂ
＿１は、画素領域３０３に配置された（ｙ／２）＋1本
目からｙ本までのゲート信号線Ｇ（ｙ／２）＋1〜Ｇｙ
のうち偶数番目のゲート信号線に信号を入力する回路で
あるとする。ゲート信号線駆動回路１３０１Ｂ＿２は、
画素領域３０３に配置された（ｙ／２）＋1本目からｙ
本までのゲート信号線Ｇ（ｙ／２）＋1〜Ｇｙのうち奇
数番目のゲート信号線に信号を入力する回路であるとす
る。ゲート信号線駆動回路１３０１Ｂ＿１及び１３０１
Ｂ＿２によって出力される信号が入力されるゲート信号
線Ｇ（ｙ／２）＋1〜Ｇｙが配置される画素領域３０３
を、３０３＿Ｂで示す。
＿１は、画素領域３０３に配置された（ｙ／２）＋1本
目からｙ本までのゲート信号線Ｇ（ｙ／２）＋1〜Ｇｙ
のうち偶数番目のゲート信号線に信号を入力する回路で
あるとする。ゲート信号線駆動回路１３０１Ｂ＿２は、
画素領域３０３に配置された（ｙ／２）＋1本目からｙ
本までのゲート信号線Ｇ（ｙ／２）＋1〜Ｇｙのうち奇
数番目のゲート信号線に信号を入力する回路であるとす
る。ゲート信号線駆動回路１３０１Ｂ＿１及び１３０１
Ｂ＿２によって出力される信号が入力されるゲート信号
線Ｇ（ｙ／２）＋1〜Ｇｙが配置される画素領域３０３
を、３０３＿Ｂで示す。
【０１９２】始めに、ゲート信号線駆動回路１３０１Ａ
＿１からの出力信号を、領域３０３＿Ａに入力するため
の配線について詳細に説明する。図１３（Ｂ）、図１３
（Ｃ）はそれぞれ、図１３（Ａ）中、１３１１ａ、１３
１２ａで示した領域の詳細な構造である。
＿１からの出力信号を、領域３０３＿Ａに入力するため
の配線について詳細に説明する。図１３（Ｂ）、図１３
（Ｃ）はそれぞれ、図１３（Ａ）中、１３１１ａ、１３
１２ａで示した領域の詳細な構造である。
【０１９３】図１３（Ｂ）に示すように、ゲート信号線
駆動回路１３０１Ａ＿１の一部１３０１Ａａより出力さ
れた信号は、ゲート信号線Ｇｉ−４、Ｇｉ−２、Ｇｉ、Ｇ
ｉ＋２、Ｇｉ＋４に入力される。ゲート信号線Ｇｉ−
４、Ｇｉ−２、Ｇｉ、Ｇｉ＋２、Ｇｉ＋４は、ゲート信号
線駆動回路１３０１Ａａとソース信号線駆動回路３０２
の一部３０２ａの間で向きを変えられる。こうして、ゲ
ート信号線駆動回路１３０１Ａ＿１から出力された信号
は、ソース信号線駆動回路３０２と、ゲート信号線駆動
回路１３０１Ａ＿１の間に平行に形成されたゲート信号
線Ｇ１〜Ｇ（ｙ／２）のうちの偶数番目のゲート信号線
を介して、ソース信号線駆動回路３０２の左端まで引き
回される。ゲート信号線は、ソース信号線駆動回路３０
２の左端まで引き回されたら方向を変え、シール材３０
６と重なった画素領域３０３の左側の領域を、領域３０
３＿Ａの左側まで引き回され、領域３０３＿Ａに入力さ
れる。図１３（Ｃ）において、シール材３０６の一部３
０６ａと領域３０３＿Ａの一部３０３ａを示す。
駆動回路１３０１Ａ＿１の一部１３０１Ａａより出力さ
れた信号は、ゲート信号線Ｇｉ−４、Ｇｉ−２、Ｇｉ、Ｇ
ｉ＋２、Ｇｉ＋４に入力される。ゲート信号線Ｇｉ−
４、Ｇｉ−２、Ｇｉ、Ｇｉ＋２、Ｇｉ＋４は、ゲート信号
線駆動回路１３０１Ａａとソース信号線駆動回路３０２
の一部３０２ａの間で向きを変えられる。こうして、ゲ
ート信号線駆動回路１３０１Ａ＿１から出力された信号
は、ソース信号線駆動回路３０２と、ゲート信号線駆動
回路１３０１Ａ＿１の間に平行に形成されたゲート信号
線Ｇ１〜Ｇ（ｙ／２）のうちの偶数番目のゲート信号線
を介して、ソース信号線駆動回路３０２の左端まで引き
回される。ゲート信号線は、ソース信号線駆動回路３０
２の左端まで引き回されたら方向を変え、シール材３０
６と重なった画素領域３０３の左側の領域を、領域３０
３＿Ａの左側まで引き回され、領域３０３＿Ａに入力さ
れる。図１３（Ｃ）において、シール材３０６の一部３
０６ａと領域３０３＿Ａの一部３０３ａを示す。
【０１９４】次に、ゲート信号線駆動回路１３０１Ａ＿
２からの出力信号を、領域３０３＿Ａに入力するための
配線について詳細に説明する。図１３（Ｄ）、図１３
（Ｅ）はそれぞれ、図１３（Ａ）中、１３１１ｂ、１３
１２ｂで示した領域の詳細な構造である。
２からの出力信号を、領域３０３＿Ａに入力するための
配線について詳細に説明する。図１３（Ｄ）、図１３
（Ｅ）はそれぞれ、図１３（Ａ）中、１３１１ｂ、１３
１２ｂで示した領域の詳細な構造である。
【０１９５】図１３（Ｄ）に示すように、ゲート信号線
駆動回路１３０１Ａ＿２の一部１３０１Ａｂより出力さ
れた信号は、ゲート信号線Ｇｉ−５、Ｇｉ−３、Ｇｉ−
１、Ｇｉ＋１、Ｇｉ＋３に入力される。ゲート信号線Ｇ
ｉ−５、Ｇｉ−３、Ｇｉ−１、Ｇｉ＋１、Ｇｉ＋３は、ゲ
ート信号線駆動回路１３０１Ａｂとソース信号線駆動回
路３０２の一部３０２ｂの間で向きを変えられる。こう
して、ゲート信号線駆動回路１３０１Ａ＿２から出力さ
れた信号は、ソース信号線駆動回路３０２と、ゲート信
号線駆動回路１３０１Ａ＿２の間に平行に形成されたゲ
ート信号線Ｇ１〜Ｇ（ｙ／２）のうちの奇数番目のゲー
ト信号線を介して、ソース信号線駆動回路３０２の右端
まで引き回される。ゲート信号線は、ソース信号線駆動
回路３０２の右端まで引き回されたら方向を変え、シー
ル材３０６と重なった画素領域３０３の右側の領域を、
領域３０３＿Ａの右側まで引き回され、領域３０３＿Ａ
に入力される。図１３（Ｅ）において、シール材３０６
の一部３０６ｂと領域３０３＿Ａの一部３０３ｂを示
す。
駆動回路１３０１Ａ＿２の一部１３０１Ａｂより出力さ
れた信号は、ゲート信号線Ｇｉ−５、Ｇｉ−３、Ｇｉ−
１、Ｇｉ＋１、Ｇｉ＋３に入力される。ゲート信号線Ｇ
ｉ−５、Ｇｉ−３、Ｇｉ−１、Ｇｉ＋１、Ｇｉ＋３は、ゲ
ート信号線駆動回路１３０１Ａｂとソース信号線駆動回
路３０２の一部３０２ｂの間で向きを変えられる。こう
して、ゲート信号線駆動回路１３０１Ａ＿２から出力さ
れた信号は、ソース信号線駆動回路３０２と、ゲート信
号線駆動回路１３０１Ａ＿２の間に平行に形成されたゲ
ート信号線Ｇ１〜Ｇ（ｙ／２）のうちの奇数番目のゲー
ト信号線を介して、ソース信号線駆動回路３０２の右端
まで引き回される。ゲート信号線は、ソース信号線駆動
回路３０２の右端まで引き回されたら方向を変え、シー
ル材３０６と重なった画素領域３０３の右側の領域を、
領域３０３＿Ａの右側まで引き回され、領域３０３＿Ａ
に入力される。図１３（Ｅ）において、シール材３０６
の一部３０６ｂと領域３０３＿Ａの一部３０３ｂを示
す。
【０１９６】図１３（Ｆ）に示す用に、上記構成によっ
て、画素領域３０３＿Ａの一部１３１３ａｂにおいてソ
ース信号線（図中Ｓと表記）と垂直に形成されたゲート
信号線Ｇｉ−５〜Ｇｉ＋４に、信号が入力される。
て、画素領域３０３＿Ａの一部１３１３ａｂにおいてソ
ース信号線（図中Ｓと表記）と垂直に形成されたゲート
信号線Ｇｉ−５〜Ｇｉ＋４に、信号が入力される。
【０１９７】同様にゲート信号線駆動回路１３０１Ｂ＿
１及び１３０１Ｂ＿２からもゲート信号線が引き回さ
れ、画素領域３０３＿Ｂのゲート信号線と接続される。
１及び１３０１Ｂ＿２からもゲート信号線が引き回さ
れ、画素領域３０３＿Ｂのゲート信号線と接続される。
【０１９８】こうして、画素領域３０３のゲート信号線
Ｇ１〜Ｇｙに、ゲート信号線駆動回路１３０１Ａ及び１
３０１Ｂの信号が入力される。
Ｇ１〜Ｇｙに、ゲート信号線駆動回路１３０１Ａ及び１
３０１Ｂの信号が入力される。
【０１９９】また、ＦＰＣ基板から、各駆動回路（ソー
ス信号線駆動回路３０２及びゲート信号線駆動回路１３
０１）に信号を入力する信号線や電源線は、画素領域３
０３周りを引き回されるゲート信号線とは異なる層に形
成する。
ス信号線駆動回路３０２及びゲート信号線駆動回路１３
０１）に信号を入力する信号線や電源線は、画素領域３
０３周りを引き回されるゲート信号線とは異なる層に形
成する。
【０２００】本実施例は、液晶表示装置、ＯＬＥＤ表示
装置等、画素列を選択する駆動回路（ソース信号線駆動
回路）及び画素行を選択する駆動回路（ゲート信号線駆
動回路）によって駆動される画素を有する、あらゆる構
成の表示装置に自由に適用することが可能である。
装置等、画素列を選択する駆動回路（ソース信号線駆動
回路）及び画素行を選択する駆動回路（ゲート信号線駆
動回路）によって駆動される画素を有する、あらゆる構
成の表示装置に自由に適用することが可能である。
【０２０１】また、本実施例の表示装置の画素には、画
素列を選択する信号線（ソース信号線）及び画素行を選
択する信号線（ゲート信号線）が配線される、公知の構
成の画素を自由に用いることができる。また、各駆動回
路（ソース信号線駆動回路及びゲート信号線駆動回路）
は、公知の構成の駆動回路を自由に用いることができ
る。
素列を選択する信号線（ソース信号線）及び画素行を選
択する信号線（ゲート信号線）が配線される、公知の構
成の画素を自由に用いることができる。また、各駆動回
路（ソース信号線駆動回路及びゲート信号線駆動回路）
は、公知の構成の駆動回路を自由に用いることができ
る。
【０２０２】例えば、ゲート信号線駆動回路は、シフト
レジスタ等を用て構成され順に信号を出力するタイプの
ものでも良いし、デコーダ等によって構成され任意の順
に信号を出力可能なタイプのものでもよい。
レジスタ等を用て構成され順に信号を出力するタイプの
ものでも良いし、デコーダ等によって構成され任意の順
に信号を出力可能なタイプのものでもよい。
【０２０３】（実施例５）本実施例では、本発明の表示
装置をＯＬＥＤ表示装置に応用した例を示す。
装置をＯＬＥＤ表示装置に応用した例を示す。
【０２０４】図１６に本発明のＯＬＥＤ表示装置の画素
の構成を示す断面図を示す。なお、本実施例では、ＯＬ
ＥＤ表示装置の画素を構成する素子として、ＯＬＥＤ素
子及びＯＬＥＤ素子にドレイン電流を流す駆動用ＴＦＴ
のみを示す。
の構成を示す断面図を示す。なお、本実施例では、ＯＬ
ＥＤ表示装置の画素を構成する素子として、ＯＬＥＤ素
子及びＯＬＥＤ素子にドレイン電流を流す駆動用ＴＦＴ
のみを示す。
【０２０５】ここで本明細書中では、ＯＬＥＤ素子は、
電界が生じるとエレクトロルミネッセンス効果によって
発光するＯＬＥＤ層を、陽極及び陰極で挟んだ構造を有
する素子を示すものとする。
電界が生じるとエレクトロルミネッセンス効果によって
発光するＯＬＥＤ層を、陽極及び陰極で挟んだ構造を有
する素子を示すものとする。
【０２０６】なお、本明細書中において、ＯＬＥＤ素子
とは、一重項励起子から基底状態に遷移する際の発光
（蛍光）を利用するものと、三重項励起子から基底状態
に遷移する際の発光（燐光）を利用するものの両方を示
すものとする。
とは、一重項励起子から基底状態に遷移する際の発光
（蛍光）を利用するものと、三重項励起子から基底状態
に遷移する際の発光（燐光）を利用するものの両方を示
すものとする。
【０２０７】ＯＬＥＤ層としては、正孔注入層、正孔輸
送層、発光層、電子輸送層、電子注入層等が挙げられ
る。ＯＬＥＤ素子は、基本的に、陽極／発光層／陰極の
順に積み重ねた構造で示されるが、この他に、陽極／正
孔注入層／発光層／電子注入層／陰極のの順に積み重ね
た構造や、陽極／正孔注入層／正孔輸送層／発光層／電
子輸送層／電子注入層／陰極の順に積み重ねた構造など
がある。
送層、発光層、電子輸送層、電子注入層等が挙げられ
る。ＯＬＥＤ素子は、基本的に、陽極／発光層／陰極の
順に積み重ねた構造で示されるが、この他に、陽極／正
孔注入層／発光層／電子注入層／陰極のの順に積み重ね
た構造や、陽極／正孔注入層／正孔輸送層／発光層／電
子輸送層／電子注入層／陰極の順に積み重ねた構造など
がある。
【０２０８】図１６（Ａ）において、画素基板１６００
上に、駆動用ＴＦＴ１６０１が形成されている。駆動用
ＴＦＴ１６０１は、第１のゲート電極１６０３ａと、第
２のゲート電極１６０３ｂと、第１電極と第２のゲート
電極に間に、絶縁膜１６０２及び絶縁膜１６０５を介し
て挟まれた、チャネル形成領域１６０４とを有する、デ
ュアルゲート型ＴＦＴである。駆動用ＴＦＴ１６０１の
ソース領域とドレイン領域は、一方は１６０４ａ、もう
一方は１６０４ｃである。駆動用ＴＦＴ１６０１が形成
された後、層間膜１６０６が形成される。
上に、駆動用ＴＦＴ１６０１が形成されている。駆動用
ＴＦＴ１６０１は、第１のゲート電極１６０３ａと、第
２のゲート電極１６０３ｂと、第１電極と第２のゲート
電極に間に、絶縁膜１６０２及び絶縁膜１６０５を介し
て挟まれた、チャネル形成領域１６０４とを有する、デ
ュアルゲート型ＴＦＴである。駆動用ＴＦＴ１６０１の
ソース領域とドレイン領域は、一方は１６０４ａ、もう
一方は１６０４ｃである。駆動用ＴＦＴ１６０１が形成
された後、層間膜１６０６が形成される。
【０２０９】なお、駆動用ＴＦＴ１６０１としては、図
に示した構成に限定されず、公知の構成のＴＦＴを自由
に用いることができる。
に示した構成に限定されず、公知の構成のＴＦＴを自由
に用いることができる。
【０２１０】次に、ＩＴＯ等を代表とする透明導電膜を
成膜し、所望の形状にパターニングして、画素電極１６
０８を形成する。ここで、画素電極１６０８は、陽極で
ある。層間膜１６０６に、駆動用ＴＦＴのソース領域及
びドレイン領域、１６０４ａ、１６０４ｃに達するコン
タクトホールを形成し、Ｔｉ、Ｔｉを含むＡｌおよびＴ
ｉでなる積層膜を成膜し、所望の形状にパターニングし
て、配線１６０７及び配線１６０９を形成する。配線１
６０９を、画素電極１６０８と接触させることによっ
て、導通をとっている。
成膜し、所望の形状にパターニングして、画素電極１６
０８を形成する。ここで、画素電極１６０８は、陽極で
ある。層間膜１６０６に、駆動用ＴＦＴのソース領域及
びドレイン領域、１６０４ａ、１６０４ｃに達するコン
タクトホールを形成し、Ｔｉ、Ｔｉを含むＡｌおよびＴ
ｉでなる積層膜を成膜し、所望の形状にパターニングし
て、配線１６０７及び配線１６０９を形成する。配線１
６０９を、画素電極１６０８と接触させることによっ
て、導通をとっている。
【０２１１】続いて、アクリル等の有機樹脂材料等でな
る絶縁膜を形成し、ＯＬＥＤ素子１６１４の画素電極１
６０８に対応する位置に開口部を形成して絶縁膜１６１
０を形成する。ここで、開口部の側壁の段差に起因する
ＯＬＥＤ層の劣化、段切れ等の問題を回避するため、開
口部は、十分になだらかなテーパー形状の側壁を有する
ように形成する。
る絶縁膜を形成し、ＯＬＥＤ素子１６１４の画素電極１
６０８に対応する位置に開口部を形成して絶縁膜１６１
０を形成する。ここで、開口部の側壁の段差に起因する
ＯＬＥＤ層の劣化、段切れ等の問題を回避するため、開
口部は、十分になだらかなテーパー形状の側壁を有する
ように形成する。
【０２１２】次に、ＯＬＥＤ層１６１１を形成した後、
ＯＬＥＤ素子１６１４の対向電極（陰極）１６１２を、
２[nm]以下の厚さのセシウム(Ｃｓ)膜及び１０[nm]以下
の厚さの銀(Ａｇ)膜を順に成膜した積層膜によって形成
する。ＯＬＥＤ素子１６１４の対向電極１６１２の膜厚
を極めて薄くすることにより、ＯＬＥＤ層１６１１で発
生した光は対向電極１６１２を透過して、画素基板１６
００とは逆の方向に出射される。次いで、ＯＬＥＤ素子
１６１４の保護を目的として、保護膜１６１３を成膜す
る。
ＯＬＥＤ素子１６１４の対向電極（陰極）１６１２を、
２[nm]以下の厚さのセシウム(Ｃｓ)膜及び１０[nm]以下
の厚さの銀(Ａｇ)膜を順に成膜した積層膜によって形成
する。ＯＬＥＤ素子１６１４の対向電極１６１２の膜厚
を極めて薄くすることにより、ＯＬＥＤ層１６１１で発
生した光は対向電極１６１２を透過して、画素基板１６
００とは逆の方向に出射される。次いで、ＯＬＥＤ素子
１６１４の保護を目的として、保護膜１６１３を成膜す
る。
【０２１３】このように、画素基板１６００とは逆の方
向に光を放射する表示装置の場合、ＯＬＥＤ素子１６１
４に対して、画素基板１６００側に形成された、駆動用
ＴＦＴ１６０１をはじめとする素子を介して、ＯＬＥＤ
素子１６１４の発光を視認する必要が無いため、開口率
を大きくすることが可能である。
向に光を放射する表示装置の場合、ＯＬＥＤ素子１６１
４に対して、画素基板１６００側に形成された、駆動用
ＴＦＴ１６０１をはじめとする素子を介して、ＯＬＥＤ
素子１６１４の発光を視認する必要が無いため、開口率
を大きくすることが可能である。
【０２１４】なお、画素電極１６０８の材料として、Ｔ
ｉＮ等を用い、画素電極を陰極とし、対向電極１６１２
をＩＴＯ等を代表とする透明導電膜を用いて形成し、陽
極とする。こうして、陽極側から画素基板１６００とは
逆の方向に、ＯＬＥＤ層１６１１が発光した光を放射す
る構成としてもよい。
ｉＮ等を用い、画素電極を陰極とし、対向電極１６１２
をＩＴＯ等を代表とする透明導電膜を用いて形成し、陽
極とする。こうして、陽極側から画素基板１６００とは
逆の方向に、ＯＬＥＤ層１６１１が発光した光を放射す
る構成としてもよい。
【０２１５】図１６（Ｂ）は、図１６（Ａ）と異なる構
成のＯＬＥＤ素子を有する画素の構成を示す断面図であ
る。
成のＯＬＥＤ素子を有する画素の構成を示す断面図であ
る。
【０２１６】図１６（Ｂ）において、図１６（Ａ）と同
じ部分は同じ符号を用いて説明する。
じ部分は同じ符号を用いて説明する。
【０２１７】図１６（Ｂ）において、駆動用ＴＦＴ１６
０１を形成し、層間膜１６０６を形成するまでは、図１
６（Ａ）で示した構成と同様に作成することができる。
０１を形成し、層間膜１６０６を形成するまでは、図１
６（Ａ）で示した構成と同様に作成することができる。
【０２１８】次に、層間膜１６０６に、駆動用ＴＦＴの
ソース領域及びドレイン領域、１６０４ａ、１６０４ｃ
に達するコンタクトホールを形成する。その後、Ｔｉ、
Ｔｉを含むＡｌおよびＴｉでなる積層膜を成膜し、続い
て、ＩＴＯ等を代表とする透明導電膜を成膜する。Ｔ
ｉ、Ｔｉを含むＡｌおよびＴｉでなる積層膜と、ＴＯ等
を代表とする透明導電膜とを、所望の形状にパターニン
グして、１６１７及び１６１８ｂによって構成される配
線１６２１と、配線１６１９と、画素電極１６２０を形
成する。画素電極１６２０がＯＬＥＤ素子１６２４の陽
極に相当する。
ソース領域及びドレイン領域、１６０４ａ、１６０４ｃ
に達するコンタクトホールを形成する。その後、Ｔｉ、
Ｔｉを含むＡｌおよびＴｉでなる積層膜を成膜し、続い
て、ＩＴＯ等を代表とする透明導電膜を成膜する。Ｔ
ｉ、Ｔｉを含むＡｌおよびＴｉでなる積層膜と、ＴＯ等
を代表とする透明導電膜とを、所望の形状にパターニン
グして、１６１７及び１６１８ｂによって構成される配
線１６２１と、配線１６１９と、画素電極１６２０を形
成する。画素電極１６２０がＯＬＥＤ素子１６２４の陽
極に相当する。
【０２１９】続いて、アクリル等の有機樹脂材料等でな
る絶縁膜を形成し、ＯＬＥＤ素子１６２４の画素電極１
６２０に対応する位置に開口部を形成して絶縁膜１６１
０を形成する。ここで、開口部の側壁の段差に起因する
ＯＬＥＤ層の劣化、段切れ等の問題を回避するため、開
口部は、十分になだらかなテーパー形状の側壁を有する
ように形成する。
る絶縁膜を形成し、ＯＬＥＤ素子１６２４の画素電極１
６２０に対応する位置に開口部を形成して絶縁膜１６１
０を形成する。ここで、開口部の側壁の段差に起因する
ＯＬＥＤ層の劣化、段切れ等の問題を回避するため、開
口部は、十分になだらかなテーパー形状の側壁を有する
ように形成する。
【０２２０】次に、ＯＬＥＤ層１６１１を形成した後、
ＯＬＥＤ素子１６２４の対向電極（陰極）１６１２を、
２[nm]以下の厚さのセシウム(Ｃｓ)膜及び１０[nm]以下
の厚さの銀(Ａｇ)膜を順に成膜した積層膜によって形成
する。ＯＬＥＤ素子１６２４の対向電極１６１２の膜厚
を極めて薄くすることにより、ＯＬＥＤ層１６１１で発
生した光は対向電極１６１２を透過して、画素基板１６
００とは逆の方向に出射される。次いで、ＯＬＥＤ素子
１６２４の保護を目的として、保護膜１６１３を成膜す
る。
ＯＬＥＤ素子１６２４の対向電極（陰極）１６１２を、
２[nm]以下の厚さのセシウム(Ｃｓ)膜及び１０[nm]以下
の厚さの銀(Ａｇ)膜を順に成膜した積層膜によって形成
する。ＯＬＥＤ素子１６２４の対向電極１６１２の膜厚
を極めて薄くすることにより、ＯＬＥＤ層１６１１で発
生した光は対向電極１６１２を透過して、画素基板１６
００とは逆の方向に出射される。次いで、ＯＬＥＤ素子
１６２４の保護を目的として、保護膜１６１３を成膜す
る。
【０２２１】このように、画素基板１６００とは逆の方
向に光を放射する表示装置の場合、ＯＬＥＤ素子１６２
４に対して、画素基板１６００側に形成された、駆動用
ＴＦＴ１６０１をはじめとする素子を介して、ＯＬＥＤ
素子１６２４の発光を視認する必要が無いため、開口率
を大きくすることが可能である。
向に光を放射する表示装置の場合、ＯＬＥＤ素子１６２
４に対して、画素基板１６００側に形成された、駆動用
ＴＦＴ１６０１をはじめとする素子を介して、ＯＬＥＤ
素子１６２４の発光を視認する必要が無いため、開口率
を大きくすることが可能である。
【０２２２】なお、画素電極１６２０及び配線１６２１
の材料として、ＴｉＮ等を用い、画素電極を陰極とし、
対向電極１６１２をＩＴＯ等を代表とする透明導電膜を
用いて形成し、陽極とする。こうして、陽極側から、画
素基板１６００とは逆の方向に、ＯＬＥＤ層１６１１が
発光した光を放射する構成としてもよい。
の材料として、ＴｉＮ等を用い、画素電極を陰極とし、
対向電極１６１２をＩＴＯ等を代表とする透明導電膜を
用いて形成し、陽極とする。こうして、陽極側から、画
素基板１６００とは逆の方向に、ＯＬＥＤ層１６１１が
発光した光を放射する構成としてもよい。
【０２２３】図１６（Ｂ）で示した構成の画素は、図１
６（Ａ）で示した構成の画素と比較して、駆動用ＴＦＴ
のソース領域またはドレイン領域と接続される配線１６
１９と、画素電極１６２０を、共通のフォトマスクを用
いてパターニン形成することができるため、作成工程に
おいて必要となるフォトマスクの削減及び工程の簡略化
が可能となる。
６（Ａ）で示した構成の画素と比較して、駆動用ＴＦＴ
のソース領域またはドレイン領域と接続される配線１６
１９と、画素電極１６２０を、共通のフォトマスクを用
いてパターニン形成することができるため、作成工程に
おいて必要となるフォトマスクの削減及び工程の簡略化
が可能となる。
【０２２４】本実施例は、実施例１〜実施例４と自由に
組み合わせて実施することが可能である。
組み合わせて実施することが可能である。
【０２２５】（実施例６）本実施例では、本発明の表示
装置は、電子機器に用いることができる。
装置は、電子機器に用いることができる。
【０２２６】本発明の表示装置を用いた電子機器の一例
を図１４に示す。
を図１４に示す。
【０２２７】図１４（Ａ）は、携帯情報端末である。携
帯情報端末は、本体１４００、表示部１４０１、電源ス
イッチ１４０２、操作キー１４０３、外部接続ポート１
４０４、音声出力部１４０５、音声入力部１４０６、カ
メラ部１４０７等によって構成される。本発明の表示装
置は、表示部１４０１に用いることができる。これによ
って、図中１４（Ａ）で示す、表示部１４０１の有する
表示画面周りの額縁の幅Ｗ１を小さくすることができる
ので、携帯情報装置の本体の幅Ｗ２を小さくすることが
できる。
帯情報端末は、本体１４００、表示部１４０１、電源ス
イッチ１４０２、操作キー１４０３、外部接続ポート１
４０４、音声出力部１４０５、音声入力部１４０６、カ
メラ部１４０７等によって構成される。本発明の表示装
置は、表示部１４０１に用いることができる。これによ
って、図中１４（Ａ）で示す、表示部１４０１の有する
表示画面周りの額縁の幅Ｗ１を小さくすることができる
ので、携帯情報装置の本体の幅Ｗ２を小さくすることが
できる。
【０２２８】こうして、持ち運びに便利な携帯情報装置
が提供される。
が提供される。
【０２２９】図１４（Ｂ）は、携帯電話である。携帯電
話は、本体１４１０、表示部１４１１、電源スイッチ１
４１２、操作キー１４１３、外部入力ポート１４１４、
音声出力部１４１５、音声入力部１４１６、アンテナ１
４１７等によって構成される。本発明の表示装置は、表
示部１４１１に用いることができる。これによって、図
中１４（Ｂ）で示す、表示部の有する表示画面の額縁の
幅Ｗ３を小さくすることができるので、携帯電話の本体
の幅Ｗ４を小さくすることができる。
話は、本体１４１０、表示部１４１１、電源スイッチ１
４１２、操作キー１４１３、外部入力ポート１４１４、
音声出力部１４１５、音声入力部１４１６、アンテナ１
４１７等によって構成される。本発明の表示装置は、表
示部１４１１に用いることができる。これによって、図
中１４（Ｂ）で示す、表示部の有する表示画面の額縁の
幅Ｗ３を小さくすることができるので、携帯電話の本体
の幅Ｗ４を小さくすることができる。
【０２３０】こうして、持ち運びに便利な携帯電話が提
供される。
供される。
【０２３１】本発明の表示装置は、上記に限定されず、
様々な電子機器に用いることができる。
様々な電子機器に用いることができる。
【０２３２】本実施例は、実施例１〜実施例４と自由に
組み合わせて実施することが可能である。
組み合わせて実施することが可能である。
【０２３３】
【発明の効果】本発明は上記構成のように、複数の画素
が形成された絶縁表面と同一の表面上に、それら複数の
画素に入力する信号を制御する駆動回路（ソース信号線
駆動回路及びゲート信号線駆動回路）が形成された表示
装置において、ゲート信号線駆動回路をソース信号線駆
動回路と平行に配置する。こうして、表示装置の横方向
の額縁の面積を小さくすることができる。
が形成された絶縁表面と同一の表面上に、それら複数の
画素に入力する信号を制御する駆動回路（ソース信号線
駆動回路及びゲート信号線駆動回路）が形成された表示
装置において、ゲート信号線駆動回路をソース信号線駆
動回路と平行に配置する。こうして、表示装置の横方向
の額縁の面積を小さくすることができる。
【図１】 本発明の表示装置の構成を示す図。
【図２】 本発明の表示装置の画素の配線構造を示す
図。
図。
【図３】 本発明の表示装置の構成を示す図。
【図４】 本発明の表示装置の構成を示す模式図。
【図５】 本発明の表示装置の画素の配線構造を示す
図。
図。
【図６】 本発明の液晶表示装置の画素の構成を示す
図。
図。
【図７】 本発明のＯＬＥＤ表示装置の画素の構成を
示す図。
示す図。
【図８】 本発明のＯＬＥＤ表示装置の画素の構成を
示す図。
示す図。
【図９】 従来の表示装置の構成を示す図。
【図１０】 本発明の液晶表示装置の画素の構成を示す
回路図。
回路図。
【図１１】 本発明のＯＬＥＤ表示装置の画素の構成を
示す回路図。
示す回路図。
【図１２】 本発明のＯＬＥＤ表示装置の画素の構成を
示す回路図。
示す回路図。
【図１３】 本発明の表示装置の構成を示す図。
【図１４】 本発明の表示装置を用いた電子機器を示す
図。
図。
【図１５】 本発明の表示装置のシール材とゲート信号
線の引き回し部分の構成を示す図。
線の引き回し部分の構成を示す図。
【図１６】 本発明のＯＬＥＤ表示装置の画素の構成を
示す断面図。
示す断面図。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 ６８０ Ｇ０９Ｇ 3/20 ６８０Ｇ ５Ｇ４３５
3/30 3/30 Ｊ
3/36 3/36
Ｆターム(参考） 2H092 GA59 JA24 JB24 JB33 NA25
2H093 NA16 NC10 NC12 NC34 ND60
NE02
5C006 BB16 BB28 BC02 BC03 BC06
BC20 BF03 FA41 FA47
5C080 AA06 AA10 BB05 DD25 DD30
FF11 JJ02 JJ03 JJ06 KK07
KK47
5C094 AA14 AA15 BA03 BA43 CA19
EA04 EA07 HA08
5G435 AA18 BB12 CC09 EE37 EE40
KK05 KK09
Claims (13)
- 【請求項１】マトリクス状に配置された複数の画素を有
する画素領域と、 前記画素領域の各画素行に信号を入力する第１の駆動回
路と、 前記画素領域の各画素列に信号を入力する第２の駆動回
路とを有する表示装置であって、 前記画素領域と、前記第１の駆動回路と、前記第２の駆
動回路とは、同一基板上に一体形成され、 前記第１の駆動回路と前記第２の駆動回路とは、前記画
素領域の上下左右の４方のうち、少なくとも1組の対向
する２方には配置されていないことを特徴とする表示装
置。 - 【請求項２】マトリクス状に配置された複数の画素を有
する画素領域と、 前記画素領域の各画素行に信号を入力する第１の駆動回
路と、 前記画素領域の各画素列に信号を入力する第２の駆動回
路とを有する表示装置であって、 前記画素領域と、前記第１の駆動回路と、前記第２の駆
動回路とは、同一基板上に一体形成され、 前記第１の駆動回路は、前記画素領域の上下左右の４方
のうち、１方または１組の対向する２方に配置され、 前記第２の駆動回路は、前記１方、前記一方と対向する
方、または前記１組の対向する２方に配置されているこ
とを特徴とする表示装置。 - 【請求項３】マトリクス状に配置された複数の画素を有
する画素領域と、 前記画素領域の各画素行に信号を入力する第１の駆動回
路と、 前記画素領域の各画素列に信号を入力する第２の駆動回
路とを有する表示装置であって、 前記画素領域と、前記第１の駆動回路と、前記第２の駆
動回路とは、同一基板上に一体形成され、 前記第１の駆動回路と前記第２の駆動回路とは、前記画
素領域の上下左右の４方のうち、同じ方に配置されてい
ることを特徴とする表示装置。 - 【請求項４】マトリクス状に配置された複数の画素を有
する画素領域と、 前記画素領域の画素行に平行な複数の第１の信号線と、 前記複数の第１の信号線に信号を入力する第１の駆動回
路と、 前記画素領域の画素列に平行な複数の第２の信号線と、 前記複数の第２の信号線に信号を入力する第２の駆動回
路とを有する表示装置であって、 前記画素領域と、前記第１の駆動回路と、前記第２の駆
動回路とは、同一基板上に一体形成され、 前記第１の駆動回路と前記第２の駆動回路とは、前記画
素領域の上下左右の４方のうち、同じ方に配置され、 前記第１の駆動回路の出力信号を前記第１の信号線に伝
達する第１の配線と、前記第２の駆動回路の出力信号を
前記第２の信号線に伝達する第２の配線とが、前記画素
領域の上下左右の４方のうち、前記第１の駆動回路と前
記第２の駆動回路とが形成された方を介してのみ、前記
画素領域内部に引き回されることを特徴とする表示装
置。 - 【請求項５】マトリクス状に配置された複数の画素を有
する画素領域と、 前記画素領域の画素行に平行な複数の第１の信号線と、 前記複数の第１の信号線に信号を入力する第１の駆動回
路と、 前記画素領域の画素列に平行な複数の第２の信号線と、 前記複数の第２の信号線に信号を入力する第２の駆動回
路とを有する表示装置であって、 前記画素領域と、前記第１の駆動回路と、前記第２の駆
動回路とは、同一基板上に一体形成され、 前記第１の駆動回路は、前記画素領域の上下左右の４方
のうち、１方または１組の対向する２方に配置され、 前記第２の駆動回路は、前記１方、前記一方と対向する
方、または前記１組の対向する２方に配置され、 前記第１の駆動回路の出力信号を前記第１の信号線に伝
達する第１の配線は、前記画素領域の上下左右の４方の
うち、前記第１の駆動回路が形成された方を介しての
み、前記画素領域内部に引き回され、 前記第２の駆動回路の出力信号を前記第２の信号線に伝
達する第２の配線は、前記画素領域の上下左右の４方の
うち、前記第２の駆動回路が形成された方を介しての
み、前記画素領域内部に引き回されることを特徴とする
表示装置。 - 【請求項６】マトリクス状に配置された複数の画素を有
する画素領域と、 前記画素領域の画素行に平行な複数の第１の信号線と、 前記複数の第１の信号線に信号を入力する第１の駆動回
路と、 前記画素領域の画素列に平行な複数の第２の信号線と、 前記複数の第２の信号線に信号を入力する第２の駆動回
路とを有する表示装置であって、 前記画素領域と、前記第１の駆動回路と、前記第２の駆
動回路とは、同一基板上に一体形成され、 前記第１の駆動回路は、前記画素領域の上下左右の４方
のうち、１方または１組の対向する２方に配置され、 前記第２の駆動回路は、前記１方、前記一方と対向する
方、または前記１組の対向する２方に配置され、 前記第１の駆動回路の出力信号を前記第１の信号線に伝
達する第１の配線は、前記画素領域の上下左右の４方の
うち、前記第１の駆動回路が形成された方を介しての
み、前記画素領域内部に引き回され 前記第１の配線と平行で、前記第２の駆動回路の出力信
号を前記第２の信号線に伝達する第２の配線は、前記画
素領域の上下左右の４方のうち、前記第２の駆動回路が
形成された方を介してのみ、前記画素領域内部に引き回
されることを特徴とする表示装置。 - 【請求項７】請求項６において、 前記第１の配線と前記第２の信号線は、異なる層に形成
され、 前記第１の配線と前記第２の信号線は、重ねて配置され
ることを特徴とする表示装置。 - 【請求項８】請求項４乃至請求項７のいずれか一項にお
いて、 前記第１の配線と前記第１の信号線は、異なる層に形成
されていることを特徴とする表示装置。 - 【請求項９】請求項４乃至請求項８のいずれか一項にお
いて、 前記複数の画素は、ＴＦＴを有し、 前記ＴＦＴは、第１のゲート電極と、前記第１のゲート
電極に接して形成された第１の絶縁膜と、前記第１の絶
縁膜に接して形成され、チャネル形成領域を有する半導
体膜と、前記半導体膜に接して形成された第２の絶縁膜
と、前記第２の絶縁膜に接して形成され、前記第１のゲ
ート電極と前記チャネル形成領域を間に挟んで重なり合
った第２のゲート電極とを有し、 前記第１の信号線は、前記第１のゲート電極と同じ層に
形成され、 前記第１の配線は、前記第２のゲート電極と同じ層に形
成されていることを特徴とする表示装置。 - 【請求項１０】マトリクス状に配置された複数の画素を
有する画素領域と、 前記画素領域の画素行に平行な複数の第１の信号線と、 前記複数の第１の信号線に信号を入力する第１の駆動回
路と、 前記画素領域の画素列に平行な複数の第２の信号線と、 前記複数の第２の信号線に信号を入力する第２の駆動回
路とを有する表示装置であって、 前記画素領域と、前記第１の駆動回路と、前記第２の駆
動回路とは、同一基板上に一体形成され、 前記第１の駆動回路は、前記画素領域の上下左右の４方
のうち、１方または１組の対向する２方に配置され、 前記第２の駆動回路は、前記１方、前記一方と対向する
方、または前記１組の対向する２方に配置され、 前記画素領域の上下左右の４方のうち、前記第１の駆動
回路が形成された方に隣り合う方からのみ、前記第１の
駆動回路の出力信号を前記第１の信号線に伝達する第１
の配線が、前記画素領域内部に引き回され、 前記画素領域の上下左右の４方のうち、前記第２の駆動
回路が形成された方からのみ、前記第２の駆動回路の出
力信号を前記第２の信号線に伝達する第２の配線が、前
記画素領域内部に引き回されることを特徴とする表示装
置。 - 【請求項１１】請求項１０において、 前記画素領域と、前記第１の駆動回路と、前記第２の駆
動回路の周辺に、シール材を有し、 前記第１の配線の一部は、前記シール材と重なっている
ことを特徴とする表示装置。 - 【請求項１２】請求項１乃至請求項１１のいずれか一項
において、 前記複数の画素はそれぞれ、ＯＬＥＤ素子を有し、 前記ＯＬＥＤ素子は、前記画素領域と、前記第１の駆動
回路と、前記第２の駆動回路とが形成された基板とは逆
の方向に光を放射することを特徴とする表示装置。 - 【請求項１３】請求項１乃至請求項１２のいずれか一項
において、 前記表示装置を用いることを特徴とする電子機器。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001241463A JP4789369B2 (ja) | 2001-08-08 | 2001-08-08 | 表示装置及び電子機器 |
| TW091116752A TW546597B (en) | 2001-08-08 | 2002-07-26 | Display device |
| US10/211,294 US6862008B2 (en) | 2001-08-08 | 2002-08-05 | Display device |
| KR1020020046259A KR100935415B1 (ko) | 2001-08-08 | 2002-08-06 | 표시장치 |
| CN2009101795791A CN101666951B (zh) | 2001-08-08 | 2002-08-08 | 显示装置 |
| CNB021437408A CN100565311C (zh) | 2001-08-08 | 2002-08-08 | 显示装置 |
| US11/041,454 US7573469B2 (en) | 2001-08-08 | 2005-01-25 | Display device |
| US12/535,734 US9972670B2 (en) | 2001-08-08 | 2009-08-05 | Display device |
| US13/594,944 US9105594B2 (en) | 2001-08-08 | 2012-08-27 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001241463A JP4789369B2 (ja) | 2001-08-08 | 2001-08-08 | 表示装置及び電子機器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003058075A true JP2003058075A (ja) | 2003-02-28 |
| JP2003058075A5 JP2003058075A5 (ja) | 2007-12-06 |
| JP4789369B2 JP4789369B2 (ja) | 2011-10-12 |
Family
ID=19071901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001241463A Expired - Lifetime JP4789369B2 (ja) | 2001-08-08 | 2001-08-08 | 表示装置及び電子機器 |
Country Status (5)
| Country | Link |
|---|---|
| US (4) | US6862008B2 (ja) |
| JP (1) | JP4789369B2 (ja) |
| KR (1) | KR100935415B1 (ja) |
| CN (2) | CN100565311C (ja) |
| TW (1) | TW546597B (ja) |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004341513A (ja) * | 2003-04-25 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2005003988A (ja) * | 2003-06-12 | 2005-01-06 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US7078322B2 (en) | 2001-11-29 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor |
| JP2007065614A (ja) * | 2005-03-31 | 2007-03-15 | Lg Philips Lcd Co Ltd | エレクトロルミネセンス表示装置及びその駆動方法並びにエレクトロルミネセンス表示パネル |
| JP2008083702A (ja) * | 2006-09-25 | 2008-04-10 | Samsung Electronics Co Ltd | 表示装置 |
| JP2010060816A (ja) * | 2008-09-03 | 2010-03-18 | Canon Inc | 画素回路、発光表示装置及びそれらの駆動方法 |
| JP2010160279A (ja) * | 2009-01-07 | 2010-07-22 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
| JP2011053711A (ja) * | 2003-04-25 | 2011-03-17 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2011075695A (ja) * | 2009-09-29 | 2011-04-14 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| KR101227134B1 (ko) * | 2005-07-05 | 2013-01-28 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치 |
| TWI408472B (zh) * | 2010-04-12 | 2013-09-11 | Wintek Corp | 主動元件陣列基板 |
| JP2013210666A (ja) * | 2013-05-31 | 2013-10-10 | Japan Display Inc | 液晶表示装置 |
| US8619007B2 (en) | 2005-03-31 | 2013-12-31 | Lg Display Co., Ltd. | Electro-luminescence display device for implementing compact panel and driving method thereof |
| JP2014119746A (ja) * | 2012-12-13 | 2014-06-30 | Lg Display Co Ltd | 液晶ディスプレイ装置 |
| WO2016170443A1 (ja) * | 2015-04-20 | 2016-10-27 | 株式会社半導体エネルギー研究所 | 半導体装置および電子機器 |
| JPWO2014077175A1 (ja) * | 2012-11-16 | 2017-01-05 | シャープ株式会社 | 駆動モジュール、表示装置、およびマルチディスプレイ装置 |
| WO2017119338A1 (ja) * | 2016-01-04 | 2017-07-13 | シャープ株式会社 | 表示装置 |
| JP2017138413A (ja) * | 2016-02-02 | 2017-08-10 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2017531816A (ja) * | 2014-10-01 | 2017-10-26 | アップル インコーポレイテッド | 垂直ゲート線延伸部及び最小化された枠を有するディスプレイ |
| US9837443B2 (en) | 2014-09-29 | 2017-12-05 | Panasonic Liquid Crystal Display Co., Ltd. | Display device including wider gate lead-out lines |
| JP2017216457A (ja) * | 2011-09-16 | 2017-12-07 | 株式会社半導体エネルギー研究所 | 発光装置 |
| US9870745B2 (en) | 2014-09-29 | 2018-01-16 | Panasonic Liquid Crystal Display Co., Ltd. | Display device and driving circuit |
| JP2018022116A (ja) * | 2016-08-05 | 2018-02-08 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | 表示装置 |
| JP2018151658A (ja) * | 2013-09-12 | 2018-09-27 | ソニー株式会社 | 表示装置および電子機器 |
| JP2018189981A (ja) * | 2008-11-18 | 2018-11-29 | 株式会社半導体エネルギー研究所 | 電子機器 |
| JP2019219629A (ja) * | 2018-06-22 | 2019-12-26 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
| JP2021105728A (ja) * | 2015-03-23 | 2021-07-26 | 株式会社半導体エネルギー研究所 | 情報処理装置 |
Families Citing this family (76)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4789369B2 (ja) * | 2001-08-08 | 2011-10-12 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| JP4011344B2 (ja) * | 2001-12-28 | 2007-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| EP1326273B1 (en) * | 2001-12-28 | 2012-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6933527B2 (en) | 2001-12-28 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor device production system |
| US6841797B2 (en) | 2002-01-17 | 2005-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device formed over a surface with a drepession portion and a projection portion |
| US6847050B2 (en) | 2002-03-15 | 2005-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and semiconductor device comprising the same |
| DE10308515B4 (de) | 2003-02-26 | 2007-01-25 | Schott Ag | Verfahren zur Herstellung organischer lichtemittierender Dioden und organische lichtemittierende Diode |
| JP2005005227A (ja) * | 2003-06-16 | 2005-01-06 | Hitachi Displays Ltd | 有機ｅｌ発光表示装置 |
| KR100551046B1 (ko) * | 2003-08-28 | 2006-02-09 | 삼성에스디아이 주식회사 | 유기 이엘 소자 |
| US7532187B2 (en) * | 2004-09-28 | 2009-05-12 | Sharp Laboratories Of America, Inc. | Dual-gate transistor display |
| US7445630B2 (en) * | 2004-05-05 | 2008-11-04 | Direct Flow Medical, Inc. | Method of in situ formation of translumenally deployable heart valve support |
| KR100601324B1 (ko) * | 2004-07-27 | 2006-07-14 | 엘지전자 주식회사 | 유기 전계 발광 소자 |
| US20060054889A1 (en) * | 2004-09-16 | 2006-03-16 | Jang-Soo Kim | Thin film transistor array panel |
| EP1717789B1 (en) * | 2005-04-26 | 2016-04-13 | LG Display Co., Ltd. | Electro luminescence display device |
| KR101149936B1 (ko) * | 2005-04-26 | 2012-05-30 | 엘지디스플레이 주식회사 | 유기전계발광패널 |
| KR100624314B1 (ko) * | 2005-06-22 | 2006-09-19 | 삼성에스디아이 주식회사 | 발광표시장치 및 박막트랜지스터 |
| TWI330726B (en) * | 2005-09-05 | 2010-09-21 | Au Optronics Corp | Display apparatus, thin-film-transistor discharge method and electrical driving method therefor |
| KR101240648B1 (ko) * | 2006-01-10 | 2013-03-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| JP4911983B2 (ja) * | 2006-02-08 | 2012-04-04 | 株式会社 日立ディスプレイズ | 表示装置 |
| TWI336945B (en) * | 2006-06-15 | 2011-02-01 | Au Optronics Corp | Dual-gate transistor and pixel structure using the same |
| KR20080009889A (ko) * | 2006-07-25 | 2008-01-30 | 삼성전자주식회사 | 액정 표시 장치 |
| JP5282372B2 (ja) * | 2007-05-11 | 2013-09-04 | ソニー株式会社 | 表示装置及び電子機器 |
| JP2008292654A (ja) * | 2007-05-23 | 2008-12-04 | Funai Electric Co Ltd | 液晶モジュール |
| US8772774B2 (en) * | 2007-12-14 | 2014-07-08 | E. I. Du Pont De Nemours And Company | Backplane structures for organic light emitting electronic devices using a TFT substrate |
| KR101310473B1 (ko) | 2008-10-24 | 2013-09-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP2010157493A (ja) * | 2008-12-02 | 2010-07-15 | Sony Corp | 表示装置およびその製造方法 |
| TWI393947B (zh) * | 2009-06-12 | 2013-04-21 | Au Optronics Corp | 顯示裝置 |
| US20110058770A1 (en) * | 2009-09-10 | 2011-03-10 | E. I. Du Pont De Nemours And Company | Sub-surface engraving of oled substrates for improved optical outcoupling |
| JP2011112723A (ja) * | 2009-11-24 | 2011-06-09 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
| JP2011112724A (ja) * | 2009-11-24 | 2011-06-09 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
| CN102439652B (zh) * | 2010-04-05 | 2015-05-06 | 松下电器产业株式会社 | 有机电致发光显示装置及其控制方法 |
| KR101142752B1 (ko) * | 2010-04-13 | 2012-05-03 | 삼성모바일디스플레이주식회사 | 평판표시장치 |
| CN102403320B (zh) * | 2010-09-16 | 2015-05-20 | 上海天马微电子有限公司 | 阵列基板及其制作方法、液晶显示面板 |
| CN102466931B (zh) * | 2010-11-03 | 2015-01-21 | 上海天马微电子有限公司 | 阵列基板及其制作方法、液晶显示面板 |
| TWI407406B (zh) * | 2010-12-30 | 2013-09-01 | Au Optronics Corp | 有機發光二極體之像素驅動電路 |
| KR20120089123A (ko) * | 2011-02-01 | 2012-08-09 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN102891163B (zh) * | 2011-07-19 | 2016-09-07 | 群创光电股份有限公司 | 有机电激发光显示装置 |
| TWI467756B (zh) * | 2011-07-19 | 2015-01-01 | Chimei Innolux Corp | 有機電激發光顯示裝置 |
| US20130083080A1 (en) * | 2011-09-30 | 2013-04-04 | Apple Inc. | Optical system and method to mimic zero-border display |
| KR101910340B1 (ko) | 2011-10-12 | 2018-10-23 | 삼성디스플레이 주식회사 | 내로우 베젤을 갖는 액정표시장치 |
| KR102004710B1 (ko) * | 2011-11-04 | 2019-07-30 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| KR101873723B1 (ko) | 2012-02-02 | 2018-07-04 | 삼성디스플레이 주식회사 | 유기전계발광표시장치 |
| WO2014117144A1 (en) * | 2013-01-28 | 2014-07-31 | Motorola Mobility Llc | A symmetrical flat panel display |
| GB2519085B (en) * | 2013-10-08 | 2018-09-26 | Flexenable Ltd | Transistor array routing |
| CN103941500B (zh) | 2013-12-11 | 2017-10-24 | 上海天马微电子有限公司 | 一种显示面板和显示装置 |
| KR102180088B1 (ko) * | 2013-12-31 | 2020-11-18 | 삼성디스플레이 주식회사 | 표시 패널 및 그것을 포함하는 표시 장치 |
| US9336709B2 (en) * | 2014-04-25 | 2016-05-10 | Apple Inc. | Displays with overlapping light-emitting diodes and gate drivers |
| CN103985371B (zh) * | 2014-05-31 | 2017-03-15 | 深圳市华星光电技术有限公司 | 柔性拼接显示装置 |
| CN104253147B (zh) | 2014-09-18 | 2017-03-15 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示设备 |
| CN104360558A (zh) * | 2014-12-08 | 2015-02-18 | 重庆京东方光电科技有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN104503177A (zh) * | 2014-12-23 | 2015-04-08 | 上海天马微电子有限公司 | 一种阵列基板及其制作方法、显示面板 |
| CN104536176B (zh) | 2014-12-25 | 2017-07-14 | 上海天马微电子有限公司 | 一种阵列基板、显示面板和显示装置 |
| CN104485349B (zh) * | 2014-12-26 | 2017-08-25 | 昆山工研院新型平板显示技术中心有限公司 | 无边框显示屏器件 |
| CN104865737B (zh) * | 2015-06-15 | 2017-07-25 | 京东方科技集团股份有限公司 | 一种显示面板、其驱动方法及显示装置 |
| CN104934458A (zh) * | 2015-06-29 | 2015-09-23 | 合肥京东方光电科技有限公司 | 显示基板及其制造方法和显示装置 |
| KR20170010141A (ko) * | 2015-07-15 | 2017-01-26 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102349494B1 (ko) * | 2015-08-13 | 2022-01-12 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 |
| KR102439308B1 (ko) * | 2015-10-06 | 2022-09-02 | 삼성디스플레이 주식회사 | 표시장치 |
| KR102514719B1 (ko) * | 2015-12-30 | 2023-03-28 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조방법 |
| CN106024838B (zh) * | 2016-06-21 | 2019-04-30 | 武汉华星光电技术有限公司 | 基于混合tft结构的显示元件 |
| KR102612734B1 (ko) | 2016-07-29 | 2023-12-13 | 엘지디스플레이 주식회사 | 표시장치 |
| CN106504689B (zh) * | 2016-11-08 | 2020-02-11 | 深圳市华星光电技术有限公司 | 显示驱动电路及显示面板 |
| CN108172174B (zh) * | 2016-12-07 | 2020-04-07 | 元太科技工业股份有限公司 | 像素阵列基板 |
| CN109307963B (zh) * | 2017-07-28 | 2022-04-29 | 群创光电股份有限公司 | 显示面板以及其驱动方法 |
| US10720109B2 (en) | 2017-08-16 | 2020-07-21 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Organic light emitting diode display device |
| CN107481666A (zh) * | 2017-08-16 | 2017-12-15 | 深圳市华星光电半导体显示技术有限公司 | 一种有机发光二极管显示器 |
| KR102616771B1 (ko) * | 2019-01-17 | 2023-12-22 | 삼성디스플레이 주식회사 | 화소 회로 |
| CN112420735B (zh) * | 2019-08-20 | 2025-04-25 | 友达光电股份有限公司 | 像素阵列基板 |
| CN110488546A (zh) * | 2019-08-21 | 2019-11-22 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、液晶显示面板及液晶显示器 |
| US11404449B2 (en) | 2020-04-08 | 2022-08-02 | Tcl China Star Optoelectronics Technology Co., Ltd. | Display panel |
| CN111341209A (zh) * | 2020-04-08 | 2020-06-26 | Tcl华星光电技术有限公司 | 显示面板 |
| KR102767662B1 (ko) * | 2020-06-10 | 2025-02-18 | 삼성디스플레이 주식회사 | 개구율 계측 장치 및 이를 포함하는 표시 장치의 열화 보상 시스템 |
| KR20220030467A (ko) | 2020-09-01 | 2022-03-11 | 삼성디스플레이 주식회사 | 디스플레이 패널 및 디스플레이 장치 |
| CN112147824B (zh) * | 2020-09-27 | 2023-01-17 | 合肥京东方显示技术有限公司 | 阵列基板及其制作方法、显示装置 |
| CN112255852A (zh) * | 2020-10-23 | 2021-01-22 | 深圳市华星光电半导体显示技术有限公司 | 显示装置及发光面板 |
| CN114203043B (zh) * | 2021-12-10 | 2022-11-01 | Tcl华星光电技术有限公司 | 阵列基板与显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06202124A (ja) * | 1992-12-26 | 1994-07-22 | Nippondenso Co Ltd | 液晶表示装置 |
| JPH0918011A (ja) * | 1995-07-03 | 1997-01-17 | Casio Comput Co Ltd | 薄膜半導体装置およびその製造方法 |
| JPH10319440A (ja) * | 1997-05-22 | 1998-12-04 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
| JPH11305681A (ja) * | 1998-04-17 | 1999-11-05 | Casio Comput Co Ltd | 表示装置 |
| JP2001159878A (ja) * | 1999-09-24 | 2001-06-12 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置及び電子装置 |
| JP2001214159A (ja) * | 1999-09-24 | 2001-08-07 | Semiconductor Energy Lab Co Ltd | 発光性有機化合物およびそれを用いたｅｌ表示装置 |
Family Cites Families (64)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5148301A (en) | 1990-02-27 | 1992-09-15 | Casio Computer Co., Ltd. | Liquid crystal display device having a driving circuit inside the seal boundary |
| DE69330337T2 (de) * | 1992-07-15 | 2001-11-15 | Kabushiki Kaisha Toshiba, Kawasaki | Flüssigkristallanzeige |
| US5694061A (en) * | 1995-03-27 | 1997-12-02 | Casio Computer Co., Ltd. | Semiconductor device having same conductive type MIS transistors, a simple circuit design, and a high productivity |
| JPH0982978A (ja) * | 1995-09-20 | 1997-03-28 | Hitachi Ltd | 半導体装置及びこれを用いた液晶表示装置 |
| US5739880A (en) * | 1995-12-01 | 1998-04-14 | Hitachi, Ltd. | Liquid crystal display device having a shielding film for shielding light from a light source |
| JP3737176B2 (ja) * | 1995-12-21 | 2006-01-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP3511861B2 (ja) * | 1996-10-04 | 2004-03-29 | セイコーエプソン株式会社 | 液晶表示パネル及びその検査方法、並びに液晶表示パネルの製造方法 |
| KR100235589B1 (ko) * | 1997-01-08 | 1999-12-15 | 구본준 | 박막트랜지스터 액정표시장치의 구동방법 |
| KR100235590B1 (ko) * | 1997-01-08 | 1999-12-15 | 구본준 | 박막트랜지스터 액정표시장치의 구동방법 |
| KR100204909B1 (ko) * | 1997-02-28 | 1999-06-15 | 구본준 | 엘씨디 소스 드라이버 |
| US6465268B2 (en) * | 1997-05-22 | 2002-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an electro-optical device |
| TWI224221B (en) * | 1998-01-30 | 2004-11-21 | Seiko Epson Corp | Electro-optic apparatus, electronic apparatus using the same, and its manufacturing method |
| GB9803763D0 (en) * | 1998-02-23 | 1998-04-15 | Cambridge Display Tech Ltd | Display devices |
| GB9803764D0 (en) * | 1998-02-23 | 1998-04-15 | Cambridge Display Tech Ltd | Display devices |
| TW561292B (en) * | 1998-04-01 | 2003-11-11 | Seiko Epson Corp | Liquid crystal device, method for manufacturing the liquid crystal device, and electronic apparatus |
| JPH11288001A (ja) | 1998-04-01 | 1999-10-19 | Citizen Watch Co Ltd | 液晶表示装置 |
| JPH11305743A (ja) * | 1998-04-23 | 1999-11-05 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP3640527B2 (ja) * | 1998-05-19 | 2005-04-20 | 富士通株式会社 | プラズマディスプレイ装置 |
| KR100292048B1 (ko) * | 1998-06-09 | 2001-07-12 | 구본준, 론 위라하디락사 | 박막트랜지스터액정표시장치의제조방법 |
| US6720944B1 (en) * | 1998-07-27 | 2004-04-13 | Seiko Epson Corporation | Electro-optical device, method of manufacturing same, projector and electronic apparatus |
| JP4069991B2 (ja) * | 1998-08-10 | 2008-04-02 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP2000148096A (ja) * | 1998-11-10 | 2000-05-26 | Hitachi Ltd | デジタル画像信号入力対応周辺回路内蔵型液晶表示装置 |
| US7697052B1 (en) * | 1999-02-17 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Electronic view finder utilizing an organic electroluminescence display |
| WO2000054099A1 (en) * | 1999-03-08 | 2000-09-14 | Seiko Epson Corporation | Liquid crystal device and its production method |
| US6475836B1 (en) * | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP3312691B2 (ja) * | 1999-04-19 | 2002-08-12 | セイコーインスツルメンツ株式会社 | 半導体装置 |
| JP2001222017A (ja) * | 1999-05-24 | 2001-08-17 | Fujitsu Ltd | 液晶表示装置及びその製造方法 |
| WO2000077567A1 (fr) * | 1999-06-11 | 2000-12-21 | Seiko Epson Corporation | Ecran a cristaux liquides et procede de fabrication correspondant |
| JP4092857B2 (ja) * | 1999-06-17 | 2008-05-28 | ソニー株式会社 | 画像表示装置 |
| KR100319098B1 (ko) * | 1999-06-28 | 2001-12-29 | 김순택 | 자동 전력 제어가 가능한 플라즈마 표시패널의 구동방법 및 장치 |
| JP2001075075A (ja) * | 1999-06-29 | 2001-03-23 | Seiko Epson Corp | 液晶装置、および電子機器 |
| JP3592205B2 (ja) * | 1999-07-23 | 2004-11-24 | 日本電気株式会社 | 液晶表示装置の駆動方法 |
| KR100347558B1 (ko) * | 1999-07-23 | 2002-08-07 | 닛본 덴기 가부시끼가이샤 | 액정표시장치 및 그 구동방법 |
| JP3746925B2 (ja) * | 1999-08-27 | 2006-02-22 | セイコーエプソン株式会社 | 液晶装置および電子機器 |
| TW540251B (en) * | 1999-09-24 | 2003-07-01 | Semiconductor Energy Lab | EL display device and method for driving the same |
| US6641933B1 (en) * | 1999-09-24 | 2003-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting EL display device |
| TW525122B (en) * | 1999-11-29 | 2003-03-21 | Semiconductor Energy Lab | Electronic device |
| TW465122B (en) * | 1999-12-15 | 2001-11-21 | Semiconductor Energy Lab | Light-emitting device |
| US6922226B2 (en) * | 1999-12-31 | 2005-07-26 | Lg. Philips Lcd Co. Ltd. | Liquid crystal display device implementing improved electrical lines and the fabricating method |
| JP2001194461A (ja) * | 2000-01-07 | 2001-07-19 | Shimadzu Corp | ２次元アレイ型放射線検出器 |
| TW480727B (en) * | 2000-01-11 | 2002-03-21 | Semiconductor Energy Laboratro | Semiconductor display device |
| US6611108B2 (en) * | 2000-04-26 | 2003-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and driving method thereof |
| US6326913B1 (en) * | 2000-04-27 | 2001-12-04 | Century Semiconductor, Inc. | Interpolating digital to analog converter and TFT-LCD source driver using the same |
| US6989805B2 (en) * | 2000-05-08 | 2006-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| TW502236B (en) * | 2000-06-06 | 2002-09-11 | Semiconductor Energy Lab | Display device |
| JP3578110B2 (ja) * | 2000-06-15 | 2004-10-20 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| US7019718B2 (en) * | 2000-07-25 | 2006-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US6825820B2 (en) * | 2000-08-10 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| TW514854B (en) * | 2000-08-23 | 2002-12-21 | Semiconductor Energy Lab | Portable information apparatus and method of driving the same |
| JP2002123228A (ja) * | 2000-10-17 | 2002-04-26 | Seiko Epson Corp | 電気光学パネル、その駆動方法および電子機器 |
| US6693385B2 (en) * | 2001-03-22 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of driving a display device |
| JP4731718B2 (ja) * | 2001-04-27 | 2011-07-27 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP4789369B2 (ja) * | 2001-08-08 | 2011-10-12 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| KR100480332B1 (ko) * | 2002-04-08 | 2005-04-06 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 액정패널 |
| JP4001066B2 (ja) * | 2002-07-18 | 2007-10-31 | セイコーエプソン株式会社 | 電気光学装置、配線基板及び電子機器 |
| KR20040062065A (ko) * | 2002-12-31 | 2004-07-07 | 엘지.필립스 엘시디 주식회사 | 능동행렬 유기전기발광소자 |
| KR100769190B1 (ko) * | 2003-06-30 | 2007-10-23 | 엘지.필립스 엘시디 주식회사 | 멀티도메인 액정표시장치 및 이의 제조방법 |
| KR101010162B1 (ko) * | 2004-12-28 | 2011-01-20 | 주식회사 탑 엔지니어링 | 액정표시소자의 실런트 적하장치 |
| KR101125252B1 (ko) * | 2004-12-31 | 2012-03-21 | 엘지디스플레이 주식회사 | 폴리 액정 표시 패널 및 그 제조 방법 |
| US7623097B2 (en) * | 2005-08-17 | 2009-11-24 | Samsung Mobile Display Co., Ltd. | Emission control driver and organic light emitting display device having the same and a logical or circuit for an emission control driver for outputting an emission control signal |
| EP1928295A2 (en) * | 2005-09-02 | 2008-06-11 | EL-Vision Ltd. | Multi-functional optometric - ophthalmic system for testing, diagnosing, or treating, vision or eyes of a subject, and methodologies thereof |
| KR20080023466A (ko) * | 2006-09-11 | 2008-03-14 | 삼성에스디아이 주식회사 | 평판 표시 장치 |
| US7796224B2 (en) * | 2006-12-26 | 2010-09-14 | Sony Corporation | Liquid crystal display device |
| JP2008164787A (ja) * | 2006-12-27 | 2008-07-17 | Epson Imaging Devices Corp | 液晶表示装置 |
-
2001
- 2001-08-08 JP JP2001241463A patent/JP4789369B2/ja not_active Expired - Lifetime
-
2002
- 2002-07-26 TW TW091116752A patent/TW546597B/zh not_active IP Right Cessation
- 2002-08-05 US US10/211,294 patent/US6862008B2/en not_active Expired - Lifetime
- 2002-08-06 KR KR1020020046259A patent/KR100935415B1/ko not_active Expired - Fee Related
- 2002-08-08 CN CNB021437408A patent/CN100565311C/zh not_active Expired - Fee Related
- 2002-08-08 CN CN2009101795791A patent/CN101666951B/zh not_active Expired - Lifetime
-
2005
- 2005-01-25 US US11/041,454 patent/US7573469B2/en not_active Expired - Fee Related
-
2009
- 2009-08-05 US US12/535,734 patent/US9972670B2/en not_active Expired - Lifetime
-
2012
- 2012-08-27 US US13/594,944 patent/US9105594B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06202124A (ja) * | 1992-12-26 | 1994-07-22 | Nippondenso Co Ltd | 液晶表示装置 |
| JPH0918011A (ja) * | 1995-07-03 | 1997-01-17 | Casio Comput Co Ltd | 薄膜半導体装置およびその製造方法 |
| JPH10319440A (ja) * | 1997-05-22 | 1998-12-04 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
| JPH11305681A (ja) * | 1998-04-17 | 1999-11-05 | Casio Comput Co Ltd | 表示装置 |
| JP2001159878A (ja) * | 1999-09-24 | 2001-06-12 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置及び電子装置 |
| JP2001214159A (ja) * | 1999-09-24 | 2001-08-07 | Semiconductor Energy Lab Co Ltd | 発光性有機化合物およびそれを用いたｅｌ表示装置 |
Cited By (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7078322B2 (en) | 2001-11-29 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor |
| US7517773B2 (en) | 2001-11-29 | 2009-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor |
| JP2011053711A (ja) * | 2003-04-25 | 2011-03-17 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2004341513A (ja) * | 2003-04-25 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8674908B2 (en) | 2003-04-25 | 2014-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8018403B2 (en) | 2003-04-25 | 2011-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8139001B2 (en) | 2003-04-25 | 2012-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7315297B2 (en) | 2003-06-12 | 2008-01-01 | Seiko Epson Corporation | Electro-optical apparatus and electronic system |
| JP2005003988A (ja) * | 2003-06-12 | 2005-01-06 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2007065614A (ja) * | 2005-03-31 | 2007-03-15 | Lg Philips Lcd Co Ltd | エレクトロルミネセンス表示装置及びその駆動方法並びにエレクトロルミネセンス表示パネル |
| US8619007B2 (en) | 2005-03-31 | 2013-12-31 | Lg Display Co., Ltd. | Electro-luminescence display device for implementing compact panel and driving method thereof |
| KR101227134B1 (ko) * | 2005-07-05 | 2013-01-28 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치 |
| JP2008083702A (ja) * | 2006-09-25 | 2008-04-10 | Samsung Electronics Co Ltd | 表示装置 |
| JP2010060816A (ja) * | 2008-09-03 | 2010-03-18 | Canon Inc | 画素回路、発光表示装置及びそれらの駆動方法 |
| US11289558B2 (en) | 2008-11-18 | 2022-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device, method for manufacturing the same, and cellular phone |
| US11818925B2 (en) | 2008-11-18 | 2023-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device, method for manufacturing the same, and cellular phone |
| US12200983B2 (en) | 2008-11-18 | 2025-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device, method for manufacturing the same, and cellular phone |
| JP2018189981A (ja) * | 2008-11-18 | 2018-11-29 | 株式会社半導体エネルギー研究所 | 電子機器 |
| JP2010160279A (ja) * | 2009-01-07 | 2010-07-22 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
| JP2011075695A (ja) * | 2009-09-29 | 2011-04-14 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| TWI408472B (zh) * | 2010-04-12 | 2013-09-11 | Wintek Corp | 主動元件陣列基板 |
| US11637129B2 (en) | 2011-09-16 | 2023-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, light-emitting device, and electronic device |
| US12107090B2 (en) | 2011-09-16 | 2024-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, light-emitting device, and electronic device |
| JP2017216457A (ja) * | 2011-09-16 | 2017-12-07 | 株式会社半導体エネルギー研究所 | 発光装置 |
| US10950633B2 (en) | 2011-09-16 | 2021-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, light-emitting device, and electronic device |
| JP2018013803A (ja) * | 2011-09-16 | 2018-01-25 | 株式会社半導体エネルギー研究所 | 発光装置 |
| US10622380B2 (en) | 2011-09-16 | 2020-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, light-emitting device, and electronic device |
| US10032798B2 (en) | 2011-09-16 | 2018-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, light-emitting device, and electronic device |
| JPWO2014077175A1 (ja) * | 2012-11-16 | 2017-01-05 | シャープ株式会社 | 駆動モジュール、表示装置、およびマルチディスプレイ装置 |
| KR101906248B1 (ko) * | 2012-12-13 | 2018-10-11 | 엘지디스플레이 주식회사 | 액정 디스플레이 장치 |
| JP2014119746A (ja) * | 2012-12-13 | 2014-06-30 | Lg Display Co Ltd | 液晶ディスプレイ装置 |
| JP2013210666A (ja) * | 2013-05-31 | 2013-10-10 | Japan Display Inc | 液晶表示装置 |
| JP2018151658A (ja) * | 2013-09-12 | 2018-09-27 | ソニー株式会社 | 表示装置および電子機器 |
| US11569325B2 (en) | 2013-09-12 | 2023-01-31 | Sony Group Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US10121841B2 (en) | 2013-09-12 | 2018-11-06 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US12453245B2 (en) | 2013-09-12 | 2025-10-21 | Sony Group Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US10147779B2 (en) | 2013-09-12 | 2018-12-04 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US12133419B2 (en) | 2013-09-12 | 2024-10-29 | Sony Group Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US10103212B2 (en) | 2013-09-12 | 2018-10-16 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US11233109B2 (en) | 2013-09-12 | 2022-01-25 | Sony Group Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US10312314B2 (en) | 2013-09-12 | 2019-06-04 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US11004924B2 (en) | 2013-09-12 | 2021-05-11 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US10615237B2 (en) | 2013-09-12 | 2020-04-07 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US10615238B2 (en) | 2013-09-12 | 2020-04-07 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US9837443B2 (en) | 2014-09-29 | 2017-12-05 | Panasonic Liquid Crystal Display Co., Ltd. | Display device including wider gate lead-out lines |
| US10707243B2 (en) | 2014-09-29 | 2020-07-07 | Panasonic Liquid Crystal Display Co., Ltd. | Display device including gate lines and gate lead-out lines formed in same layer |
| US9870745B2 (en) | 2014-09-29 | 2018-01-16 | Panasonic Liquid Crystal Display Co., Ltd. | Display device and driving circuit |
| US10177175B2 (en) | 2014-09-29 | 2019-01-08 | Panasonic Liquid Crystal Display Co., Ltd. | Display device including source driver sandwiched between gate drives |
| US10176776B2 (en) | 2014-09-29 | 2019-01-08 | Panasonic Liquid Crystal Display Co., Ltd. | Display device and driving circuit |
| US10210830B2 (en) | 2014-10-01 | 2019-02-19 | Apple Inc. | Display having vertical gate line extensions and minimized borders |
| JP2017531816A (ja) * | 2014-10-01 | 2017-10-26 | アップル インコーポレイテッド | 垂直ゲート線延伸部及び最小化された枠を有するディスプレイ |
| JP2021105728A (ja) * | 2015-03-23 | 2021-07-26 | 株式会社半導体エネルギー研究所 | 情報処理装置 |
| JPWO2016170443A1 (ja) * | 2015-04-20 | 2018-03-29 | 株式会社半導体エネルギー研究所 | 半導体装置および電子機器 |
| US10591791B2 (en) | 2015-04-20 | 2020-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| WO2016170443A1 (ja) * | 2015-04-20 | 2016-10-27 | 株式会社半導体エネルギー研究所 | 半導体装置および電子機器 |
| US10705395B2 (en) | 2016-01-04 | 2020-07-07 | Sharp Kabushiki Kaisha | Display device |
| WO2017119338A1 (ja) * | 2016-01-04 | 2017-07-13 | シャープ株式会社 | 表示装置 |
| US10871853B2 (en) | 2016-02-02 | 2020-12-22 | Japan Display Inc. | Display device |
| JP2017138413A (ja) * | 2016-02-02 | 2017-08-10 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2018022116A (ja) * | 2016-08-05 | 2018-02-08 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | 表示装置 |
| JP2019219629A (ja) * | 2018-06-22 | 2019-12-26 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7573469B2 (en) | 2009-08-11 |
| US9105594B2 (en) | 2015-08-11 |
| US20120313907A1 (en) | 2012-12-13 |
| CN101666951B (zh) | 2012-03-21 |
| TW546597B (en) | 2003-08-11 |
| CN101666951A (zh) | 2010-03-10 |
| US9972670B2 (en) | 2018-05-15 |
| US20030030381A1 (en) | 2003-02-13 |
| KR100935415B1 (ko) | 2010-01-06 |
| US20050140578A1 (en) | 2005-06-30 |
| KR20030014598A (ko) | 2003-02-19 |
| JP4789369B2 (ja) | 2011-10-12 |
| CN1407373A (zh) | 2003-04-02 |
| US20100073272A1 (en) | 2010-03-25 |
| CN100565311C (zh) | 2009-12-02 |
| US6862008B2 (en) | 2005-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4789369B2 (ja) | 表示装置及び電子機器 | |
| CN111489678B (zh) | 显示设备 | |
| KR20190045964A (ko) | 표시 장치 | |
| KR102762377B1 (ko) | 표시 장치 | |
| WO2019186900A1 (ja) | 表示装置 | |
| CN115411081B (zh) | 一种阵列基板、显示面板及显示装置 | |
| JP4712397B2 (ja) | 表示装置 | |
| WO2023159511A1 (zh) | 显示基板及其制备方法、显示装置 | |
| US7166923B2 (en) | Semiconductor device, electro-optical unit, and electronic apparatus | |
| JP2001109398A (ja) | 表示装置 | |
| KR20220149879A (ko) | 표시 장치 | |
| CN110767691B (zh) | 显示面板和显示终端 | |
| CN116782694A (zh) | 显示面板和显示装置 | |
| CN110767687B (zh) | 显示屏及显示终端 | |
| CN1504991B (zh) | El显示装置、有源矩阵基板及电子仪器 | |
| CN118574452A (zh) | 显示装置 | |
| US12185581B2 (en) | Display device including bottom shield layer disposed between polyimide layer and polycrystalline semiconductor layer | |
| CN117529147A (zh) | 显示基板和显示装置 | |
| US20250143121A1 (en) | Display device | |
| WO2023142044A1 (zh) | 显示基板 | |
| KR20250055646A (ko) | 표시 장치 및 이의 제조 방법 | |
| KR20250016922A (ko) | 표시 장치 | |
| CN120201876A (zh) | 显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071019 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071019 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110719 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4789369 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |