JP2000068328A - フリップチップ実装用配線基板 - Google Patents
フリップチップ実装用配線基板Info
- Publication number
- JP2000068328A JP2000068328A JP10235978A JP23597898A JP2000068328A JP 2000068328 A JP2000068328 A JP 2000068328A JP 10235978 A JP10235978 A JP 10235978A JP 23597898 A JP23597898 A JP 23597898A JP 2000068328 A JP2000068328 A JP 2000068328A
- Authority
- JP
- Japan
- Prior art keywords
- land
- semiconductor chip
- wiring board
- wiring
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H10W72/072—
-
- H10W72/241—
-
- H10W74/15—
-
- H10W90/724—
Landscapes
- Wire Bonding (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 フェースダウンで半導体チップを配線基板に
実装する際に、半導体チップのバンプと接続されるラン
ドの埋没を防止して半導体チップと配線基板とのショー
トをなくす。 【解決手段】 バンプ8をパッド上に形成した半導体チ
ップ7をフェースダウンで配線基板1に実装する。半導
体チップ7に形成されたパッドが接続されるランド3
と、ランド3の直下部分における内層部分に設けられた
内層補強パターン5とを備える。内層補強パターン5が
半導体チップ7実装時のランド3の埋没を防止する。
実装する際に、半導体チップのバンプと接続されるラン
ドの埋没を防止して半導体チップと配線基板とのショー
トをなくす。 【解決手段】 バンプ8をパッド上に形成した半導体チ
ップ7をフェースダウンで配線基板1に実装する。半導
体チップ7に形成されたパッドが接続されるランド3
と、ランド3の直下部分における内層部分に設けられた
内層補強パターン5とを備える。内層補強パターン5が
半導体チップ7実装時のランド3の埋没を防止する。
Description
【0001】
【発明の属する技術分野】本発明は、半導体チップがフ
ェースダウンで実装されるフリップチップ実装用配線基
板に関する。
ェースダウンで実装されるフリップチップ実装用配線基
板に関する。
【0002】
【従来の技術】フリップチップの実装に用いることがで
きる従来の配線基板としては、特開平4−116839
号公報に開示されている。図13は、この配線基板10
0を示す。
きる従来の配線基板としては、特開平4−116839
号公報に開示されている。図13は、この配線基板10
0を示す。
【0003】配線基板100はその表面上に四辺から中
央部分に延びた配線110が設けられていると共に、配
線110の端部の内側には平面矩形状の補強パターン1
20が形成されている。補強パターン120は配線11
0と同様な金属材料や配線110を構成する金属材料の
一部によって形成されており、x軸方向及びy軸方向へ
の回路基板100の変形及び伸縮を防止するように作用
する。
央部分に延びた配線110が設けられていると共に、配
線110の端部の内側には平面矩形状の補強パターン1
20が形成されている。補強パターン120は配線11
0と同様な金属材料や配線110を構成する金属材料の
一部によって形成されており、x軸方向及びy軸方向へ
の回路基板100の変形及び伸縮を防止するように作用
する。
【0004】かかる配線基板100には半田を用いて半
導体チップがボンディングされる。このボンディングに
おいて、回路基板100は半田を溶融させるために加え
られた熱によって高温となるが、上述した補強パターン
120によって良好な平面性を維持することができる。
又、半導体チップの半田バンプ電極が配線110の端部
にボンディングされた後にも、良好な平面性を維持する
ことができ、これにより半田バンプ電極と配線110と
を確実に電気的に接続することができる。
導体チップがボンディングされる。このボンディングに
おいて、回路基板100は半田を溶融させるために加え
られた熱によって高温となるが、上述した補強パターン
120によって良好な平面性を維持することができる。
又、半導体チップの半田バンプ電極が配線110の端部
にボンディングされた後にも、良好な平面性を維持する
ことができ、これにより半田バンプ電極と配線110と
を確実に電気的に接続することができる。
【0005】
【発明が解決しようとする課題】ところで、半導体チッ
プをフェースダウンで配線基板に実装する場合には、半
導体チップに圧力を作用させながら熱を加える必要があ
る。図14はこのようなフェースダウンにより、上述し
た従来の配線基板100に対し半導体チップ200を実
装した状態を示す。
プをフェースダウンで配線基板に実装する場合には、半
導体チップに圧力を作用させながら熱を加える必要があ
る。図14はこのようなフェースダウンにより、上述し
た従来の配線基板100に対し半導体チップ200を実
装した状態を示す。
【0006】図14に示すように、配線基板100には
上述した配線110に接続されたランド130が形成さ
れる一方、半導体チップ200のパッド上にはバンプ2
10が形成されている。この半導体チップ200をフェ
ースダウンさせてバンプ210をランド130に接触さ
せると共に、半導体チップ200の周囲及び内部に接着
剤150を塗布する。そして、半導体チップ200側か
ら加熱及び加圧することにより、半導体チップ200を
固定すると共に、バンプ210を介してパッドとランド
130とを接続する。
上述した配線110に接続されたランド130が形成さ
れる一方、半導体チップ200のパッド上にはバンプ2
10が形成されている。この半導体チップ200をフェ
ースダウンさせてバンプ210をランド130に接触さ
せると共に、半導体チップ200の周囲及び内部に接着
剤150を塗布する。そして、半導体チップ200側か
ら加熱及び加圧することにより、半導体チップ200を
固定すると共に、バンプ210を介してパッドとランド
130とを接続する。
【0007】しかしながら、このような実装では、加圧
力によってランド130が配線基板100に埋没し、こ
の埋没によって半導体チップ200のエッジ200aと
配線110とが接触してショートする問題を有してい
る。
力によってランド130が配線基板100に埋没し、こ
の埋没によって半導体チップ200のエッジ200aと
配線110とが接触してショートする問題を有してい
る。
【0008】本発明は、このような従来の問題点を考慮
してなされたものであり、半導体チップを加圧して実装
する場合であっても、半導体チップのエッジと配線とが
ショートすることのない構造のフリップチップ実装用配
線基板を提供することを目的とする。
してなされたものであり、半導体チップを加圧して実装
する場合であっても、半導体チップのエッジと配線とが
ショートすることのない構造のフリップチップ実装用配
線基板を提供することを目的とする。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、請求項1の発明は、バンプをパッド上に形成した半
導体チップがフェースダウンで実装されるフリップチッ
プ実装用配線基板において、前記半導体チップに形成さ
れたパッドが接続されるランドと、このランド直下部分
における内層部分に設けられた内層補強パターンとを備
えていることを特徴とする。
め、請求項1の発明は、バンプをパッド上に形成した半
導体チップがフェースダウンで実装されるフリップチッ
プ実装用配線基板において、前記半導体チップに形成さ
れたパッドが接続されるランドと、このランド直下部分
における内層部分に設けられた内層補強パターンとを備
えていることを特徴とする。
【0010】この発明では、ランド直下部分に設けた内
層補強パターンがランドを下側から支持して、その埋没
量を規制するため、ランドの埋没量が少なくなる。この
ため、配線と半導体チップ間のショートが発生すること
なく、フリップチップ実装を良好に行うことができる。
層補強パターンがランドを下側から支持して、その埋没
量を規制するため、ランドの埋没量が少なくなる。この
ため、配線と半導体チップ間のショートが発生すること
なく、フリップチップ実装を良好に行うことができる。
【0011】請求項2の発明は、請求項1記載の発明で
あって、前記内層補強パターンが配線の一部を用いて形
成されていることを特徴とする。
あって、前記内層補強パターンが配線の一部を用いて形
成されていることを特徴とする。
【0012】この発明では、内層補強パターンを配線の
一部を用いることにより、ランド直下部分の内層に配線
を設けることができる。このため、配線基板の内層の配
線密度を増大させることが可能となる。
一部を用いることにより、ランド直下部分の内層に配線
を設けることができる。このため、配線基板の内層の配
線密度を増大させることが可能となる。
【0013】請求項3の発明は、請求項1記載の発明で
あって、前記パッドが接続されない部位に、前記ランド
間隔を均一にするためのダミーランドが設けられている
ことを特徴とする。
あって、前記パッドが接続されない部位に、前記ランド
間隔を均一にするためのダミーランドが設けられている
ことを特徴とする。
【0014】この発明では、ランド間隔が均一になるよ
うにダミーランドを設けるため、各ランド間の埋没量の
バラツキが少なくなり、配線と半導体チップ間のショー
トの発生をさらに確実に防止することができる。
うにダミーランドを設けるため、各ランド間の埋没量の
バラツキが少なくなり、配線と半導体チップ間のショー
トの発生をさらに確実に防止することができる。
【0015】請求項4の発明は、請求項1記載の発明で
あって、前記半導体チップの回路面直下部分にバンプの
厚さとランドの厚さの和より小さい厚さの絶縁層が設け
られていることを特徴とする。
あって、前記半導体チップの回路面直下部分にバンプの
厚さとランドの厚さの和より小さい厚さの絶縁層が設け
られていることを特徴とする。
【0016】この発明では、回路面直下に設けた絶縁層
が半導体チップ内の回路と配線との接触を防ぐと共に、
絶縁層の厚みを変えることによりランドの埋没量を簡単
に制御することができる。
が半導体チップ内の回路と配線との接触を防ぐと共に、
絶縁層の厚みを変えることによりランドの埋没量を簡単
に制御することができる。
【0017】請求項5の発明は、請求項1記載の発明で
あって、前記半導体チップが接着剤によって表面に接着
されると共に、この接着剤と表面との境界部分に表層補
強パターンが設けられていることを特徴とする。
あって、前記半導体チップが接着剤によって表面に接着
されると共に、この接着剤と表面との境界部分に表層補
強パターンが設けられていることを特徴とする。
【0018】この発明では、接着剤と表面との境界部分
に設けた表層補強パターンがフリップチップ実装部位の
機械的強度を増大させる。
に設けた表層補強パターンがフリップチップ実装部位の
機械的強度を増大させる。
【0019】請求項6の発明は、請求項3記載の発明で
あって、前記ダミーランドが配線の一部を用いて形成さ
れていることを特徴とする。
あって、前記ダミーランドが配線の一部を用いて形成さ
れていることを特徴とする。
【0020】この発明では、ダミーランドを配線の一部
を用いて設けているため、表層のランド内側部分にも配
線することができ、表層の配線密度を増大させることが
可能となる。
を用いて設けているため、表層のランド内側部分にも配
線することができ、表層の配線密度を増大させることが
可能となる。
【0021】
【発明の実施の形態】(実施の形態1)図1〜図3は本
発明の実施の形態1を示し、図1はその平面図、図2は
図1のA−A線断面図、図3はフリップチップ実装状態
の断面図である。
発明の実施の形態1を示し、図1はその平面図、図2は
図1のA−A線断面図、図3はフリップチップ実装状態
の断面図である。
【0022】図1及び図2に示すように、フリップチッ
プ実装用配線基板は、基板1の表面に形成された配線
2、ランド3及びダミーランド4と、基板1の内部に設
けられた内層補強パターン5とを備えている。
プ実装用配線基板は、基板1の表面に形成された配線
2、ランド3及びダミーランド4と、基板1の内部に設
けられた内層補強パターン5とを備えている。
【0023】基板1はポリイミド樹脂、ガラスエポキシ
樹脂等の樹脂を主成分として成形されている。配線2は
CuやAl、その他の導電性金属によって形成されてい
る。ランド3は配線2に接続されており、基板1の表面
をエッチングすることにより、基板表面から露出してい
る。このランド3は半導体チップの実装部位の周囲に配
置されており、図3に示すように、半導体チップ7のバ
ンプ8が接続される。
樹脂等の樹脂を主成分として成形されている。配線2は
CuやAl、その他の導電性金属によって形成されてい
る。ランド3は配線2に接続されており、基板1の表面
をエッチングすることにより、基板表面から露出してい
る。このランド3は半導体チップの実装部位の周囲に配
置されており、図3に示すように、半導体チップ7のバ
ンプ8が接続される。
【0024】ダミーランド4は配線2に接続されていな
いランドであり、ランド3と同材料によって形成されて
いる。このダミーランド4及びランド3は間隔6が均一
となるように形成されるものである。又、ダミーランド
4の頂部4a及びランド3の頂部3aには、表面処理が
施されている。この表面処理はダミーランド4及びラン
ド3が銅の場合、銅素地を防錆処理したり、銅素地にニ
ッケルメッキを行い、さらに金メッキを行ったり、銅素
地に半田メッキを行うことによりなされるものである。
いランドであり、ランド3と同材料によって形成されて
いる。このダミーランド4及びランド3は間隔6が均一
となるように形成されるものである。又、ダミーランド
4の頂部4a及びランド3の頂部3aには、表面処理が
施されている。この表面処理はダミーランド4及びラン
ド3が銅の場合、銅素地を防錆処理したり、銅素地にニ
ッケルメッキを行い、さらに金メッキを行ったり、銅素
地に半田メッキを行うことによりなされるものである。
【0025】内層補強パターン5は基板1の内部に設け
られている。又、内層補強パターン5はランド3及びダ
ミーランド4の形成領域をカバーする大きさの面積及び
形状に形成されており、これによりランド3は内層補強
パターン5の上部に位置する。この内層補強パターン5
の材質は配線2やランド3と同材料が使用されている。
なお、内層補強パターン5の厚さは、例えば18〜35
μmとなるように形成されるものである。
られている。又、内層補強パターン5はランド3及びダ
ミーランド4の形成領域をカバーする大きさの面積及び
形状に形成されており、これによりランド3は内層補強
パターン5の上部に位置する。この内層補強パターン5
の材質は配線2やランド3と同材料が使用されている。
なお、内層補強パターン5の厚さは、例えば18〜35
μmとなるように形成されるものである。
【0026】かかる内層補強パターン5の形成は、基板
1を下基板1a及び上基板1bの2層とすることにより
行うことができる。すなわち、下基板1aの上面に内層
補強パターン5を形成した後、下基板1aの上に上基板
1bをエポキシ系接着剤により貼り合わせることによ
り、基板1の内部に内層補強パターン5を形成するもの
である。
1を下基板1a及び上基板1bの2層とすることにより
行うことができる。すなわち、下基板1aの上面に内層
補強パターン5を形成した後、下基板1aの上に上基板
1bをエポキシ系接着剤により貼り合わせることによ
り、基板1の内部に内層補強パターン5を形成するもの
である。
【0027】次に、この実施の形態のフリップチップ実
装配線基板への半導体チップの実装を図3により説明す
る。半導体チップ7のパッド(図示省略)にバンプ8を
形成し、この半導体チップ7をフェースダウンさせ、バ
ンプ8を対応しているランド3と接触させる。そして、
半導体チップ7の背面から25〜100gf/バンプの
圧力及び180〜250℃の熱を加えながら、バンプ8
とランド3とを電気的に接合すると同時に半導体チップ
7の周囲及び内部に供給した接着剤9によって半導体チ
ップ7と基板1を固定する。
装配線基板への半導体チップの実装を図3により説明す
る。半導体チップ7のパッド(図示省略)にバンプ8を
形成し、この半導体チップ7をフェースダウンさせ、バ
ンプ8を対応しているランド3と接触させる。そして、
半導体チップ7の背面から25〜100gf/バンプの
圧力及び180〜250℃の熱を加えながら、バンプ8
とランド3とを電気的に接合すると同時に半導体チップ
7の周囲及び内部に供給した接着剤9によって半導体チ
ップ7と基板1を固定する。
【0028】なお、上述した加熱は半導体チップ7側か
らだけで行っても良く、半導体チップ7及び基板1の両
側から行っても良い。また、基板1側から加熱する場合
は基板1の変形を防止するため、120℃以下で行うこ
とが好ましい。
らだけで行っても良く、半導体チップ7及び基板1の両
側から行っても良い。また、基板1側から加熱する場合
は基板1の変形を防止するため、120℃以下で行うこ
とが好ましい。
【0029】以上の加圧及び加熱において、基板1はポ
リイミド樹脂又はガラス転移温度が120〜150℃の
ガラスエポキシ樹脂によって成形されているため、上述
した加熱温度では非常に軟らかくなり、その状態で加圧
するとランド3の底部が基板1内に埋没する。しかしな
がら、この実施の形態では、内層補強パターン5が全て
のランド3直下に設けてあるため、埋没量はごく僅か
で、しかもバラツキのない埋没量となる。このため、半
導体チップ7エッジと配線2とが接触することがなく、
接触によるショートを発生することがなくなる。
リイミド樹脂又はガラス転移温度が120〜150℃の
ガラスエポキシ樹脂によって成形されているため、上述
した加熱温度では非常に軟らかくなり、その状態で加圧
するとランド3の底部が基板1内に埋没する。しかしな
がら、この実施の形態では、内層補強パターン5が全て
のランド3直下に設けてあるため、埋没量はごく僅か
で、しかもバラツキのない埋没量となる。このため、半
導体チップ7エッジと配線2とが接触することがなく、
接触によるショートを発生することがなくなる。
【0030】また、図1に示すように、ダミーランド4
がランドの間隔6を均一にするように配置されているた
め、基板1の表面上の各ランド間の収縮のバラツキがな
くなり、埋没量のバラツキがさらに発生しにくくするこ
とができる。さらに、構造的にもシンプルであり、簡単
に製造することができるため、製造コストを安価とする
ことができる。
がランドの間隔6を均一にするように配置されているた
め、基板1の表面上の各ランド間の収縮のバラツキがな
くなり、埋没量のバラツキがさらに発生しにくくするこ
とができる。さらに、構造的にもシンプルであり、簡単
に製造することができるため、製造コストを安価とする
ことができる。
【0031】(実施の形態2)図4は本発明の実施の形
態2のフリップチップ実装用配線基板の平面図、図5は
図4のB−B線断面図、図6は図5のC−C線断面図で
ある。
態2のフリップチップ実装用配線基板の平面図、図5は
図4のB−B線断面図、図6は図5のC−C線断面図で
ある。
【0032】この実施の形態では、ダミーランド4Aが
表層配線10の一部を用いて設けられている。また、図
5及び図6に示す通り、内層補強パターン5Aが内層配
線12の一部を用いて設けられている。この内層補強パ
ターン5Aは下基板1aの上面に対して内層配線12を
形成すると同時に形成されるものである。
表層配線10の一部を用いて設けられている。また、図
5及び図6に示す通り、内層補強パターン5Aが内層配
線12の一部を用いて設けられている。この内層補強パ
ターン5Aは下基板1aの上面に対して内層配線12を
形成すると同時に形成されるものである。
【0033】又、表層配線10及び内層配線12は、ビ
アホール11により接続されている。ビアホール11は
半導体チップ7(図示省略)の下で表層から内層へ貫通
する配線であり、その一部がダミーランド4A及び内層
補強パターン5Aとなっている。
アホール11により接続されている。ビアホール11は
半導体チップ7(図示省略)の下で表層から内層へ貫通
する配線であり、その一部がダミーランド4A及び内層
補強パターン5Aとなっている。
【0034】この実施の形態において、ダミーランド4
Aは表層配線10の一部を用い、しかも表層配線10の
幅よりも大きな幅となっている。一方、内層補強パター
ン5Aは基板1の表面のランド3及びダミーランド4A
の直下に設けられる。この内層補強パターン5は内層配
線12の幅よりも大きな幅を有し、しかもランド3及び
ダミーランド4Aと同等か、幾分大きな幅に形成されて
いる。
Aは表層配線10の一部を用い、しかも表層配線10の
幅よりも大きな幅となっている。一方、内層補強パター
ン5Aは基板1の表面のランド3及びダミーランド4A
の直下に設けられる。この内層補強パターン5は内層配
線12の幅よりも大きな幅を有し、しかもランド3及び
ダミーランド4Aと同等か、幾分大きな幅に形成されて
いる。
【0035】このような実施の形態では、表層配線10
の一部を用いてダミーランド4Aを形成すると共に、内
層配線12の一部を用いて内層補強パターン5Aを形成
してているため、ランド3形成領域の内側及びその直下
を配線領域として使用することができる。このため、基
板1への配線密度を増大させることができる。
の一部を用いてダミーランド4Aを形成すると共に、内
層配線12の一部を用いて内層補強パターン5Aを形成
してているため、ランド3形成領域の内側及びその直下
を配線領域として使用することができる。このため、基
板1への配線密度を増大させることができる。
【0036】(実施の形態3)図7は本発明の実施の形
態3のフリップチップ実装用配線基盤の平面図、図8は
図7のD−D線断面図、図9はフリップチップ実装状態
を拡大した断面図である。
態3のフリップチップ実装用配線基盤の平面図、図8は
図7のD−D線断面図、図9はフリップチップ実装状態
を拡大した断面図である。
【0037】この実施の形態においても、内層補強パタ
ーン5が基板1内に設けられている。この内層補強パタ
ーン5は実施の形態1と同様に、ランド3及びダミーラ
ンド4の直下に位置すると共に、ランド3及びダミーラ
ンド4の形成領域よりも大きな面積及び形状となるよう
に形成されている。
ーン5が基板1内に設けられている。この内層補強パタ
ーン5は実施の形態1と同様に、ランド3及びダミーラ
ンド4の直下に位置すると共に、ランド3及びダミーラ
ンド4の形成領域よりも大きな面積及び形状となるよう
に形成されている。
【0038】内層補強パターン5に加えて、この実施の
形態では、基板1上に絶縁層13が設けられている。絶
縁層13はランド3及びダミーランド4の形成領域の内
側に位置するように設けられており、その厚さが半導体
チップ7のバンプ8の厚さとランド3の厚さとの和より
も小さくなるように設定されている。この絶縁層13は
ポリイミド樹脂やレジストなどを基板1上に印刷した
り、ポリイミド樹脂やレジストからなるフィルムを接着
することにより設けられる。
形態では、基板1上に絶縁層13が設けられている。絶
縁層13はランド3及びダミーランド4の形成領域の内
側に位置するように設けられており、その厚さが半導体
チップ7のバンプ8の厚さとランド3の厚さとの和より
も小さくなるように設定されている。この絶縁層13は
ポリイミド樹脂やレジストなどを基板1上に印刷した
り、ポリイミド樹脂やレジストからなるフィルムを接着
することにより設けられる。
【0039】この実施の形態では、図9に示すように、
半導体チップ7のパッド上にバンプ8を形成し、半導体
チップ7をフェースダウンさせてバンプ8をランド3に
合わせる。そして、半導体チップ7の背面から25〜1
00gf/バンプの圧力と180〜250℃の熱を加え
ながら接着剤9で半導体チップ7を基板1に固定するこ
とによって半導体チップ7を実装する。
半導体チップ7のパッド上にバンプ8を形成し、半導体
チップ7をフェースダウンさせてバンプ8をランド3に
合わせる。そして、半導体チップ7の背面から25〜1
00gf/バンプの圧力と180〜250℃の熱を加え
ながら接着剤9で半導体チップ7を基板1に固定するこ
とによって半導体チップ7を実装する。
【0040】この実施の形態においても、加圧及び加熱
時にランド3の底部が基板1に埋没するが、一定量埋設
すると、半導体チップ7と絶縁層13が接触して絶縁層
13が抵抗となるため、それ以上、埋没することがなく
なる。このため、半導体チップ7の回路と基板1との接
触を防ぐことができる。又、この実施の形態では、絶縁
層13の厚みを変えることにより、ランド3の埋没量を
制御できるという効果がある。
時にランド3の底部が基板1に埋没するが、一定量埋設
すると、半導体チップ7と絶縁層13が接触して絶縁層
13が抵抗となるため、それ以上、埋没することがなく
なる。このため、半導体チップ7の回路と基板1との接
触を防ぐことができる。又、この実施の形態では、絶縁
層13の厚みを変えることにより、ランド3の埋没量を
制御できるという効果がある。
【0041】(実施の形態4)図10は本発明の実施の
形態4のフリップチップ実装用配線基板の平面図、図1
1は図10のG−G線断面図、図12はフリップチップ
実装状態を拡大した図11のF−F線における断面図で
ある。
形態4のフリップチップ実装用配線基板の平面図、図1
1は図10のG−G線断面図、図12はフリップチップ
実装状態を拡大した図11のF−F線における断面図で
ある。
【0042】この実施の形態においても、内層補強パタ
ーン5が基板1内に設けられている。この内層補強パタ
ーン5は実施の形態1と同様に、ランド3及びダミーラ
ンド4の直下に位置すると共に、ランド3及びダミーラ
ンド4の形成領域よりも大きな面積及び形状となるよう
に形成されている。
ーン5が基板1内に設けられている。この内層補強パタ
ーン5は実施の形態1と同様に、ランド3及びダミーラ
ンド4の直下に位置すると共に、ランド3及びダミーラ
ンド4の形成領域よりも大きな面積及び形状となるよう
に形成されている。
【0043】内層補強パターン5に加えて、この実施の
形態では、表層補強パターン14が設けられている。表
層補強パターン14はランド3及びダミーランド4の形
成領域を囲むように設けられている。又、表層補強パタ
ーン14は基板1の表面と、接着剤9の塗布領域との境
界部分に位置するように設けられている。この表層補強
パターン14は基板1上のダミーランド4と接続される
と共に、ダミーランド4と同じ材質によって形成されて
いる。かかる表層補強パターン14は幅1〜2mm程度
であり、図10に示すように接着境界部分の大部分を占
めるように配置されている。
形態では、表層補強パターン14が設けられている。表
層補強パターン14はランド3及びダミーランド4の形
成領域を囲むように設けられている。又、表層補強パタ
ーン14は基板1の表面と、接着剤9の塗布領域との境
界部分に位置するように設けられている。この表層補強
パターン14は基板1上のダミーランド4と接続される
と共に、ダミーランド4と同じ材質によって形成されて
いる。かかる表層補強パターン14は幅1〜2mm程度
であり、図10に示すように接着境界部分の大部分を占
めるように配置されている。
【0044】この実施の形態では、図12に示すよう
に、半導体チップ7のパッド上にバンプ8を形成し、半
導体チップ7をフェースダウンさせてバンプ8をランド
3に合わせる。そして、半導体チップ7の背面から25
〜100gf/バンプの圧力と180〜250℃の熱を
加えながら接着剤9で半導体チップ7を基板1に固定す
ることによって半導体チップ7を実装する。
に、半導体チップ7のパッド上にバンプ8を形成し、半
導体チップ7をフェースダウンさせてバンプ8をランド
3に合わせる。そして、半導体チップ7の背面から25
〜100gf/バンプの圧力と180〜250℃の熱を
加えながら接着剤9で半導体チップ7を基板1に固定す
ることによって半導体チップ7を実装する。
【0045】このような実装によって、接着剤9と基板
表面との境界の大部分では、表層補強パターン14と接
着剤9が接触している。この表層補強パターン14によ
って接着剤界面付近の機械的強度が向上する。このた
め、外部からの機械的ストレスに対する耐久性が向上
し、基板1の材質が軟らかいポリイミド樹脂からなるフ
レキシブル基板に対して有効となる。
表面との境界の大部分では、表層補強パターン14と接
着剤9が接触している。この表層補強パターン14によ
って接着剤界面付近の機械的強度が向上する。このた
め、外部からの機械的ストレスに対する耐久性が向上
し、基板1の材質が軟らかいポリイミド樹脂からなるフ
レキシブル基板に対して有効となる。
【0046】以上の説明から、本発明は以下の発明を包
含するものである。
含するものである。
【0047】(1) パッド上にバンプを形成した半導
体チップをフェースダウンでフリップチップ実装用配線
基板に実装したフリップチップ実装構造において、前記
フリップチップ実装用配線基板の内部であって、且つ、
前記バンプと電気的に接続されるフリップチップ実装用
配線基板表面のランドの直下部分に内層補強パターンが
設けられていることを特徴とするフリップチップ実装構
造。
体チップをフェースダウンでフリップチップ実装用配線
基板に実装したフリップチップ実装構造において、前記
フリップチップ実装用配線基板の内部であって、且つ、
前記バンプと電気的に接続されるフリップチップ実装用
配線基板表面のランドの直下部分に内層補強パターンが
設けられていることを特徴とするフリップチップ実装構
造。
【0048】この発明では、内層補強パターンがランド
の埋没を規制するため、半導体チップとフリップチップ
実装用配線基板とがショートすることがなくなる。
の埋没を規制するため、半導体チップとフリップチップ
実装用配線基板とがショートすることがなくなる。
【0049】
【発明の効果】以上説明したように、請求項1の発明に
よれば、ランド直下部分に設けた内層補強パターンがラ
ンドを下側から支持して、ランドの埋没量を規制するた
め、ランドの埋没量が少なくなり、配線と半導体チップ
間のショートが発生することなく、フリップチップ実装
を良好に行うことができる。
よれば、ランド直下部分に設けた内層補強パターンがラ
ンドを下側から支持して、ランドの埋没量を規制するた
め、ランドの埋没量が少なくなり、配線と半導体チップ
間のショートが発生することなく、フリップチップ実装
を良好に行うことができる。
【0050】請求項2の発明によれば、内層補強パター
ンを配線の一部を用いるため、配線基板の内層の配線密
度を増大させることができる。
ンを配線の一部を用いるため、配線基板の内層の配線密
度を増大させることができる。
【0051】請求項3の発明によれば、ランド間隔が均
一になるようにダミーランドを設けるため、各ランド間
の埋没量のバラツキが少なくなり、配線と半導体チップ
間のショートの発生を確実に防止することができる。
一になるようにダミーランドを設けるため、各ランド間
の埋没量のバラツキが少なくなり、配線と半導体チップ
間のショートの発生を確実に防止することができる。
【0052】請求項4の発明によれば、絶縁層が半導体
チップ内の回路と配線との接触を防ぐと共に、絶縁層の
厚みを変えることによりランドの埋没量を簡単に制御す
ることができる。
チップ内の回路と配線との接触を防ぐと共に、絶縁層の
厚みを変えることによりランドの埋没量を簡単に制御す
ることができる。
【0053】請求項5の発明によれば、表層補強パター
ンによってフリップチップ実装部位の機械的強度を増大
させることができる。
ンによってフリップチップ実装部位の機械的強度を増大
させることができる。
【0054】請求項6の発明によれば、ダミーランドを
配線の一部を用いて設けているため、表層のランド内側
部分にも配線することができ、表層の配線密度を増大さ
せることができる。
配線の一部を用いて設けているため、表層のランド内側
部分にも配線することができ、表層の配線密度を増大さ
せることができる。
【図1】実施の形態1のフリップチップ実装用配線基板
の平面図である。
の平面図である。
【図2】図1のA−A線断面図である。
【図3】実施の形態1におけるフリップチップ実装状態
の拡大断面図である。
の拡大断面図である。
【図4】実施の形態2のフリップチップ実装用配線基板
の平面図である。
の平面図である。
【図5】図4のB−B線断面図である。
【図6】図5のC−C線断面図である。
【図7】実施の形態3のフリップチップ実装用配線基板
の平面図である。
の平面図である。
【図8】図7のD−D線断面図である。
【図9】実施の形態3におけるフリップチップ実装状態
の拡大断面図である。
の拡大断面図である。
【図10】実施の形態4のフリップチップ実装用配線基
板の平面図である。
板の平面図である。
【図11】図10のG−G線断面図である。
【図12】実施の形態4におけるフリップチップ実装状
態を図10F−F線に沿って示す拡大断面図である。
態を図10F−F線に沿って示す拡大断面図である。
【図13】従来のフリップチップ実装用配線基板の平面
図である。
図である。
【図14】従来例のフリップチップ実装状態の拡大断面
図である。
図である。
1 基板 2 配線 3 ランド 4 ダミーランド 5 5A 内層補強パターン 7 半導体チップ 8 バンプ 9 接着剤 10 表層配線 12 内層配線 13 絶縁層 14 表層補強パターン
Claims (6)
- 【請求項1】 バンプをパッド上に形成した半導体チッ
プがフェースダウンで実装されるフリップチップ実装用
配線基板において、 前記半導体チップに形成されたパッドが接続されるラン
ドと、このランド直下部分における内層部分に設けられ
た内層補強パターンとを備えていることを特徴とするフ
リップチップ実装用配線基板。 - 【請求項2】 前記内層補強パターンが配線の一部を用
いて形成されていることを特徴とする請求項1記載のフ
リップチップ実装用配線基板。 - 【請求項3】 前記パッドが接続されない部位に、前記
ランド間隔を均一にするためのダミーランドが設けられ
ていることを特徴とする請求項1記載のフリップチップ
実装用配線基板。 - 【請求項4】 前記半導体チップの回路面直下部分にバ
ンプの厚さとランドの厚さの和より小さい厚さの絶縁層
が設けられていることを特徴とする請求項1記載のフリ
ップチップ実装用配線基板。 - 【請求項5】 前記半導体チップが接着剤によって表面
に接着されると共に、この接着剤と表面との境界部分に
表層補強パターンが設けられていることを特徴とする請
求項1記載のフリップチップ実装用配線基板。 - 【請求項6】 前記ダミーランドが配線の一部を用いて
形成されていることを特徴とする請求項3記載のフリッ
プチップ実装用配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10235978A JP2000068328A (ja) | 1998-08-21 | 1998-08-21 | フリップチップ実装用配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10235978A JP2000068328A (ja) | 1998-08-21 | 1998-08-21 | フリップチップ実装用配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000068328A true JP2000068328A (ja) | 2000-03-03 |
Family
ID=16994020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10235978A Withdrawn JP2000068328A (ja) | 1998-08-21 | 1998-08-21 | フリップチップ実装用配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000068328A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001326300A (ja) * | 2000-05-18 | 2001-11-22 | Nissan Motor Co Ltd | 半導体装置 |
| WO2008061554A1 (de) * | 2006-11-24 | 2008-05-29 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Elektronische, insbesondere mikroelektronische funktionsgruppe und verfahren zu deren herstellung |
| JP2008288464A (ja) * | 2007-05-18 | 2008-11-27 | Tamura Seisakusho Co Ltd | 半導体実装用基板 |
| WO2009116202A1 (ja) * | 2008-03-19 | 2009-09-24 | シャープ株式会社 | 実装基板、実装基板セット、およびパネルユニット |
| US7696613B2 (en) | 2005-09-07 | 2010-04-13 | Shinko Electric Industries Co., Ltd. | Multilayered wiring substrate including wiring layers and insulating layers and method of manufacturing the same |
| WO2017026321A1 (ja) * | 2015-08-10 | 2017-02-16 | 株式会社村田製作所 | 多層基板、部品実装基板及び部品実装基板の製造方法 |
| WO2017038790A1 (ja) * | 2015-09-01 | 2017-03-09 | 株式会社村田製作所 | 樹脂基板、部品実装樹脂基板、部品実装樹脂基板の製造方法 |
| WO2017082029A1 (ja) * | 2015-11-10 | 2017-05-18 | 株式会社村田製作所 | 多層基板、部品実装基板及び部品実装基板の製造方法 |
| JPWO2017065028A1 (ja) * | 2015-10-15 | 2018-04-05 | 株式会社村田製作所 | 樹脂基板、部品実装樹脂基板、および、部品実装樹脂基板の製造方法 |
| JP2018092998A (ja) * | 2016-11-30 | 2018-06-14 | 株式会社東芝 | 回路基板及び電子機器 |
| KR101908498B1 (ko) * | 2011-11-09 | 2018-10-17 | 엘지디스플레이 주식회사 | 신호 전송 필름 및 그 제조 방법과 그를 가지는 표시 장치 |
| JP2019079990A (ja) * | 2017-10-26 | 2019-05-23 | 日東電工株式会社 | 撮像素子実装基板 |
-
1998
- 1998-08-21 JP JP10235978A patent/JP2000068328A/ja not_active Withdrawn
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001326300A (ja) * | 2000-05-18 | 2001-11-22 | Nissan Motor Co Ltd | 半導体装置 |
| US7696613B2 (en) | 2005-09-07 | 2010-04-13 | Shinko Electric Industries Co., Ltd. | Multilayered wiring substrate including wiring layers and insulating layers and method of manufacturing the same |
| WO2008061554A1 (de) * | 2006-11-24 | 2008-05-29 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Elektronische, insbesondere mikroelektronische funktionsgruppe und verfahren zu deren herstellung |
| JP2008288464A (ja) * | 2007-05-18 | 2008-11-27 | Tamura Seisakusho Co Ltd | 半導体実装用基板 |
| WO2009116202A1 (ja) * | 2008-03-19 | 2009-09-24 | シャープ株式会社 | 実装基板、実装基板セット、およびパネルユニット |
| US20110019125A1 (en) * | 2008-03-19 | 2011-01-27 | Hiroki Nakahama | Mounted board, mounted board set, and panel unit |
| CN101960587B (zh) * | 2008-03-19 | 2012-10-03 | 夏普株式会社 | 安装基板、安装基板组件和面板单元 |
| KR101908498B1 (ko) * | 2011-11-09 | 2018-10-17 | 엘지디스플레이 주식회사 | 신호 전송 필름 및 그 제조 방법과 그를 가지는 표시 장치 |
| JP6150030B1 (ja) * | 2015-08-10 | 2017-06-21 | 株式会社村田製作所 | 多層基板、部品実装基板及び部品実装基板の製造方法 |
| US9972567B2 (en) | 2015-08-10 | 2018-05-15 | Murata Manufacturing Co., Ltd. | Multilayer substrate, component mounted board, and method for producing component mounted board |
| WO2017026321A1 (ja) * | 2015-08-10 | 2017-02-16 | 株式会社村田製作所 | 多層基板、部品実装基板及び部品実装基板の製造方法 |
| JP2019091897A (ja) * | 2015-09-01 | 2019-06-13 | 株式会社村田製作所 | 部品実装樹脂基板 |
| WO2017038790A1 (ja) * | 2015-09-01 | 2017-03-09 | 株式会社村田製作所 | 樹脂基板、部品実装樹脂基板、部品実装樹脂基板の製造方法 |
| JPWO2017038790A1 (ja) * | 2015-09-01 | 2018-03-01 | 株式会社村田製作所 | 樹脂基板、部品実装樹脂基板、部品実装樹脂基板の製造方法 |
| US10741462B2 (en) * | 2015-09-01 | 2020-08-11 | Murata Manufacturing Co., Ltd. | Resin substrate, component-mounting resin substrate, and method of manufacturing component-mounting resin substrate |
| JPWO2017065028A1 (ja) * | 2015-10-15 | 2018-04-05 | 株式会社村田製作所 | 樹脂基板、部品実装樹脂基板、および、部品実装樹脂基板の製造方法 |
| JP6197980B1 (ja) * | 2015-11-10 | 2017-09-20 | 株式会社村田製作所 | 多層基板、部品実装基板及び部品実装基板の製造方法 |
| WO2017082029A1 (ja) * | 2015-11-10 | 2017-05-18 | 株式会社村田製作所 | 多層基板、部品実装基板及び部品実装基板の製造方法 |
| US10103092B2 (en) | 2015-11-10 | 2018-10-16 | Murata Manufacturing Co., Ltd. | Multilayer substrate, component mounted board, and method for producing component mounted board |
| JP2018092998A (ja) * | 2016-11-30 | 2018-06-14 | 株式会社東芝 | 回路基板及び電子機器 |
| JP2019079990A (ja) * | 2017-10-26 | 2019-05-23 | 日東電工株式会社 | 撮像素子実装基板 |
| JP7173728B2 (ja) | 2017-10-26 | 2022-11-16 | 日東電工株式会社 | 撮像素子実装基板 |
| US11647269B2 (en) | 2017-10-26 | 2023-05-09 | Nitto Denko Corporation | Imaging element-mounting board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7161242B2 (en) | Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element | |
| JP2825083B2 (ja) | 半導体素子の実装構造 | |
| JP4418833B2 (ja) | 回路基板の製造方法 | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| JP2003051568A (ja) | 半導体装置 | |
| KR20020003305A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2010245455A (ja) | 基板および半導体装置 | |
| JP2006332545A (ja) | 配線基板、半導体装置および表示モジュール | |
| JP2003007921A (ja) | 回路装置およびその製造方法 | |
| JP2000068328A (ja) | フリップチップ実装用配線基板 | |
| US7994638B2 (en) | Semiconductor chip and semiconductor device | |
| KR20020096968A (ko) | 회로 장치의 제조 방법 | |
| JP2989696B2 (ja) | 半導体装置及びその実装方法 | |
| JP2002231765A (ja) | 半導体装置 | |
| JP4736762B2 (ja) | Bga型半導体装置及びその製造方法 | |
| JP4030220B2 (ja) | 半導体チップの実装構造 | |
| JP3897250B2 (ja) | 半導体パッケージ用基板とその製造方法 | |
| WO2017043480A1 (ja) | 半導体パッケージ | |
| JP2002118197A (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP3889311B2 (ja) | プリント配線板 | |
| JPH10284846A (ja) | ボールグリッドアレイパッケージ形半導体部品の実装構造 | |
| JP2007103614A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4520052B2 (ja) | 半導体装置およびその製造方法 | |
| JP3912888B2 (ja) | パッケージ型半導体装置 | |
| JP2000068271A (ja) | ウエハ装置およびチップ装置並びにチップ装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051101 |