[go: up one dir, main page]

JP2003007921A - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法

Info

Publication number
JP2003007921A
JP2003007921A JP2001185420A JP2001185420A JP2003007921A JP 2003007921 A JP2003007921 A JP 2003007921A JP 2001185420 A JP2001185420 A JP 2001185420A JP 2001185420 A JP2001185420 A JP 2001185420A JP 2003007921 A JP2003007921 A JP 2003007921A
Authority
JP
Japan
Prior art keywords
conductive film
wiring layer
conductive
circuit device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001185420A
Other languages
English (en)
Inventor
Yuusuke Igarashi
優助 五十嵐
Noriaki Sakamoto
則明 坂本
Yoshiyuki Kobayashi
義幸 小林
Takeshi Nakamura
岳史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001185420A priority Critical patent/JP2003007921A/ja
Priority to TW091111250A priority patent/TWI267965B/zh
Priority to US10/171,824 priority patent/US6936927B2/en
Priority to KR1020020034087A priority patent/KR20020096985A/ko
Priority to CNB021231540A priority patent/CN1191619C/zh
Publication of JP2003007921A publication Critical patent/JP2003007921A/ja
Pending legal-status Critical Current

Links

Classifications

    • H10W70/685
    • H10W72/00
    • H10W70/635
    • H10W70/65
    • H10W70/656
    • H10W72/0198
    • H10W72/536
    • H10W72/5363
    • H10W72/5449
    • H10W72/552
    • H10W72/5522
    • H10W72/884
    • H10W74/00
    • H10W74/15
    • H10W90/724
    • H10W90/734
    • H10W90/754

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 従来、導電パターンを持ったフレキシブルシ
ートを支持基板として採用し、この上に半導体素子を実
装し、全体をモールドした半導体装置が開発されてい
る。この場合多層配線構造が形成できない問題や製造工
程での絶縁樹脂シートの反りが顕著である問題を発生さ
せる。 【解決手段】 第1の導電膜3と第2の導電膜4を絶縁
樹脂2で貼り合わせた絶縁樹脂シートを用い、第1の導
電膜3で第1の導電配線層5形成し、第2の導電膜4で
第2の導電配線層6を形成し、両者を多層接続手段12
で接続する。半導体素子7は第1の導電配線層5を覆う
オーバーコート樹脂8上に固着することで、第1の導電
配線層5と第2の導電配線層6とで多層配線構造を実現
する。また、厚く形成された第2の導電膜4があるた
め、熱膨張係数の違いにより発生する反りを防止するこ
とができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、回路装置およびそ
の製造方法に関し、特に2枚の導電膜を用いた薄型で多
層配線も実現できる回路装置およびその製造方法に関す
るものである。
【0002】
【従来の技術】近年、ICパッケージは携帯機器や小型
・高密度実装機器への採用が進み、従来のICパッケー
ジとその実装概念が大きく変わろうとしている。例えば
特開2000−133678号公報に述べられている。
これは、絶縁樹脂シートの一例としてフレキシブルシー
トであるポリイミド樹脂シートを採用した半導体装置に
関する技術である。
【0003】図12〜図14は、フレキシブルシート5
0をインターポーザー基板として採用するものである。
尚、各図の上に示す図面は、平面図、下に示す図面は、
A−A線の断面図である。
【0004】まず図12に示すフレキシブルシート50
の上には、接着剤を介して銅箔パターン51が貼り合わ
されて用意されている。この銅箔パターン51は、実装
される半導体素子がトランジスタ、ICにより、そのパ
ターンが異なるが、一般には、ボンディングパッド51
A、アイランド51Bが形成されている。また符号52
は、フレキシブルシート50の裏面から電極を取り出す
ための開口部であり、前記銅箔パターン51が露出して
いる。
【0005】続いて、このフレキシブルシート50は、
ダイボンダーに搬送され、図13の如く、半導体素子5
3が実装される。その後、このフレキシブルシート50
は、ワイヤーボンダーに搬送され、ボンディングパッド
51Aと半導体素子53のパッドが金属細線54で電気
的に接続されている。
【0006】最後に、図14(A)の如く、フレキシブ
ルシート50の表面に封止樹脂55が設けられて封止さ
れる。ここでは、ボンディングパッド51A、アイラン
ド51B、半導体素子53および金属細線54を被覆す
るようにトランスファーモールドされる。
【0007】その後、図14(B)に示すように、半田
や半田ボール等の接続手段56が設けられ、半田リフロ
ー炉を通過することで開口部52を介してボンディング
パッド51Aと融着した球状の半田56が形成される。
しかもフレキシブルシート50には、半導体素子53が
マトリックス状に形成されるため、図14の様にダイシ
ングされ、個々に分離される。
【0008】また図14(C)に示す断面図は、フレキ
シブルシート50の両面に電極として51Aと51Dが
形成されているものである。このフレキシブルシート5
0は、一般に、両面がパターニングされてメーカーから
供給されている。
【0009】
【発明が解決しようとする課題】上述したフレキシブル
シート50を用いた半導体装置は周知の金属フレームを
用いないので、極めて小型で薄型のパッケージ構造を実
現できる利点を有するが、実質的にフレキシブルシート
50の表面に設けた1層の銅箔パターン51のみで配線
を行うので多層配線構造を実現できない問題点があっ
た。
【0010】また多層配線構造を実現するには支持強度
を保つために、フレキシブルシート50を約200μm
と十分に厚くする必要があり、薄型化に逆行する問題点
も有していた。
【0011】更に製造方法においては、前述した製造装
置、例えばダイボンター、ワイヤーボンダー、トランス
ファーモールド装置、リフロー炉等に於いて、フレキシ
ブルシート50が搬送されて、ステージまたはテーブル
と言われる部分に装着される。
【0012】しかしフレキシブルシート50のベースと
なる絶縁樹脂の厚みは50μm程度と薄くすると、表面
に形成される銅箔パターン51の厚みも9〜35μmと
薄い場合、図15に示すように反ったりして搬送性が非
常に悪く、また前述したステージやテーブルへの装着性
が悪い欠点があった。これは、絶縁樹脂自身が非常に薄
いために依る反り、銅箔パターン51と絶縁樹脂との熱
膨張係数との差による反りが考えられる。特にガラスク
ロス繊維の芯材のない堅い絶縁材料が、図15に示すよ
うに反っていると、上からの加圧で簡単に割れてしまう
問題点があった。
【0013】また開口部52の部分は、モールドの際に
上から加圧されるため、ボンディングパッド51Aの周
辺を上に反らせる力が働き、ボンディングパッド51A
の接着性を悪化させることもあった。
【0014】またフレキシブルシート50を構成する樹
脂材料自身にフレキシブル性が無かったり、熱伝導性を
高めるためにフィラーを混入すると、堅くなる。この状
態でワイヤーボンダーでボンディングするとボンディン
グ部分にクラックが入る場合がある。またトランスファ
ーモールドの際も、金型が当接する部分でクラックが入
る場合がある。これは図15に示すように反りがあると
より顕著に現れる。
【0015】今まで説明したフレキシブルシート50
は、裏面に電極が形成されないものであったが、図14
(C)に示すように、フレキシブルシート50の裏面に
も電極51Dが形成される場合もある。この時、電極5
1Dが前記製造装置と当接したり、この製造装置間の搬
送手段の搬送面と当接するため、電極51Dの裏面に損
傷が発生する問題があった。この損傷が入ったままで電
極として成るため、後に熱が加わったりすることにより
電極51D自身にクラックが入る問題点もあった。
【0016】またフレキシブルシート50の裏面に電極
51Dが設けられると、トランスファーモールドの際、
ステージに面接触できない問題点が発生する。この場
合、前述したようにフレキシブルシート50が堅い材料
で成ると、電極51Dが支点となり、電極51Dの周囲
が下方に加圧されるため、フレキシブルシート50にク
ラックを発生させる問題点があった。
【0017】
【課題を解決するための手段】本発明は上記の課題に鑑
みてなされ、第1に構造上では、第1の導電膜と、第2
の導電膜と、前記第1の導電膜と前記第2の導電膜とを
シート状に接着する絶縁樹脂と、前記第1の導電膜をエ
ッチングして形成された第1の導電配線層と、前記第2
の導電膜をエッチングして形成された第2の導電配線層
と、前記第1の導電配線層上に電気的に絶縁されて固着
される半導体素子と、前記第1の導電配線層と前記第2
の導電配線層とを所望の個所で前記絶縁樹脂を貫通して
接続する多層接続手段と、前記第1の導電配線層および
前記半導体素子を被覆する封止樹脂層と、前記第2の導
電配線層の所望個所に設けた外部電極とを具備する回路
装置により解決するものである。
【0018】第1の導電膜と第2の導電膜を極めて薄い
絶縁樹脂で電気的に絶縁するとともに物理的には一体化
したシートを実現し、第1の導電膜で第1の導電配線層
を形成し、第2の導電膜で第2の導電配線層を形成し、
多層接続手段で第1の導電配線層と第2の導電配線層を
接続して多層配線構造を実現している。
【0019】また半導体素子はオーバーコート樹脂で第
1の導電配線層と電気的に絶縁して固着されるので、半
導体素子下部に第1の導電配線層を自由に引き回しでき
る。
【0020】第2に製造方法上では、第1の導電膜と第
2の導電膜を絶縁樹脂で接着した回路基板を準備する工
程と、前記回路基板の所望個所に前記第1の導電膜およ
び前記絶縁樹脂に貫通孔を形成し、前記第2の導電膜を
選択的に露出する工程と、前記貫通孔に多層接続手段を
形成し、前記第1の導電膜と前記第2の導電膜を電気的
に接続する工程と、前記第1の導電膜を所望のパターン
にエッチングして第1の導電配線層を形成する工程と、
前記第1の導電配線層上に電気的に絶縁して半導体素子
を固着する工程と、前記第1の導電配線層および前記半
導体素子を封止樹脂層で被覆する工程と、前記第2の導
電膜を所望のパターンにエッチングして第2の導電配線
層を形成する工程と、前記第2の導電配線層の所望個所
に外部電極を形成する工程とを具備することにより上記
の課題を解決する。
【0021】第1の導電膜および第2の導電膜で厚く形
成されるため、絶縁樹脂が薄くてもシート状の回路基板
のフラット性が維持できる。
【0022】また、第1の導電配線層および半導体素子
を封止樹脂層で被覆する工程までは、第2の導電膜で機
械的強度を持たせ、その後は封止樹脂層で機械的強度を
持たせるので第2の導電膜で第2の導電配線層を容易に
形成できる。この結果絶縁樹脂は機械的強度は必要な
く、電気的絶縁を保持できる厚みまで薄くすることがで
きる。
【0023】更に、トランスファーモールド装置の下金
型と面で第2の導電膜全体と接触できるため、局部的な
加圧が無くなり絶縁樹脂のクラック発生を抑止すること
ができる。
【0024】更にまた、第1の導電膜は貫通孔に多層接
続手段を形成した後に、第1の導電配線層を形成するの
で、マスクなしで多層接続手段を形成できる。
【0025】
【発明の実施の形態】回路装置を説明する第1の実施の
形態本発明に依る回路装置は、図1に示す如く、第1の
導電膜3と、第2の導電膜4と、前記第1の導電膜3と
前記第2の導電膜4とをシート状に接着する絶縁樹脂2
と、前記第1の導電膜3をエッチングして形成された第
1の導電配線層5と、前記第2の導電膜4をエッチング
して形成された第2の導電配線層6と、前記第1の導電
配線層5上に電気的に絶縁されて固着される半導体素子
7と、前記第1の導電配線層5と前記第2の導電配線層
6とを所望の個所で前記絶縁樹脂2を貫通して接続する
多層接続手段12と、前記第1の導電配線層5および前
記半導体素子7を被覆する封止樹脂層13と、前記第2
の導電配線層6の所望個所に設けた外部電極14とから
構成されている。
【0026】まず絶縁樹脂シートについて説明する。図
3は、全体が絶縁樹脂シート1であり、中間には絶縁樹
脂2が設けられている。この絶縁樹脂2の表面には第1
の導電膜3が形成され、裏面には第2の導電膜4が形成
される。
【0027】つまり絶縁樹脂シート1の表面には実質全
域に第1の導電膜3が形成され、裏面にも実質全域に第
2の導電膜4が形成されるものである。また絶縁樹脂2
の材料は、ポリイミド樹脂またはエポキシ樹脂等の高分
子から成る絶縁材料で成る。また、第1の導電膜3およ
び第2の導電膜4は、好ましくは、Cuを主材料とする
もの、または公知のリードフレームの材料であり、メッ
キ法、蒸着法またはスパッタ法で絶縁樹脂2に被覆され
たり、圧延法やメッキ法により形成された金属箔が貼着
されても良い。
【0028】また絶縁樹脂シート1は、キャスティング
法で形成されても良い。以下に簡単にその製造方法を述
べる。まず平膜状の第1の導電膜の上に糊状のポリイミ
ド樹脂を塗布し、また平膜状の第2の導電膜の上にも糊
状のポリイミド樹脂を塗布する。そして両者のポリイミ
ドを半硬化させた後に貼り合わせると絶縁樹脂シート1
ができあがる。従って、絶縁樹脂シート1には補強用の
ガラスクロス繊維を不要としている。
【0029】本発明の特徴とする点は、第2の導電膜4
を第1の導電膜3よりも厚く形成するところにある。
【0030】第1の導電膜3は厚さが5〜35μm程度
に形成され、できるだけ薄くしてファインパターンが形
成できるように配慮される。第2の導電膜4は厚さが7
0〜200μm程度で良く、支持強度を持たせる点が重
視される。
【0031】従って、第2の導電膜4を厚く形成するこ
とにより、絶縁樹脂シート1の平坦性を維持でき、後の
工程の作業性を向上させ、絶縁樹脂2への欠陥、クラッ
ク等の誘発を防止することができる。
【0032】また平坦性を維持しながら封止樹脂を硬化
できるので、パケッジの裏面も平坦にでき、絶縁樹脂シ
ート1の裏面に形成される電極もフラットに配置でき
る。よって、実装基板上の電極と絶縁樹脂シート1裏面
の電極とを当接でき、半田不良を防止することができ
る。
【0033】絶縁樹脂2は、ポリイミド樹脂、エポキシ
樹脂等が好ましい。ペースト状のものを塗ってシートと
するキャスティング法の場合、その膜厚は、10μm〜
100μm程度である。またシートとして形成する場
合、市販のものは25μmが最小の膜厚である。また熱
伝導性が考慮され、中にフィラーが混入されても良い。
材料としては、ガラス、酸化Si、酸化アルミニウム、
窒化Al、Siカーバイド、窒化ボロン等が考えられ
る。
【0034】このように絶縁樹脂2は上述したフィラー
を混入した低熱抵抗樹脂、超低熱抵抗樹脂あるいはポリ
イミド樹脂と選択でき、形成する回路装置の性質により
使い分けることができる。
【0035】第1の導電配線層5は第1の導電膜3をエ
ッチングして形成される。第1の導電膜3は厚さが5〜
35μm程度に形成され、エッチングにより周辺にボン
デイングパッド10とこのボンデイングパッド10から
中央に延在される第1の導電配線層5とが形成される。
搭載される半導体素子のパッド数が多くなればなるほど
ファインパターン化が要求される。
【0036】第2の導電配線層6は第2の導電膜をエッ
チングして形成される。第2の導電膜4の膜厚は、70
μm〜200μm程度であり、ファインパターンには適
さないが、外部電極14の形成が主であり、必要に応じ
て多層配線を形成できる。
【0037】半導体素子7は第1の導電配線層5上を被
覆するオーバーコート樹脂8上に接着剤で固着され、半
導体素子7と第1の導電配線層5とは電気的に絶縁され
ている。この結果、半導体素子7の下にはファインパタ
ーンの第1の導電配線層5が自由に配線でき、配線の自
由度が大幅に増大する。半導体素子7の各電極パッド9
は周辺に設けた第1の導電配線層5の一部であるボンデ
イングパッド10にボンディングワイヤー11で接続さ
れている。なお、ボンデイングパッド10はボンディン
グが行えるように金あるいは銀メッキが表面に施されて
いる。
【0038】多層接続手段12は第1の導電配線層5と
第2の導電配線層6とを所望の個所で絶縁樹脂2を貫通
して接続している。多層配線手段12としては具体的に
は銅のメッキ膜が適している。また金、銀、パラジュウ
ム等のメッキ膜でも良い。
【0039】封止樹脂層13は第1の導電配線層5およ
び半導体素子7を被覆している。この封止樹脂層13は
完成した回路装置の機械的支持の働きも兼用している。
【0040】外部電極14は第2の導電配線層6の所望
個所に設けられる。すなわち、第2の導電配線層6の大
部分はオーバーコート樹脂15で被覆され、露出した第
2の導電配線層6上に半田で形成された外部電極14を
設ける。
【0041】図2を参照して、具体化された本発明の回
路装置を説明する。まず、実線で示すパターンは第1の
導電配線層5であり、点線で示すパターンは第2の導電
配線層6である。第1の導電配線層5は半導体素子7を
取り巻くようにボンディングパッド10が周辺に設けら
れ、一部では2段に配置されて多パッドを有する半導体
素子7に対応している。ボンディングパッド10は半導
体素子7の対応する電極パッド9とボンディングワイヤ
ー11で接続され、ボンディングパッド10からファイ
ンパターンの第1の導電配線層5が半導体素子7の下に
多数延在されて、黒丸で示す多層接続手段12で第2の
導電配線層6と接続されている。
【0042】斯かる構造であれば、200以上パッドを
有する半導体素子でも、第1の導電配線層5のファイン
パターンを利用して所望の第2の導電配線層6まで多層
配線構造で延在でき、第2の導電配線層6に設けられた
外部電極14から外部回路への接続が行える。回路装置
の製造方法を説明する第2の実施の形態本発明の回路装
置の製造方法について、図1〜図10を参照して説明す
る。
【0043】本発明の回路装置の製造方法は、第1の導
電膜3と第2の導電膜4を絶縁樹脂2で接着した絶縁樹
脂シート1を準備する工程と、前記絶縁樹脂シート1の
所望個所に前記第1の導電膜3および前記絶縁樹脂2に
貫通孔21を形成し、前記第2の導電膜4の裏面を選択
的に露出する工程と、前記貫通孔21に多層接続手段1
2を形成し、前記第1の導電膜3と前記第2の導電膜4
を電気的に接続する工程と、前記第1の導電膜3を所望
のパターンにエッチングして第1の導電配線層5を形成
する工程と、前記第1の導電配線層5上に電気的に絶縁
して半導体素子7を固着する工程と、前記第1の導電配
線層5および前記半導体素子7を封止樹脂層13で被覆
する工程と、前記第2の導電膜4を所望のパターンにエ
ッチングして第2の導電配線層6を形成する工程と、前
記第2の導電配線層6の所望個所に外部電極14を形成
する工程から構成されている。
【0044】本発明の第1の工程は、図3に示すよう
に、第1の導電膜3と第2の導電膜4を絶縁樹脂2で接
着した絶縁樹脂シート1を準備することにある。
【0045】絶縁樹脂シート1の表面は、実質全域に第
1の導電膜3が形成され、裏面にも実質全域に第2の導
電膜4が形成されるものである。また絶縁樹脂2の材料
は、ポリイミド樹脂またはエポキシ樹脂等の高分子から
成る絶縁材料で成る。また、第1の導電膜3および第2
の導電膜4は、好ましくは、Cuを主材料とするもの、
または公知のリードフレームの材料であり、メッキ法、
蒸着法またはスパッタ法で絶縁樹脂2に被覆されたり、
圧延法やメッキ法により形成された金属箔が貼着されて
も良い。
【0046】また絶縁樹脂シート1は、キャスティング
法で形成されても良い。以下に簡単にその製造方法を述
べる。まず平膜状の第1の導電膜3の上に糊状のポリイ
ミド樹脂を塗布し、また平膜状の第2の導電膜4の上に
も糊状のポリイミド樹脂を塗布する。そして両者のポリ
イミド樹脂を半硬化させた後に貼り合わせると絶縁樹脂
シート1ができあがる。
【0047】本発明の特徴とする点は、第2の導電膜4
を第1の導電膜3よりも厚く形成するところにある。
【0048】第1の導電膜3は厚さが5〜35μm程度
に形成され、できるだけ薄くしてファインパターンが形
成できるように配慮される。第2の導電膜4は厚さが7
0〜200μm程度で良く、支持強度を持たせる点が重
視される。
【0049】絶縁樹脂2は、ポリイミド樹脂、エポキシ
樹脂等が好ましい。ペースト状のものを塗ってシートと
するキャスティング法の場合、その膜厚は、10μm〜
100μm程度である。またシートとして形成する場
合、市販のものは25μmが最小の膜厚である。また熱
伝導性が考慮され、中にフィラーが混入されても良い。
材料としては、ガラス、酸化Si、酸化アルミニウム、
窒化Al、Siカーバイド、窒化ボロン等が考えられ
る。
【0050】このように絶縁樹脂2は上述したフィラー
を混入した低熱抵抗樹脂、超低熱抵抗樹脂あるいはポリ
イミド樹脂と選択でき、形成する回路装置の性質により
使い分けることができる。
【0051】本発明の第2の工程は、図4に示す如く、
絶縁樹脂シート1の所望個所に第1の導電膜3および絶
縁樹脂2に貫通孔21を形成し、第2の導電膜4を選択
的に露出することにある。
【0052】第1の導電膜3の貫通孔21を形成する部
分だけを露出してホトレジストで全面を被覆する。そし
てこのホトレジストを介して第1の導電膜3をエッチン
グする。第1の導電膜3はCuを主材料とするものであ
るので、エッチング液は、塩化第2鉄または塩化第2銅
を用いてケミカルエッチングを行う。貫通孔21の開口
径は、ホトリソグラフィーの解像度により変化するが、
ここでは50〜100μm程度である。またこのエッチ
ングの際に、第2の導電膜4は接着性のシート等でカバ
ーしてエッチング液から保護する。しかし第2の導電膜
4自体が十分に厚く、エッチング後にも平坦性が維持で
きる膜厚であれば、少々エッチングされても構わない。
なお、第1の導電膜3としてはAl、Fe、Fe−N
i、公知のリードフレーム材等でも良い。
【0053】続いて、ホトレジストを取り除いた後、第
1の導電膜3をマスクにして、レーザーにより貫通孔2
1の真下の絶縁樹脂2を取り除き、貫通孔21の底に第
2の導電膜4の裏面を露出させる。レーザーとしては、
炭酸ガスレーザーが好ましい。またレーザーで絶縁樹脂
を蒸発させた後、開口部の底部に残査がある場合は、過
マンガン酸ソーダまたは過硫酸アンモニウム等でウェッ
トエッチングし、この残査を取り除く。
【0054】なお、本工程では第1の導電膜3が10μ
m程度と薄い場合、ホトレジストで貫通孔21以外を被
覆した後に炭酸ガスレーザーで第1の導電膜3および絶
縁樹脂2を一括して貫通孔21を形成できる。この場合
には予め第1の導電膜3の表面を粗化する黒化処理工程
が必要である。
【0055】本発明の第3の工程は、図5に示す如く、
貫通孔21に多層接続手段12を形成し、第1の導電膜
3と第2の導電膜4を電気的に接続することにある。
【0056】貫通孔21を含む第1の導電膜3全面に第
2の導電膜4と第1の導電膜3の電気的接続を行う多層
接続手段12であるメッキ膜を形成する。このメッキ膜
は無電解メッキと電解メッキの両方で形成され、ここで
は、無電解メッキにより約2μmのCuを少なくとも貫
通孔21を含む第1の導電膜3全面に形成する。これに
より第1の導電膜3と第2の導電膜4が電気的に導通す
るため、再度この第1および第2導電膜3,4を電極に
して電解メッキを行い、約20μmのCuをメッキす
る。これにより貫通孔21はCuで埋め込まれ、多層接
続手段12が形成される。なお、商品名でエバラユージ
ライトというメッキ液を採用すると、貫通孔21のみを
選択的に埋め込むことも可能である。またメッキ膜は、
ここではCuを採用したが、Au、Ag、Pd等を採用
しても良い。またマスクを使用して部分メッキをしても
良い。
【0057】本発明の第4の工程は、図6および図7に
示す如く、第1の導電膜3を所望のパターンにエッチン
グして第1の導電配線層5を形成することにある。
【0058】第1の導電膜3上に所望のパターンのホト
レジストで被覆し、ボンディングパッド10およびボン
ディングパッド10から中央に延在される第1の導電配
線層5をケミカルエッチングにより形成する。第1の導
電膜3はCuを主材料とするものであるので、エッチン
グ液は、塩化第2鉄または塩化第2銅を用いれば良い。
【0059】第1の導電膜3は厚さが5〜35μm程度
に形成されているので、第1の導電配線層5は50μm
以下のファインパターンに形成できる。
【0060】続いて、第1の導電配線層5のボンディン
グパッド10を露出して他の部分をオーバーコート樹脂
8で被覆する。オーバーコート樹脂8は溶剤で溶かした
エポキシ樹脂等をスクリーン印刷で付着し、熱硬化させ
る。
【0061】また、図7に示す如く、ボンディングパッ
ド10上にはボンディング性を考慮して、Au、Ag等
のメッキ膜22が形成される。このメッキ膜22はオー
バーコート樹脂8をマスクとしてボンディングパッド1
0上に選択的に無電界メッキで付着されるか、また第2
の導電膜4を電極として電界メッキで付着される。
【0062】本発明の第5の工程は、図8に示す如く、
第1の導電配線層5上に電気的に絶縁して半導体素子7
を固着することにある。
【0063】半導体素子7はベアチップのままオーバー
コート樹脂8上に絶縁性接着樹脂25でダイボンドされ
る。半導体素子7とその下の第1の導電配線層5とはオ
ーバーコート樹脂8で電気的に絶縁されるので、第1の
導電配線層5は半導体素子7の下でも自由に配線でき、
多層配線構造を実現できる。
【0064】また、半導体素子7の各電極パッド9は周
辺に設けた第1の導電配線層5の一部であるボンデイン
グパッド10にボンディングワイヤー11で接続されて
いる。半導体素子7はフェイスダウンで実装されても良
い。この場合、半導体素子7の各電極パッド9表面に半
田ボールやバンプが設けられ、絶縁樹脂シート1の表面
には半田ボールの位置に対応した部分にボンディングパ
ッド10と同様の電極が設けられる(図11参照)。
【0065】ワイヤーボンデインクの時の絶縁樹脂シー
ト1を用いるメリットについて述べる。一般にAu線の
ワイヤーボンディングの際は、200℃〜300℃に加
熱される。この時、第2の導電膜4が薄いと、絶縁樹脂
シート1が反り、この状態でボンディングヘッドを介し
て絶縁樹脂シート1が加圧されると、絶縁樹脂シート1
に亀裂の発生する可能性がある。これは絶縁樹脂2にフ
ィラーが混入されると、材料自体が堅くなり柔軟性を失
うため、より顕著に現れる。また樹脂は金属から比べる
と柔らかいので、AuやAlのボンディングでは、加圧
や超音波のエネルギーが発散してしまう。しかし、絶縁
樹脂2を薄く且つ第2の導電膜4自体が厚く形成される
ことでこれらの問題を解決することができる。
【0066】本発明の第6の工程は、図9に示す如く、
第1の導電配線層5および半導体素子7を封止樹脂層1
3で被覆することにある。
【0067】絶縁樹脂シート1は、モールド装置にセッ
トされて樹脂モールドを行う。モールド方法としては、
トランスファーモールド、インジェクションモールド、
塗布、ディピング等でも可能である。しかし、量産性を
考慮すると、トランスファーモールド、インジェクショ
ンモールドが適している。
【0068】本工程では、モールドキャビティーの下金
型に絶縁樹脂シート1はフラットで当接される必要があ
るが、厚い第2の導電膜4がこの働きをする。しかもモ
ールドキャビティーから取り出した後も、封止樹脂層1
3の収縮が完全に完了するまで、第2の導電膜4によっ
てパッケージの平坦性を維持している。
【0069】すなわち、本工程までの絶縁樹脂シート1
の機械的支持の役割は第2の導電膜4により担われてい
る。
【0070】本発明の第7の工程は、図10に示す如
く、第2の導電膜4を所望のパターンにエッチングして
第2の導電配線層6を形成することにある。
【0071】第2の導電膜4は、所望のパターンのホト
レジストで被覆し、ケミカルエッチングで第2の導電配
線層6を形成する。第2の導電膜4は厚いのでファイン
パターン化には適していないが、大部分が外部電極14
を形成する目的であり問題はない。第2の導電配線層6
は図2に示すように一定の間隔で配列され、個々は第1
の導電配線層5と多層接続手段12を介して電気的に接
続されて多層配線構造を実現している。なお必要であれ
ば余白部分で第1の導電配線層5を交差させるための第
2の導電配線層6を形成しても良い。
【0072】本発明の第8の工程は、図1に示す如く、
第2の導電配線層6の所望個所に外部電極14を形成す
ることにある。
【0073】第2の導電配線層15は外部電極14を形
成する部分を露出して溶剤で溶かしたエポキシ樹脂等を
スクリーン印刷してオーバーコート樹脂15で大部分を
被覆する。次に半田のリフローによりこの露出部分に外
部電極14を同時に形成する。
【0074】最後に、絶縁樹脂シート1には回路装置が
多数マトリックス状に形成されているので、封止樹脂層
13および絶縁樹脂シート1をダイシングしてそれらを
個々の回路装置に分離する。
【0075】図11に半導体素子7はフェイスダウンで
実装された構造を示す。図1と共通する構成要素は同一
符号を付している。半導体素子7にはバンプ電極31が
設けられ、このバンプ電極31とバッド電極10とが接
続される。オーバーコート樹脂8と半導体素子7の隙間
はアンダーフィル樹脂32で充填される。この構造では
ボンディングワイヤーを無くすることができ、封止樹脂
層13の厚みを更に薄くできる。また外部電極14は第
2の導電膜4をエッチングしてその表面を金あるいはパ
ラジウムメッキ膜33で被覆したバンプ電極でも達成で
きる。
【0076】
【発明の効果】本発明に依れば、構造上では以下の利点
を有する。
【0077】第1に、第1の導電膜を薄く形成されてい
るため、第1の導電配線層がファインパターン化でき、
電極パッド数が100以上の半導体素子の組み込みが可
能となる。
【0078】第2に、オーバーコート樹脂で半導体素子
と第1の導電配線層とを電気的に絶縁できるので、半導
体素子の下まで配線が可能となり第1の導電配線層の引
き回しの自由度が大幅に増し、多層配線構造が実現でき
る。
【0079】第3に、絶縁樹脂シートの採用により従来
のガラスエポキシ基板やフレキシブルシート等のインタ
ーポーザー基板を用いる場合に比べて、機械的強度を第
2の導電膜および封止樹脂層で持たせるので極めて薄型
の構造を実現できる。
【0080】第4に、絶縁樹脂として低熱樹脂あるいは
超低熱樹脂を用いることで、絶縁樹脂を薄くできるだけ
でなくその熱抵抗も大幅に低減でき、半導体素子の発熱
を直ちに放熱できる。
【0081】また、本発明の製造方法では以下の利点を
有する。
【0082】第1に、絶縁樹脂シートとして反りを第2
の導電膜で解消でき、搬送性等を向上させることができ
る。
【0083】第2に、絶縁樹脂に形成する貫通孔を炭酸
ガスレーザーで形成するので、その後直ちに多層接続手
段のメッキを行え、工程が極めてシンプルとなる。また
多層接続手段として銅メッキを用いれば、銅の第1の導
電膜および第2の導電膜と同一材料となり、その後の工
程がシンプルとなる。
【0084】第3に、多層接続手段をメッキ膜で実現で
きるので、第1の導電配線層を形成する前に多層接続手
段をマスクなしで形成でき、第1の導電配線層の形成時
に同時にパターニングできるので、多層接続手段の形成
が極めて容易である。
【0085】第4に、封止樹脂層形成時まで絶縁樹脂シ
ートの機械的支持を第2の導電膜で行い、第2の導電配
線層を形成後は絶縁樹脂シートの機械的支持を封止樹脂
層で行うので、絶縁樹脂の機械的な強度は問われずに極
めて薄型の実装方法を実現できる。
【0086】第5に、絶縁樹脂自体が堅いものでも、ま
たフィラーが混入されて堅くなったものあっても、両面
を第1および第2の導電膜でカバーされているので、製
造工程で絶縁樹脂シート自体のフラット性が高まり、ク
ラックの発生を防止できる。
【0087】第6に、絶縁樹脂シートは裏面に第2の導
電膜が厚く形成されるため、チップのダイボンディン
グ、ワイヤーボンダー、半導体素子の封止のための支持
基板として利用できる。しかも、絶縁樹脂材料自身が柔
らかい場合でもワイヤーボンディング時のエネルギーの
伝搬を向上できワイヤーボンディング性も向上できる。
【図面の簡単な説明】
【図1】 本発明の回路装置を説明する断面図である。
【図2】 本発明の回路装置を説明する平面図である。
【図3】 本発明の回路装置の製造方法を説明する断面
図である。
【図4】 本発明の回路装置の製造方法を説明する断面
図である。
【図5】 本発明の回路装置の製造方法を説明する断面
図である。
【図6】 本発明の回路装置の製造方法を説明する断面
図である。
【図7】 本発明の回路装置の製造方法を説明する断面
図である。
【図8】 本発明の回路装置の製造方法を説明する断面
図である。
【図9】 本発明の回路装置の製造方法を説明する断面
図である。
【図10】 本発明の回路装置の製造方法を説明する断
面図である。
【図11】 本発明の他の回路装置を説明する断面図で
ある。
【図12】 従来の半導体装置の製造方法を説明する図
である。
【図13】 従来の半導体装置の製造方法を説明する図
である。
【図14】 従来の半導体装置の製造方法を説明する図
である。
【図15】 従来のフレキシブルシートを説明する図で
ある。
【符号の説明】
1 絶縁樹脂シート 2 絶縁樹脂 3 第1の導電膜 4 第2の導電膜 5 第1の導電配線層 6 第2の導電配線層 7 半導体素子 8 オーバーコート樹脂 9 電極パッド 10 ボンディングパッド 11 ボンディングワイヤー 12 多層接続手段 13 封止樹脂層 14 外部電極 15 オーバーコート樹脂 21 貫通孔 22 メッキ膜 25 絶縁接着樹脂
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/14 R (72)発明者 小林 義幸 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 中村 岳史 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 Fターム(参考) 5E317 AA24 BB12 CC32 CC33 GG09 GG16 5E339 AB02 BC02 BE11 BE13

Claims (24)

    【特許請求の範囲】
  1. 【請求項1】 第1の導電膜と、 第2の導電膜と、 前記第1の導電膜と前記第2の導電膜とをシート状に接
    着する絶縁樹脂と、 前記第1の導電膜をエッチングして形成された第1の導
    電配線層と、 前記第2の導電膜をエッチングして形成された第2の導
    電配線層と、 前記第1の導電配線層上に電気的に絶縁されて固着され
    る半導体素子と、 前記第1の導電配線層と前記第2の導電配線層とを所望
    の個所で前記絶縁樹脂を貫通して接続する多層接続手段
    と、 前記第1の導電配線層および前記半導体素子を被覆する
    封止樹脂層と、 前記第2の導電配線層の所望個所に設けた外部電極とを
    具備することを特徴とした回路装置。
  2. 【請求項2】 前記第2の導電膜は第1の導電膜より厚
    く形成し支持強度を持たせることを特徴とする請求項1
    記載の回路装置。
  3. 【請求項3】 前記絶縁樹脂はポリイミド樹脂またはエ
    ポキシ樹脂を主成分とすることを特徴とする請求項1記
    載の回路装置。
  4. 【請求項4】 前記絶縁樹脂は前記第2の導電膜よりも
    薄いことを特徴とする請求項1記載の回路装置。
  5. 【請求項5】 前記半導体素子は前記第1の導電配線層
    上を被覆するオーバーコート樹脂上に固着されることを
    特徴とする請求項1記載の回路装置。
  6. 【請求項6】 前記多層接続手段は導電金属のメッキ膜
    であることを特徴とする請求項1記載の回路装置。
  7. 【請求項7】 前記第2の導電配線層のほとんどをオー
    バーコート樹脂で被覆し、該オーバーコート樹脂から露
    出された所望個所に半田より成る外部電極を設けたこと
    を特徴とする請求項1記載の回路装置。
  8. 【請求項8】 第1の導電膜と第2の導電膜を絶縁樹脂
    で接着した絶縁樹脂シートを準備する工程と、 前記絶縁樹脂シートの所望個所に前記第1の導電膜およ
    び前記絶縁樹脂に貫通孔を形成し、前記第2の導電膜の
    裏面を選択的に露出する工程と、 前記貫通孔に多層接続手段を形成し、前記第1の導電膜
    と前記第2の導電膜を電気的に接続する工程と、 前記第1の導電膜を所望のパターンにエッチングして第
    1の導電配線層を形成する工程と、 前記第1の導電配線層上に電気的に絶縁して半導体素子
    を固着する工程と、 前記第1の導電配線層および前記半導体素子を封止樹脂
    層で被覆する工程と、 前記第2の導電膜を所望のパターンにエッチングして第
    2の導電配線層を形成する工程と、 前記第2の導電配線層の所望個所に外部電極を形成する
    工程とを具備することを特徴とする回路装置の製造方
    法。
  9. 【請求項9】 前記第1の導電膜および前記第2の導電
    膜は銅箔で形成されることを特徴とする請求項8記載の
    回路装置の製造方法。
  10. 【請求項10】 前記第1の導電膜は前記第2の導電膜
    より薄く形成され、前記第1の導電配線層を微細パター
    ン化することを特徴とする請求項8記載の回路装置の製
    造方法。
  11. 【請求項11】 前記第2の導電膜は前記第1の導電膜
    より厚く形成され、前記封止樹脂層で被覆する工程まで
    前記第2の導電膜で機械的に支持することを特徴とする
    請求項8記載の回路装置の製造方法。
  12. 【請求項12】 前記封止樹脂層で被覆する工程後では
    前記封止樹脂層で機械的に支持することを特徴とする請
    求項8記載の回路装置の製造方法。
  13. 【請求項13】 前記貫通孔は前記第1の導電膜をエッ
    チングした後に、前記第1の導電膜をマスクとして前記
    絶縁樹脂をレーザーエッチングすることを特徴とする請
    求項8記載の回路装置の製造方法。
  14. 【請求項14】 前記レーザーエッチングは炭酸ガスレ
    ーザーを用いることを特徴とする請求項13記載の回路
    装置の製造方法。
  15. 【請求項15】 前記多層接続手段は導電金属の無電界
    メッキおよび電界メッキで前記貫通孔および前記第1の
    導電膜の表面に形成されることを特徴とする請求項8記
    載の回路装置の製造方法。
  16. 【請求項16】 前記第1の導電配線層を形成後、所望
    の個所を残してオーバーコート樹脂で被覆することを特
    徴とする請求項8記載の回路装置の製造方法。
  17. 【請求項17】 前記第1の導電配線層の所望の個所に
    金あるいは銀のメッキ層を形成することを特徴とする請
    求項16記載の回路装置の製造方法。
  18. 【請求項18】 前記オーバーコート樹脂上に前記半導
    体素子を固着することを特徴とする請求項16記載の回
    路装置の製造方法。
  19. 【請求項19】 前記半導体素子の電極と前記金あるい
    は銀のメッキ層とをボンディングワイヤで接続すること
    を特徴とする請求項17記載の回路装置の製造方法。
  20. 【請求項20】 前記封止樹脂層はトランスファーモー
    ルドで形成されることを特徴とする請求項8記載の回路
    装置の製造方法。
  21. 【請求項21】 前記第2の導電配線層のほとんどをオ
    ーバーコート樹脂で被覆することを特徴とする請求項8
    記載の回路装置の製造方法。
  22. 【請求項22】 前記外部電極は半田のスクリーン印刷
    で半田を付着し、加熱溶融して形成されることを特徴と
    する請求項8記載の回路装置の製造方法。
  23. 【請求項23】 前記外部電極は半田のリフローで形成
    されることを特徴とする請求項8記載の回路装置の製造
    方法。
  24. 【請求項24】 前記外部電極は前記第2の導電膜を所
    望のパターンにエッチングしその表面を金あるいはパラ
    ジウムメッキされて形成されることを特徴とする請求項
    8記載の回路装置の製造方法。
JP2001185420A 2001-06-19 2001-06-19 回路装置およびその製造方法 Pending JP2003007921A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001185420A JP2003007921A (ja) 2001-06-19 2001-06-19 回路装置およびその製造方法
TW091111250A TWI267965B (en) 2001-06-19 2002-05-28 Electric circuit device and process for making same
US10/171,824 US6936927B2 (en) 2001-06-19 2002-06-14 Circuit device having a multi-layer conductive path
KR1020020034087A KR20020096985A (ko) 2001-06-19 2002-06-18 회로 장치 및 그 제조 방법
CNB021231540A CN1191619C (zh) 2001-06-19 2002-06-19 电路装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001185420A JP2003007921A (ja) 2001-06-19 2001-06-19 回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003007921A true JP2003007921A (ja) 2003-01-10

Family

ID=19025008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001185420A Pending JP2003007921A (ja) 2001-06-19 2001-06-19 回路装置およびその製造方法

Country Status (5)

Country Link
US (1) US6936927B2 (ja)
JP (1) JP2003007921A (ja)
KR (1) KR20020096985A (ja)
CN (1) CN1191619C (ja)
TW (1) TWI267965B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199468B2 (en) 2003-06-30 2007-04-03 Sanyo Electric Co., Ltd. Hybrid integrated circuit device with high melting point brazing material
KR20130139765A (ko) * 2012-06-13 2013-12-23 훼어촤일드 세미컨덕터 코포레이션 신축성 전력 모듈 반도체 패키지

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107952B2 (ja) * 2002-12-04 2008-06-25 三洋電機株式会社 回路装置の製造方法
JP3877717B2 (ja) * 2003-09-30 2007-02-07 三洋電機株式会社 半導体装置およびその製造方法
JP4844392B2 (ja) * 2004-05-21 2011-12-28 日本電気株式会社 半導体装置及び配線基板
CN100552926C (zh) * 2004-05-21 2009-10-21 日本电气株式会社 半导体器件、配线基板及其制造方法
JP4651359B2 (ja) * 2004-10-29 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4558539B2 (ja) * 2005-03-09 2010-10-06 日立協和エンジニアリング株式会社 電子回路用基板、電子回路、電子回路用基板の製造方法および電子回路の製造方法
JP2007004775A (ja) * 2005-05-23 2007-01-11 Toshiba Corp 半導体メモリカード
JP4452222B2 (ja) 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
TWI283056B (en) * 2005-12-29 2007-06-21 Siliconware Precision Industries Co Ltd Circuit board and package structure thereof
JP2008091719A (ja) * 2006-10-03 2008-04-17 Shinko Electric Ind Co Ltd 半導体装置
JP4498378B2 (ja) * 2007-03-30 2010-07-07 三洋電機株式会社 基板およびその製造方法、回路装置およびその製造方法
US7863102B2 (en) * 2008-02-22 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with external interconnects within a die platform
US10043707B2 (en) * 2012-10-16 2018-08-07 Qorvo Us, Inc. Additive conductor redistribution layer (ACRL)
CN104995731B (zh) * 2013-03-29 2019-11-26 三菱综合材料株式会社 功率模块
WO2015004832A1 (ja) * 2013-07-11 2015-01-15 三菱電機株式会社 パワーモジュール
EP3279927A4 (en) * 2015-03-31 2018-11-14 Hamamatsu Photonics K.K. Semiconductor device
DE102018200023A1 (de) * 2018-01-02 2019-07-04 Osram Gmbh Konversionsvorrichtung mit geschichteter leiterstruktur
CN115020370B (zh) * 2021-03-04 2024-11-01 瑞昱半导体股份有限公司 封装载板及应用其的芯片封装结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473512A (en) * 1993-12-16 1995-12-05 At&T Corp. Electronic device package having electronic device boonded, at a localized region thereof, to circuit board
US6384344B1 (en) * 1995-06-19 2002-05-07 Ibiden Co., Ltd Circuit board for mounting electronic parts
CN100426491C (zh) * 1997-10-17 2008-10-15 揖斐电株式会社 封装基板
JPH11307689A (ja) * 1998-02-17 1999-11-05 Seiko Epson Corp 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
US6365979B1 (en) * 1998-03-06 2002-04-02 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP3169919B2 (ja) * 1998-12-21 2001-05-28 九州日本電気株式会社 ボールグリッドアレイ型半導体装置及びその製造方法
US6707152B1 (en) * 1999-04-16 2004-03-16 Micron Technology, Inc. Semiconductor device, electrical conductor system, and method of making
JP2001320171A (ja) * 2000-05-08 2001-11-16 Shinko Electric Ind Co Ltd 多層配線基板及び半導体装置
JP2001339043A (ja) * 2000-05-30 2001-12-07 Mitsubishi Electric Corp 半導体装置及びそれを用いた半導体モジュール
JP3916854B2 (ja) * 2000-06-28 2007-05-23 シャープ株式会社 配線基板、半導体装置およびパッケージスタック半導体装置
JP3866033B2 (ja) * 2000-12-14 2007-01-10 シャープ株式会社 半導体装置の製造方法
JP2003007918A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置の製造方法
JP3583396B2 (ja) * 2001-10-31 2004-11-04 富士通株式会社 半導体装置の製造方法、薄膜多層基板及びその製造方法
US6573595B1 (en) * 2002-04-24 2003-06-03 Scientek Corp. Ball grid array semiconductor package with resin coated metal core

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199468B2 (en) 2003-06-30 2007-04-03 Sanyo Electric Co., Ltd. Hybrid integrated circuit device with high melting point brazing material
KR20130139765A (ko) * 2012-06-13 2013-12-23 훼어촤일드 세미컨덕터 코포레이션 신축성 전력 모듈 반도체 패키지
KR101924917B1 (ko) * 2012-06-13 2018-12-04 페어차일드 세미컨덕터 코포레이션 신축성 전력 모듈 반도체 패키지

Also Published As

Publication number Publication date
US6936927B2 (en) 2005-08-30
TWI267965B (en) 2006-12-01
CN1191619C (zh) 2005-03-02
US20020190377A1 (en) 2002-12-19
KR20020096985A (ko) 2002-12-31
CN1392601A (zh) 2003-01-22

Similar Documents

Publication Publication Date Title
JP2003007921A (ja) 回路装置およびその製造方法
JP3450238B2 (ja) 半導体装置及びその製造方法
JP4052915B2 (ja) 回路装置の製造方法
KR100622514B1 (ko) 회로 장치의 제조 방법
JP2003152002A (ja) 電子デバイス及び電子デバイス封止方法及び電子デバイス接続方法
JPH10178145A (ja) 半導体装置及びその製造方法並びに半導体装置用絶縁基板
JP2003007918A (ja) 回路装置の製造方法
US6720209B2 (en) Method for fabricating a circuit device
KR100644977B1 (ko) 회로 장치의 제조 방법
US7141509B2 (en) Method for fabricating a circuit device
JP2004119727A (ja) 回路装置の製造方法
KR20040027346A (ko) 회로 장치의 제조 방법
KR100639737B1 (ko) 회로 장치의 제조 방법
JP3685724B2 (ja) 回路装置
US20030205793A1 (en) Wire-bonded chip on board package
JP2004158596A (ja) 回路装置の製造方法