[go: up one dir, main page]

JP2004343030A - 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール - Google Patents

配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール Download PDF

Info

Publication number
JP2004343030A
JP2004343030A JP2003307897A JP2003307897A JP2004343030A JP 2004343030 A JP2004343030 A JP 2004343030A JP 2003307897 A JP2003307897 A JP 2003307897A JP 2003307897 A JP2003307897 A JP 2003307897A JP 2004343030 A JP2004343030 A JP 2004343030A
Authority
JP
Japan
Prior art keywords
bump
circuit board
wiring
bumps
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003307897A
Other languages
English (en)
Inventor
Asao Iijima
朝雄 飯島
Kimiyoshi Endo
仁誉 遠藤
Kazuo Ikenaga
和夫 池永
Hiroshi Ohira
洋 大平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Corp
Original Assignee
North Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Corp filed Critical North Corp
Priority to JP2003307897A priority Critical patent/JP2004343030A/ja
Priority to TW093107787A priority patent/TW200507218A/zh
Priority to KR1020040021668A priority patent/KR20040086783A/ko
Priority to US10/812,349 priority patent/US20040201096A1/en
Priority to CN200810169136XA priority patent/CN101408688B/zh
Priority to CNB2004100318947A priority patent/CN100542375C/zh
Publication of JP2004343030A publication Critical patent/JP2004343030A/ja
Priority to HK05106338.3A priority patent/HK1073965B/xx
Priority to US12/658,926 priority patent/US20100242270A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W72/5522
    • H10W72/884
    • H10W74/15
    • H10W90/724
    • H10W90/732
    • H10W90/734
    • H10W90/754

Landscapes

  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Liquid Crystal (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】 バンプ6を層間接続手段とする配線回路基板2のバンプ6と他の基板、例えばプリント回路基板14の配線層16等との間を接続する半田ボール12の形成に要する工程を少なくすることのでき、延いては配線回路基板2の低価格化を図る。
【解決手段】 配線層10の表面部に直接に又はエッチングバリア層8を介して複数のバンプ6を形成し、配線層10のバンプ形成面のバンプ6の形成されていない部分に層間絶縁膜4を形成し、バンプ6の頂面に直接に半田ボール12を形成してなる。
【選択図】 図1

Description

本発明は、例えばIC、LSI等の電子デバイス実装用の配線回路基板、特に高密度実装を実現できる配線回路基板と、その製造方法と、その配線回路基板を備えた回路モジュールに関する。
本願出願人会社は、多層配線回路基板製造技術として、バンプ形成用の銅層(厚さ例えば100μm)の一方の主面に例えばニッケルからなるエッチングバリア層(厚さ例えば1μm)を例えばメッキにより形成し、更に、該エッチングバリア層の主表面に導体回路形成用の銅箔(厚さ例えば18μm)を形成した配線回路基板形成用部材をベースとして用い、それを適宜加工することにより多層配線回路基板を得る技術を開発し、その開発した技術について例えば特願2002−230142(:特開2002−43506号公報)、特願2002−66410等の出願により提案した。
このようなバンプを活かした配線回路基板のバンプと、他のプリント回路基板の配線層との半田ボールを介しての接続は、従来においては、図14に示すように行われていた。
同図において、aは配線回路基板の層間絶縁膜で、例えばポリイミドからなる。bは銅からなるバンプ、cはニッケルからなるエッチングバリア層、dは銅からなる配線層、eは上記層間絶縁膜aの各バンプb毎にその頂面を開口させるようにその上部に形成された開口孔、fは該各開口孔に形成された半田ボール下地膜で、銅下地上にニッケル、金等により形成された多層構造を有し、メッキ等により形成される。
このような配線回路基板は、例えば次のようにしてつくられる。上記バンプbとなる厚い銅層と、エッチングバリア層cとなるニッケル層と、配線層dとなる薄い銅層を積層した三層構造の金属層を用意し、その銅層bを選択的にエッチングする(その際にエッチングバリア層cがエッチングストッパとなって配線層dとなる薄い銅層が侵蝕されるのを阻む)ことによりバンプbを形成し、その後、上記層間絶縁膜aのバンプb部の上面から選択的にポリイミド樹脂を化学的にエッチングすることにより或いはレーザ光照射をすることにより上記開口孔eを形成する。
その後、メッキにより上記半田ボール下地膜fを形成し、該半田ボール下地膜fを選択的にエッチングすることにより配線回路を形成し、更に、銅層dの選択的エッチングにより配線層dを形成する。その後、上記選択的にエッチングされた各半田ボール下地膜f上に半田ボールgを形成する。
そして、上記各配線層dには図示しないLSI等の半導体チップの各電極が接続される等して配線回路基板に半導体チップがフェースダウンあるいはフェースアップで搭載される。
更に、その配線回路基板には、図14に示すようにプリント回路基板hに搭載される。具体的には、プリント回路基板hの各配線層iを、配線回路基板の、該各配線層iに対応する半田ボールgに接続することにより、配線回路基板がプリント回路基板hに搭載される。
特開2002−43506号公報 特願2002−66410
ところで、上述した従来の技術には、配線回路基板に層間絶縁膜aを形成した後、半田ボールgを形成するまでに要する工程数が多く、製造コストが高くなるという問題があった。
即ち、上記従来の技術によれば、層間絶縁膜aの形成後、その選択的エッチングにより開口孔eを形成し、メッキにより複数層の半田ボール下地膜fを形成し、その選択的エッチングを行って各バンプb毎にそれと接続された半田ボール下地膜fが独立するようにパターニングし、その後、半田ボールgを形成するというかなり多くの工程が必要であった。
本発明はこのような問題を解決すべく為されたもので、バンプを層間接続手段とする配線回路基板の該バンプと他の基板、例えばプリント回路基板の配線層等との間を接続するのに要する工程を少なくすることのできるようにし、延いては、配線回路基板の低価格化を図ることを目的とする。
請求項1の配線回路基板は、配線層の表面部に直接に又はエッチングバリア層を介して複数のバンプを形成し、該配線層のバンプ形成面の上記バンプの形成されていない部分に層間絶縁膜を形成し、上記バンプの頂面に、直接に、又は上記層間絶縁膜表面に該バンプと接続するように形成された配線層を介して、半田ボールを形成したことを特徴とする。
尚、配線層と、バンプとの間に、エッチングバリア層を設けることは必ずしも不可欠ではない。というのは、金属層を一方の表面側から選択的にハーフエッチング(金属層の厚さよりも適宜浅いエッチング)することによりバンプを形成するということが可能であり、その場合にはエッチングバリア層が必要ではないからである。このことは、他の請求項の配線回路基板にも当てはまる。
請求項2の配線回路基板は、請求項1記載の配線回路基板において、前記配線層及びバンプが銅からなることを特徴とする。
請求項3の配線回路基板は、請求項1又は2記載の配線回路基板において、前記層間絶縁膜に、バンプが多数形成されたバンプ形成領域と、バンプが形成されないフレキシブルなバンプ非形成領域とを有し、該バンプ非形成領域が曲折可能にしてなる或いは少なくとも一部にて曲折してなることを特徴とする。
請求項4の配線回路基板は、請求項1、2又は3記載の配線回路基板において、前記各バンプの頂面が凹球面に形成され、上記バンプの凹球面に形成された上記頂面に直接に半田ボールが形成されてなることを特徴とする。
請求項5の回路モジュールは、配線層の表面部に直接に又はエッチングバリア層を介して複数のバンプを形成し、上記配線層のバンプ形成面の上記バンプの形成されていない部分に層間絶縁膜を形成し、上記バンプの頂面に、直接に、又は上記層間絶縁膜表面に該バンプと接続するように形成された配線層を介して、半田ボールを形成したフレキシブルな配線回路基板と、リジットな絶縁基板の少なくとも一方の表面に上記配線膜と接続される配線膜が形成されたリジットな配線回路基板と、からなり、上記フレキシブルな配線回路基板の配線膜の少なくとも一部と、上記リジットな配線回路基板の配線膜の少なくとも一部とが、上記半田ボールを介して接続されてなることを特徴とする。
請求項6の回路モジュールは、配線層の表面部に直接に又はエッチングバリア層を介して複数のバンプを形成し、上記配線層のバンプ形成面の上記バンプの形成されていない部分に層間絶縁膜を形成し、上記バンプの頂面に、直接に、又は上記層間絶縁膜表面に該バンプと接続するように形成された配線層を介して、半田ボールを形成したフレキシブルな配線回路基板と、フレキシブルな絶縁基板の少なくとも一方の表面に上記配線膜と接続される配線膜が形成された上記配線回路基板とは別のフレキシブルな配線回路基板と、からなり、上記フレキシブルな配線回路基板の配線膜の少なくとも一部と、上記別のフレキシブルな配線回路基板の配線膜の少なくとも一部とが、上記半田ボールを介して接続されてなることを特徴とする。
請求項7の回路モデュールは、請求項5又は6記載の回路モデュールにおいて、前記各バンプの頂面が凹球面に形成され、上記バンプの凹球面に形成された上記頂面に直接に半田ボールが形成されてなることを特徴とする。
請求項8の配線回路基板の製造方法は、金属層の表面に直接に又はエッチングバリア層を介してバンプを形成した基板を用意し、該基板の金属層のバンプ形成側の面のバンプが形成されていない部分にバンプより厚く層間絶縁膜を形成し、上記基板の層間絶縁膜を上記各バンプの頂面が露出するまで研磨し、該基板の上記各バンプの露出する頂面上に半田ボールを形成することを特徴とする。
請求項9の配線回路基板の製造方法は、金属層の表面に直接に又はエッチングバリア層を介してバンプを形成した基板を用意し、該基板の金属層のバンプ形成側の面のバンプが形成されていない部分にバンプより厚く層間絶縁膜を形成し、上記基板の層間絶縁膜を上記各バンプの頂面が露出するまで研磨し、該基板の上記層間絶縁膜の表面に金属層を形成し、該層間絶縁膜表面の金属層を選択的にエッチングすることにより配線層を形成し、各バンプの露出する頂面上に又は該バンプと接続された上記配線層上に半田ボールを形成することを特徴とする。
請求項10の配線回路基板の製造方法は、請求項8又は9記載の配線回路基板の製造方法において、前記層間絶縁膜を形成するよりも前に、各バンプを上から加圧して押し潰すことによりその頂面の径を大きくする工程を有することを特徴とする。
請求項11の配線回路基板の製造方法は、請求項8、9又は10記載の配線回路基板の製造方法において、前記基板の前記層間絶縁膜を前記各バンプの頂面が露出するまで研磨した後、該バンプの露出した頂面上に前記半田ボールを形成する前に、該バンプの頂面をエッチングすることにより凹球面にする工程を有することを特徴とする。
請求項12の回路モジュールは、配線層の表面部に直接に又はエッチングバリア層を介して複数のバンプを形成し、上記配線層のバンプ形成面の上記バンプの形成されていない部分に層間絶縁膜を形成した一つの配線回路基板と、液晶素子の基板を成し、透明配線膜を有する液晶装置用透明基板と、からなり、上記一つの配線回路基板の各バンプと、上記別の液晶装置用透明基板の透明配線膜の上記各バンプと対応する部分とが、直接に或いは上記バンプの頂面に形成した配線膜及び半田ボールを介して接続されて液晶装置を成すことを特徴とする。
請求項13の回路モジュールは、請求項12記載の回路モジュールにおいて、前記一つの配線回路基板の各バンプの頂面が凹球面に形成され、その凹球面に形成された上記頂面に直接に半田ボールが形成されてなることを特徴とする。
請求項1の配線回路基板によれば、バンプの頂面に直接に、又は上記層間絶縁膜表面に該バンプと接続するように形成された配線層を介して半田ボールを形成してなるので、半田ボールの下地となる半田ボール下地膜をわざわざ形成する必要がなくなり、配線回路基板を製造するに必要となる製造工数の低減を図ることができる。
従って、配線回路基板の低価格化を図ることができる。
請求項2の配線回路基板によれば、前記配線層及びバンプが比抵抗が小さな銅からなるので、寄生抵抗を低減することができる。
請求項3の配線回路基板によれば、前記層間絶縁膜に、バンプが多数形成されたバンプ形成領域と、バンプが形成されないバンプ非形成領域とを設け、その一部を曲折して使用するので、LSI等の半導体チップを立体的に配置して使用することができ、限られた空間内に多数のチップを高密度配置することができる。
請求項4の配線回路基板によれば、請求項1、2又は3の配線回路基板において、バンプの凹球面に形成された頂面に半田ボールを直接に形成するので、接続面積をより広くし、接続強度をより強めることができるので、より信頼度を高め、寿命を長くすることができる。
請求項5の回路モジュールによれば、請求項1に係るフレキシブルな配線回路基板と、リジットな配線回路基板とを接続してなるので、フレキシブルな配線回の電極をフレキシブルな配線回路基板によって引き出すというようなことが為し得る。
請求項6の回路モジュールによれば、請求項1に係るフレキシブルな配線回路基板と、フレキシブルな配線回路基板とを接続してなるので、フレキシブルな配線回路基板同士を一体化した回路モジュールを提供することができる。
請求項7の回路モジュールによれば、請求項5又は6記載の回路モジュールにおいて、バンプの凹球面に形成された頂面に半田ボールを直接に形成するので、接続面積をより広くし、接続強度をより強めることができるので、より信頼度を高め、寿命を長くすることができる。
請求項8の配線回路基板の製造方法によれば、金属層の表面にバンプを形成した基板を用意し、該基板の金属層のバンプ形成側の面にバンプより厚く層間絶縁膜を形成し、該層間絶縁膜を上記各バンプの頂面が露出するまで研磨し、該基板の上記各バンプの露出する頂面上に半田ボールを形成するので、請求項1の配線回路基板を製造することができる。
請求項9の配線回路基板の製造方法によれば、金属層の表面にバンプを形成した基板を用意し、該基板の金属層のバンプ形成側の面にバンプより厚く層間絶縁膜を形成し、該層間絶縁膜を上記各バンプの頂面が露出するまで研磨し、該基板の上記各バンプの露出する頂面上に半田ボールを形成し、該基板の上記層間絶縁膜の表面に金属層を形成し、該層間絶縁膜表面の金属層を選択的にエッチングすることにより配線層を形成し、上記各バンプの露出する頂面上に又は該バンプと接続された上記配線層上に半田ボールを形成したので、層間絶縁膜の両面に配線膜を有する配線回路基板を製造することができる。
請求項10の配線回路基板の製造方法によれば、前記層間絶縁膜を形成する前に、各バンプを上から加圧して押し潰すことによりその頂面の径を大きくするので、半田ボールの各バンプへの接着強度を充分に強めることが容易に為し得る。
請求項11の配線回路基板の製造方法は、請求項8、9又は10記載の配線回路基板の製造方法において、前記層間絶縁膜を前記各バンプの頂面が露出するまで研磨した後、該バンプの露出した頂面上に前記半田ボールを形成する前に、該バンプの頂面をエッチングすることにより凹球面にするので、その後、その頂面に形成する半田ボールのその頂面との接続面積をより広くし、接続強度をより強めることができる。従って、配線回路基板の信頼度をより高め、寿命を長くすることができる。
請求項12の回路モジュールによれば、液晶装置の透明配線膜を、請求項1の配線回路基板を通じて引き出すようにすることができる。
請求項13の回路モジュールによれば、請求項12の回路モジュールにおいて、バンプの凹球面に形成された頂面に半田ボールを直接に形成するので、接続面積をより広くし、接続強度をより強めることができるので、より信頼度を高め、寿命を長くすることができる。
本発明は、基本的には、回路モジュール等に用いられる配線回路基板として、配線層の表面部に直接に又はエッチングバリア層を介して複数のバンプを形成し、該配線層のバンプ形成面の上記バンプの形成されていない部分に層間絶縁膜を形成し、上記バンプの頂面に、直接に、又は上記層間絶縁膜表面に該バンプと接続するように形成された配線層を介して、半田ボールを形成したものを提供するというものであり、上記のバンプは銅により形成することが好ましい。というのは、導電性、機械的強度が優れ、また、バンプを銅により形成して層間接続手段として用いる技術は既に本願出願人会社において確立した技術となっているからである。
本発明配線回路基板の一つの良好な実施の形態は、バンプを設けたバンプ形成領域と、バンプを設けないバンプ非形成領域を設け、該バンプ非形成領域を以てフレキシブルな領域とし、バンプ形成領域を以てリジットな領域とするというものである。
また、別の良好な実施形態として、バンプはその形成後、層間絶縁膜形成前に、上から押し潰してその頂面の面積を広くすることが挙げられる。その面積を広くすることはバンプと半田ボールとの接続面積の増大に繋がり、延いては、接続強度の増大、信頼性の向上に繋がるからである。
また、バンプの半田ボールとの接続面となる頂面を例えばエッチングにより凹球面に形成し、その凹球面に形成された頂面に半田ボールを直接に形成することとすることも良好な実施の形態例として挙げられる。というのは、接続面積をより広くし、また半田ボールが基板に食い込んだ形になるので、接続強度をより強めることができるので、より信頼度を高め、寿命を長くすることができるからである。
尚、バンプの半田ボールとの接続面となる頂面を例えばエッチングにより凹球面に形成することとする実施の形態は、本発明における、バンプの頂面に直接半田ボールを形成することとするすべての形態に対して適用することができる。
以下、本発明を図示実施例に従って詳細に説明する。
図1は本発明配線回路基板の第1の実施例を示す断面図である。
図において、2は配線回路基板、4はポリイミド樹脂からなる層間絶縁膜、6は該層間絶縁膜4を略貫通するように形成された略コニーデ状のバンプで、銅からなる。そして、各バンプ6の頂面は、層間絶縁膜4から露出し、該層間絶縁膜4表面と同一平面上に位置するようにされている。
8は該バンプ6の底面に形成されたニッケルからなるエッチングバリア層、10は銅からなる配線層で、上記各バンプ6は上記エッチングバリア層8を介して該配線層10に形成されている。尚、該配線層10は銅膜表面に金、銀、ロジウム、錫、半田、アルミニウム等を被覆したものであっても良い。該配線層10には図1、2では図示を省略した半導体チップの電極が、或いはハンダボール付きのIC(フリップチップ)が直接に或いはボンディングワイヤを介して接続される。尚、この接続態様の各別の例を図4(A)、(B)に示し、また、その説明を後で行う。
12は各バンプ6の頂面に形成された半田ボール、14は配線回路基板2にマウントされる例えばリジットなプリント回路基板(2点鎖線で示した。)、16は該プリント回路基板14の表面に形成された配線層(2点鎖線で示した。)である。
尚、該各配線層16に、それと対応するところの配線回路基板2のバンプ6を半田ボール12を介して接続することにより、配線回路基板2のプリント回路基板14への配線回路基板2の搭載が行われる。すると、配線回路基板2とプリント回路基板14からなる回路モジュールができる。配線回路基板2は薄くフレキシブルであるのに対して、プリント回路基板14は上述したようにリジットであるので、その回路モジュールは、リジットなプリント回路基板14とフレキシブルな配線回路基板2を組み付けたものとなる。従って、例えばリジットなプリント回路基板14の電極乃至端子等をフレキシブルな配線回路基板2により電気的に導出するというような回路モジュールを得ることができる。
このような配線回路基板2によれば、層間絶縁膜4の表面に露出する各バンプ6の頂面に直接半田ボール12を形成するので、半田ボールの下地となる半田ボール下地膜をわざわざ形成する必要がなくなり、配線回路基板2を製造するに必要となる製造工数の低減を図ることができる。
以下に、断面図である図2(A)〜(D)及び図3(E)〜(H)に従って図1に示した配線回路基板(第1の実施例)2の製造方法を工程順(A)〜(H)に説明する。
(A)図2(A)に示すように、中間層としてエッチングバリア層を含む三層構造の金属板20を用意する。20aは該金属板20の銅からなる厚い金属層で、選択的エッチングにより上記バンプ6となる。20bは該金属板20の中間層を成すエッチングバリア層(8)で、上記厚い金属層20aの選択的エッチングのときに次に述べる銅からなる薄い金属層(20c)が侵蝕(エッチング)されることを阻む役割を果たす。20cは選択的エッチングにより配線層10となる薄い銅からなる金属層である。
(B)次に、例えばフォトレジスト膜の塗布形成、露光、現像等によりエッチングマスク膜を形成し、該エッチングマスク膜をマスクとして上記厚い金属層20aを選択的にエッチングすることにより、バンプ6を形成する。その後、エッチングマスク膜を除去する。図2(A)はそのエッチングマスク膜の除去後の状態を示す。
(C)次に、上記エッチングバリア層20b(8)を、上記バンプ6をマスクとしてエッチングすることにより除去する。図2(C)はその除去後の状態を示す。
(D)次に、前駆体の状態にある液状の例えばポリイミド樹脂をコータ等により塗布し、べーク処理することによりイミド化を行い、丈夫なポリイミド樹脂にする。該樹脂はバンプ6の高さより若干厚く、従って各バンプ6を覆う層間絶縁膜4を形成する。図2(D)は該層間絶縁膜4形成後の状態を示す。
(E)次に、上記層間絶縁膜4の表面部を、上記各バンプ6の頂面が完全に露出するまで研磨し、絶縁樹脂層とバンプ頂面を面一にする。図3(E)はその研磨後の状態を示す。
(F)次に、上記金属層20cを選択的にエッチングすることにより配線層10を形成する。尚、該配線層10の形成前又は形成後に2点鎖線で示すように、例えば半田レジストからなるダム18を形成して半田接合面の均一化とダレによるショート防止を図るようにしても良い。
(G)次に、半田ボールとなる球状半田を各バンプ6の上記層間絶縁膜4から露出する頂面上に配置し、配線回路基板2を加熱炉に通してリフロー処理することにより各バンプ6頂面に該バンプ6接続固定された半田ボール12を形成する。図3(G)はそのリフロー処理後の状態を示す。
尚、球状半田の配置は、具体的には、各バンプ6の頂面と対応する位置関係で球状半田を位置させ、真空吸引でその球状半田をその位置に保持できる治具を用い、その治具を、各球状半田が対応するバンプ6上に位置するように位置させ、真空吸引を停止することにより各球状半田の自重により対応するバンプ6頂面上に落させて位置させるという方法で行うこともできる。また、半田クリームをバンプ面に選択的に印刷し、加熱リフローすることにより、半田ボールを形成するようにしても良い。
(H)図3(H)は、プリント回路基板14に該配線回路基板2を搭載した状態を示す。尚、一般に、該配線回路基板2にはプリント回路基板等への搭載前に、例えば半導体チップ等が搭載されるが、図3ではその半導体チップの図示を省略した。尚、半導体チップの搭載例は後で図4(A)、(B)を参照して説明する。
このような配線回路基板2の製造方法によれば、図3(G)に示すように、層間絶縁膜4の表面に露出する各バンプ6の頂面に直接半田ボール12を形成するので、前述のように、半田ボールの下地となる半田ボール下地膜をわざわざ形成する必要がなくなり、配線回路基板2を製造するに必要となる製造工数を低減することができる。
図4(A)、(B)は配線回路基板2への半導体チップの各別の搭載例を示す断面図である。図1では、配線回路基板2の2点鎖線で示したリジットなプリント回路基板14への搭載例を示したが、図4(A)、(B)に示すように、本配線回路基板2には半導体チップを直接的に搭載することができるのである。
図4(A)は半導体チップの電極と配線回路基板2の配線層10との接続をワイヤボンディングにより行う搭載例を示し、図4(B)は半導体チップ24の電極10aと配線回路基板2の配線層10とを直接接続することにより配線回路基板2に半導体チップ24を搭載する搭載例を示す。
図4(A)を参照してワイヤボンディングを用いた搭載例を説明する。図4(A)において、24はLSI等の半導体チップ、26は該半導体チップ24を配線回路基板2に固定するダイボンド接着層、28は配線回路基板2の配線層10と、半導体チップ24の電極との間を接続するボンディングワイヤで、例えば金線からなる。各電極は該ボンディングワイヤ28及び配線層10を通じていずれかのバンプ6に、更には半田ボール12に接続され、電気的に導出される。30は半導体チップ24を封止する樹脂で、通常エポキシ樹脂からなるポッテング樹脂である。
図4(B)を参照してフリップチップタイプのICの搭載例を説明する。IC、LSI等の半導体チップ24にはハンダからなるバンプ乃至金メッキバンプ10aが形成されており、配線基板2に搭載後、必要に応じ封止樹脂26を注入硬化させてなる。また、半導体チップ24にAuのスタッドバンプを形成し、異方性導電接着剤(図面略)を介して回路基板に接合してもよい。そのボンディング後、半導体チップ24・配線回路基板2間が樹脂26で固定され、封止される。
図5は本発明配線回路基板の第2の実施例を示す断面図である。
本実施例2’は、図1に示した実施例2とは、各バンプ6の頂面6aを凹球面に形成し、その凹球面に形成された頂面6aに半田ボール12を形成した点でのみ相違し、それ以外の点では、共通する。
このように、本実施例2’によれば、各バンプ6の頂面6aを凹球面に形成するので、頂面6aと半田ボール12との接続面積が増加し、接続強度を強めて、配線回路基板としての信頼度を高め、長寿命化を図ることができる。
このように、各バンプ6の頂面6aを凹球面に形成することは、図1に示した実施例1の配線回路基板を製造する方法における、図3(F)に示す工程と、図3(G)に示す工程との間に、銅をクイックエッチングする工程を設けることにより、容易に為し得る。
図6(A)〜(C)はその凹球面形成工程とその前後の工程を工程順に示す断面図である。
(A)金属層20c〔図3(E)参照〕を選択的にエッチングすることにより配線層10を形成する。尚、該配線層10の形成前又は形成後に2点鎖線で示すように、例えば半田レジストからなるダム18を形成して半田接合面の均一化とダレによるショート防止を図るようにしても良い。図6(A)はその配線層10を形成した後の状態を示す。
(B)次に、図6(B)に示すように、上記各バンプ6の頂面6aをウェットエッチングすることにより凹球面状にする。
(C.)次に、半田ボールとなる球状半田を各バンプ6の上記層間絶縁膜4から露出する頂面6a上に配置し、配線回路基板2を加熱炉に通してリフロー処理することにより各バンプ6頂面6a上に該バンプ6と直接に接続固定された半田ボール12を形成する。図6(C)はそのリフロー処理後の状態を示す。
このように、図6(B)に示すウェットエッチング工程を付加することにより図5に示す第2の実施例2’の配線回路基板2が得られる。尚、この実施例2の各バンプ6の頂面6aを凹球面状にすることは、図4(A)、(B)に示す各搭載例にも適用することができるし、また、バンプ6に直接に半田ボール12を形成する態様のすべてに適用し得る。
尚、ここでは回路パターン10とバンプ頂面のエツチングを別々の工程で行うように記載したが、両面同時のウェットエッチングでもよく、その方が効率がよい。
図7(A)〜(E)は図2(A)〜(D)及び図3(E)〜(H)に示した配線回路基板の製造方法の一部を変形させた実施例3の要部を工程順に示す断面図である。
(A)図2(A)〜(C)で示した工程と同じ工程を行う。図7(A)はその工程を終えた状態、換言すれば、図2(C)に示した状態を示す。
ここで、図2(C)に示した状態になるまでを簡単に説明する。中間層としてエッチングバリア層を有する含む三層構造の金属板20を用意し、該金属板20の厚い金属層20aを選択的にエッチングすることにより、バンプ6を形成し、その後、上記エッチングバリア層20b(8)を、上記バンプ6をマスクとしてエッチングすることにより選択的に除去する。その状態が図7(A)に示される。
(B)次に、上記各バンプ6を一斉に加圧して押し潰すことにより図7(B)に示すように、該各バンプ6の頂面の径を大きくする。このように押し潰して各バンプ6の頂面の径を大きくするのは、後でその頂面に形成する半田ボールのバンプとの強度を強くし、バンプを取れにくくするためである。
即ち、配線回路基板の配線膜の狭ピッチ化、IC、LSI等の電極数の増加等の傾向から、バンプの配置密度を高めることが要求され、その結果、バンプの大きさを大きくすることが制約されている。従って、バンプとしてその頂面の径が70μm程度のものを形成しなければならないケースが生じている。
しかし、実際上、バンプの頂面の径は、少なくとも100μm程度ないと半田ボールのバンプへの接着強度を充分な程度に高めることが難しく、半田ボールのバンプへの接着の信頼度を充分な高さに確保することが容易ではなかった。
そこで、半田ボールのバンプへの接着強度を高めるためにバンプの頂面の面積を増やすべく、各バンプ6を一斉に加圧して押し潰すのである。このようにすると、実際に各バンプ6の頂面の径を、例えば70μm程度から例えば100μm以上に大きくすることができる。
(C)次に、図7(C)に示すように、各バンプ6を覆う層間絶縁膜4を形成する〔図2(D)に示す工程と同じ〕。は該層間絶縁膜4形成後の状態を示す。
(D)次に、図7(D)に示すように、上記層間絶縁膜4の表面部を、上記各バンプ6の頂面が完全に露出するまで研磨し、絶縁樹脂層とバンプ頂面を面一(ツライチ)にする[図3(E)に示す工程と同じ。]。
(E)その後、上記金属層20cを選択的にエッチングすることにより配線層10を形成し[図3(F)に示す工程と同じ。]、しかる後、半田ボール12を形成する[図3(G)に示す工程と同じ。〕。尚、該配線層10の形成前又は形成後に2点鎖線で示すように、例えば半田レジストからなるダム18を形成して半田接合面の均一化とダレによるショート防止を図るようにしても良いこと、図2及び図3に示す配線回路基板の製造方法と同じである。
このような図7に示す配線回路基板の製造方法によれば、前記層間絶縁膜の形成前に、各バンプを上から加圧して押し潰すことによりその頂面の径を大きくする工程を有するので、各バンプ6の頂面の径を、例えば70μm程度から100μm以上に大きくすることができる。
従って、各半田ボール12の各バンプ6への接着強度を充分に強めることが容易に為し得る。
尚、各バンプ6を一斉に加圧するのは本実施例においては、エッチングバリア層8のバンプ6をマスクとしての選択的エッチング後であったが、選択的エッチング前に加圧を行うようにしても良い。
また、図7(D)に示す工程の終了後、図7(E)に示す工程の終了前に、各バンプ6の頂面6aをウェットエッチングにより凹球面状にする工程を設けても良い(実施例2参照)。これにより、バンプ6と半田ボール12との接続面積をより広め、接続強度をより強めてより信頼度の向上、長寿命化を図ることができるからである。
図8は本発明配線回路基板の第4の実施例2aを示す断面図である。本実施例2aは、本発明を、両面に配線層を有する配線回路基板に適用したものである。
即ち、図1に示した第1の実施例2等は、層間絶縁膜4の半田ボール12が形成されたのと反対側にのみ配線層10があり、半田ボール12が形成された側には配線層がなかったが、本実施例2aには、層間絶縁膜4の半田ボール12が形成された側にも配線層11がある。
そして、半田ボール12は、バンプ6の頂面に直接形成するようにしても良いし、バンプ6頂面と接する配線層11(図8において2点鎖線で示す配線層11)を形成し、その配線層11上に半田ボール12を形成するようにしても良い。
図9(A)〜(D)は図8に示す配線回路基板(本発明配線回路基板の第2の実施例)2aの製造方法を工程順に示す断面図であり、この図9を参照して配線回路基板2aの製造方法を説明する。
(A)図2、図3に示した配線回路基板2の製造方法における工程(E)が終了した状態のもの(但し、ダム18は形成しない)と、半田ボール12側の配線層11となる、銅からなる金属層19を用意し、図9(A)に示すように、該金属層19を配線回路基板2の層間絶縁膜4表面に臨ませる。
(B)次に、図9(B)に示すように、上記金属層19を配線回路基板に積層する。2aは積層後の配線回路基板を指す。
(C)次に、上記金属層19及び20cを同時又は所定の順で選択的にエッチングすることにより配線層10及び11を形成する。図9(C)は該配線層10、11形成後の状態を示す。
(D)次に、図9(D)に示すように、バンプ6と接続された配線層11上に半田ボール12を形成する。
尚、半田ボール12は、図9(D)に示すようにバンプ6と接続された配線層11上に形成するようにしても良いが、バンプ6上には配線膜11を形成しないように金属層19に対するパターニングを行うこととしてバンプ6頂面を露出させたままにし、その露出したバンプ6に頂面に直接半田ボール12を形成するようにしても良い。
図10はそのように製造して得た配線回路基板、即ち、本発明配線回路基板の第5の実施例2bを示すものである。
図11(A)〜(C)は本発明配線回路基板2、2a或いは2bにバンプが形成されていない領域、即ちバンプ非形成領域40を設けてフレキシブルにし、そのフレキシブルにした部分にて曲折した回路モジュールの各別の例を示す断面図である。
このように配線回路基板にバンプ非形成領域40を設けて曲折可能にし、任意に曲折して使用できるようにした回路モジュールを形成することにより、LSI等の半導体チップ24を立体的に配置して使用することができ、限られた領域内の多数のチップ24を高密度配置することができる。尚、42はバンプ形成領域である。
尚、本実施例においても、バンプ6の頂面6aをウェットエッチングにより凹球面状に形成するという実施例を適用できる。
図12は本発明配線回路基板に別のフレキシブルな配線回路基板を接続することによって構成された本発明回路モジュールの別の実施例を示す断面図である。
図12において、2の符号が付された配線回路基板は、図1に示した配線回路基板2と同じであり、既に説明済みなので、特に説明はしない。
50は該配線回路基板2とは別のフレキシブルな配線回路基板であり、52はそのベースを成す層間絶縁膜、54は該層間絶縁膜52の裏面に形成された例えば銅からなる配線膜、56は該層間絶縁膜52を貫通するように形成されたバンプ、58はバンプ56の底面と上記配線膜54との間に介在するエッチングバリア層、60は上記層間絶縁膜52の表面に形成された配線膜で、少なくとも一部の配線膜60は上記バンプ56の頂面に接続された状態で形成されている。
該配線回路基板50は、配線回路基板2と略同じ方法で形成される。該配線回路基板50の配線回路基板2との違いは、配線回路基板2においては層間絶縁膜の一方の面に配線膜が形成されていないが、配線回路基板50においては両方の面に配線膜54、60が形成されていることのみである。
この配線回路基板2と配線回路基板50とは、配線回路基板2のバンプ6の頂面に配線回路基板50の配線膜54を、半田ボール12を介して接続することによって一体化されて、回路モジュールを構成している。これにより、フレキシブルな配線回路基板同士を接続した回路モジュールを容易に構成し得る。
図13はガラス配線基板(リジット)に上記本発明配線回路基板の第1の実施例を接続して構成した液晶装置を成す回路モジュールを示す断面図である。
70は液晶装置(回路モジュール)で、ガラス配線基板72上に平行にシール材78を介して対向ガラス板76を配設し、該ガラス配線基板72と対向ガラス板76との間に液晶80を封入したものに、本発明配線回路基板の第1の実施例2を半田ボール12を介して接続してなるものである。74は上記ガラス配線基板72の表面に形成された透明配線膜で、ITO(インジウムテンオキサイド)膜からなる。或いは、ITO膜の表面に更に金属(例えば銅、アルミニウム、チタン、ニッケル、錫或いは銀)膜を形成してなる場合もある。
ガラス配線基板と配線回路基板2との接続は、具体的には、上記ガラス配線基板72の透明配線膜74の端部と本発明配線回路基板の第1の実施例2のバンプ6との間を半田ボール12を介して接続される。
このように、フレキシブルな配線回路基板2を電極引き出しに用いた液晶装置を提供することができる。このような回路モジュールにも、図5に示すようにバンプの頂面を例えばウェットエッチングにより凹球面状に形成し、その凹球面状に形成した頂面に直接に半田ボールを形成するという実施例を適用できる。
以上に述べた回路モジュールは、本発明配線回路基板2を用いた回路モジュールの一部であり、これらに本発明に係る回路モジュールが限定されてしまうものではない。
本発明は、例えばIC、LSI等の電子デバイス実装用の配線回路基板、特に高密度実装を実現できる配線回路基板と、その製造方法と、その配線回路基板を備えた回路モジュールに適用することができ、回路モジュールの具体例としては液晶装置が挙げられるが、必ずしもそれに限定されず、種々のものに利用可能性がある。
本発明配線回路基板の第1の実施例を示す断面図である。 (A)〜(D)は上記第1の実施例の製造方法の工程(A)〜(D)を順にs示す断面図である。 (E)〜(H)は上記第1の実施例の製造方法の工程(E)〜(H)を順に示す断面図である。 (A)、(B)は配線回路基板への半導体チップの各別の搭載例を示す断面図である。 本発明配線回路基板の第2の実施例を示す断面図である。 (A)〜(C)は図5に示した上記第2の実施例の製造方法におけるその凹球面形成工程とその前後の工程を工程順に示す断面図である。 (A)〜(E)は図2(A)〜(D)及び図3(E)〜(H)に示した配線回路基板の製造方法の一部を変形させた第3の実施例の要部を工程順に示す断面図である。 本発明配線回路基板の第4の実施例を示す断面図である。 (A)〜(D)は本発明配線回路基板の上記第4の実施例の製造方法を工程順に示す断面図である。 本発明配線回路基板の第5の実施例を示すものである。 (A)〜(C)は本発明配線回路基板にバンプ非形成領域を設けてフレキシブルにし、そのフレキシブルにした部分にて曲折して使用した各別の使用例を示す断面図である。 本発明配線回路基板に別のフレキシブルな配線回路基板を接続することによって構成された本発明回路モジュールの第6の実施例を示す断面図である。 ガラス配線基板(リジット)に上記本発明配線回路基板を接続して構成した液晶装置を成す回路モジュールを示す断面図である。 従来例の配線回路基板を示す断面図である。
符号の説明
2、2a、2b・・・配線回路基板、4・・・層間絶縁膜、6・・・バンプ、
6a・・・バンプの頂面、8・・・エッチングバリア層、10、11・・・配線層、
12・・・半田ボール、14・・・プリント回路基板、
16・・・プリント回路基板の配線層、20・・・三層金属板、24・・・半導体チップ、
40・・・バンプ非形成領域(曲折可能な領域)、42・・・バンプ形成領域、
50・・・フレキシブルな配線回路基板、70・・・液晶装置、72・・・透明基板、
74・・・透明配線膜。

Claims (13)

  1. 配線層の表面部に直接に又はエッチングバリア層を介して複数のバンプを形成し、
    上記配線層のバンプ形成面の上記バンプの形成されていない部分に層間絶縁膜を形成し、
    上記バンプの頂面に、直接に、又は上記層間絶縁膜表面に該バンプと接続するように形成された配線層を介して、半田ボールを形成した
    ことを特徴とする配線回路基板。
  2. 前記配線層及び前記バンプが銅からなる
    ことを特徴とする請求項1記載の配線回路基板。
  3. 前記層間絶縁膜に、バンプが多数形成されたバンプ形成領域と、バンプが形成されないフレキシブルなバンプ非形成領域とを有し、
    上記バンプ非形成領域が曲折可能である、又は、その少なくとも一部を曲折してなる
    ことを特徴とする請求項1又は2記載の配線回路基板。
  4. 前記各バンプの頂面が凹球面に形成され、
    上記各バンプの凹球面に形成された上記頂面に直接に半田ボールが形成されてなる
    ことを特徴とする請求項1、2又は3記載の配線回路基板。
  5. 配線層の表面部に直接に又はエッチングバリア層を介して複数のバンプを形成し、上記配線層のバンプ形成面の上記バンプの形成されていない部分に層間絶縁膜を形成し、上記バンプの頂面に、直接に、又は上記層間絶縁膜表面に該バンプと接続するように形成された配線層を介して、半田ボールを形成したフレキシブルな配線回路基板と、
    リジットな絶縁基板の少なくとも一方の表面に上記配線膜と接続される配線膜が形成されたリジットな配線回路基板と、
    からなり、
    上記フレキシブルな配線回路基板の配線膜の少なくとも一部と、上記リジットな配線回路基板の配線膜の少なくとも一部とが、上記半田ボールを介して接続されてなる
    ことを特徴とする回路モジュール。
  6. 配線層の表面部に直接に又はエッチングバリア層を介して複数のバンプを形成し、上記配線層のバンプ形成面の上記バンプの形成されていない部分に層間絶縁膜を形成し、上記バンプの頂面に、直接に、又は上記層間絶縁膜表面に該バンプと接続するように形成された配線層を介して、半田ボールを形成したフレキシブルな配線回路基板と、
    フレキシブルな絶縁基板の少なくとも一方の表面に上記配線膜と接続される配線膜が形成された上記配線回路基板とは別のフレキシブルな配線回路基板と、
    からなり、
    上記フレキシブルな配線回路基板の配線膜の少なくとも一部と、上記別のフレキシブルな配線回路基板の配線膜の少なくとも一部とが、上記半田ボールを介して接続されてなる
    ことを特徴とする回路モジュール。
  7. 前記各バンプの頂面が凹球面に形成され、
    上記各バンプの凹球面に形成された上記頂面に直接に半田ボールが形成されてなる
    ことを特徴とする請求項5又は6記載の回路モデュール。
  8. 金属層の表面に直接に又はエッチングバリア層を介してバンプを形成した基板を用意し、
    上記基板の金属層のバンプ形成側の面のバンプが形成されていない部分にバンプより厚く層間絶縁膜を形成し、
    上記基板の層間絶縁膜を上記各バンプの頂面が露出するまで研磨し、
    上記基板の上記各バンプの露出する頂面上に半田ボールを形成する
    ことを特徴とする配線回路基板の製造方法。
  9. 金属層の表面に直接に又はエッチングバリア層を介してバンプを形成した基板を用意し、
    上記基板の金属層のバンプ形成側の面のバンプが形成されていない部分にバンプより厚く層間絶縁膜を形成し、
    上記基板の層間絶縁膜を上記各バンプの頂面が露出するまで研磨し、
    上記基板の上記層間絶縁膜の表面に金属層を形成し、
    上記層間絶縁膜表面の金属層を選択的にエッチングすることにより配線層を形成し、
    各バンプの露出する頂面上に又は該バンプと接続された上記配線層上に半田ボールを形成する
    ことを特徴とする配線回路基板の製造方法。
  10. 前記層間絶縁膜を形成するよりも前に、各バンプを上から加圧して押し潰すことによりその頂面の径を大きくする工程を有する
    ことを特徴とする請求項8又は9記載の配線回路基板の製造方法。
  11. 前記基板の前記層間絶縁膜を前記各バンプの頂面が露出するまで研磨した後、該バンプの露出した頂面上に前記半田ボールを形成する前に、該バンプの頂面をエッチングすることにより凹球面にする工程を有する
    ことを特徴とする請求項8、9又は10記載の配線回路基板の製造方法。
  12. 配線層の表面部に直接に又はエッチングバリア層を介して複数のバンプを形成し、上記配線層のバンプ形成面の上記バンプの形成されていない部分に層間絶縁膜を形成した一つの配線回路基板と、
    液晶素子の基板を成し、透明配線膜を有する液晶装置用透明基板と、
    からなり、
    上記一つの配線回路基板の各バンプと、上記別の液晶装置用透明基板の透明配線膜の上記各バンプと対応する部分とが、直接に或いは上記バンプの頂面に形成した配線膜及び半田ボールを介して接続されて液晶装置を成す
    ことを特徴とする回路モジュール。
  13. 前記一つの配線回路基板の各バンプの頂面が凹球面に形成され、
    その凹球面に形成された上記頂面に直接に半田ボールが形成されてなる
    ことを特徴とする請求項12記載の回路モジュール
JP2003307897A 2003-03-31 2003-08-29 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール Pending JP2004343030A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2003307897A JP2004343030A (ja) 2003-03-31 2003-08-29 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
TW093107787A TW200507218A (en) 2003-03-31 2004-03-23 Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
KR1020040021668A KR20040086783A (ko) 2003-03-31 2004-03-30 배선회로기판, 배선회로기판의 제조방법, 및 회로 모듈
US10/812,349 US20040201096A1 (en) 2003-03-31 2004-03-30 Wiring circuit board, manufacturing method for the wiring circuit board, and circuit module
CN200810169136XA CN101408688B (zh) 2003-03-31 2004-03-31 布线电路基板、布线电路基板的制造方法和电路模块
CNB2004100318947A CN100542375C (zh) 2003-03-31 2004-03-31 布线电路基板、布线电路基板的制造方法和电路模块
HK05106338.3A HK1073965B (en) 2003-03-31 2005-07-25 Wiring circuit board, manufacturing method for the wiring circuit board, and circuit module
US12/658,926 US20100242270A1 (en) 2003-03-31 2010-02-16 Wiring circuit board, manufacturing method for the wiring circuit board, and circuit module

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003095167 2003-03-31
JP2003118182 2003-04-23
JP2003307897A JP2004343030A (ja) 2003-03-31 2003-08-29 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール

Publications (1)

Publication Number Publication Date
JP2004343030A true JP2004343030A (ja) 2004-12-02

Family

ID=33545065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003307897A Pending JP2004343030A (ja) 2003-03-31 2003-08-29 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール

Country Status (1)

Country Link
JP (1) JP2004343030A (ja)

Cited By (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8525314B2 (en) 2004-11-03 2013-09-03 Tessera, Inc. Stacked packaging improvements
US8623706B2 (en) 2010-11-15 2014-01-07 Tessera, Inc. Microelectronic package with terminals on dielectric mass
JP2014160857A (ja) * 2006-02-23 2014-09-04 Agere Systems Inc フリップ・チップ・オン・フレックス(flip−chip−on−flex)の応用例用のフレキシブル回路基板
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9093435B2 (en) 2011-05-03 2015-07-28 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9224717B2 (en) 2011-05-03 2015-12-29 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9324681B2 (en) 2010-12-13 2016-04-26 Tessera, Inc. Pin attachment
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9601454B2 (en) 2013-02-01 2017-03-21 Invensas Corporation Method of forming a component having wire bonds and a stiffening layer
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US9691679B2 (en) 2012-02-24 2017-06-27 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9728527B2 (en) 2013-11-22 2017-08-08 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9812402B2 (en) 2015-10-12 2017-11-07 Invensas Corporation Wire bond wires for interference shielding
US9842745B2 (en) 2012-02-17 2017-12-12 Invensas Corporation Heat spreading substrate with embedded interconnects
US9852969B2 (en) 2013-11-22 2017-12-26 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US12494453B2 (en) 2011-05-03 2025-12-09 Adeia Semiconductor Solutions Llc Package-on-package assembly with wire bonds to encapsulation surface

Cited By (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570416B2 (en) 2004-11-03 2017-02-14 Tessera, Inc. Stacked packaging improvements
US8525314B2 (en) 2004-11-03 2013-09-03 Tessera, Inc. Stacked packaging improvements
US8531020B2 (en) 2004-11-03 2013-09-10 Tessera, Inc. Stacked packaging improvements
US9153562B2 (en) 2004-11-03 2015-10-06 Tessera, Inc. Stacked packaging improvements
US8927337B2 (en) 2004-11-03 2015-01-06 Tessera, Inc. Stacked packaging improvements
US8093697B2 (en) 2005-12-23 2012-01-10 Tessera, Inc. Microelectronic packages and methods therefor
US9218988B2 (en) 2005-12-23 2015-12-22 Tessera, Inc. Microelectronic packages and methods therefor
US9984901B2 (en) 2005-12-23 2018-05-29 Tessera, Inc. Method for making a microelectronic assembly having conductive elements
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8728865B2 (en) 2005-12-23 2014-05-20 Tessera, Inc. Microelectronic packages and methods therefor
JP2014160857A (ja) * 2006-02-23 2014-09-04 Agere Systems Inc フリップ・チップ・オン・フレックス(flip−chip−on−flex)の応用例用のフレキシブル回路基板
US10128216B2 (en) 2010-07-19 2018-11-13 Tessera, Inc. Stackable molded microelectronic packages
US9570382B2 (en) 2010-07-19 2017-02-14 Tessera, Inc. Stackable molded microelectronic packages
US9553076B2 (en) 2010-07-19 2017-01-24 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8907466B2 (en) 2010-07-19 2014-12-09 Tessera, Inc. Stackable molded microelectronic packages
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US9123664B2 (en) 2010-07-19 2015-09-01 Tessera, Inc. Stackable molded microelectronic packages
US8659164B2 (en) 2010-11-15 2014-02-25 Tessera, Inc. Microelectronic package with terminals on dielectric mass
US8957527B2 (en) 2010-11-15 2015-02-17 Tessera, Inc. Microelectronic package with terminals on dielectric mass
US8623706B2 (en) 2010-11-15 2014-01-07 Tessera, Inc. Microelectronic package with terminals on dielectric mass
US8637991B2 (en) 2010-11-15 2014-01-28 Tessera, Inc. Microelectronic package with terminals on dielectric mass
US9324681B2 (en) 2010-12-13 2016-04-26 Tessera, Inc. Pin attachment
US9224717B2 (en) 2011-05-03 2015-12-29 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US10062661B2 (en) 2011-05-03 2018-08-28 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9093435B2 (en) 2011-05-03 2015-07-28 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US12494453B2 (en) 2011-05-03 2025-12-09 Adeia Semiconductor Solutions Llc Package-on-package assembly with wire bonds to encapsulation surface
US9691731B2 (en) 2011-05-03 2017-06-27 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US10593643B2 (en) 2011-05-03 2020-03-17 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US11424211B2 (en) 2011-05-03 2022-08-23 Tessera Llc Package-on-package assembly with wire bonds to encapsulation surface
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US11189595B2 (en) 2011-10-17 2021-11-30 Invensas Corporation Package-on-package assembly with wire bond vias
US9252122B2 (en) 2011-10-17 2016-02-02 Invensas Corporation Package-on-package assembly with wire bond vias
US10756049B2 (en) 2011-10-17 2020-08-25 Invensas Corporation Package-on-package assembly with wire bond vias
US9761558B2 (en) 2011-10-17 2017-09-12 Invensas Corporation Package-on-package assembly with wire bond vias
US9041227B2 (en) 2011-10-17 2015-05-26 Invensas Corporation Package-on-package assembly with wire bond vias
US11735563B2 (en) 2011-10-17 2023-08-22 Invensas Llc Package-on-package assembly with wire bond vias
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US9842745B2 (en) 2012-02-17 2017-12-12 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9691679B2 (en) 2012-02-24 2017-06-27 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US10170412B2 (en) 2012-05-22 2019-01-01 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10510659B2 (en) 2012-05-22 2019-12-17 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9953914B2 (en) 2012-05-22 2018-04-24 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9917073B2 (en) 2012-07-31 2018-03-13 Invensas Corporation Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US10297582B2 (en) 2012-08-03 2019-05-21 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US9615456B2 (en) 2012-12-20 2017-04-04 Invensas Corporation Microelectronic assembly for microelectronic packaging with bond elements to encapsulation surface
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9095074B2 (en) 2012-12-20 2015-07-28 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9601454B2 (en) 2013-02-01 2017-03-21 Invensas Corporation Method of forming a component having wire bonds and a stiffening layer
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9633979B2 (en) 2013-07-15 2017-04-25 Invensas Corporation Microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9893033B2 (en) 2013-11-12 2018-02-13 Invensas Corporation Off substrate kinking of bond wire
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9852969B2 (en) 2013-11-22 2017-12-26 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
USRE49987E1 (en) 2013-11-22 2024-05-28 Invensas Llc Multiple plated via arrays of different wire heights on a same substrate
US9728527B2 (en) 2013-11-22 2017-08-08 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10629567B2 (en) 2013-11-22 2020-04-21 Invensas Corporation Multiple plated via arrays of different wire heights on same substrate
US10290613B2 (en) 2013-11-22 2019-05-14 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9837330B2 (en) 2014-01-17 2017-12-05 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US11990382B2 (en) 2014-01-17 2024-05-21 Adeia Semiconductor Technologies Llc Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US11404338B2 (en) 2014-01-17 2022-08-02 Invensas Corporation Fine pitch bva using reconstituted wafer with area array accessible for testing
US10529636B2 (en) 2014-01-17 2020-01-07 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9356006B2 (en) 2014-03-31 2016-05-31 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9812433B2 (en) 2014-03-31 2017-11-07 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US10032647B2 (en) 2014-05-29 2018-07-24 Invensas Corporation Low CTE component with wire bond interconnects
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US10475726B2 (en) 2014-05-29 2019-11-12 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9947641B2 (en) 2014-05-30 2018-04-17 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US10806036B2 (en) 2015-03-05 2020-10-13 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10559537B2 (en) 2015-10-12 2020-02-11 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10115678B2 (en) 2015-10-12 2018-10-30 Invensas Corporation Wire bond wires for interference shielding
US9812402B2 (en) 2015-10-12 2017-11-07 Invensas Corporation Wire bond wires for interference shielding
US11462483B2 (en) 2015-10-12 2022-10-04 Invensas Llc Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US10325877B2 (en) 2015-12-30 2019-06-18 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10658302B2 (en) 2016-07-29 2020-05-19 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor

Similar Documents

Publication Publication Date Title
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
US8198140B2 (en) Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
JP5010737B2 (ja) プリント配線板
JP5084509B2 (ja) 集積回路チップの外面に露出した端子で相互接続するための相互接続要素およびその製造方法、複数の前記相互接続要素を含む多層相互配線基板およびその製造方法、ならびに多層配線基板の製造方法
KR100475619B1 (ko) 배선 기판, 반도체 장치 및 배선 기판의 제조 방법
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5421254B2 (ja) ピン・インタフェースを有する多層配線エレメント
CN100517680C (zh) 布线基板、半导体装置及显示模块
JPWO2001026147A1 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3653452B2 (ja) 配線回路基板とその製造方法と半導体集積回路装置とその製造方法
WO2001026147A1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JPWO2001026155A1 (ja) 半導体装置及びその製造方法、製造装置、回路基板並びに電子機器
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2007311688A (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置
JP5272922B2 (ja) 半導体装置及びその製造方法
CN101499453B (zh) 配线电路基板及其制造方法
JP2006134912A (ja) 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ
CN1791311B (zh) 制造电路基板的方法和制造电子部件封装结构的方法
JP2009004813A (ja) 半導体搭載用配線基板
JP3851585B2 (ja) プリント配線板へのベアチップ半導体素子の接続方法
JP2010098064A (ja) 積層配線基板及びその製造方法
JP4619104B2 (ja) 半導体装置
JP2007158024A (ja) Bga型半導体装置及びその製造方法
JP2000058705A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20051021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060825

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090319

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090914

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091022

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20091127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110209

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110216

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110407

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110412