JP2000048132A - Ｉｃカードの試験方法および装置 - Google Patents

Abstract

(57)【要約】 【課題】 テスタの原価を増加することなく、各ＩＣカ
ードの試験速度に対応した並列的な個別試験を実現し
て、安価に試験の高速化を図ることができるＩＣカード
の試験技術を提供する。 【解決手段】 非接触型または接触型ＩＣカードのＥＥ
ＰＲＯＭへのデータ書き込み試験において、各ＩＣカー
ドからの書き込みコマンドＡに対する書き込み完了ステ
ータスａ１〜ａ３の受信後に直ちに各ＩＣカードに対し
て独立に次の書き込みコマンドＢを送信して処理を進め
る。この際に、プロセスの違いによりデバイス間で応答
ばらつきがあるため、３ｃｈのＩＣカード、１ｃｈのＩ
Ｃカード、２ｃｈのＩＣカードからの書き込み完了ステ
ータスａ３，ａ１，ａ２が順に受信されるので、これに
従って３ｃｈのＩＣカード、１ｃｈのＩＣカード、２ｃ
ｈのＩＣカードの順に次の書き込みコマンドＢが送信さ
れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＩＣカードの試験
技術に関し、特に安価に高速な分散アーキテクチャを構
築することが可能なＩＣカードの試験方法および装置に
適用して有効な技術に関する。

【０００２】

【従来の技術】たとえば、本発明者が検討した技術とし
て、ＩＣカードは、現在広く社会に普及しているクレジ
ットカードや銀行用キャッシュカードなどに代表される
磁気ストライプ付きカードと同一形状のカードの中に、
ＣＰＵやメモリを内蔵したもので、高度情報化社会にふ
さわしい最先端技術を活用した携帯用情報記憶媒体とし
て今後の発展が期待されている。このＩＣカードは、Ｃ
ＰＵの制御プログラムの管理下で、接触型の接触端子ま
たは非接触型のアンテナコイルを通じて外部装置との情
報交換を行うことができる。また、内蔵のメモリは、セ
キュリティへの対応のため、一定の手順で処理が行われ
た場合にのみアクセスされるように制御されている。

【０００３】このようなＩＣカードは、多種・多様な機
能を兼ね備えているために、出荷前の試験が重要となっ
ている。たとえば、ＩＣカードの試験方法に関しては、
特開平５−１０８９０５号公報、特開平３−９０９８３
号公報に記載される技術などが挙げられる。前記特開平
５−１０８９０５号公報の技術は、複数のＩＣカードを
同時にテストするためのテスト方法に関し、ＥＥＰＲＯ
Ｍへの書き込みテストを同時に行うものである。また、
前記特開平３−９０９８３号公報の技術は、テストユニ
ットを複数設け、同時に異なる品種のＩＣカードをテス
トするためのテスト装置に関し、複数のテストボードに
よる独立にテスト可能な複数のテストグループを構成す
るものである。

【０００４】

【発明が解決しようとする課題】ところで、前記のよう
なＩＣカードの試験方法について、本発明者が検討した
結果、以下のようなことが明らかとなった。

【０００５】(1).前記特開平５−１０８９０５号公報の
技術は、書き込みデータの同時判定を行うために、たと
えば図８に示すように、テスタから各ＩＣカードに書き
込みコマンドＡを送信し、各ＩＣカードはこの書き込み
コマンドＡに対して書き込み完了ステータスａ１〜ａ３
をそれぞれ返信する。続いて、次の書き込みコマンドＢ
も各ＩＣカードに同時に送信してＥＥＰＲＯＭへの書き
込み動作を行っている。この場合、ＩＣカードの内部ク
ロック信号による書き込みのため、ステータスの応答が
デバイス個々にばらつきが発生し、テスタは常に応答の
遅いステータスを待って次のコマンドを送信することが
必要と考えられる。これが、試験時間の増加を招いてい
る。なお、図８に示すＸはテストが失敗したときの応答
要求コマンドである。

【０００６】(2).前記特開平３−９０９８３号公報の技
術は、独立にテスト可能な複数のテストグループを構成
するために、各テストグループのテストボード上にパタ
ーン発生器などのハードウェアを搭載することが必要と
考えられる。このために、これらのハードウェアによる
パターン発生器などは高価なものとなっており、各テス
トグループ毎にハードウェアによるパターン発生器など
を設けることによってテスタの原価の増加を招いてい
る。

【０００７】そこで、本発明の目的は、テスタによる試
験時間およびハードウェアによる原価に着目し、テスタ
の原価を増加することなく、各ＩＣカードの試験速度に
対応した並列的な個別試験を実現して、安価に試験の高
速化を図ることができるＩＣカードの試験方法および装
置を提供するものである。

【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【００１０】すなわち、本発明によるＩＣカードの試験
方法は、複数のＩＣカードの電気的特性試験を並列的に
行うＩＣカードの試験方法に適用されるものであり、並
列（同期）試験において、各ＩＣカードに対して独立に
コマンドなどの試験情報を送信し、この試験情報に対す
る応答情報の受信後に直ちに各ＩＣカードに対して独立
に次の試験情報を送信して処理を進めるものである。

【００１１】特に、ＥＥＰＲＯＭなどの内部メモリへの
並列書き込みにおいて、試験情報にはテストデータなど
の共通に書き込むデータと、シリアル番号、ユーザＩＤ
などの個別に書き込むデータとが存在し、また異なる品
種を並列的に試験する非同期試験方法を採用し、さらに
試験のリトライ回数などの情報を試験時にＩＣカードに
書き込むようにしたものである。

【００１２】また、本発明によるＩＣカードの試験装置
は、各ＩＣカードに対して独立に試験情報を送信し、こ
の試験情報に対する応答情報の受信後に直ちに各ＩＣカ
ードに対して独立に次の試験情報を送信するための複数
の送受信手段と、この各ＩＣカードからの応答情報に基
づいて各ＩＣカードの電気的特性を独立に測定するため
の複数の測定手段とを有するものである。特に、試験情
報は、ソフトウェアによるアルゴリズムにより処理され
て生成されるものである。

【００１３】よって、前記ＩＣカードの試験方法および
装置によれば、試験情報に対する応答情報の受信後に直
ちに次の試験情報を送信して処理を進めることにより、
各ＩＣカードの試験速度に対応して個別に試験を行うこ
とができるので、試験の高速化を図ることができる。

【００１４】特に、ユーザＩＤなどの個別書き込みデー
タを書き込むことができるので、ＩＣカード発行装置し
て用いることができる。さらに、異なる品種を並列的に
試験することができるので、ＩＣカードの多種・多様化
に対応することができる。

【００１５】また、試験のリトライ回数を書き込むこと
により、ＩＣカードの内部メモリの消去・書き換え回数
を管理して、消去・書き換え不可能となる前に事前に認
識することができる。さらに、ソフトウェア的に試験情
報を生成することができるので、テスタの原価を安くす
ることができる。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一の部材には同一の符号を付
し、その繰り返しの説明は省略する。

【００１７】図１は本発明の一実施の形態であるＩＣカ
ードの概略構造を示す説明図、図２は本実施の形態のＩ
Ｃカードを示す内部構成図、図３はＩＣカードテスタを
示す構成図、図４はＩＣカードテスタのソフトウェアを
示す構成図、図５はＩＣカードテスタとＩＣカードとの
並列接続構成を示す説明図、図６はＩＣカードの並列テ
ストを示すタイミング図、図７は内部メモリにおけるメ
モリ領域構成を示す説明図である。

【００１８】まず、図１により、本実施の形態のＩＣカ
ードの概略構造の一例を説明する。図１(a) は外部装置
と接触なしに情報交換が可能な非接触型ＩＣカード、図
１(b) は外部装置と接触して情報交換が可能な接触型Ｉ
Ｃカードをそれぞれ示す。非接触型ＩＣカードは、プラ
スチック・カード１に、ＬＳＩチップ２とこれに電気的
に接続されたアンテナ・コイル３とが組み込まれてい
る。一方、接触型ＩＣカードは、プラスチック・カード
１に、ＬＳＩチップ２とこれに電気的に接続された接触
端子４とが組み込まれている。このＩＣカードの形状
は、たとえば縦が５４ｍｍ程度、横が８５ｍｍ程度、厚
さが0.２５〜0.８ｍｍ程度の寸法となっている。

【００１９】このＩＣカードの内部構成の一例は、たと
えば図２に示すように、チップ２の内部に、全体の制御
を司るためのＣＰＵ１１と、プログラムおよびデータな
どを記憶するための、読み出し専用のＲＯＭ１２、書き
込み・読み出し可能なＲＡＭ１３、および電気的に消去
・書き換え可能なＥＥＰＲＯＭ１４と、演算処理を行う
ための演算ユニット１５と、外部との入出力を司るため
のインタフェース１６とが備えられ、相互にデータ転送
が可能となっている。このチップ２と外部装置とのデー
タ転送は、ＣＰＵ１１による制御プログラムの管理下
で、チップ２の内部のインタフェース１６を通じて、非
接触式の場合は変復調回路１７を介したアンテナ・コイ
ル３からの電波により行われ、一方、接触式の場合は接
触端子４の接触により行われる。また、ＲＯＭ１２、Ｒ
ＡＭ１３、およびＥＥＰＲＯＭ１４などの内部メモリ
は、データの保護のため、一定の手順で処理が行われた
場合にのみアクセスされるように制御されている。

【００２０】このＩＣカードの試験内容には、ＤＣ試験
および各種マージン試験と、ＩＣカード機能動作試験
（ＡＣファンクション試験）とがある。ＤＣ試験および
各種マージン試験としては、対電源電圧変動マージン試
験、タイミング変動マージン試験、入力信号電圧レベル
マージン試験、出力電圧レベル試験、各端子のオープ
ン、ショート、電源電流およびリーク電流測定などがあ
る。ＩＣカード機能動作試験としては、カード内ＣＰＵ
動作試験、ＲＡＭおよびＲＯＭデータ書き換え／読み出
し機能試験、ＥＥＰＲＯＭデータ書き込み／読み出し機
能試験、ＩＣカード内部フローティング演算ユニット機
能試験などがある。

【００２１】次に、図３および図４により、ＩＣカード
テスタの構成の一例を説明する。図３はＩＣカードテス
タの構成、図４はソフトウェア構成をそれぞれ示す。こ
のＩＣカードテスタは、接触型ＩＣカードに適用する構
成例を示すが、非接触型ＩＣカードについてもＩＣカー
ドテスタとの入出力構成が異なる他はほぼ同様である。

【００２２】ＩＣカードテスタは、テスタ、リーダ・ラ
イタ、カード発行装置などの機能を持ち、図３のよう
に、試験条件プログラムの開発および試験データの管理
を行うホストＣＰＵ部２０と、試験の実行制御およびテ
ストプラン・デバッグを実行するテスタ本体部３０とか
ら構成され、ＬＡＮにより接続されている。ホストＣＰ
Ｕ部２０には、印刷出力用のプリンタ２１、補助記憶用
のＭＯドライブ２２などが接続され、ユーザがテストプ
ランを作成したり、測定した結果を管理することができ
る。テスタ本体部３０は、試験対象デバイスに対応して
独立に動作可能な各計測制御ユニット３１から、共通の
コンタクト・プローブ部３２を介して対応する各ＩＣカ
ード３３に接続され、この計測制御ユニット３１は増減
（たとえば最大３２枚程度）できるため、テスティング
工程前後の能力に合わせたテストシステムを構築するこ
とができる。

【００２３】テスタ本体部３０は、サテライトＣＰＵ３
４、ハンドラｉ／ｆ３５、システム電源３６、および安
全回路３７と、複数の計測制御ユニット３１とから構成
されている。各計測制御ユニット３１には、コントロー
ラ３８、デバイス電源３９、ＡＣ測定部４０、ＤＣ測定
部４１、ＭＰＸ４２、テストヘッド４３などが設けら
れ、内部にコントローラ３８を有することによって個々
に独立して並列的な試験が可能となっている。以下、各
構成要素について詳細に説明する。

【００２４】サテライトＣＰＵ３４は、複数の計測制御
ユニット３１に対し、試験条件の転送、試験結果の読み
取りおよびハンドラの制御を実施する。また、テストプ
ラン・デバッグもこのサテライトＣＰＵ３４から実行す
ることができる。

【００２５】ハンドラｉ／ｆ３５は、ＩＣカード３３の
ハンドラ、またはソフトＣＯＢハンドラの制御を実施す
るためのユニットである。パラレル通信を行う。

【００２６】コントローラ３８は、ユーザ記述試験条件
に従ってテスタハードウェアに対し、デバイス電源３９
の電圧設定、ＡＣ測定部４０の条件設定、ＤＣ測定部４
１の条件設定および各種条件のピン割り付けを実施し、
ＩＣカード３３の試験を実行する。また、測定結果の管
理も行う。

【００２７】デバイス電源３９は、ＩＣカード３３の電
源端子に印加する電圧レベルを設定するとともに、ＩＣ
カード３３に流れる電源電流を測定する機能を持ってい
る。

【００２８】ＡＣ測定部４０は、ＩＣカード３３に印加
するクロック周波数およびデューティ比の設定、ドライ
バの出力電圧レベル、コンパレータレベルの設定などを
実施し、ＩＣカード３３とのデータ通信によりＩＣカー
ド３３の試験を実施する。

【００２９】ＤＣ測定部４１は、ＩＣカード３３の入出
力ピンのオープン／ショートチェックおよびリーク電流
の測定を実施するユニットである。

【００３０】ＭＰＸ４２は、ＡＣ測定部４０、ＤＣ測定
部４１をＩＣカード３３の所定ピンにリレー切り替えに
より割り付ける機能を持っている。

【００３１】テストヘッド４３は、ＩＣカード３３に印
加する信号ドライバ、および出力信号判定コンパレータ
などを有している。また、ケーブル損失による測定誤差
を最小にするバーチャル・グランドの供給を行い、測定
精度の向上を図っている。

【００３２】このＩＣカードテスタにおける、ホストＣ
ＰＵ部２０のソフトウェアは、図４のように、テストプ
ラン・エディタ５１、テストプラン・コンパイラ５２、
データ通信ソフト５３、データ出力表示ソフト５４、シ
ステム運用管理ソフト５５などから構成されている。ま
た、サテライトＣＰＵ３４のソフトウェアは、計測制御
システム６１、オンライン・デバッガ６２、試験条件お
よびデータ通信ソフト６３、ヒストグラム・ユーティリ
ティ６４、キャリブレーションソフト６５などから構成
されている。ホストＣＰＵ部２０とサテライトＣＰＵ３
４間は、ネットワーク（ＬＡＮ）により接続されてい
る。以下、各ソフトウェアについて詳細に説明する。

【００３３】テストプラン・エディタ５１は、試験条件
を作成するためのエディタで、このテストプラン・エデ
ィタ５１から直接テストプラン・コンパイラ５２を起動
することができる。また、コンパイル結果に条件記述ミ
スなどが発生した場合には、所定のエラー発生場所にカ
ーソルを移動し、記述ミス発生場所を教える。これらに
より、効率よくテストプランを作成することができる。

【００３４】テストプラン・コンパイラ５２は、テスト
プラン・エディタ５１で作成したテストプランをテスタ
が実行できるオブジェクトに翻訳する。また、このテス
トプラン・コンパイラ５２では、テストプラン・デバッ
グのための詳細情報も生成される。

【００３５】データ通信ソフト５３のソフトウェアは、
テストプランの転送（割り付け）、測定結果の読み取
り、その他各種機能の設定および指示を実施する。

【００３６】データ出力表示ソフト５４のソフトウェア
は、データ通信により読み取られた試験結果をＣＲＴ、
プリンタ、ＨＤなどに出力する。また、試験結果のレポ
ート（ロット番号、作業者名、試験開始時間、終了時
間、トータル試験数、良品／不良品数、テスト番号別不
良数など）を出力することができる。

【００３７】システム運用管理ソフト５５のソフトウェ
アは、パスワードなどによる装置のセキュリティ管理を
実施する。

【００３８】計測制御システム６１は、ハンドラの制
御、コントローラ３８（試験実行部）の制御を実施し、
テストプラン実行の制御を行う。このソフトウェアによ
り、複数の計測制御ユニット３１の測定結果が管理さ
れ、必要に応じてホストＣＰＵ部２０に送信される。試
験状況は、テスタ本体部３０の液晶表示パネルに出力さ
れ、現在までの試験数、良品／不良品数などを見ること
ができる。

【００３９】オンライン・デバッガ６２は、テストプラ
ンのデバッグ・ツールである。機能としては、テストプ
ランの１行毎の実行、所定テストプランのソースライン
番号、またはテスト番号での試験停止（ポーズ）、試験
条件の変更、ＤＣ試験、ＡＣ試験キーボードからの実
行、測定結果の表示などを実施することができる。これ
により、テストプランを効率よくデバッグすることがで
きる。また、不良解析ツールとして利用することもでき
る。

【００４０】データ通信ソフト６３のソフトウェアは、
ホストＣＰＵ部２０から受信したテストプラン（試験条
件）をコントローラ３８に送信する。また、各コントロ
ーラ３８から受信した測定結果をまとめてホストＣＰＵ
部２０に送信したりする。

【００４１】ヒストグラム・ユーティリティ６４は、所
定のＩＣカード３３の生産ロットに対して、各ＤＣテス
ト毎の測定データの分布を取得する。これを使用するこ
とで、ユーザはこのデータを工程管理の指標にすること
ができる。

【００４２】キャリブレーションソフト６５のソフトウ
ェアは、システムのハードウェアのキャリブレーション
を実施する場合に使用する。このＩＣカードテスタは、
計測制御ユニット３１をユニット交換によりメンテナン
スに対応しているため、ユニット交換を実施した場合こ
のキャリブレーションを行う。

【００４３】以上のように構成されるＩＣカードテスタ
を用いて、ＩＣカード３３の試験工程が行われる。この
試験工程は、ＩＣカード製造処理０次発行工程、ＩＣカ
ード検査工程、１次発行処理工程、２次発行処理工程な
どに含まれ、前述したようなＤＣ試験および各種マージ
ン試験、ＩＣカード機能動作試験などが行われる。

【００４４】ＩＣカード製造処理０次発行工程は、ハー
ドウェア部品のチェックを行う工程であり、ＩＣカード
３３に対して、ＩＣカード３３の正常動作の確認、ＩＣ
カード３３の初期化、ＭＦの作成、カード識別子（製造
者、バージョン情報など）の書き込み、カードＩＤの書
き込み、暗号関数書き込み、ループテストなどの処理を
行う。

【００４５】ＩＣカード検査工程は、製造処理が完了し
たＩＣカード３３に、スクリーニングテストとして、カ
ードＩＤのリードを繰り返し行う。ＩＣカード製造処理
機能のカードＩＤの書き込みで書き込んだカードＩＤを
テストに使用する。

【００４６】１次発行処理工程は、運用上のチェックを
行う工程であり、製造・検査が完了したＩＣカード３３
に対して、基本情報の書き込み、基本情報の確認、Ｄ
Ｆ、ＥＦ、キーの作成、データの書き込み、書き込みデ
ータの確認、セキュリティの設定などの処理を行う。

【００４７】２次発行処理工程は、ユーザＩＤなどの個
別情報の書き込み処理を行う工程である。これにより、
ＩＣカード３３のＤＣ試験および各種マージン試験、機
能動作試験が終了し、さらに個別情報などを書き込んだ
ＩＣカード３３が完成し、これをユーザに対して発行す
ることができる。

【００４８】次に、図５のＩＣカードテスタとＩＣカー
ド３３との並列接続構成の一例、図６のＩＣカード並列
テストのタイミングの一例により、前記ＩＣカード製造
処理０次発行工程における、ＥＥＰＲＯＭ１４へのデー
タ書き込み（読み出し）試験を説明する。この書き込み
試験は、前記図３に示すＩＣカードテスタとＩＣカード
３３との並列接続構成において行われ、ここでは図５の
ように１ｃｈ〜３ｃｈのＩＣカード３３の並列接続によ
る試験例を示している。

【００４９】(1).ＩＣカードテスタは、各計測制御ユニ
ット３１から、対応する１ｃｈ〜３ｃｈの各ＩＣカード
３３に対して書き込みコマンドＡをそれぞれ送信する
（ｔ１）。この際に、最初の書き込みコマンドＡは各Ｉ
Ｃカード３３に対して同じタイミングで送信される。

【００５０】(2).１ｃｈ〜３ｃｈの各ＩＣカード３３
は、書き込みコマンドＡを受けて、この書き込みコマン
ドＡに基づいてＥＥＰＲＯＭ１４へのデータの書き込み
動作を行い、書き込み完了ステータスａを返信する。た
とえば、順に、３ｃｈのＩＣカード３３は書き込み完了
ステータスａ３（ｔ２）、１ｃｈのＩＣカード３３は書
き込み完了ステータスａ１（ｔ３）、２ｃｈのＩＣカー
ド３３は書き込み完了ステータスａ２（ｔ４）をそれぞ
れ返信する。

【００５１】(3).ＩＣカードテスタは、書き込み完了ス
テータスａの受信後に直ちに、各計測制御ユニット３１
から、対応する１ｃｈ〜３ｃｈの各ＩＣカード３３に対
して次の書き込みコマンドＢをそれぞれ送信する。この
際に、３ｃｈのＩＣカード３３からの書き込み完了ステ
ータスａ３、１ｃｈのＩＣカード３３からの書き込み完
了ステータスａ１、２ｃｈのＩＣカード３３からの書き
込み完了ステータスａ２が順に受信されるので、３ｃｈ
のＩＣカード３３（ｔ５）、１ｃｈのＩＣカード３３
（ｔ６）、２ｃｈのＩＣカード３３（ｔ７）の順に次の
書き込みコマンドＢが送信される。

【００５２】(4).１ｃｈ〜３ｃｈの各ＩＣカード３３
は、次の書き込みコマンドＢを受けて、この書き込みコ
マンドＢに基づいてＥＥＰＲＯＭ１４へのデータの書き
込み動作を行い、書き込み完了ステータスｂを返信す
る。この際に、書き込みコマンドＢを受けた順に従っ
て、３ｃｈのＩＣカード３３、１ｃｈのＩＣカード３
３、２ｃｈのＩＣカード３３の順に、それぞれから書き
込み完了ステータスｂ３（ｔ８）、書き込み完了ステー
タスｂ１（ｔ９）、書き込み完了ステータスｂ２（ｔ１
０）が返信される。

【００５３】(5).以降、同様に、各計測制御ユニット３
１からの対応する１ｃｈ〜３ｃｈの各ＩＣカード３３に
対する書き込みコマンドの送信と、１ｃｈ〜３ｃｈの各
ＩＣカード３３からの書き込み完了ステータスの返信と
を繰り返して実行する。

【００５４】以上のようにして、各ＩＣカード３３の内
部のＥＥＰＲＯＭ１４へのデータ書き込み試験を並列的
に、各計測制御ユニット３１において独立に行うことが
できる。これは、プロセスの違いによりデバイス間で内
部クロック信号のタイミング差が発生し、応答ばらつき
がある場合に有効となる。また、ＥＥＰＲＯＭ１４から
のデータ読み出し試験においても同様に、読み出しコマ
ンドに対する読み出し完了ステータスの受信後に直ちに
次の読み出しコマンドを送信して、独立に読み出し試験
を行うことができる。

【００５５】この並列テストは、入出力ピンのレベルを
変化させ、データ書き込み／読み出し終了をＩＣカード
テスタに知らせる手段をＩＣカード３３に有し、ＩＣカ
ードテスタで入出力ピンのレベル変化を監視して試験処
理シーケンスを制御し、さらにＩＣカードテスタからの
結果要求コマンドによりデバイス間をソフトウェア的に
同期をとる方法を採用することにより実現できる。

【００５６】たとえば、ＩＣカード３３において、デー
タ書き込み終了と同時に入出力ラインのレベルを中間レ
ベルからハイレベルに変化させる。ＩＣカードテスタ
は、入出力ラインを監視して中間レベルからハイレベル
になったことをフラグセンスする。そして、応答に対す
るマージンを含めた所定時間を経過した場合、または全
てのデバイスから応答が返信された場合に判定処理に移
行する。

【００５７】さらに、ＩＣカードテスタから試験結果の
要求コマンドをＩＣカード３３に送信する。ＩＣカード
３３は、クロック信号に同期して試験結果をＩＣカード
テスタに送信する。そして、この送信された結果データ
を、ＩＣカードテスタにより同時判定処理する。これに
より、多数個同時に並列テストを実現することができ
る。

【００５８】次に、図７のＥＥＰＲＯＭ１４などの内部
メモリにおけるメモリ領域構成の一例により、この内部
メモリへのデータ書き込み試験を説明する。

【００５９】図７のように、ＩＣカード３３は、ＩＣカ
ードハードウェアの他に、ＥＥＰＲＯＭ１４などの内部
メモリのメモリエリアに、ＯＳ（オペレーティング・シ
ステム）、アプリケーション１，２、ユーザ・データ
１，２などのソフトウェアが記憶されて構成されてい
る。ＯＳ、アプリケーション１，２は共通書き込みデー
タ７１となり、ユーザ・データ１，２は個別書き込みデ
ータ７２となる。このように、ＩＣカード３３の内部メ
モリには、並列書き込みで、テストデータ、ＯＳなどの
共通に書き込むデータと、シリアル番号、ユーザＩＤな
どの個別に書き込むデータとが存在する。

【００６０】(1).共通書き込みデータ７１ テストデータ、ＯＳなどの共通データを格納するエリア
を有し、試験プランによって、指定された格納データの
先頭から指定されたバイト数を、ＩＣカードテスタから
ＩＣカード３３に連続送信する。そして、ＩＣカードテ
スタは、この送信したデータ列に対する結果を受信し、
期待値パターンと比較し、良／不良判定を実施する。こ
の際に、期待値パターンと一致せす、不良と判定された
場合には、所定許容回数だけリトライを実行する。

【００６１】(2).個別書き込みデータ７２ 試験開始前に、ＩＣカードテスタ（ホストＣＰＵ部２０
など）から、対象となるＩＣカード３３に対応するシリ
アル番号、ユーザＩＤなどの個別書き込みデータを受け
取るエリアを有し、試験プランによって、このデータを
ＩＣカード３３に書き込みおよび読み出し確認を実施す
る。そして、ＩＣカードテスタは、ＩＣカード３３から
受信した結果と期待値とを比較し、良／不良判定を実施
する。この際に、期待値と一致せす、不良と判定された
場合には、所定許容回数だけリトライを実行する。

【００６２】以上のように、内部メモリの書き込み試験
／読み出し試験を行った後に、共通書き込みデータ７１
の他に、メーカ出荷テストにおけるシリアル番号、ユー
ザ受入テストにおけるユーザＩＤなどの個別書き込みデ
ータ７２を書き込むことにより、各ユーザに個別のＩＣ
カード３３を発行することができる。

【００６３】また、ＩＣカードテスタを用いて、各計測
制御ユニット３１により対応する各ＩＣカード３３を独
立に試験を行うことができるので、たとえば銀行用の銀
行カード、電子財布カードおよびキャッシュカードや、
公共用の健康保険証カード、運転免許証カードおよび医
療カードなど、異なる品種のＩＣカード３３を並列的に
非同期にテストすることができる。

【００６４】さらに、データの書き込み試験／読み出し
試験におけるリトライ回数をＩＣカード３３に書き込ん
で発行することにより、ユーザにおいて内部メモリの消
去・書き換え回数を管理することができるので、消去・
書き換え不可能となる前に事前に認識できるようにな
る。なお、ＩＣカード３３には、ＩＣカードテスタのテ
ストヘッド番号や、さらに製造ライン番号などの情報を
テスト時に書き込み、不具合などが発生した場合の検証
などに用いることも可能である。

【００６５】従って、本実施の形態のＩＣカード３３の
試験技術によれば、内部にコントローラ３８が設けら
れ、個々に独立して並列的な試験が可能な各計測制御ユ
ニット３１を有するＩＣカードテスタを用いて試験を行
うことにより、以下のような作用効果を得ることができ
る。

【００６６】(1).各ＩＣカード３３の内部のＥＥＰＲＯ
Ｍ１４へのデータ書き込み試験／読み出し試験におい
て、書き込み／読み出しコマンドに対する書き込み／読
み出し完了ステータスの受信後に直ちに次の書き込み／
読み出しコマンドを送信することにより、各ＩＣカード
３３の試験速度に対応して書き込み試験および読み出し
試験を独立に行うことができるので、試験を高速に行う
ことができる。

【００６７】(2).共通書き込みデータ７１の他に、シリ
アル番号、ユーザＩＤなどの個別書き込みデータ７２を
書き込むことができるので、ＩＣカードテスタをＩＣカ
ード発行装置して用いることができる。

【００６８】(3).銀行用の各種カード、公共用の各種カ
ードなどの異なる品種のＩＣカード３３を並列的に非同
期にテストすることができるので、ＩＣカード３３の多
種・多様化に対応することができる。

【００６９】(4).データの書き込み試験／読み出し試験
におけるリトライ回数をＩＣカード３３に書き込んで発
行することにより、ユーザにおいて消去・書き換え回数
が管理できるので、消去・書き換え不可能となる前に事
前に認識することができる。

【００７０】(5).ＩＣカードテスタのソフトウェアによ
り試験情報を生成することができるので、ハードウェア
によるパターン発生器などを設ける場合に比べてＩＣカ
ードテスタの原価を安くすることができる。

【００７１】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。たとえば、前記ＩＣカード内部のＥＥＰＲＯＭは、
これに限らず、フラッシュＥＥＰＲＯＭなどの他の消去
・書き換え可能メモリなどについても適用可能である。

【００７２】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【００７３】(1).並列（同期）試験において、各ＩＣカ
ードからの試験情報に対する応答情報の受信後に直ちに
各ＩＣカードに対して独立に次の試験情報を送信して処
理を進めることで、各ＩＣカードの試験速度に対応して
個別に試験を行うことができるので、試験の高速化を図
ることが可能となる。

【００７４】(2).ＥＥＰＲＯＭなどの内部メモリへの並
列書き込みにおいて、試験情報に共通に書き込むデータ
と個別に書き込むデータとが存在することで、ユーザＩ
Ｄなどの個別書き込みデータを書き込むことができるの
で、ＩＣカード発行装置して用いることが可能となる。

【００７５】(3).並列的に試験する非同期試験方法を採
用することで、異なる品種を並列的に試験することがで
きるので、ＩＣカードの多種・多様化に対応することが
可能となる。

【００７６】(4).試験のリトライ回数などの情報を試験
時にＩＣカードに書き込むことで、ユーザはＩＣカード
の内部メモリの消去・書き換え回数を管理することがで
きるので、消去・書き換え不可能となる前に事前に認識
することが可能となる。

【００７７】(5).試験情報はソフトウェアによるアルゴ
リズムにより処理されて生成されることで、ハードウェ
アによるパターン発生器などを設ける必要がないので、
テスタの原価を安くすることが可能となる。

【００７８】(6).前記(1) 〜(5) により、テスタの原価
を増加することなく、各ＩＣカードの試験速度に対応し
た並列的な個別試験を実施することができるので、安価
に試験の高速化を実現することが可能となる。

【図面の簡単な説明】

【図１】(a),(b) は本発明の一実施の形態であるＩＣカ
ードの概略構造を示す説明図である。

【図２】本発明の一実施の形態のＩＣカードを示す内部
構成図である。

【図３】本発明の一実施の形態において、ＩＣカードテ
スタを示す構成図である。

【図４】本発明の一実施の形態において、ＩＣカードテ
スタのソフトウェアを示す構成図である。

【図５】本発明の一実施の形態において、ＩＣカードテ
スタとＩＣカードとの並列接続構成を示す説明図であ
る。

【図６】本発明の一実施の形態において、ＩＣカードの
並列テストを示すタイミング図である。

【図７】本発明の一実施の形態において、内部メモリに
おけるメモリ領域構成を示す説明図である。

【図８】本発明の前提となるＩＣカードの並列テストを
示すタイミング図である。

【符号の説明】

１ プラスチック・カード ２ ＬＳＩチップ ３ アンテナ・コイル ４ 接触端子 １１ ＣＰＵ １２ ＲＯＭ １３ ＲＡＭ １４ ＥＥＰＲＯＭ １５ 演算ユニット １６ インタフェース １７ 変復調回路 ２０ ホストＣＰＵ部 ２１ プリンタ ２２ ＭＯドライブ ３０ テスタ本体部 ３１ 計測制御ユニット ３２ コンタクト・プローブ部 ３３ ＩＣカード ３４ サテライトＣＰＵ ３５ ハンドラｉ／ｆ ３６ システム電源 ３７ 安全回路 ３８ コントローラ ３９ デバイス電源 ４０ ＡＣ測定部 ４１ ＤＣ測定部 ４２ ＭＰＸ ４３ テストヘッド ５１ テストプラン・エディタ ５２ テストプラン・コンパイラ ５３ データ通信ソフト ５４ データ出力表示ソフト ５５ システム運用管理ソフト ６１ 計測制御システム ６２ オンライン・デバッガ ６３ データ通信ソフト ６４ ヒストグラム・ユーティリティ ６５ キャリブレーションソフト ７１ 共通書き込みデータ ７２ 個別書き込みデータ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 黛 英明 東京都青梅市藤橋３丁目３番地２ 日立東 京エレクトロニクス株式会社内 Ｆターム(参考） 5B048 AA00 CC00 CC07 DD00 FF00 5B058 CA23 KA28

Claims (9)

【特許請求の範囲】
1. 【請求項１】 複数のＩＣカードの電気的特性試験を並
   列的に行うＩＣカードの試験方法であって、各ＩＣカー
   ドに対して独立に試験情報を送信する工程と、この試験
   情報に対して前記各ＩＣカードは独立に応答情報を返信
   する工程と、この応答情報の受信後に直ちに前記各ＩＣ
   カードに対して独立に次の試験情報を送信する工程と、
   この次の試験情報に対して前記各ＩＣカードは独立に次
   の応答情報を返信する工程とを含み、以降、試験情報の
   送信と応答情報の返信とを繰り返して実行することを特
   徴とするＩＣカードの試験方法。
2. 【請求項２】 請求項１記載のＩＣカードの試験方法で
   あって、前記試験情報は、前記各ＩＣカードの内部メモ
   リに共通に書き込むデータと、個別に書き込むデータと
   を含むことを特徴とするＩＣカードの試験方法。
3. 【請求項３】 請求項２記載のＩＣカードの試験方法で
   あって、前記共通に書き込むデータは、テストデータを
   含むことを特徴とするＩＣカードの試験方法。
4. 【請求項４】 請求項２記載のＩＣカードの試験方法で
   あって、前記個別に書き込むデータは、シリアル番号、
   ユーザＩＤを含むことを特徴とするＩＣカードの試験方
   法。
5. 【請求項５】 請求項２記載のＩＣカードの試験方法で
   あって、前記各ＩＣカードの内部メモリは、ＥＥＰＲＯ
   Ｍを含むことを特徴とするＩＣカードの試験方法。
6. 【請求項６】 請求項１記載のＩＣカードの試験方法で
   あって、前記複数のＩＣカードは、異なる品種であるこ
   とを特徴とするＩＣカードの試験方法。
7. 【請求項７】 請求項１記載のＩＣカードの試験方法で
   あって、前記ＩＣカードは、試験のリトライ回数が書き
   込まれることを特徴とするＩＣカードの試験方法。
8. 【請求項８】 複数のＩＣカードの電気的特性試験を並
   列的に行うＩＣカードの試験装置であって、各ＩＣカー
   ドに対して独立に試験情報を送信し、この試験情報に対
   する応答情報の受信後に直ちに前記各ＩＣカードに対し
   て独立に次の試験情報を送信するための複数の送受信手
   段と、前記各ＩＣカードからの応答情報に基づいて前記
   各ＩＣカードの電気的特性を独立に測定するための複数
   の測定手段とを有することを特徴とするＩＣカードの試
   験装置。
9. 【請求項９】 請求項８記載のＩＣカードの試験装置で
   あって、前記試験情報は、ソフトウェアによるアルゴリ
   ズムにより処理されて生成されることを特徴とするＩＣ
   カードの試験装置。