[go: up one dir, main page]

CN117389806A - 一种主板调试系统、方法及电子设备 - Google Patents

一种主板调试系统、方法及电子设备 Download PDF

Info

Publication number
CN117389806A
CN117389806A CN202311327915.9A CN202311327915A CN117389806A CN 117389806 A CN117389806 A CN 117389806A CN 202311327915 A CN202311327915 A CN 202311327915A CN 117389806 A CN117389806 A CN 117389806A
Authority
CN
China
Prior art keywords
output end
input end
programmable logic
logic device
complex programmable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311327915.9A
Other languages
English (en)
Inventor
张博康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Metabrain Intelligent Technology Co Ltd
Original Assignee
Suzhou Metabrain Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Metabrain Intelligent Technology Co Ltd filed Critical Suzhou Metabrain Intelligent Technology Co Ltd
Priority to CN202311327915.9A priority Critical patent/CN117389806A/zh
Publication of CN117389806A publication Critical patent/CN117389806A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本申请公开了一种主板调试系统、方法及电子设备,属于电子技术领域,所述主板调试系统包括主板、转接卡、故障调试工具和/或复杂可编程逻辑器件烧录器,所述转接卡包括交换芯片、存储芯片,所述主板的输出端与所述交换芯片的第一输入端连接,所述交换芯片的第一输出端与所述故障调试工具的输入端连接;所述主板的输出端与所述存储芯片的输入端连接。本申请可以解决当因为服务器主板安全设计及成本因素去掉故障调试工具接口时,无法实现用故障调试工具或CPLD烧录工具对主板调试的问题,同时本申请的转接卡增加安全验证功能,实现联合测试工作组接口专用,保障系统信息安全。

Description

一种主板调试系统、方法及电子设备
技术领域
本申请属于电子技术领域,尤其涉及一种主板调试系统、方法及电子设备。
背景技术
目前在主板设计过程中,随着调试复杂度的增强,英特尔不仅实现了基本的联合测试工作组(JTAG,JointTestAction Group)标准,而且设置了很多扩展,定义了一个新的特殊调试接口,新的特殊调试接口为英特尔的故障处理(Debug)专用工具XDP。对中央处理器CPU(Central Processing Unit)和平台控制器中心PCH(Platform Controller Hub)的调试和测试过程中,则需要读取中央处理器内部寄存器的寄存器值来分析遇到的主板bug并进行解决,而故障Debug端口解决方案是最完整的解决方案,但需要在主板上去设置Debug工具的连接器,实现对调试系统的物理访问。
目前在服务器量产阶段之前,主板上会预留出用于故障调试工具调试的接口,通过故障调试工具抓取CPU或PCH的寄存器信息;然而在量产阶段之后,考虑到板卡上预留标准物理调试接口存在安全风险,并且由于故障调试工具XDP接口比较昂贵,为降低成本量产阶段会删除故障调试工具的物理接口,所以在面对小批量量产和测试过程中碰见的主板故障问题,则不便再去用故障调试工具去分析和解决主板故障问题。
发明内容
为了解决现有技术的问题,本申请提供了一种主板调试系统、方法及电子设备,所述主板调试系统包括主板、转接卡、故障调试工具和/或复杂可编程逻辑器件烧录器,所述转接卡包括交换芯片、存储芯片,所述主板的输出端与所述交换芯片的第一输入端连接,所述交换芯片的第一输出端与所述故障调试工具的输入端连接;所述主板的输出端与所述存储芯片的输入端连接。本申请可以解决当因为服务器主板安全设计及成本因素去掉故障调试工具接口时,无法实现用故障调试工具或CPLD烧录工具对主板调试的问题,同时本申请的转接卡增加安全验证功能,实现联合测试工作组接口专用,保障系统信息安全。
所述技术方案如下:
第一方面,本申请提供了一种主板调试系统,所述主板调试系统包括主板、转接卡、故障调试工具和/或复杂可编程逻辑器件烧录器,所述转接卡包括交换芯片、存储芯片,
所述主板的输出端与所述交换芯片的第一输入端连接,所述交换芯片的第一输出端与所述故障调试工具的输入端连接;
所述主板的输出端与所述存储芯片的输入端连接;
所述转接卡用于连接故障调试工具和/或复杂可编程逻辑器件烧录器以及主板,所述交换芯片用于响应于确认所述转接卡为专属转接卡后的调试使能信号,通过识别所述转接卡的识别编码类型信息对传输数据通道进行选择,所述存储芯片用于存储所述转接卡属性信息;
所述故障调试工具用于对所述主板进行故障调试,所述复杂可编程逻辑器件烧录器用于对主板的复杂可编程逻辑器件进行固件烧录。
在一些实施例中,所述转接卡包括复杂可编程逻辑器件连接器、故障调试工具连接器、金手指,
所述主板的输出端与所述金手指的输入端连接,所述金手指的第一输出端与所述交换芯片的第一输入端连接,所述交换芯片的第一输出端与所述故障调试工具连接器的输入端连接,所述故障调试工具连接器的输出端与所述故障调试工具的输入端连接;
所述金手指的第二输出端与所述交换芯片的第二输入端连接,所述交换芯片的第二输出端与所述复杂可编程逻辑器件连接器的输入端连接,所述复杂可编程逻辑器件连接器的输出端与所述复杂可编程逻辑器件烧录器的输入端连接;
所述金手指的第三输出端与所述存储芯片的输入端连接;
所述金手指的输入端作为所述转接卡的输入端,所述故障调试工具连接器的输出端作为所述转接卡的第一输出端,所述复杂可编程逻辑器件连接器的输出端作为所述转接卡的第二输出端。
在一些实施例中,所述主板包括复杂可编程逻辑器件、中央处理器、平台控制器中心、主机接口连接器,
所述复杂可编程逻辑器件的输出端与所述主机接口连接器的第一输入端连接,所述中央处理器的第一输出端与所述主机接口连接器的第二输入端连接,所述平台控制器中心的输出端与所述主机接口连接器的第二输入端连接,所述中央处理器的第二输出端与所述平台控制器中心的输入端连接;
所述主机接口连接器的输出端作为所述主板的输出端。
在一些实施例中,所述主板还包括基板管理控制器,
所述基板管理控制器的输出端与所述主机接口连接器的第三输入端连接;
所述基板管理控制器用于获取所述转接卡的识别编码类型信息和属性信息,并根据所述转接卡的识别编码类型信息和属性信息控制所述交换芯片的使能信号。
在一些实施例中,所述引脚用于在所述主机接口连接器与所述金手指之间传输信号,所述信号包括电源信号和/或联合测试工作组信号和/或转接卡识别编码信号。
第二方面,本申请还提供了一种主板调试方法,所述方法,包括:
将主机接口连接器的输出端与金手指的输入端连接,将故障调试工具连接器的输出端与故障调试工具的输入端连接;
通过基板管理控制器获取转接卡的属性信息和识别编码类型信息;
根据所述转接卡的属性信息和识别编码类型信息判断是否为专属转接卡;
当所述转接卡为专属转接卡时,通过基板管理控制器向交换芯片发送调试使能信号,所述交换芯片通过所述转接卡的识别编码类型信息确认传输数据的通道;
获取中央处理器和平台控制器中心的寄存器值信息;
根据所述中央处理器和平台控制器中心的寄存器值信息通过所述故障调试工具对所述主板故障进行调试。
在一些实施例中,所述将主机接口连接器的输出端与金手指的输入端连接,将故障调试工具连接器的输出端与故障调试工具的输入端连接之前,包括:
将复杂可编程逻辑器件的输出端与所述主机接口连接器的第一输入端连接,将所述中央处理器的第一输出端与所述主机接口连接器的第二输入端连接,将所述平台控制器中心的输出端与所述主机接口连接器的第二输入端连接。
在一些实施例中,所述将主机接口连接器的输出端与金手指的输入端连接,将故障调试工具连接器的输出端与故障调试工具的输入端连接之后,还包括:
在复杂可编程逻辑器件联合测试工作组链路的内存时钟添加下拉电阻,在所述复杂可编程逻辑器件联合测试工作组链路的传输驱动程序接口和数据输出接口和运输管理接口添加上拉电阻;
通过第一内存时钟控制所述中央处理器,通过第二内存时钟控制所述平台控制器中心;
通过电平转换芯片调节复杂可编程逻辑器件、中央处理器、平台控制器中心、基板管理控制器的连接逻辑电平值,使得所述复杂可编程逻辑器件、中央处理器、平台控制器中心、基板管理控制器的连接逻辑电平值相同。
在一些实施例中,所述方法还包括:
将所述复杂可编程逻辑器件连接器的输出端与所述复杂可编程逻辑器件烧录器的输入端连接,通过所述复杂可编程逻辑器件烧录器对主板的复杂可编程逻辑器件进行固件烧录。
第三方面,本申请还提供了一种电子设备,所述电子设备包括如第一方面任一项所述的主板调试系统。
本申请实施例公开的技术方案带来的有益效果是:
本申请提供了一种主板调试系统、方法及电子设备,所述主板调试系统包括主板、转接卡、故障调试工具和/或复杂可编程逻辑器件烧录器,所述转接卡包括交换芯片、存储芯片,所述主板的输出端与所述交换芯片的第一输入端连接,所述交换芯片的第一输出端与所述故障调试工具的输入端连接;所述主板的输出端与所述存储芯片的输入端连接。本申请可以解决当因为服务器主板安全设计及成本因素去掉故障调试工具接口时,无法实现用故障调试工具或CPLD烧录工具对主板调试的问题,同时本申请的转接卡增加安全验证功能,实现联合测试工作组接口专用,保障系统信息安全。
本申请实施例公开的技术方案的转接卡增加交换芯片、存储芯片,实现对不同接口及形态的转接卡的识别,以及增强转接卡安全使用功能;同时在主板设计量产阶段之后,服务器主板拿掉故障调试工具接口后,仍然能通过转接卡物理连接故障调试Debug工具。
本申请实施例公开的技术方案通过在主板上存储TF卡主机接口连接器(M.2接口)接入转接卡,使用现有主板的接口,不增加额外成本,转接卡上连接故障调试工具,通过故障调试工具或CPLD烧录器等工具对服务器主板问题进行调试和分析;同时转接卡增设安全识别功能,从而保证转接卡的故障调试接口能专人专用,避免物理调试接口的安全风险。
附图说明
在结合以下附图阅读本公开的实施例的详细描述之后,能够更好地理解本申请的上述特征和优点。显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示出了传统主板调试系统第一结构图;
图2示出了传统主板调试系统第二结构图;
图3示出了本申请所述的主板调试系统的第一结构图;
图4示出了本申请所述的主板调试系统的第一拓扑图;
图5示出了本申请所述的主板调试系统的第二拓扑图;
图6示出了本申请所述的主板调试系统的第三拓扑图;
图7示出了本申请所述的主板调试方法的流程图;
图8示出了本申请所述的主板调试装置的结构图;
图9为本申请提供的可被用于实施本申请中所述的各个实施例的示例性系统。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
需要说明的是,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。在本申请的描述中,“多个”或“若干”的含义是两个以上,除非另有明确具体的限定。
目前,在服务器量产阶段之前,主板上会预留出故障调试工具接口,如图1所示,通过蓝盒子XDP(intel的Debug专用工具)等工具抓取相关CPU寄存器信息或者读取日志信息log,然而在服务器量产阶段之后,需要小批量量产和测试,因此为降低成本在主板设计上会拿掉用于连接蓝盒子等Debug工具的接口,通过USB3.0接口采用固件调试接口DCI(Direct Connect Interface)进行联合测试工作组JTAG调试;同时,复杂可编程逻辑器件CPLD JTAG接口也会去掉,如图2所示,使用基板管理控制器BMC(Baseboard ManagerController)通过I2C总线对CPLD固件(firmware)进行烧录和故障分析。
由于服务器量产阶段之后,在主板设计上为降低成本,会去掉用于连接蓝盒子XDP等Debug工具的接口,面对小批量量产和测试过程中碰见的主板BUG问题,不便再去用蓝盒子XDP工具去分析和解决问题,现有技术可以采用固件调试接口DCI通过USB接口直接连接到主板,但因为英特尔默认关掉DCI接口,二者还是不能直接进行DCI接口数据传输,而DCI接口的启用也十分繁琐。
而复杂可编程逻辑器件CPLD JTAG接口去掉之后,只能通过基板管理控制器BMC(Baseboard Manager Controller)通过I2C总线对CPLD固件(firmware)进行烧录和故障分析,但是在复杂可编程逻辑器件CPLD异常掉电或CPLD丢失了I2C地址的情况,还是需要使用CPLD JTAG接口烧录新固件。
实施例一
本申请实施例提供了一种主板调试系统,如图3所示,所述主板调试系统包括主板、转接卡、故障调试工具(XDP工具)和/或复杂可编程逻辑器件烧录器,所述转接卡包括交换芯片(SWITCH)、存储芯片(EEPROM),
所述主板的输出端与所述交换芯片的第一输入端连接,所述交换芯片的第一输出端与所述故障调试工具的输入端连接;
所述主板的输出端与所述存储芯片的输入端连接;
所述转接卡用于连接故障调试工具和/或复杂可编程逻辑器件烧录器以及主板,所述交换芯片用于响应于确认所述转接卡为专属转接卡后的调试使能信号,通过识别所述转接卡的识别编码类型信息对传输数据通道进行选择,所述存储芯片用于存储所述转接卡属性信息;
所述故障调试工具用于对所述主板进行故障调试,所述复杂可编程逻辑器件烧录器用于对主板的复杂可编程逻辑器件进行固件烧录。
具体地,本申请方案主要针对主板设计量产阶段拿掉故障调试工具接口,复用主板上存储TF卡主机M.2接口,开发设计了具有安全识别功能的转接卡。
由于量产阶段之后存储TF卡M.2接口通常作为常用需求配置会保留在主板上,因此选用主板上的存储卡M.2接口,开发一个新的转接卡,用于连接XDP工具,来调试和分析服务器主板上的一些故障问题,这样在小批量量产和测试过程中,碰到主板BUG后可通过转接卡连接XDP工具去分析调试问题,也不会增加成本。
该主机M.2接口原本是平台控制器中心PCH通过USB信号连接信号处理芯片(CARDCONTROLLER)挂接TF卡进行数据传输,但由于该TF卡M.2接口上有许多引脚pin未利用,即可复用该M.2接口,通过M.2接口将转接卡连接到主板上。
同时,在转接卡上增加存储EEPROM芯片,用于存储转接卡固定属性信息,通过I2C链路与基板管理控制器BMC进行通信;同时在转接卡上增加交换芯片,可以通过识别不同种类转接卡的BOARD ID(识别编码信息)来实现不同接口转接卡的验证,即通过识别所述转接卡的识别编码类型信息对传输数据通道进行切换选择;转接卡安全识别功能是通过基板管理控制器BMC读取并识别转接卡固定属性信息、识别编码类型信息后,根据所述转接卡的属性信息和识别编码类型信息判断是否为专属转接卡,当转接卡为专属转接卡时,通过控制交换芯片的输出使能信号(OE信号,Output Enable),控制JTAG信号是否专供故障调试工具使用,从而保证了转接卡的联合测试工作组JATG接口仅供内部开发及运维人员使用,避免了物理调试接口的信息安全问题,防止盗版信息的外来入侵。
其中,所述转接卡固定属性信息包括转接卡加密口径、转接卡特殊识别编码信息、转接卡出厂厂家、产品名称、安全认证信息等。
在本实施例中,所述主板调试系统包括复杂可编程逻辑器件烧录器,所述转接卡包括复杂可编程逻辑器件连接器CPLD、故障调试工具连接器、金手指,
所述主板的输出端与所述金手指的输入端连接,所述金手指的第一输出端与所述交换芯片的第一输入端连接,所述交换芯片的第一输出端与所述故障调试工具连接器的输入端连接,所述故障调试工具连接器的输出端与所述故障调试工具的输入端连接;
所述金手指的第二输出端与所述交换芯片的第二输入端连接,所述交换芯片的第二输出端与所述复杂可编程逻辑器件连接器的输入端连接,所述复杂可编程逻辑器件连接器的输出端与所述复杂可编程逻辑器件烧录器的输入端连接;
所述金手指的第三输出端与所述存储芯片的输入端连接;
所述金手指的输入端作为所述转接卡的输入端,所述故障调试工具连接器的输出端作为所述转接卡的第一输出端,所述复杂可编程逻辑器件连接器的输出端作为所述转接卡的第二输出端。
具体地,所述转接卡上行通过金手指接主板上存储TF卡M.2接口,下行通过MIPI60连接器(故障调试工具连接器)连接XDP等调试工具,这样该M.2接口不仅可以插TF卡,也可以插转接卡,通过转接卡来连接XDP工具,从而实现量产阶段也可用XDP调试工具分析和调试主板设计问题,降低了主板设计成本。
在本实施例中,所述主板包括复杂可编程逻辑器件、中央处理器(CPU)、平台控制器中心(PCH)、主机接口连接器(M.2接口),
所述复杂可编程逻辑器件的输出端与所述主机接口连接器的第一输入端连接,所述中央处理器的第一输出端与所述主机接口连接器的第二输入端连接,所述平台控制器中心的输出端与所述主机接口连接器的第二输入端连接,所述中央处理器的第二输出端与所述平台控制器中心的输入端连接;
所述主机接口连接器的输出端作为所述主板的输出端。
具体地,将复杂可编程逻辑器件、中央处理器(CPU)、平台控制器中心(PCH)的JTAG链路信号引到M.2接口还未使用的引脚pin,JTAG链路常用于进行故障分析,或调试各类芯片以及其外围设备;而一个含有JTAG故障调试接口模块的中央处理器、平台控制器,只要中央处理器、平台控制器的内存时钟正常,则可以通过XDP故障调试工具输入指令,并通过JTAG(联合测试工作组)链路访问中央处理器、平台控制器的内部寄存器,对所述主板的中央处理器、平台控制器进行故障调试分析。
在本实施例中,所述主板还包括基板管理控制器(BMC),
所述基板管理控制器的输出端与所述主机接口连接器的第三输入端连接;
所述基板管理控制器用于获取所述转接卡的识别编码类型信息和属性信息,并根据所述转接卡的识别编码类型信息和属性信息控制所述交换芯片的使能信号。
具体地,所述基板管理控制器的输出端向所述主机接口连接器的第三输入端发送输出使能信号,所述主机接口连接器的第三输入端向所述基板管理控制器的输出端发送转接卡识别编码类型信息,所述基板管理控制器的输出端通过I2C总线与所述主机接口连接器的第三输入端连接。
这里,通过基板管理控制器BMC读取并识别转接卡固定属性信息、识别编码类型信息后,根据所述转接卡的属性信息和识别编码类型信息判断是否为专属转接卡,当确认转接卡为专用转接卡时,通过基板管理控制器向交换芯片发送调试使能信号,所述交换芯片通过所述转接卡的识别编码类型信息确认传输数据的通道,通过所述故障调试工具对所述主板故障进行调试,从而保证了转接卡的联合测试工作组JATG接口仅供内部开发及运维人员使用,避免了物理调试接口的信息安全问题,防止盗版信息的外来入侵。
在本实施例中,所述主机接口连接器的输出端与所述金手指的输入端包括若干引脚,
所述引脚用于在所述主机接口连接器与所述金手指之间传输信号,所述信号包括电源信号(POWER)和/或联合测试工作组信号(CPLD JTAG、XDP JTAG)和/或转接卡识别编码信号(BOARD ID)和/或其他信号。
在本实施例中,如图4所示为主板调试系统的第一拓扑图,将所述复杂可编程逻辑器件连接器的输出端与所述复杂可编程逻辑器件烧录器的输入端连接,通过所述复杂可编程逻辑器件烧录器对主板的复杂可编程逻辑器件进行固件烧录。
如图5所示为主板调试系统的第二拓扑图,将主机接口连接器的输出端与金手指的输入端连接,将故障调试工具连接器的输出端与故障调试工具的输入端连接,获取中央处理器和平台控制器中心的寄存器值信息;根据所述中央处理器和平台控制器中心的寄存器值信息通过所述故障调试工具对所述主板故障进行调试。
如图6所示为主板调试系统的第三拓扑图,这里在所述主机接口连接器与所述金手指之间增加线缆Cable,连接主板与转接卡,可以把转接卡延长至服务器机箱外,以便于使用与操作;这种方案在满足设计安全转接卡与小批量量产降低成本时,同时实现了当主板出现故障时,服务器主板可有多种可选择的接口,来接入XDP调试工具,以对主板故障分析解决;并可以根据实际配置,可以选择不同接口或形态的转接卡。
本申请实施例公开的技术方案带来的有益效果是:
本申请实施例公开的技术方案可以解决当因为服务器主板安全设计及成本因素去掉故障调试工具接口时,无法实现用故障调试工具或CPLD烧录工具对主板调试的问题,同时本申请的转接卡增加安全验证功能,实现联合测试工作组接口专用,保障系统信息安全。
本申请实施例公开的技术方案的转接卡增加交换芯片、存储芯片,实现对不同接口及形态的转接卡的识别,以及增强转接卡安全使用功能;同时在主板设计量产阶段之后,服务器主板拿掉故障调试工具接口后,仍然能通过转接卡物理连接故障调试Debug工具。
本申请实施例公开的技术方案通过在主板上存储TF卡主机接口连接器(M.2接口)接入转接卡,使用现有主板的接口,不增加额外成本,转接卡上连接故障调试工具,通过故障调试工具或CPLD烧录器等工具对服务器主板问题进行调试和分析;同时转接卡增设安全识别功能,从而保证转接卡的故障调试接口能专人专用,避免物理调试接口的安全风险。
实施例二
本申请提供了一种主板调试方法,如图7所示,所述方法包括:
步骤S1,将复杂可编程逻辑器件的输出端与所述主机接口连接器的第一输入端连接,将所述中央处理器的第一输出端与所述主机接口连接器的第二输入端连接,将所述平台控制器中心的输出端与所述主机接口连接器的第二输入端连接。
具体地,服务器量产阶段之后,主板上拿掉可用于连接XDP调试工具的MIPO PORT接口,开发一张新的转接卡,以将线材数据传输接口(MIPO PORT)转移在该转接卡上。转接卡接入到主板上保留的TF卡M.2接口,可利用该M.2接口还未使用的引脚pin,将复杂可编程逻辑器件、中央处理器(CPU)、平台控制器中心(PCH)的JTAG链路信号引到M.2接口还未使用的引脚pin。
步骤S2,将主机接口连接器的输出端与金手指的输入端连接,将故障调试工具连接器的输出端与故障调试工具的输入端连接。
具体地,所述转接卡上行通过金手指接主板上存储TF卡M.2接口,下行通过MIPI60连接器(故障调试工具连接器)连接XDP等调试工具。
步骤S3,在复杂可编程逻辑器件联合测试工作组链路的内存时钟添加下拉电阻,在所述复杂可编程逻辑器件联合测试工作组链路的传输驱动程序接口和数据输出接口和运输管理接口添加上拉电阻;
通过第一内存时钟控制所述中央处理器,通过第二内存时钟控制所述平台控制器中心;
通过电平转换芯片调节复杂可编程逻辑器件、中央处理器、平台控制器中心、基板管理控制器的连接逻辑电平值,使得所述复杂可编程逻辑器件、中央处理器、平台控制器中心、基板管理控制器的连接逻辑电平值相同。
具体地,在复杂可编程逻辑器件联合测试工作组链路的内存时钟添加下拉电阻,以产生低电平;在所述复杂可编程逻辑器件联合测试工作组链路的传输驱动程序接口和数据输出接口和运输管理接口添加上拉电阻,以产生高电平。
当CPU和PCH分别作为发送接收端slave时,使用分离的内存时钟TCK控制CPU和PCH,即通过第一内存时钟控制所述中央处理器,通过第二内存时钟控制所述平台控制器中心,同时,XDP调试工具使用两个不同的内存时钟TCK pin。
因为在主板设计中,复杂可编程逻辑器件、中央处理器、平台控制器中心、基板管理控制器的连接逻辑电平值不一样,这里会添加电平转换芯片level shifter,调节复杂可编程逻辑器件、中央处理器、平台控制器中心、基板管理控制器的连接逻辑电平值,使得所述复杂可编程逻辑器件、中央处理器、平台控制器中心、基板管理控制器的连接逻辑电平值保持在同一水平线上。
步骤S4,通过基板管理控制器获取转接卡的属性信息和识别编码类型BOARD ID信息。
步骤S5,根据所述转接卡的属性信息和识别编码类型信息判断是否为专属转接卡。
具体地,转接卡安全识别功能是通过基板管理控制器BMC读取并识别转接卡固定属性信息、识别编码类型信息后,根据所述转接卡的属性信息和识别编码类型信息判断是否为专属转接卡,当确认转接卡为专用转接卡时,通过基板管理控制器向交换芯片发送调试使能信号,所述交换芯片通过所述转接卡的识别编码类型信息确认传输数据的通道,即通过识别不同种类转接卡的BOARD ID(识别编码信息)来实现不同接口转接卡的验证,从而保证了转接卡的联合测试工作组JATG接口仅供内部开发及运维人员使用,避免了物理调试接口的信息安全问题,防止盗版信息的外来入侵。
步骤S6,当所述转接卡为专属转接卡时,通过基板管理控制器向交换芯片发送调试使能信号,所述交换芯片通过所述转接卡的识别编码类型信息确认传输数据的通道;
获取中央处理器和平台控制器中心的寄存器值信息;
根据所述中央处理器和平台控制器中心的寄存器值信息通过所述故障调试工具对所述主板故障进行调试。
具体地,当所述转接卡为专属转接卡时,通过基板管理控制器向交换芯片发送调试使能信号,所述交换芯片通过所述转接卡的识别编码类型信息确认传输数据的通道;通过XDP故障调试工具输入指令,并通过JTAG(联合测试工作组)链路访问中央处理器、平台控制器的内部寄存器,根据所述中央处理器和平台控制器中心的寄存器值信息通过所述故障调试工具对所述主板故障进行调试。
步骤S7,将所述复杂可编程逻辑器件连接器的输出端与所述复杂可编程逻辑器件烧录器的输入端连接,通过所述复杂可编程逻辑器件烧录器对主板的复杂可编程逻辑器件进行固件烧录。
本实施例中,将主机接口连接器的输出端与金手指的输入端连接,将故障调试工具连接器的输出端与故障调试工具的输入端连接;通过基板管理控制器获取转接卡的属性信息和识别编码类型信息;根据所述转接卡的属性信息和识别编码类型信息判断是否为专属转接卡;当所述转接卡为专属转接卡时,通过基板管理控制器向交换芯片发送调试使能信号,所述交换芯片通过所述转接卡的识别编码类型信息确认传输数据的通道;获取中央处理器和平台控制器中心的寄存器值信息;根据所述中央处理器和平台控制器中心的寄存器值信息通过所述故障调试工具对所述主板故障进行调试。对于转接卡设计,转接卡上行通过金手指插接在主板TF卡M.2接口上,将JTAG链路从PCH和CPU的输出端接入到M.2接口的输入端,转接卡上引入MIPO PORT接口,用来连接蓝盒子XDP调试工具,在主板设计量产阶段之后,服务器主板去掉故障调试工具接口后,仍然能通过转接卡物理连接故障调试Debug工具;同时,转接卡增加交换芯片、存储芯片,实现对不同接口及形态的转接卡的识别,以及增强转接卡安全使用功能。
同时,针对服务器主板的调试方法还包括:
1.程序测试法:利用软件发送数据命令,通过读取电路的状态和芯片的状态来识别故障位置,如寄存器;需要正常运行CPU以及总线,并使用有关诊断分析软件或安装于I/O总线插槽上的诊断卡等。
2.拔插交换法:该方法可以确定故障是在主板上还是在I/O设备上,即更换同类型的插板或芯片,然后根据故障现象的变化来判断故障;主要用于易插拔的维修环境,比如内存自检出现错误,可以更换相同的内存条或内存条来确定故障原因。
3.静态/动态测量法:静态测量:让主板暂停处于闭合状态,根据电路或芯片的逻辑原理输出与输入之间的逻辑关系,用万用表或逻辑笔测量相关点电平,分析并确定故障原因;动态测量分析方法:编制专门的判断程序或人为设定正常条件。
本申请实施例提供的主板调试的方法在不脱离本申请技术方案的前提下,还可以做出若干改进以及优化,这些改进与优化也应当视为本申请的保护范围。
本申请实施例公开的技术方案带来的有益效果是:
本申请实施例公开的技术方案可以解决当因为服务器主板安全设计及成本因素去掉故障调试工具接口时,无法实现用故障调试工具或CPLD烧录工具对主板调试的问题,同时本申请的转接卡增加安全验证功能,实现联合测试工作组接口专用,保障系统信息安全。
本申请实施例公开的技术方案的转接卡增加交换芯片、存储芯片,实现对不同接口及形态的转接卡的识别,以及增强转接卡安全使用功能;同时在主板设计量产阶段之后,服务器主板拿掉故障调试工具接口后,仍然能通过转接卡物理连接故障调试Debug工具。
本申请实施例公开的技术方案通过在主板上存储TF卡主机接口连接器(M.2接口)接入转接卡,使用现有主板的接口,不增加额外成本,转接卡上连接故障调试工具,通过故障调试工具或CPLD烧录器等工具对服务器主板问题进行调试和分析;同时转接卡增设安全识别功能,从而保证转接卡的故障调试接口能专人专用,避免物理调试接口的安全风险。
实施例三
本申请提供了一种计算机设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,处理器执行计算机程序时可以执行如下主板调试的方法:
将主机接口连接器的输出端与金手指的输入端连接,将故障调试工具连接器的输出端与故障调试工具的输入端连接;
通过基板管理控制器获取转接卡的属性信息和识别编码类型信息;
根据所述转接卡的属性信息和识别编码类型信息判断是否为专属转接卡;
当所述转接卡为专属转接卡时,通过基板管理控制器向交换芯片发送调试使能信号,所述交换芯片通过所述转接卡的识别编码类型信息确认传输数据的通道;
获取中央处理器和平台控制器中心的寄存器值信息;
根据所述中央处理器和平台控制器中心的寄存器值信息通过所述故障调试工具对所述主板故障进行调试。
本申请实施例提供的技术方案带来的有益效果是:
本申请实施例公开的技术方案可以解决当因为服务器主板安全设计及成本因素去掉故障调试工具接口时,无法实现用故障调试工具或CPLD烧录工具对主板调试的问题,同时本申请的转接卡增加安全验证功能,实现联合测试工作组接口专用,保障系统信息安全。
实施例四
本申请提供了一种主板调试装置,如图8所示,所述装置包括前处理模块、获取模块、判断模块、处理模块。
在本实施例中,前处理模块,用于将主机接口连接器的输出端与金手指的输入端连接,将故障调试工具连接器的输出端与故障调试工具的输入端连接;
获取模块,用于获取转接卡的属性信息和识别编码类型信息;当所述转接卡为专属转接卡时,则获取中央处理器和平台控制器中心的寄存器值信息;
判断模块,用于根据所述转接卡的属性信息和识别编码类型信息判断是否为专属转接卡;
处理模块,用于通过基板管理控制器向交换芯片发送调试使能信号,通过所述转接卡的识别编码类型信息确认传输数据的通道;
根据所述中央处理器和平台控制器中心的寄存器值信息通过所述故障调试工具对所述主板故障进行调试。
在本实施例中,前处理模块,用于将复杂可编程逻辑器件的输出端与所述主机接口连接器的第一输入端连接,将所述中央处理器的第一输出端与所述主机接口连接器的第二输入端连接,将所述平台控制器中心的输出端与所述主机接口连接器的第二输入端连接。
在本实施例中,前处理模块,还用于在复杂可编程逻辑器件联合测试工作组链路的内存时钟添加下拉电阻,在所述复杂可编程逻辑器件联合测试工作组链路的传输驱动程序接口和数据输出接口和运输管理接口添加上拉电阻;
通过第一内存时钟控制所述中央处理器,通过第二内存时钟控制所述平台控制器中心;
通过电平转换芯片调节复杂可编程逻辑器件、中央处理器、平台控制器中心、基板管理控制器的连接逻辑电平值,使得所述复杂可编程逻辑器件、中央处理器、平台控制器中心、基板管理控制器的连接逻辑电平值相同。
在本实施例中,处理模块,用于将所述复杂可编程逻辑器件连接器的输出端与所述复杂可编程逻辑器件烧录器的输入端连接,通过所述复杂可编程逻辑器件烧录器对主板的复杂可编程逻辑器件进行固件烧录。
本申请实施例提供的技术方案带来的有益效果是:
本申请实施例公开的技术方案的转接卡增加交换芯片、存储芯片,实现对不同接口及形态的转接卡的识别,以及增强转接卡安全使用功能;同时在主板设计量产阶段之后,服务器主板拿掉故障调试工具接口后,仍然能通过转接卡物理连接故障调试Debug工具。
本申请实施例公开的技术方案通过在主板上存储TF卡主机接口连接器(M.2接口)接入转接卡,使用现有主板的接口,不增加额外成本,转接卡上连接故障调试工具,通过故障调试工具或CPLD烧录器等工具对服务器主板问题进行调试和分析;同时转接卡增设安全识别功能,从而保证转接卡的故障调试接口能专人专用,避免物理调试接口的安全风险。
实施例五
本申请提供了一种计算机存储介质,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,处理器执行计算机程序时实现以下步骤:
将主机接口连接器的输出端与金手指的输入端连接,将故障调试工具连接器的输出端与故障调试工具的输入端连接;
通过基板管理控制器获取转接卡的属性信息和识别编码类型信息;
根据所述转接卡的属性信息和识别编码类型信息判断是否为专属转接卡;
当所述转接卡为专属转接卡时,通过基板管理控制器向交换芯片发送调试使能信号,所述交换芯片通过所述转接卡的识别编码类型信息确认传输数据的通道;
获取中央处理器和平台控制器中心的寄存器值信息;
根据所述中央处理器和平台控制器中心的寄存器值信息通过所述故障调试工具对所述主板故障进行调试。
在一些实施例中,所述将主机接口连接器的输出端与金手指的输入端连接,将故障调试工具连接器的输出端与故障调试工具的输入端连接之前,包括:
将复杂可编程逻辑器件的输出端与所述主机接口连接器的第一输入端连接,将所述中央处理器的第一输出端与所述主机接口连接器的第二输入端连接,将所述平台控制器中心的输出端与所述主机接口连接器的第二输入端连接。
在一些实施例中,所述将主机接口连接器的输出端与金手指的输入端连接,将故障调试工具连接器的输出端与故障调试工具的输入端连接之后,还包括:
在复杂可编程逻辑器件联合测试工作组链路的内存时钟添加下拉电阻,在所述复杂可编程逻辑器件联合测试工作组链路的传输驱动程序接口和数据输出接口和运输管理接口添加上拉电阻;
通过第一内存时钟控制所述中央处理器,通过第二内存时钟控制所述平台控制器中心;
通过电平转换芯片调节复杂可编程逻辑器件、中央处理器、平台控制器中心、基板管理控制器的连接逻辑电平值,使得所述复杂可编程逻辑器件、中央处理器、平台控制器中心、基板管理控制器的连接逻辑电平值相同。
在一些实施例中,所述方法还包括:
将所述复杂可编程逻辑器件连接器的输出端与所述复杂可编程逻辑器件烧录器的输入端连接,通过所述复杂可编程逻辑器件烧录器对主板的复杂可编程逻辑器件进行固件烧录。
图9为本申请实施例五提供的可被用于实施本申请中所述的各个实施例的示例性系统;
如图9所示,在一些实施例中,系统能够作为各所述实施例中的任意一个用于主板调试的上述设备。在一些实施例中,系统可包括具有结果的一个或多个计算机可读介质(例如,系统存储器或NVM/存储设备)以及与该一个或多个计算机可读介质耦合并被配置为执行结果以实现模块从而执行本申请中所述的动作的一个或多个处理器(例如,(一个或多个)处理器)。
本申请实施例提供的技术方案带来的有益效果是:
本申请实施例公开的技术方案的转接卡增加交换芯片、存储芯片,实现对不同接口及形态的转接卡的识别,以及增强转接卡安全使用功能;同时在主板设计量产阶段之后,服务器主板拿掉故障调试工具接口后,仍然能通过转接卡物理连接故障调试Debug工具。
实施例六
本申请提供了一种电子设备,所述电子设备包括主板调试系统,所述主板调试系统包括主板、转接卡、故障调试工具和/或复杂可编程逻辑器件烧录器,所述转接卡包括交换芯片、存储芯片,
所述主板的输出端与所述交换芯片的第一输入端连接,所述交换芯片的第一输出端与所述故障调试工具的输入端连接;
所述主板的输出端与所述存储芯片的输入端连接;
所述转接卡用于连接故障调试工具和/或复杂可编程逻辑器件烧录器以及主板,所述交换芯片用于响应于确认所述转接卡为专属转接卡后的调试使能信号,通过识别所述转接卡的识别编码类型信息对传输数据通道进行选择,所述存储芯片用于存储所述转接卡属性信息;
所述故障调试工具用于对所述主板进行故障调试,所述复杂可编程逻辑器件烧录器用于对主板的复杂可编程逻辑器件进行固件烧录。
在一些实施例中,所述转接卡包括复杂可编程逻辑器件连接器、故障调试工具连接器、金手指,
所述主板的输出端与所述金手指的输入端连接,所述金手指的第一输出端与所述交换芯片的第一输入端连接,所述交换芯片的第一输出端与所述故障调试工具连接器的输入端连接,所述故障调试工具连接器的输出端与所述故障调试工具的输入端连接;
所述金手指的第二输出端与所述交换芯片的第二输入端连接,所述交换芯片的第二输出端与所述复杂可编程逻辑器件连接器的输入端连接,所述复杂可编程逻辑器件连接器的输出端与所述复杂可编程逻辑器件烧录器的输入端连接;
所述金手指的第三输出端与所述存储芯片的输入端连接;
所述金手指的输入端作为所述转接卡的输入端,所述故障调试工具连接器的输出端作为所述转接卡的第一输出端,所述复杂可编程逻辑器件连接器的输出端作为所述转接卡的第二输出端。
在一些实施例中,所述主板包括复杂可编程逻辑器件、中央处理器、平台控制器中心、主机接口连接器,
所述复杂可编程逻辑器件的输出端与所述主机接口连接器的第一输入端连接,所述中央处理器的第一输出端与所述主机接口连接器的第二输入端连接,所述平台控制器中心的输出端与所述主机接口连接器的第二输入端连接,所述中央处理器的第二输出端与所述平台控制器中心的输入端连接;
所述主机接口连接器的输出端作为所述主板的输出端。
在一些实施例中,所述主板还包括基板管理控制器,
所述基板管理控制器的输出端与所述主机接口连接器的第三输入端连接;
所述基板管理控制器用于获取所述转接卡的识别编码类型信息和属性信息,并根据所述转接卡的识别编码类型信息和属性信息控制所述交换芯片的使能信号。
在一些实施例中,所述引脚用于在所述主机接口连接器与所述金手指之间传输信号,所述信号包括电源信号和/或联合测试工作组信号和/或转接卡识别编码信号。
本申请可以解决当因为服务器主板安全设计及成本因素去掉故障调试工具接口时,无法实现用故障调试工具或CPLD烧录工具对主板调试的问题,同时本申请的转接卡增加安全验证功能,实现联合测试工作组接口专用,保障系统信息安全。
本申请实施例公开的技术方案的转接卡增加交换芯片、存储芯片,实现对不同接口及形态的转接卡的识别,以及增强转接卡安全使用功能;同时在主板设计量产阶段之后,服务器主板拿掉故障调试工具接口后,仍然能通过转接卡物理连接故障调试Debug工具。
上述所有可选技术方案,可以采用任意结合形成本申请的可选实施例,在此不再一一赘述。
尽管已描述了本申请实施例中的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本申请实施例中范围的所有变更和修改。
显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。
以上所述仅为本申请的较佳实施例,并不用以限制本申请,凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims (10)

1.一种主板调试系统,其特征在于,所述主板调试系统包括主板、转接卡、故障调试工具和/或复杂可编程逻辑器件烧录器,所述转接卡包括交换芯片、存储芯片,
所述主板的输出端与所述交换芯片的第一输入端连接,所述交换芯片的第一输出端与所述故障调试工具的输入端连接;
所述主板的输出端与所述存储芯片的输入端连接;
所述转接卡用于连接故障调试工具和/或复杂可编程逻辑器件烧录器以及主板,所述交换芯片用于响应于确认所述转接卡为专属转接卡后的调试使能信号,通过识别所述转接卡的识别编码类型信息对传输数据通道进行选择,所述存储芯片用于存储所述转接卡属性信息;
所述故障调试工具用于对所述主板进行故障调试,所述复杂可编程逻辑器件烧录器用于对主板的复杂可编程逻辑器件进行固件烧录。
2.根据权利要求1所述主板调试系统,其特征在于,所述转接卡包括复杂可编程逻辑器件连接器、故障调试工具连接器、金手指,
所述主板的输出端与所述金手指的输入端连接,所述金手指的第一输出端与所述交换芯片的第一输入端连接,所述交换芯片的第一输出端与所述故障调试工具连接器的输入端连接,所述故障调试工具连接器的输出端与所述故障调试工具的输入端连接;
所述金手指的第二输出端与所述交换芯片的第二输入端连接,所述交换芯片的第二输出端与所述复杂可编程逻辑器件连接器的输入端连接,所述复杂可编程逻辑器件连接器的输出端与所述复杂可编程逻辑器件烧录器的输入端连接;
所述金手指的第三输出端与所述存储芯片的输入端连接;
所述金手指的输入端作为所述转接卡的输入端,所述故障调试工具连接器的输出端作为所述转接卡的第一输出端,所述复杂可编程逻辑器件连接器的输出端作为所述转接卡的第二输出端。
3.根据权利要求2所述主板调试系统,其特征在于,所述主板包括复杂可编程逻辑器件、中央处理器、平台控制器中心、主机接口连接器,
所述复杂可编程逻辑器件的输出端与所述主机接口连接器的第一输入端连接,所述中央处理器的第一输出端与所述主机接口连接器的第二输入端连接,所述平台控制器中心的输出端与所述主机接口连接器的第二输入端连接,所述中央处理器的第二输出端与所述平台控制器中心的输入端连接;
所述主机接口连接器的输出端作为所述主板的输出端。
4.根据权利要求3所述主板调试系统,其特征在于,所述主板还包括基板管理控制器,
所述基板管理控制器的输出端与所述主机接口连接器的第三输入端连接;
所述基板管理控制器用于获取所述转接卡的识别编码类型信息和属性信息,并根据所述转接卡的识别编码类型信息和属性信息控制所述交换芯片的使能信号。
5.根据权利要求3所述主板调试系统,其特征在于,所述主机接口连接器的输出端与所述金手指的输入端包括若干引脚,
所述引脚用于在所述主机接口连接器与所述金手指之间传输信号,所述信号包括电源信号和/或联合测试工作组信号和/或转接卡识别编码信号。
6.一种主板调试方法,应用于如权利要求1-5任一项所述主板调试系统,其特征在于,所述方法包括:
将主机接口连接器的输出端与金手指的输入端连接,将故障调试工具连接器的输出端与故障调试工具的输入端连接;
通过基板管理控制器获取转接卡的属性信息和识别编码类型信息;
根据所述转接卡的属性信息和识别编码类型信息判断是否为专属转接卡;
当所述转接卡为专属转接卡时,通过基板管理控制器向交换芯片发送调试使能信号,所述交换芯片通过所述转接卡的识别编码类型信息确认传输数据的通道;
获取中央处理器和平台控制器中心的寄存器值信息;
根据所述中央处理器和平台控制器中心的寄存器值信息通过所述故障调试工具对所述主板故障进行调试。
7.根据权利要求6所述主板调试方法,其特征在于,所述将主机接口连接器的输出端与金手指的输入端连接,将故障调试工具连接器的输出端与故障调试工具的输入端连接之前,包括:
将复杂可编程逻辑器件的输出端与所述主机接口连接器的第一输入端连接,将所述中央处理器的第一输出端与所述主机接口连接器的第二输入端连接,将所述平台控制器中心的输出端与所述主机接口连接器的第二输入端连接。
8.根据权利要求6所述主板调试方法,其特征在于,所述将主机接口连接器的输出端与金手指的输入端连接,将故障调试工具连接器的输出端与故障调试工具的输入端连接之后,还包括:
在复杂可编程逻辑器件联合测试工作组链路的内存时钟添加下拉电阻,在所述复杂可编程逻辑器件联合测试工作组链路的传输驱动程序接口和数据输出接口和运输管理接口添加上拉电阻;
通过第一内存时钟控制所述中央处理器,通过第二内存时钟控制所述平台控制器中心;
通过电平转换芯片调节复杂可编程逻辑器件、中央处理器、平台控制器中心、基板管理控制器的连接逻辑电平值,使得所述复杂可编程逻辑器件、中央处理器、平台控制器中心、基板管理控制器的连接逻辑电平值相同。
9.根据权利要求6所述主板调试方法,其特征在于,所述方法还包括:
将复杂可编程逻辑器件连接器的输出端与复杂可编程逻辑器件烧录器的输入端连接,通过所述复杂可编程逻辑器件烧录器对主板的复杂可编程逻辑器件进行固件烧录。
10.一种电子设备,其特征在于,所述电子设备包括如权利要求1-5任一项所述的主板调试系统。
CN202311327915.9A 2023-10-13 2023-10-13 一种主板调试系统、方法及电子设备 Pending CN117389806A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311327915.9A CN117389806A (zh) 2023-10-13 2023-10-13 一种主板调试系统、方法及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311327915.9A CN117389806A (zh) 2023-10-13 2023-10-13 一种主板调试系统、方法及电子设备

Publications (1)

Publication Number Publication Date
CN117389806A true CN117389806A (zh) 2024-01-12

Family

ID=89462323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311327915.9A Pending CN117389806A (zh) 2023-10-13 2023-10-13 一种主板调试系统、方法及电子设备

Country Status (1)

Country Link
CN (1) CN117389806A (zh)

Similar Documents

Publication Publication Date Title
WO2021169260A1 (zh) 一种系统板卡电源检测方法、装置、设备及存储介质
JPH0769853B2 (ja) 回路内エミュレータ
US7643958B2 (en) Method and system for validating PCI/PCI-X adapters
CN112069002B (zh) 一种服务器热插拔调试装置及方法
CN106547653A (zh) 计算机系统故障状态检测方法、装置及系统
US6442725B1 (en) System and method for intelligent analysis probe
EP1615164A2 (en) IC card with self-diagnostic function
CN112783721A (zh) 一种i2c总线监控的方法、装置、系统及存储介质
CN117591413A (zh) 一种基于uvm的总线接口模块的验证系统及验证方法
CN113009315B (zh) 接口转换电路、芯片、芯片测试系统及方法
CN116361208A (zh) 一种服务器扩展装置及端口识别方法
CN116340073A (zh) 测试方法、装置及系统
CN112380078B (zh) Usb设备通信测试方法和测试装置
CN117389806A (zh) 一种主板调试系统、方法及电子设备
CN120870819A (zh) 一种基于现场可编程门阵列的芯片老化测试系统及方法
CN109343870B (zh) 程序烧写设备和程序烧写系统
CN111459730A (zh) 一种Whitley平台下PCH端参数的调整方法及系统
US6715110B1 (en) External debug card sharing a communication bus
CN117630637A (zh) 一种测试装置
CN116049015A (zh) 一种计算设备的通用调试器、调试系统及调试方法
US5121393A (en) System for testing a microprocessor
US20040205410A1 (en) Program-controlled unit
US11966309B2 (en) Saturation of multiple PCIe slots in a server by multiple ports in a single test card
RU170434U1 (ru) Программируемый JTAG - модуль диагностирования
CN110162438B (zh) 仿真调试装置和仿真调试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination