JP2000048131A - Ｉｃカードの試験方法および装置 - Google Patents

Abstract

(57)【要約】 【課題】 テスタとＩＣカードとのデータ転送を最小限
に抑えてデータ転送時間を削減し、試験の高速化を図る
ことができるＩＣカードの試験技術を提供する。 【解決手段】 非接触型または接触型ＩＣカードのＥＥ
ＰＲＯＭへのデータ書き込み試験において、ＩＣカード
テスタから、ＩＣカードに対して書き込みデータ発生プ
ログラムおよびコマンドを送信する（６０３）。ＩＣカ
ードは、コマンドを解析し（６０６）、データ書き込み
試験のコマンド処理を行い（６０７）、開始アドレスか
ら終了アドレスまでのデータ書き込み／読み出し／比較
判定を繰り返し（６０８〜６１３）、最終的な試験結果
のみをＩＣカードテスタに対して送信する（６１４）。
ＩＣカードテスタは、この最終的な試験結果に基づいて
ＥＥＰＲＯＭの書き込み機能試験の総合判定を行う（６
１６）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＩＣカードの試験
技術に関し、特にデータ転送時間の大幅な削減による高
速試験、さらに並行同時試験、多数個同時試験が可能な
分散アーキテクチャを構築することができるＩＣカード
の試験方法および装置に適用して有効な技術に関する。

【０００２】

【従来の技術】たとえば、本発明者が検討した技術とし
て、ＩＣカードは、現在広く社会に普及しているクレジ
ットカードや銀行用キャッシュカードなどに代表される
磁気ストライプ付きカードと同一形状のカードの中に、
ＣＰＵやメモリを内蔵したもので、高度情報化社会にふ
さわしい最先端技術を活用した携帯用情報記憶媒体とし
て今後の発展が期待されている。このＩＣカードは、Ｃ
ＰＵの制御プログラムの管理下で、接触型の接触端子ま
たは非接触型のアンテナコイルを通じて外部装置との情
報交換を行うことができる。また、内蔵のメモリは、セ
キュリティへの対応のため、一定の手順で処理が行われ
た場合にのみアクセスされるように制御されている。

【０００３】このようなＩＣカードは、多種・多様な機
能を兼ね備えているために、出荷前の試験が重要となっ
ている。たとえば、ＩＣカードの試験方法に関しては、
特開平５−１０８９０５号公報、特開平３−９０９８３
号公報に記載される技術などが挙げられる。前記特開平
５−１０８９０５号公報の技術は、複数のＩＣカードを
同時にテストするためのテスト方法に関し、ＥＥＰＲＯ
Ｍへの書き込みテストを同時に行うものである。また、
前記特開平３−９０９８３号公報の技術は、テストユニ
ットを複数設け、同時に異なる品種のＩＣカードをテス
トするためのテスト装置に関し、複数のテストボードに
よる独立にテスト可能な複数のテストグループを構成す
るものである。

【０００４】

【発明が解決しようとする課題】ところで、前記のよう
なＩＣカードの試験方法について、本発明者が検討した
結果、以下のようなことが明らかとなった。

【０００５】前記特開平５−１０８９０５号公報、特開
平３−９０９８３号公報に記載される技術は、１つのテ
スタあるいは１つのシステムコントローラにより複数の
ＩＣカードの試験を行っているために、試験時間の大半
をＩＣカードの試験時間より、テスタあるいはシステム
コントローラとＩＣカードとの間のデータ転送時間が占
めている。すなわち、このＩＣカードに対する試験デー
タの送信と試験結果の受信との繰り返しが試験時間の大
部分を占めているものと考えられる。

【０００６】たとえば、前記公報に記載される技術は、
図１１に示すような処理シーケンスで試験を行っている
ものと考えられる。図１１のように、テスタからＩＣカ
ードに対して、アドレス、データ、コマンドをシリアル
転送し、これを受信したＩＣカードは、コマンドを解析
し、コマンド処理のデータ書き込み試験を行い、この試
験結果をテスタに送信する。以降同様に、常にアドレ
ス、データ、コマンドのシリアル転送から、コマンド処
理による試験結果の送信を繰り返して行うため、試験時
間の増加を招いている。

【０００７】そこで、本発明の目的は、テスタとＩＣカ
ードとの間のデータ転送時間に着目し、テスタとＩＣカ
ードとのデータ転送を最小限に抑えてデータ転送時間を
削減し、試験の高速化を図ることができるＩＣカードの
試験方法および装置を提供するものである。

【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【００１０】すなわち、本発明によるＩＣカードの試験
方法は、ＩＣカードに対して試験コマンドおよび試験デ
ータ発生プログラムを送信し、ＩＣカードは試験コマン
ドを解析し、試験データ発生プログラムに基づいて内部
メモリに対して開始アドレスから終了アドレスまでデー
タの書き込み試験／読み出し試験などの機能試験を繰り
返して行い、ＩＣカードから最終の比較判定結果のみを
返信し、この最終の比較判定結果に基づいてＩＣカード
の内部メモリの機能試験を総合判定する、各工程を有す
るものである。

【００１１】特に、ＥＥＰＲＯＭのデータ書き込みベリ
ファイ試験と、ＣＰＵ動作試験、ＲＡＭおよびＲＯＭデ
ータ書き換え／読み出し機能試験、フローティング演算
ユニット機能試験などの他の試験との並行同時試験方
法、複数のＩＣカードの試験結果を同期して出力させ、
同期判定によるＩＣカードの多数個同時試験方法を採用
するようにしたものである。

【００１２】また、本発明によるＩＣカードの試験装置
は、ＩＣカードに対して試験コマンドおよび試験データ
発生プログラムを送信する送信手段と、試験コマンドの
解析、試験データ発生プログラムに基づいたデータの書
き込み試験／読み出し試験などの機能試験の繰り返しに
よるＩＣカードからの最終比較判定結果を受信する受信
手段と、この最終比較判定結果に基づいてＩＣカードの
内部メモリの機能試験を総合判定する判定手段とを有す
るものである。特に、送信手段、受信手段および判定手
段は、独立に動作可能な複数組からなるものである。

【００１３】よって、前記ＩＣカードの試験方法および
装置によれば、テスタから試験データ発生プログラムの
送信後は、ＩＣカード側において開始アドレスから終了
アドレスまでデータの書き込み試験／読み出し試験など
の機能試験を繰り返し、最終の比較判定結果のみを返信
することにより、テスタとＩＣカードとの間のデータ転
送を最小限に抑えてデータ転送時間を削減することがで
きるので、試験の高速化を図ることができる。

【００１４】特に、データ書き込みベリファイ試験と他
の試験とを並行して同時に試験することができるので、
試験効率の向上を図ることができる。また、複数のＩＣ
カードを同期判定により多数個同時に試験することがで
きるので、同様に、試験効率の向上を図ることができ
る。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一の部材には同一の符号を付
し、その繰り返しの説明は省略する。

【００１６】図１は本発明の一実施の形態であるＩＣカ
ードの概略構造を示す説明図、図２は本実施の形態のＩ
Ｃカードを示す内部構成図、図３はＩＣカードテスタを
示す構成図、図４はＩＣカードテスタのソフトウェアを
示す構成図、図５はＩＣカードテスタとＩＣカードとの
接続構成を示す説明図、図６はＩＣカードのテスト処理
を示すフロー図、図７はテスト処理を示すタイミング
図、図８はＩＣカードテスタとＩＣカードとの並行同時
試験時の接続構成を示す説明図、図９はＥＥＰＲＯＭの
書き込みベリファイ試験との並行同時試験を示すタイミ
ング図、図１０はＩＣカードテスタとＩＣカードとの多
数個同時試験時の接続構成を示す説明図である。

【００１７】まず、図１により、本実施の形態のＩＣカ
ードの概略構造の一例を説明する。図１(a) は外部装置
と接触なしに情報交換が可能な非接触型ＩＣカード、図
１(b) は外部装置と接触して情報交換が可能な接触型Ｉ
Ｃカードをそれぞれ示す。非接触型ＩＣカードは、プラ
スチック・カード１に、ＬＳＩチップ２とこれに電気的
に接続されたアンテナ・コイル３とが組み込まれてい
る。一方、接触型ＩＣカードは、プラスチック・カード
１に、ＬＳＩチップ２とこれに電気的に接続された接触
端子４とが組み込まれている。このＩＣカードの形状
は、たとえば縦が５４ｍｍ程度、横が８５ｍｍ程度、厚
さが0.２５〜0.８ｍｍ程度の寸法となっている。

【００１８】このＩＣカードの内部構成の一例は、たと
えば図２に示すように、チップ２の内部に、全体の制御
を司るためのＣＰＵ１１と、プログラムおよびデータな
どを記憶するための、読み出し専用のＲＯＭ１２、書き
込み・読み出し可能なＲＡＭ１３、および電気的に消去
・書き換え可能なＥＥＰＲＯＭ１４と、演算処理を行う
ための演算ユニット１５と、外部との入出力を司るため
のインタフェース１６とが備えられ、相互にデータ転送
が可能となっている。このチップ２と外部装置とのデー
タ転送は、ＣＰＵ１１による制御プログラムの管理下
で、チップ２の内部のインタフェース１６を通じて、非
接触式の場合は変復調回路１７を介したアンテナ・コイ
ル３からの電波により行われ、一方、接触式の場合は接
触端子４の接触により行われる。また、ＲＯＭ１２、Ｒ
ＡＭ１３、およびＥＥＰＲＯＭ１４などの内部メモリ
は、データの保護のため、一定の手順で処理が行われた
場合にのみアクセスされるように制御されている。

【００１９】このＩＣカードの試験内容には、ＤＣ試験
および各種マージン試験と、ＩＣカード機能動作試験
（ＡＣファンクション試験）とがある。ＤＣ試験および
各種マージン試験としては、対電源電圧変動マージン試
験、タイミング変動マージン試験、入力信号電圧レベル
マージン試験、出力電圧レベル試験、各端子のオープ
ン、ショート、電源電流およびリーク電流測定などがあ
る。ＩＣカード機能動作試験としては、カード内ＣＰＵ
動作試験、ＲＡＭおよびＲＯＭデータ書き換え／読み出
し機能試験、ＥＥＰＲＯＭデータ書き込み／読み出し機
能試験、ＩＣカード内部フローティング演算ユニット機
能試験などがある。

【００２０】次に、図３および図４により、ＩＣカード
テスタの構成の一例を説明する。図３はＩＣカードテス
タの構成、図４はソフトウェア構成をそれぞれ示す。こ
のＩＣカードテスタは、接触型ＩＣカードに適用する構
成例を示すが、非接触型ＩＣカードについてもＩＣカー
ドテスタとの入出力構成が異なる他はほぼ同様である。

【００２１】ＩＣカードテスタは、テスタ、リーダ・ラ
イタ、カード発行装置などの機能を持ち、図３のよう
に、試験条件プログラムの開発および試験データの管理
を行うホストＣＰＵ部２０と、試験の実行制御およびテ
ストプラン・デバッグを実行するテスタ本体部３０とか
ら構成され、ＬＡＮにより接続されている。ホストＣＰ
Ｕ部２０には、印刷出力用のプリンタ２１、補助記憶用
のＭＯドライブ２２などが接続され、ユーザがテストプ
ランを作成したり、測定した結果を管理することができ
る。テスタ本体部３０は、試験対象デバイスに対応して
独立に動作可能な各計測制御ユニット３１から、共通の
コンタクト・プローブ部３２を介して対応する各ＩＣカ
ード３３に接続され、この計測制御ユニット３１は増減
（たとえば最大３２枚程度）できるため、テスティング
工程前後の能力に合わせたテストシステムを構築するこ
とができる。

【００２２】テスタ本体部３０は、サテライトＣＰＵ３
４、ハンドラｉ／ｆ３５、システム電源３６、および安
全回路３７と、複数の計測制御ユニット３１とから構成
されている。各計測制御ユニット３１には、コントロー
ラ３８、デバイス電源３９、ＡＣ測定部４０、ＤＣ測定
部４１、ＭＰＸ４２、テストヘッド４３などが設けら
れ、内部にコントローラ３８を有することによって個々
に独立して並列的な試験が可能となっている。以下、各
構成要素について詳細に説明する。

【００２３】サテライトＣＰＵ３４は、複数の計測制御
ユニット３１に対し、試験条件の転送、試験結果の読み
取りおよびハンドラの制御を実施する。また、テストプ
ラン・デバッグもこのサテライトＣＰＵ３４から実行す
ることができる。

【００２４】ハンドラｉ／ｆ３５は、ＩＣカード３３の
ハンドラ、またはソフトＣＯＢハンドラの制御を実施す
るためのユニットである。パラレル通信を行う。

【００２５】コントローラ３８は、ユーザ記述試験条件
に従ってテスタハードウェアに対し、デバイス電源３９
の電圧設定、ＡＣ測定部４０の条件設定、ＤＣ測定部４
１の条件設定および各種条件のピン割り付けを実施し、
ＩＣカード３３の試験を実行する。また、測定結果の管
理も行う。

【００２６】デバイス電源３９は、ＩＣカード３３の電
源端子に印加する電圧レベルを設定するとともに、ＩＣ
カード３３に流れる電源電流を測定する機能を持ってい
る。

【００２７】ＡＣ測定部４０は、ＩＣカード３３に印加
するクロック周波数およびデューティ比の設定、ドライ
バの出力電圧レベル、コンパレータレベルの設定などを
実施し、ＩＣカード３３とのデータ通信によりＩＣカー
ド３３の試験を実施する。

【００２８】ＤＣ測定部４１は、ＩＣカード３３の入出
力ピンのオープン／ショートチェックおよびリーク電流
の測定を実施するユニットである。

【００２９】ＭＰＸ４２は、ＡＣ測定部４０、ＤＣ測定
部４１をＩＣカード３３の所定ピンにリレー切り替えに
より割り付ける機能を持っている。

【００３０】テストヘッド４３は、ＩＣカード３３に印
加する信号ドライバ、および出力信号判定コンパレータ
などを有している。また、ケーブル損失による測定誤差
を最小にするバーチャル・グランドの供給を行い、測定
精度の向上を図っている。

【００３１】このＩＣカードテスタにおける、ホストＣ
ＰＵ部２０のソフトウェアは、図４のように、テストプ
ラン・エディタ５１、テストプラン・コンパイラ５２、
データ通信ソフト５３、データ出力表示ソフト５４、シ
ステム運用管理ソフト５５などから構成されている。ま
た、サテライトＣＰＵ３４のソフトウェアは、計測制御
システム６１、オンライン・デバッガ６２、試験条件お
よびデータ通信ソフト６３、ヒストグラム・ユーティリ
ティ６４、キャリブレーションソフト６５などから構成
されている。ホストＣＰＵ部２０とサテライトＣＰＵ３
４間は、ネットワーク（ＬＡＮ）により接続されてい
る。以下、各ソフトウェアについて詳細に説明する。

【００３２】テストプラン・エディタ５１は、試験条件
を作成するためのエディタで、このテストプラン・エデ
ィタ５１から直接テストプラン・コンパイラ５２を起動
することができる。また、コンパイル結果に条件記述ミ
スなどが発生した場合には、所定のエラー発生場所にカ
ーソルを移動し、記述ミス発生場所を教える。これらに
より、効率よくテストプランを作成することができる。

【００３３】テストプラン・コンパイラ５２は、テスト
プラン・エディタ５１で作成したテストプランをテスタ
が実行できるオブジェクトに翻訳する。また、このテス
トプラン・コンパイラ５２では、テストプラン・デバッ
グのための詳細情報も生成される。

【００３４】データ通信ソフト５３のソフトウェアは、
テストプランの転送（割り付け）、測定結果の読み取
り、その他各種機能の設定および指示を実施する。

【００３５】データ出力表示ソフト５４のソフトウェア
は、データ通信により読み取られた試験結果をＣＲＴ、
プリンタ、ＨＤなどに出力する。また、試験結果のレポ
ート（ロット番号、作業者名、試験開始時間、終了時
間、トータル試験数、良品／不良品数、テスト番号別不
良数など）を出力することができる。

【００３６】システム運用管理ソフト５５のソフトウェ
アは、パスワードなどによる装置のセキュリティ管理を
実施する。

【００３７】計測制御システム６１は、ハンドラの制
御、コントローラ３８（試験実行部）の制御を実施し、
テストプラン実行の制御を行う。このソフトウェアによ
り、複数の計測制御ユニット３１の測定結果が管理さ
れ、必要に応じてホストＣＰＵ部２０に送信される。試
験状況は、テスタ本体部３０の液晶表示パネルに出力さ
れ、現在までの試験数、良品／不良品数などを見ること
ができる。

【００３８】オンライン・デバッガ６２は、テストプラ
ンのデバッグ・ツールである。機能としては、テストプ
ランの１行毎の実行、所定テストプランのソースライン
番号、またはテスト番号での試験停止（ポーズ）、試験
条件の変更、ＤＣ試験、ＡＣ試験キーボードからの実
行、測定結果の表示などを実施することができる。これ
により、テストプランを効率よくデバッグすることがで
きる。また、不良解析ツールとして利用することもでき
る。

【００３９】データ通信ソフト６３のソフトウェアは、
ホストＣＰＵ部２０から受信したテストプラン（試験条
件）をコントローラ３８に送信する。また、各コントロ
ーラ３８から受信した測定結果をまとめてホストＣＰＵ
部２０に送信したりする。

【００４０】ヒストグラム・ユーティリティ６４は、所
定のＩＣカード３３の生産ロットに対して、各ＤＣテス
ト毎の測定データの分布を取得する。これを使用するこ
とで、ユーザはこのデータを工程管理の指標にすること
ができる。

【００４１】キャリブレーションソフト６５のソフトウ
ェアは、システムのハードウェアのキャリブレーション
を実施する場合に使用する。このＩＣカードテスタは、
計測制御ユニット３１をユニット交換によりメンテナン
スに対応しているため、ユニット交換を実施した場合こ
のキャリブレーションを行う。

【００４２】以上のように構成されるＩＣカードテスタ
を用いて、ＩＣカード３３の試験工程が行われる。この
試験工程は、ＩＣカード製造処理０次発行工程、ＩＣカ
ード検査工程、１次発行処理工程、２次発行処理工程な
どに含まれ、前述したようなＤＣ試験および各種マージ
ン試験、ＩＣカード機能動作試験などが行われる。

【００４３】ＩＣカード製造処理０次発行工程は、ハー
ドウェア部品のチェックを行う工程であり、ＩＣカード
３３に対して、ＩＣカード３３の正常動作の確認、ＩＣ
カード３３の初期化、ＭＦの作成、カード識別子（製造
者、バージョン情報など）の書き込み、カードＩＤの書
き込み、暗号関数書き込み、ループテストなどの処理を
行う。

【００４４】ＩＣカード検査工程は、製造処理が完了し
たＩＣカード３３に、スクリーニングテストとして、カ
ードＩＤのリードを繰り返し行う。ＩＣカード製造処理
機能のカードＩＤの書き込みで書き込んだカードＩＤを
テストに使用する。

【００４５】１次発行処理工程は、運用上のチェックを
行う工程であり、製造・検査が完了したＩＣカード３３
に対して、基本情報の書き込み、基本情報の確認、Ｄ
Ｆ、ＥＦ、キーの作成、データの書き込み、書き込みデ
ータの確認、セキュリティの設定などの処理を行う。

【００４６】２次発行処理工程は、ユーザＩＤなどの個
別情報の書き込み処理を行う工程である。これにより、
ＩＣカード３３のＤＣ試験および各種マージン試験、機
能動作試験が終了し、さらに個別情報などを書き込んだ
ＩＣカード３３が完成し、これをユーザに対して発行す
ることができる。

【００４７】次に、図５のＩＣカードテスタとＩＣカー
ド３３との接続構成の一例、図６のＩＣカード３３のテ
スト処理フローの一例、図７のテスト処理のタイミング
の一例により、前記ＩＣカード製造処理０次発行工程に
おける、ＥＥＰＲＯＭ１４へのデータ書き込み（読み出
し）試験を説明する。この書き込み試験は、前記図３に
示すＩＣカードテスタとＩＣカード３３との並列接続構
成において行われ、ここでは図５のように１つのＩＣカ
ード３３の接続による試験例を示している。

【００４８】(1).ＩＣカードテスタは、クロック信号Ｃ
ＬＫ、電源電圧ＶＣＣなどの試験条件を設定した後（ス
テップ６０１）、書き込み開始アドレスおよび書き込み
終了アドレスを設定する（ステップ６０２）。さらに、
ＩＣカード３３に対して書き込みデータ発生プログラム
およびコマンドを送信する（ステップ６０３）。ここ
で、トリガにより送信したプログラムへ処理が移行する
（ステップ６０４）。

【００４９】(2).ＩＣカード３３は、ＩＣカードテスタ
の試験条件設定で動作開始となり、コマンドの受信待ち
状態で待機している（ステップ６０５）。この時、たと
えばＣＰＵ１１の制御によりＲＯＭ１２に格納されてい
る制御プログラムを起動し、ＩＣカードテスタから送信
されてきた書き込みデータ発生プログラムをＥＥＰＲＯ
Ｍ１４に一時的に格納する。

【００５０】(3).ＩＣカード３３は、コマンドを受信す
ると、このコマンドを解析し（ステップ６０６）、デー
タ書き込み試験のコマンド処理を行う（ステップ６０
７）。試験データ発生プログラムに基づいて、書き込み
アドレスを設定し（ステップ６０８）、この設定された
アドレスに対する書き込みデータを発生してＥＥＰＲＯ
Ｍ１４に書き込む（ステップ６０９）。

【００５１】(4).ＩＣカード３３において、書き込んだ
データを読み出し（ステップ６１０）、この読み出した
データと期待値とを比較判定する（ステップ６１１）。
比較結果が一致した場合には、アドレスをインクリメン
トし（ステップ６１２）、終了アドレスか否かを判定し
（ステップ６１３）、終了アドレスまで前記ステップ６
０８からの処理を繰り返す。一方、比較結果が不一致の
場合には、最終試験結果の送信に移る。

【００５２】(5).ＩＣカード３３において、開始アドレ
スから終了アドレスまでのデータ書き込み／読み出し／
比較判定が終了したら、最終的な試験結果のみをＩＣカ
ードテスタに送信する（ステップ６１４）。この最終的
な試験結果は、期待値との一致／不一致の情報のみであ
り、この情報がＩＣカード３３から返信される。

【００５３】(6).ＩＣカードテスタは、受信待ち状態か
ら（ステップ６１５）、最終的な試験結果を受信する
と、この最終的な試験結果に基づいてＥＥＰＲＯＭ１４
の書き込み機能試験の総合判定を行う（ステップ６１
６）。この総合判定により、試験結果が一致の場合は良
品、不一致の場合には不良品と判定される。以上のよう
にして、ＩＣカード３３の内部のＥＥＰＲＯＭ１４への
データ書き込み試験を行うことができる。

【００５４】また、ＥＥＰＲＯＭ１４からのデータ読み
出し試験においても同様に、ＩＣカードテスタから、Ｉ
Ｃカード３３に対して読み出しデータ発生プログラムお
よびコマンドを送信するだけで、その後はＩＣカード３
３において開始アドレスから終了アドレスまでのデータ
読み出し／比較判定を繰り返し、最終的な試験結果のみ
をＩＣカードテスタに対して送信することにより、ＥＥ
ＰＲＯＭ１４からのデータ読み出し試験を行うことがで
きる。

【００５５】このデータ書き込み／読み出し試験の場合
に、テスト処理のタイミングは図７(a) のようになり、
たとえば１〜２５６ページの試験を、試験データ発生プ
ログラムおよびコマンドの条件転送と、最終的な試験結
果の結果転送のみをＩＣカードテスタとＩＣカード３３
との間で行えばよいことになる。これに対して、前記図
１１の処理フローにおいては、図７(b) のように１〜２
５６ページの各ページ毎に、アドレス、データおよびコ
マンドの条件を転送し、その都度、このチェック結果を
転送する必要があるので、シリアル転送における課題と
してその改善が望まれていた。

【００５６】特に、本実施の形態の特徴となる、ＩＣカ
ードテスタの書き込み／読み出しデータ発生プログラム
は、ＩＣカードテスタの電源断とともに消去される。さ
らに、ＢＩＳＴ機能などをデバイスに組み込むＩＣカー
ドテストを用いる場合に比べて、ソフトウェアによるア
ルゴリズムなので、プログラムの修正なども容易とな
り、改良などのバージョンアップにも容易に対応するこ
とができる。

【００５７】次に、図８のＩＣカードテスタとＩＣカー
ド３３との並行同時試験時の接続構成の一例、図９のＥ
ＥＰＲＯＭ１４の書き込みベリファイ試験のタイミング
の一例により、ＥＥＰＲＯＭ１４の書き込みベリファイ
試験と他の試験との並行同時試験方法を説明する。

【００５８】この書き込みベリファイ試験は、ＩＣカー
ド３３に内蔵されているＥＥＰＲＯＭ１４の内容が正し
いかを検証する試験である。通常、ＥＥＰＲＯＭ１４の
内容は、セキュリティのために外部へは出力できない構
造になっており、逆に正しいデータを外部から送信し
て、ＩＣカード３３の内部で比較判定することによって
実施している。この場合、ＥＥＰＲＯＭ１４のデータは
１０〜１６ｋＢ程度あり、データ転送のために長時間を
要しており、これが試験の課題となっている。

【００５９】たとえば、図９のように、ＥＥＰＲＯＭ１
４の書き込みベリファイ試験において、制御信号に対す
る受信フラグの受信に同期して行われる比較判定処理の
待ち時間を有効に使用する。すなわち、比較判定処理以
外の時間は、ＩＣカード３３内のＣＰＵがアイドリング
状態であり、この間を利用して別の試験を実施すること
によって試験の効率を向上させることができる。具体的
には、この時間の間に、ＣＰＵ動作試験、ＲＡＭおよび
ＲＯＭデータ書き換え／読み出し機能試験、フローティ
ング演算ユニット機能試験などのＩＣカード３３の各部
機能試験を実施することができる。

【００６０】次に、図１０のＩＣカードテスタとＩＣカ
ード３３との多数個同時試験時の接続構成の一例によ
り、ＥＥＰＲＯＭ１４へのデータ書き込み試験時の多数
個同時試験方法を説明する。

【００６１】このような並列に接続される多数のＩＣカ
ード３３の試験のうち、ＥＥＰＲＯＭ１４のデータ書き
込み試験は、デバイス毎にデータ書き込み時間にばらつ
きがある。このため、各ＩＣカード３３からの結果応答
は、デバイス間でタイミング差が発生し、多数個同時処
理の妨げとなっている。そこで、本実施の形態において
は、入出力ピンのレベルを変化させ、データ書き込み終
了をＩＣカードテスタに知らせる手段を各ＩＣカード３
３に有し、ＩＣカードテスタで入出力ピンのレベル変化
を監視して試験処理シーケンスを制御し、さらにＩＣカ
ードテスタからの結果要求コマンドによりデバイス間を
ソフトウェア的に同期をとる方法を採用することにより
実現できる。

【００６２】たとえば、各ＩＣカード３３において、デ
ータ書き込み終了と同時に入出力ラインのレベルを中間
レベルからハイレベルに変化させる。ＩＣカードテスタ
は、入出力ラインを監視して中間レベルからハイレベル
になったことをフラグセンスする。そして、応答に対す
るマージンを含めた所定時間を経過した場合、または全
てのデバイスから応答が返信された場合に判定処理に移
行する。

【００６３】さらに、ＩＣカードテスタから試験結果の
要求コマンドを各ＩＣカード３３に送信する。各ＩＣカ
ード３３は、クロック信号に同期して試験結果をＩＣカ
ードテスタに送信する。そして、この送信された結果デ
ータを、ＩＣカードテスタにより同時判定処理する。こ
のように、ＩＣカード３３それぞれの試験速度に関係な
く、個別に試験できるため、ソフトウェイト時間がなく
なる。これにより、多数個同時に並列テストを効率的に
実現することができる。

【００６４】従って、本実施の形態のＩＣカード３３の
試験技術によれば、内部にコントローラ３８が設けら
れ、個々に独立して並列的な試験が可能な各計測制御ユ
ニット３１を有するＩＣカードテスタを用いて試験を行
うことにより、以下のような作用効果を得ることができ
る。

【００６５】(1).ＩＣカードテスタから、ＩＣカード３
３に対して試験データ発生プログラムを送信した後は、
ＩＣカード３３側において開始アドレスから終了アドレ
スまでデータの書き込み試験／読み出し試験を繰り返
し、最終の比較判定結果のみを返信することにより、Ｉ
ＣカードテスタとＩＣカード３３との間のデータ転送を
最小限に抑えてデータ転送時間を削減することができる
ので、試験の高速化を図ることができる。

【００６６】(2).ＥＥＰＲＯＭ１４の書き込みベリファ
イ試験において、比較判定処理の待ち時間を有効に使用
し、この比較判定処理以外の時間にＣＰＵ動作試験など
の他の機能試験を並行して同時に試験することができる
ので、試験効率の向上を図ることができる。

【００６７】(3).ＩＣカードテスタにおいて、各ＩＣカ
ード３３の入出力ピンのレベル変化を監視して試験処理
シーケンスを制御し、クロック信号に同期して結果デー
タを判定することにより、複数のＩＣカード３３を同期
判定により多数個同時に試験することができるので、並
行同時試験と同様に試験効率を向上させることができ
る。

【００６８】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。たとえば、前記ＩＣカード内部のＥＥＰＲＯＭは、
これに限らず、フラッシュＥＥＰＲＯＭなどの他の消去
・書き換え可能メモリなどについても適用可能である。

【００６９】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【００７０】(1).テスタから試験データ発生プログラム
の送信後は、ＩＣカード側において開始アドレスから終
了アドレスまでデータの書き込み試験／読み出し試験な
どの機能試験を繰り返し、最終の比較判定結果のみを返
信することで、テスタとＩＣカードとの間のデータ転送
を最小限に抑えてデータ転送時間を削減することができ
るので、試験の高速化を図ることが可能となる。

【００７１】(2).ＥＥＰＲＯＭ１４のデータ書き込みベ
リファイ試験と、ＣＰＵ動作試験、ＲＡＭおよびＲＯＭ
データ書き換え／読み出し機能試験、フローティング演
算ユニット機能試験などの他の試験とを並行して同時に
試験することができるので、試験効率の向上を図ること
が可能となる。

【００７２】(3).複数のＩＣカードの試験結果を同期し
て出力させ、多数個同時に試験することができるので、
試験効率の向上を図ることが可能となる。

【００７３】(4).前記(1) 〜(3) により、データ転送時
間の大幅な削減による高速試験、さらに並行同時試験、
多数個同時試験を採用することで、試験の高速化と効率
の向上を実現することが可能となる。

【図面の簡単な説明】

【図１】(a),(b) は本発明の一実施の形態であるＩＣカ
ードの概略構造を示す説明図である。

【図２】本発明の一実施の形態のＩＣカードを示す内部
構成図である。

【図３】本発明の一実施の形態において、ＩＣカードテ
スタを示す構成図である。

【図４】本発明の一実施の形態において、ＩＣカードテ
スタのソフトウェアを示す構成図である。

【図５】本発明の一実施の形態において、ＩＣカードテ
スタとＩＣカードとの接続構成を示す説明図である。

【図６】本発明の一実施の形態において、ＩＣカードの
テスト処理を示すフロー図である。

【図７】本発明の一実施の形態において、ＩＣカードの
テスト処理を示すタイミング図である。

【図８】本発明の一実施の形態において、ＩＣカードテ
スタとＩＣカードとの並行同時試験時の接続構成を示す
説明図である。

【図９】本発明の一実施の形態において、ＥＥＰＲＯＭ
の書き込みベリファイ試験との並行同時試験を示すタイ
ミング図である。

【図１０】本発明の一実施の形態において、ＩＣカード
テスタとＩＣカードとの多数個同時試験時の接続構成を
示す説明図である。

【図１１】本発明の前提となるＩＣカードのテスト処理
を示すフロー図である。

【符号の説明】

１ プラスチック・カード ２ ＬＳＩチップ ３ アンテナ・コイル ４ 接触端子 １１ ＣＰＵ １２ ＲＯＭ １３ ＲＡＭ １４ ＥＥＰＲＯＭ １５ 演算ユニット １６ インタフェース １７ 変復調回路 ２０ ホストＣＰＵ部 ２１ プリンタ ２２ ＭＯドライブ ３０ テスタ本体部 ３１ 計測制御ユニット ３２ コンタクト・プローブ部 ３３ ＩＣカード ３４ サテライトＣＰＵ ３５ ハンドラｉ／ｆ ３６ システム電源 ３７ 安全回路 ３８ コントローラ ３９ デバイス電源 ４０ ＡＣ測定部 ４１ ＤＣ測定部 ４２ ＭＰＸ ４３ テストヘッド ５１ テストプラン・エディタ ５２ テストプラン・コンパイラ ５３ データ通信ソフト ５４ データ出力表示ソフト ５５ システム運用管理ソフト ６１ 計測制御システム ６２ オンライン・デバッガ ６３ データ通信ソフト ６４ ヒストグラム・ユーティリティ ６５ キャリブレーションソフト

───────────────────────────────────────────────────── フロントページの続き (72)発明者 黛 英明 東京都青梅市藤橋３丁目３番地２ 日立東 京エレクトロニクス株式会社内 Ｆターム(参考） 5B058 CA23 KA28 5L106 AA00 AA07 AA10 FF01

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ＩＣカードの電気的特性試験を行うＩＣ
   カードの試験方法であって、前記ＩＣカードに対して試
   験コマンドおよび試験データ発生プログラムを送信する
   工程と、前記ＩＣカードは前記試験コマンドを解析し、
   前記試験データ発生プログラムに基づいて内部メモリに
   対して開始アドレスから終了アドレスまで機能試験を繰
   り返して行う工程と、前記ＩＣカードから最終的な比較
   判定結果のみを返信する工程と、この最終的な比較判定
   結果に基づいて前記ＩＣカードの内部メモリの機能試験
   を総合判定する工程とを含むことを特徴とするＩＣカー
   ドの試験方法。
2. 【請求項２】 請求項１記載のＩＣカードの試験方法で
   あって、前記機能試験を繰り返して行う工程は、前記試
   験データ発生プログラムに基づいて設定アドレスに対応
   したデータを発生する工程と、この発生したデータを前
   記ＩＣカードの内部メモリに書き込む工程と、この書き
   込んだデータを読み出す工程と、この読み出したデータ
   と期待値とを比較する工程と、この比較結果が一致した
   場合に設定アドレスをインクリメントする工程とを含
   み、開始アドレスから終了アドレスまで前記データを発
   生する工程からの処理を繰り返し、前記ＩＣカードの内
   部メモリの書き込み機能試験を行うことを特徴とするＩ
   Ｃカードの試験方法。
3. 【請求項３】 請求項１記載のＩＣカードの試験方法で
   あって、前記機能試験を繰り返して行う工程は、前記試
   験データ発生プログラムに基づいて設定アドレスに対応
   したデータを読み出す工程と、この読み出したデータと
   期待値とを比較する工程と、この比較結果が一致した場
   合に設定アドレスをインクリメントする工程とを含み、
   開始アドレスから終了アドレスまで前記データを読み出
   す工程からの処理を繰り返し、前記ＩＣカードの内部メ
   モリの読み出し機能試験を行うことを特徴とするＩＣカ
   ードの試験方法。
4. 【請求項４】 請求項１記載のＩＣカードの試験方法で
   あって、前記ＩＣカードの電気的特性試験は、ＣＰＵ動
   作試験、ＲＡＭおよびＲＯＭデータ書き換え／読み出し
   機能試験、ＥＥＰＲＯＭデータ書き込み／読み出し機能
   試験およびフローティング演算ユニット機能試験を含
   み、前記ＥＥＰＲＯＭのデータ書き込みベリファイ試験
   と他の試験との並行同時試験を行うことを特徴とするＩ
   Ｃカードの試験方法。
5. 【請求項５】 請求項１記載のＩＣカードの試験方法で
   あって、前記ＩＣカードを複数有し、この複数のＩＣカ
   ードの試験結果を同期して出力させ、同期判定によるＩ
   Ｃカードの多数個同時試験を行うことを特徴とするＩＣ
   カードの試験方法。
6. 【請求項６】 ＩＣカードの電気的特性試験を行うＩＣ
   カードの試験装置であって、前記ＩＣカードに対して試
   験コマンドおよび試験データ発生プログラムを送信する
   送信手段と、前記試験コマンドの解析、前記試験データ
   発生プログラムに基づいた機能試験の繰り返しによる前
   記ＩＣカードからの最終比較判定結果を受信する受信手
   段と、この最終比較判定結果に基づいて前記ＩＣカード
   の内部メモリの機能試験を総合判定する判定手段とを含
   むことを特徴とするＩＣカードの試験装置。
7. 【請求項７】 請求項６記載のＩＣカードの試験装置で
   あって、前記送信手段、前記受信手段および前記判定手
   段は、独立に動作可能な複数組からなることを特徴とす
   るＩＣカードの試験装置。