DE69320033T2 - Monolitisch integrierte Struktur eines vertikalen Bipolar- und eines vertikalen MOSFET-Transistors - Google Patents

Description

• Die vorliegende Erfindung bezieht sich auf integrierte, monolithische Haibleiterstrukturen und insbesondere auf eine Struktur, die einen vertikalen Bipolartransistor und einen vertikalen MOSFET-Transistor aufweist, wie es in dem Oberbegriff des Anspruchs 1 definiert und aus der EP-A-176753 bekannt ist.
• Es ist eine Struktur gut bekannt, bei der ein Feldeffekttransistor mit einem Bipolartransistor verbunden ist, um ein Bauelement mit drei Anschlüssen des Darlington-Typs zu bilden, d. h. ein Bauelement, bei dem die Anschlüsse des Kollektors bzw. der Drain der zwei Transistoren an einen gemeinsamen Anschluß gekoppelt sind, der einen der Anschlüsse des Bauelements bildet, und bei dem der Source-Anschluß des Feldeffekttransistors mit dem Basisanschluß des Bipolartransistors verbunden ist. Die zwei anderen Anschlüsse des Bauelements bestehen aus dem Gateanschluß des Feldeffekttransistors und dem Emitteranschluß des bipolaren Transistors. Ein derartiges Bauelement ist, da der Feldeffekttransistor als eine Treibstufe wirkt, durch eine hohe Eingangsimpedanz und einen niedrigen Treibstrom gekennzeichnet, dasselbe zeigt jedoch bei Leitung zwischen den Leistungsanschlüssen, d. h. dem Emitter- und dem Kollektor-Anschluß, einen Serienwiderstand, der aufgrund des Serienwiderstandes (RDSon) des Feldeffekttransistors relativ hoch ist. Dies ist, aufgrund der durch die Verlustleistung auf dem Serienwiderstand bedingten bedeutenden Leistungsverluste, eine Beschränkung bei der Verwendung dieser Struktur zum Liefern von Leistung zu Hochstromlasten.
• Das oben identifizierte Dokument EP-A-0176753 offenbart integrierte MOSFET- und Bipolartransistoren, die eine gegenseitige Wechselwirkung zeigen, die eine Reduktion des MOSFET-Serienwiderstands bewirkt.
• Aus dem Dokument EP-A-0103934 ist es bekannt, eine bipolare Emitterregion mit einem Feldeffektleistungstransistor mit isoliertem Gate zu kombinieren, um eine Struktur zu erhalten, bei der der Serienwiderstand des Source-Drain-Wegs des Transistors durch Trägerinjektion von der bipolaren Emitterregion in die Drainregion reduziert wird.
• Das Dokument WO-A-85 04285 offenbart integrierte vertikale MOSFET- und Bipolar-Transistoren, die eine gemeinsame Zone mit der Funktion der Drain- bzw. der Kollektor-Region teilen.
• Das Hauptziel der vorliegenden Erfindung besteht darin, eine integrierte monolithische Struktur zu schaffen, die einen Bipolartransistor und einen Feldeffekttransistor mit einem niedrigen Serienwiderstand bei Leitung (RDSon) aufweist.
• Dieses Ziel wird gemäß der Erfindung durch eine Struktur, wie in Anspruch 1 definiert und gekennzeichnet, erreicht.
• Die Erfindung wird durch Lesen der folgenden Beschreibung eines exemplarischen nicht beschränkenden Ausführungsbeispiels derselben unter Bezugnahme auf die angehefteten Zeichnungen besser verstanden werden und die Vorteile derselben werden klarer resultieren. Es zeigen:
• Fig. 1 ein Schaltungsdiagramm eines Bauelements, das mit einer Struktur gebaut werden kann, die gemäß der Erfindung integriert ist,
• Fig. 2 eine Draufsicht einer Struktur, die gemäß der Erfindung integriert wurde,
• Fig. 3 eine Querschnittsansicht, nicht im Maßstab, entlang der Linie III-III von einem Teil der Struktur in Fig. 2,
• Fig. 4 eine Querschnittsansicht, ähnlich zu derselben in Fig. 3, die eine Variation der Erfindung zeigt, und
• Fig. 5 eine Ansicht, teilweise im Querschnitt entlang der Linie V-V von Fig. 2 und teilweise als 3D-Skizze eines Abschnitts der Struktur in Fig. 2, die die Variation von Fig. 4 enthält.
• Das Diagramm von Fig. 1 zeigt ein Bauelement, das ein Paar von Transistoren aufweist, die in eine Darlington-Konfiguration geschaltet sind. Insbesondere bildet ein N-Kanal- MOSFET-Transistor, der mit T1 bezeichnet ist, die Treibstufe eines bipolaren Leistungs-NPN-Transistors, der mit T2 bezeichnet ist. Der Drainanschluß D und der Sourceanschluß 5 von T1 sind mit dem Kollektoranschluß C bzw. dem Basisanschluß B des Transistors T2 verbunden. Der Gateanschluß G von T1 ist der Treibanschluß des Bauelements und der Kollektoranschluß C und der Emitteranschluß E von T2 sind die Leistungsanschlüsse des Bauelements. Ein Widerstand R ist zwischen die Basis und den Emitter von T2 geschaltet, um das Entladen des Basisstroms von T2 in der Phase Schalter AUS von Transistor T2 zu beschleunigen.
• Die Struktur, die in den Figuren 2 und 3 gezeigt ist, bildet in einer integrierten Form auf einem Halbleiterchip, der überwiegend vom N-Typ ist, die zwei Transistoren T1 und T2. Diese Struktur kann vorteilhaft unter Verwendung von Standardoperationen eines Herstellungsprozesses erhalten werden, der in der Anmeldung für das Italienische Patent # 6631-A/87, eingereicht am 22.12.87 im Namen von SGS- THOMSON-MICROELECTRONICS s. r. l., und in der entsprechenden EP-A-0322041 beschrieben ist, und als VIPower bekannt ist, was eine eingetragene Marke von SGS-THOMSON ist. Ein derartiger Prozeß ist besonders zum Aufbauen von integrierten Strukturen geeignet, die Leistungsbauelemente und Signalverarbeitungsschaltungen zum Steuern der Leistungsbauelemente aufweisen.
• Bei dem bevorzugten Ausführungsbeispiel ist der vertikale Bipolartransistor von einem NPN-Typ und der MOSFET-Transistor ist von einem "Doppeldiffusions-"Typ (DMOS-Typ) mit einem N-Kanal; dieselben werden durch elementare Transistoren gebildet, die in eine Zellstruktur geformt und geschaltet sind.
• Diese Zellen sind in Fig. 2 als quadratische Oberflächen dargestellt, die mit 1 bezeichnet sind, die in parallelen Reihen ausgerichtet sind, wobei jede derselben vier Zellen aufweist. Tatsächlich kann natürlich die Menge der Zellen pro Reihe sowie die Menge der Reihen wesentlich höher sein. Jede Zelle 1 weist eine Mittenregion 2 für den Emitterkontakt des relevanten elementaren Bipolartransistors und zwei laterale Regionen 3 auf, die einen Basiskontakt für den elementaren Zellenbipolartransistor sowie einen Sourcekontakt für den elementaren Zellen-MOSFET-Transistor bilden. Die Emitterkontaktregionen 2 sind elektrisch durch Metallstreifen 4 verbunden, die in einem gemeinsamen Emitteranschluß E enden, und die Basis- und Source-Kontaktregionen 3 sind elektrisch durch Metallstreifen 5 verbunden, die in einem gemeinsamen Basis- und Source-Anschluß enden, der mit B bezeichnet ist. Ein metallisierter Bereich, der mit G bezeichnet ist, ist mit einer elektrisch leitenden, polykristallinen Siliziumschicht verbunden, die mit 21 in Fig. 3 bezeichnet ist, die die Gateelektrode des elementaren MOSFET-Transistors bildet, und die der Steuerungsanschluß des Bauelements von Fig. 1 ist.
• Die Kollektorregionen der elementaren Bipolartransistoren und die Drainregionen der elementaren MOSFET-Transistoren teilen eine gemeinsame N-Typ-Zone des Chips und dieselben teilen einen gemeinsamen Anschluß C auf der Rückseite des Chips selbst (Fig. 3).
• Eine derartige Struktur wird durch Untersuchen der Fig. 3 besser verstanden werden. Wie es sichtbar ist, ist die Struktur auf einem N-Typ-Halbleiterchip, ausgehend von einem monokristallinen Siliziumsubstrat gebildet, das stark mit N-Typ-Störstellen dotiert ist. Es sei bemerkt, daß in den Zeichnungen die Konzentrationen der N-Typ- und der P-Typ- Störstellen wie üblich durch Hinzufügen eines - oder + Zeichens zu den Buchstaben N und P bezeichnet sind; die Buchstaben N und P zeigen ohne die Hinzufügung eines - oder + Zeichens einen Zwischenkonzentrationswert an. Auf der Oberseite des Substrats 10 wird durch epitaktisches Wachsen eine erste Schicht 11 gebildet. Diese Schicht ist von dem gleichen Leitfähigkeitstyp N, jedoch mit einer niedrigeren Störstellenkonzentration. Auf der Oberfläche der epitaktischen Schicht 11 werden P-Typ-Regionen durch Implantation gebildet. Diese Regionen weisen eine relativ niedrigere Störstellenkonzentration auf. Anschließend werden immer durch Implantation N-Typ-Regionen mit einer hohen Störstellenkonzentration im wesentlichen innerhalb der P-Typ-Regionen gebildet. Eine zweite N-Typ-Schicht 12 mit einer höheren Störstellenkonzentration als die erste Schichtkonzentration wird auf der Schicht 11 durch epitaktisches Wachsen gebildet. Während dieser Phase, die bei einer hohen Temperatur auftritt, breiten sich die implantierten P-Typ- und N-Typ- Regionen durch Diffusion in die zwei epitaktischen Schichten aus, was die vergrabenen Regionen erzeugt, die mit 13 bzw. 14 in der Zeichnung bezeichnet sind. Diese Regionen bilden zwischeneinander einen Übergang und dieselben sind dazu bestimmt, um die Basis- und die Emitter-Regionen des elementaren Bipolartransistors zu bilden. In der zweiten epitaktischen Schicht 12 werden dann P-Typ-Regionen mit gut bekannten Maskierungs- und Diffusions-Techniken gebildet. Diese P-Typ-Regionen weisen ein hohes Störstellenniveau auf, das mit 15 bezeichnet ist, erstrecken sich durch die gesamte zweite epitaktische Schicht 12, gehen in die Regionen 13 über und bilden Regionen eines tiefen Basiskontakts und einer Isolierung des elementaren Bipolartransistors.
• Es sei bemerkt, daß in einer Draufsicht die Regionen 13 und 14 (in Fig. 2 nicht sichtbar) die Form von gleich zentrierten Quadraten aufweisen, und jede der Regionen 15 weist die Form eines quadratischen Rahmens auf, der in sich einen Abschnitt der zweiten epitaktischen Schicht 12 eingrenzt, der am unteren Ende durch die Regionen 13 und 14 begrenzt ist. Es werden folglich N-Typ-Wannen, die mit 16 bezeichnet sind, gebildet, die voneinander isoliert sind.
• Mittels ähnlicher Techniken werden die Regionen 17 jeweils eine innerhalb einer Wanne 16 gebildet. Diese Regionen 17 sind von einem N-Typ mit einer hohen Störstellenkonzentration, und dieselben erstrecken sich zu den jeweiligen vergrabenen Regionen 14, um tiefe Emitterkontakte für jeden elementaren Bipolartransistor zu bilden. Es werden ferner P-Typ-Regionen gebildet, die mit 20 bezeichnet sind, wobei jede derselben den sogenannten "tiefen Körper" des jeweiligen elementaren MOSFET-Transistors gebildet. Diese Regionen 20 erstrecken sich entlang der äußeren Grenzen der Kontakt- und Isolierungs-Regionen 15. Anschließend wird eine polykristalline Siliziumschicht 21 gebildet, die von der Chipoberfläche durch eine dünne Schicht aus dielektrischem Material 22 isoliert ist, und die die Gateelektrode der elementaren MOSFET-Transistoren bildet. Dann werden P-Typ- Regionen 23 mit einer niedrigeren Störstellenkonzentration gebildet, als dieselbe der Regionen 20, um den Körper der elementaren MOSFET-Transistoren zu bilden. Diese Regionen erstrecken sich entlang der Grenzen der tiefen Körperregionen 20. Innerhalb der "Körper"-Regionen 23 werden dann N-Typ-Regionen 24 gebildet. Diese Regionen 24 bilden die Sourceregionen des elementaren MOSFET-Transistors, innerhalb der Körperregionen 23.
• Anschließend werden auf der Oberseite der vorderen Oberfläche des Chips, die durch eine Schicht aus Siliziumoxid bedeckt ist, die mit 9 bezeichnet ist, elektrisch verbundene Strukturen mittels gut bekannter Abscheidungs-, Maskierungsund Ätz-Techniken gebildet. Insbesondere werden Metallstreifen 4 und Metallstreifen 5 gebildet. Die Metallstreifen 4 verbinden die Emitterkontaktzonen 2 und enden in dem gemeinsamen Emitteranschluß E. Die Metallstreifen 5 verbinden die vorbestimmten Oberflächenzonen in den "tiefen Körper-"Regionen 20, den "Körper"-Regionen 23 und den Source- Regionen 24. Die Streifen 5 bilden neben den oberflächenverbindenden "Körper-" und Source-Regionen klar einen Kontakt mit den Basisregionen 13 durch die tiefen Kontakt- und die Isolierungs-Regionen 15, und daher verbinden dieselben die Basen der elementaren Bipolartransistoren. Schließlich wird eine Metallschicht 28 auf der Unterseite des Substrats 10 gebildet. Diese Metallschicht 28 bildet den gemeinsamen Kollektor- und Drain-Anschluß C des Bauelements.
• Wie es bemerkbar ist, erstrecken sich die Kollektor- und Drain-Regionen der elementaren Bipolar- und MOSFET-Transistoren jeweils innerhalb des N-Materials ohne Unterbrechungen. Insbesondere erstrecken sich die Drain-Regionen des elementaren MOSFET-Transistoren in dem Beispiel von Fig. 3 durch die gesamte Dicke des Chips und umgeben die "Körper"-Regionen sowie die "tiefen Körper"-Regionen 20, die Kontakt- und Isolierungs-Regionen 15 und die Basisregionen 13. Die Teile dieser Regionen, die am meisten zu dem Serienwiderstand des MOSFET-Transistors T1 beitragen, sind dieselben, die durch die erste epitaktische Schicht 11 gebildet werden. Diese Teile sind jedoch sehr nahe zu und teilweise mit den Kollektorregionen der Bipolartransistoren gemeinsam, und dieselben erfahren den Effekt der hohen Ladungsinjektion in die Kollektorregion des Leistungstransistors T2, wenn derselbe in starker Leitung durch den Transistor T1 getrieben wird. Tatsächlich ist es gut bekannt, daß bei einem Bipolartransistor in dem Leitungszustand die Leitfähigkeit der Kollektorregion ferner in den Teilen zunimmt, die nicht direkt durch den Kollektorstromfluß gekreuzt werden. Aufgrund dieses Effektes wird der Widerstand RDSon des MOSFET- T1 wesentlich reduziert. Dies geschieht um so intensiver, je stärker der Leitungszustand des Bipolartransistors T2 ist. Auf eine solche Art und Weise tendiert der Serienwiderstand des Bauelements zwischen den Leistungsanschlüssen C und D dazu abzunehmen, wenn die Leitung zunimmt.
• Gemäß einer Variation der Erfindung ist die integrierte Struktur, die in Fig. 3 gezeigt ist, durch Bilden einer vergrabenen N-Typ-Region mit einer hohen Störstellenkonzentration innerhalb der Drainregion, in der der Drainstrom am höchsten ist, modifiziert. Eine derartige Variation ist in Fig. 4 gezeigt, bei der die gleichen Symbole und Bezugsziffern die gleiche Bedeutung wie in Fig. 3 aufweisen. Die zusätzliche vergrabene Region, die mit 30 bezeichnet ist, wird vor dem Bilden der epitaktischen Schicht 11 durch Bild einer epitaktischen Zwischenschicht 11' und durch Implantieren in derselben von N-Typ-Störstellen in den Zonen, in denen die Drainregionen gebildet werden, aufgebaut. Während den anschließenden thermischen Prozessen zur Bildung der epitaktischen Schichten 11 und 12 diffundieren die implantierten Störstellen in die epitaktische Zwischenschicht 11' sowie in die erste epitaktische Schicht 11, wodurch die Region 30 gebildet wird. Da die Region 30 mit einem hochleitenden Material einen Teil der gering leitenden Drainregion ersetzt, nimmt der Widerstand zwischen der Drain und der Source des MOSFET-Transistors T1 ab, wie auch der Serienwiderstand des gesamten Bauelements. Der Widerstand R, der in dem Schaltungsdiagramm von Fig. 1 gezeigt ist, kann auf eine gut bekannte Art und Weise durch Bilden einer N- Region geeigneter Abmessungen und geeigneter Leitfähigkeit innerhalb einer P-Region in einer Zone des Chips außerhalb der in den Fig. 2 und 3 gezeigten Zellstruktur durch Diffusion und durch Verbinden von zwei Enden der N-Region mit dem Emitteranschluß E und mit dem Basisanschluß B der Struktur mit vorgesehenen Metallstreifen aufgebaut werden. Bei einer herkömmlichen Implementation der Struktur gemäß der Erfindung wird der Widerstand R innerhalb einer der Zellen gebildet. Insbesondere, wie es in Fig. 4 gezeigt ist, wird der Widerstand R durch Bilden einer mit 29 bezeichneten N-Region erhalten, die zur gleichen Zeit wie die Sourceregionen 24 erhalten wird, und die sich zwischen der tiefen Emitterkontaktregion 17 und der "tiefen Körper-"Region 20 erstreckt und mit dem Metallstreifen 4 der Emitterkontakte bzw. mit dem Metallstreifen 5 der Source- und "Körper"-Kon takte verbunden ist. Die Breite der Region 29 wird aus dem Widerstandswert bestimmt, der erhalten werden soll. Wenn es notwendig ist, kann natürlich ein ähnlicher Widerstand in mehreren Zellen erhalten werden.
• Der Leistungsbipolartransistor und der MOSFET-Transistor könnten Teil einer Schaltungskonf iguration sein, die sich von der Darlington-Konfiguration, die in Fig. 1 gezeigt ist, unterscheidet; außerdem ist es klar, daß Strukturen eines zu dem beschriebenen Typ komplementären Typs unter Verwendung von P-Typ-Materialien und -Regionen anstatt von N-Typ-Matenahen und -Regionen und umgekehrt implementiert werden können.

Claims (5)

1. Eine Struktur, die in einem Chip eines Halbleitermaterials integriert ist, weist einen vertikalen Bipolartransistor (T2) und einen vertikalen MOSFET-Transistor (T1) auf, die durch eine Mehrzahl von Zellen (1) gebildet sind, die im wesentlichen ähnlich zueinander sind, wobei jede Zelle einen elementaren Bipolartransistor mit einer Kollektorregion, einer Basisregion und einer Emitterregion, und einen elementaren MOSFET-Transistor mit einer Drainregion und einer Sourceregion und einer Gateelektrode aufweist;

wobei der Chip ein Substrat (10) eines Leitfähigkeitstyps mit einer hohen Störstellenkonzentration und eine Schicht eines Leitfähigkeitstyps (11, 12) mit einer niedrigen Störstellenkonzentration aufweist, die auf dem Substrat (10) gebildet ist, wobei das Substrat (10) und die Schicht (11, 12) die Kollektorregionen der elementaren Bipolartransistoren und die Drainregionen der elementaren MOSFET-Transistoren aufweisen, wobei die Kollektorregion und die Drainregion in jeder Zelle derart benachbart zueinander sind, daß die Leitfähigkeit der Drainregion durch den Leitungszustand des elementaren Bipolartransistors beeinflußt ist,

wobei das Substrat (10) auf einer seiner Hauptoberflächen eine Metallschicht (28) aufweist, die einen gemeinsamen Kollektor- und Drain-Anschluß (C) für die Bipolartransistoren (T2) und die MOSFET-Transistoren (T1) bildet;

wobei jede Zelle folgende Merkmale aufweist:

eine erste Region eines komplementären Leitfähigkeitstyps (13, 15, 20), die sich von der vorderen Oberfläche des Chips, d. h. von der Hauptoberfläche des Chips, die gegenüber dem gemeinsamen Anschluß (C) liegt, erstreckt, und die die Basisregion des elementaren Bipolartransistors aufweist,

eine zweite Region des komplementären Leitfähigkeitstyps (23) mit einer niedrigen Störstellenkonzentration, die den Kanal des elementaren MOSFET-Transistors aufweist, und die sich von der vorderen Oberfläche des Chips um die äußere Grenze der ersten Region des komplementären Leitfähigkeitstyps (13, 15, 20) erstreckt,

eine erste Region des einen Leitfähigkeitstyps (14, 17), die sich von der vorderen Oberfläche des Chips erstreckt und einen pn-Übergang mit der Basisregion des elementaren Bipolartransistors bildet, wobei die erste Region des einen Leitfähigkeitstyps die Emitterregion des elementaren Bipolartransistors bildet, und

eine zweite Region des einen Leitfähigkeitstyps (24), die sich von der vorderen Oberfläche des Chips in die zweite Region des komplementären Leitfähigkeitstyps (23) erstreckt, die den Kanal aufweist, und die die Sourceregion des elementaren MOSFET-Transistors bildet,

einen Streifen (21) aus elektrisch leitendem Material, der auf dem oberen Ende des Kanals (23) liegt, und von dem Letzteren durch eine Schicht (22) aus isolierendem Material isoliert ist, wobei der Streifen die Gateelektrode des elementaren MOSFET-Transistors bildet; und

wobei die ersten Regionen des einen Leitfähigkeitstyps (14, 17) des elementaren Bipolartransistors mit Kontakten aus elektrisch leitendem Material versehen sind, die elektrisch mit dem Emitteranschluß (E) des vertikalen Bipolartransistors (T2) verbunden sind, und wobei die Gateelektroden des elementaren MOSFET-Transistors elektrisch mit dem Gateanschluß (G) des vertikalen MOSFET-Transistors (T1) verbunden sind;

wobei die Struktur dadurch gekennzeichnet ist, daß die erste Region des komplementären Leitfähigkeitstyps (13, 15, 20) jedes elementaren Bipolartransistors eine Region des komplementären Leitfähigkeitstyps (13), die innerhalb der Schicht des einen Leitfähigkeitstyps (11, 12), die eine niedrige Störstellenkonzentration aufweist, vergraben ist, und eine Kontakt- und Isoherungs-Region des komplementären Leitfähigkeitstyps mit einer hohen Störstellenkonzentration (15) aufweist, die sich von der vorderen Oberfläche des Chips zu der Grenzzone der vergrabenen Region des komplentären Leitfähigkeitstyps (13) erstreckt, wodurch innerhalb eine Region des einen Leitfähigkeitstyps (16) abgegrenzt wird, die von dem Rest des Chips isoliert ist,

wobei die erste Region des einen Leitfähigkeitstyps (14, 17) jedes elementaren Bipolartransistors eine vergrabene Region des einen Leitfähigkeitstyps (14) mit einer hohen Störstellenkonzentration, die den pn-Übergang mit der vergrabenen Region des komplementären Leitfähigkeitstyps (13) bildet, und eine Region des einen Leitfähigkeitstyps mit einer hohen Störstellenkonzentration (17) eines tiefen Emitterkontakts aufweist, die sich von der vorderen Oberfläche zu der vergrabenen Region des einen Leitfähigkeitstyps (14) erstreckt, und

wobei die Zellen (1) in parallelen Reihen ausgerichtet sind und durch einen ersten Streifen (4) eines elektrisch leitenden Materials, der mit den Regionen (17) des tiefen Emitterkontakts jeder Zelle für die elektrische Verbindung zu dem Emitteranschluß (E) des vertikalen Bipolartransistors (T2) verbunden ist, durch einen zweiten Streifen (5) eines elektrisch leitenden Materials, der mit der Kontakt- und Isolierungs-Region des komplementären Leitfähigkeitstyps (15) jeder Zelle verbunden ist, und durch einen dritten Streifen (5) eines elektrisch leitenden Materials, der mit den Sourceregionen (24) jeder Zelle verbunden ist, elektrisch auf der vorderen Oberfläche des Chips miteinander verbunden sind, wobei der zweite Streifen (15) mit dem Basisanschluß des vertikalen Bipolartransistors (T2) verbunden ist, wobei der dritte Streifen (5) mit dem Sourceanschluß (5) des vertikalen MOSFET-Transistors verbunden ist.

2. Eine Struktur gemäß Anspruch 1, dadurch gekennzeichnet, daß der zweite und der dritte Streifen in einem Streifen (5) verbunden sind, der mit einem gemeinsamen Basis- und Source-Anschluß (B) verbunden ist.

3. Eine Struktur gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, daß dieselbe innerhalb der Drainregion eine vergrabene Region (30) mit einer hohen Störstellenkonzentration aufweist.

4. Eine Struktur gemäß einem beliebigen der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mindestens eine der Zellen eine N-Typ-Region (29) aufweist, die sich zwischen der Region (17) des tiefen Emitterkontakts und der Kontakt- und Isolierungs-Region (15, 20) erstreckt, und die mit dem ersten (4) und dem zweiten (5) Streifen des elektrisch leitenden Materials verbunden ist, um einen Widerstand (R) zwischen dem Emitteranschluß (E) und dem Basisanschluß (B) des Leistungsbipolartransistors zu bilden.

5. Eine Struktur gemäß einem beliebigen der vorhergehenden Ansprüche, bei der das Material des einen Leitfähig keitstyps N-Typ und das des komplementären Leitfähigkeitstyps P-Typ oder umgekehrt ist.