[go: up one dir, main page]

DE102008045488B4 - Halbleiterbauelement und Verfahren zur Herstellung desselben - Google Patents

Halbleiterbauelement und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102008045488B4
DE102008045488B4 DE102008045488.5A DE102008045488A DE102008045488B4 DE 102008045488 B4 DE102008045488 B4 DE 102008045488B4 DE 102008045488 A DE102008045488 A DE 102008045488A DE 102008045488 B4 DE102008045488 B4 DE 102008045488B4
Authority
DE
Germany
Prior art keywords
semiconductor
zone
conductivity type
zones
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008045488.5A
Other languages
English (en)
Other versions
DE102008045488A1 (de
Inventor
Frank Hille
Frank Pfirsch
Holger Ruething
Carsten Schaeffer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102008045488A1 publication Critical patent/DE102008045488A1/de
Application granted granted Critical
Publication of DE102008045488B4 publication Critical patent/DE102008045488B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/035—Etching a recess in the emitter region 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/143—VDMOS having built-in components the built-in components being PN junction diodes
    • H10D84/144—VDMOS having built-in components the built-in components being PN junction diodes in antiparallel diode configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleiterbauelement aufweisend – eine erste Elektrode (7) und – eine zweite Elektrode (8), die auf Oberflächen eines Halbleiterkörpers (10) angeordnet sind, – eine isolierte Gateelektrode (9) und – einen Kontaktloch auf dem Halbleiterkörper (10) in einer Zwischenoxidschicht (12) für die erste Elektrode (7), wobei der Halbleiterkörper (10) – in Randbereichen (13) von Sourceanschlusszonen (11) hochdotierte Zonen (14) eines ersten Leitungstyps aufweist, die sich bis zu einem Kanalbereich einer Bodyzone (16) erstrecken, – hochdotierte Bereiche (15) außerhalb des Kanalbereichs der Bodyzone (16) mit komplementärem Leitungstyp unterhalb der hochdotierten Zonen (14) des ersten Leitungstyps aufweist und – in Mittenbereichen (17) der Sourceanschlusszonen (11) eine netto Dotierstoffkonzentration der Bodyzone (16) mit komplementärem Leitungstyp aufweist, die geringer ist als die Dotierstoffkonzentration in den hochdotierten Bereichen (15) in den Randbereichen (13) der Sourceanschlusszonen (11), und wobei die hochdotierten Bereiche (15) und die gering dotierten Bereiche des komplementären Leitungstyps mit einer im Rückseitenbereich des Halbleiterkörpers (10) angeordneten hochdotierten Emitterzone (30) des ersten Leitungstyps eine monolithisch integrierte Freilaufdiode des Halbleiterbauelements (1) zwischen erster und zweiter Elektrode (7, 8) bilden und wobei eine Teilkompensation der Ladungsträger im Mittenbereich (17) der Sourceanschlusszone (11) unterschiedliche Dotierstoffkonzentrationen der Bodyzone (16) zwischen den Randbereichen (13) und dem Mittenbereich (17) der Sourceanschlusszone (11) bereitstellt.

Description

  • Erfindungshintergrund
  • Die Erfindung betrifft ein Halbleiterbauelement und ein Verfahren zur Herstellung desselben. Dazu weist das Halbleiterbauelement eine erste Elektrode und eine zweite Elektrode, die auf Oberflächen eines Halbleiterkörpers angeordnet sind, sowie eine isolierte Gateelektrode auf. Der Halbleiterkörper weist in einer Zwischenoxidschicht einen Kontaktlochgraben für die erste Elektrode auf. In Randbereichen des Kontaktlochgrabens sind hochdotierte Zonen eines ersten Leitungstyps angeordnet.
  • Hintergrund der Erfindung
  • Hochdotierte Zonen eines komplementären Leitungstyps in der Sourceanschlusszone wirken mit einem hochdotierten Emitter eines ersten Leitungstyps einer monolithisch integrierten Freilaufdiode zusammen. Die Dotierstoff konzentration dieser hochdotierten Zonen ist um mehr als eine Zehnerpotenz höher als die Dotierstoffkonzentration in einer Bodyzone. Dabei sind diese hochdotierten Zonen im oberen Bereich der Bodyzone eines bipolaren IGBTs (insulated gate bipolar transistor) oder eines unipolaren MOSFETs angeordnet. Diese hochdotierten Zonen bestimmen im rückwärtsleitenden Betrieb des Halbleiterbauelements die Wirkung des Anodenemitters der integrierten Freilaufdiode und führen zu einer niedrigen Durchlassspannung VF verbunden mit einer hohen Speicherladung im Halbleiterbauelement.
  • In hart schaltenden Anwendungen ist ein solches Halbleiterbauelement mit monolithisch integrierter Freilaufdiode gegenüber einer Einzeldiodenlösung, bei der eine Freilaufdiode zugeschaltet wird, nicht vorteilhaft, da Rückstromspitze, Dioden-Abschaltenergie und bei IGBT-Bauteilen die IGBT-Einschaltenergie bei einer monolithisch integrierten Freilaufdiode zu hoch sind. Das bedeutet der Emitterwirkungsgrad des komplementären Leitungstyps der monolithisch integrierten Freilaufdiode ist demnach so hoch, dass es zu einer Ladungsträgerüberschwemmung in der Driftzone kommt und somit das Schaltvermögen des Bauteils vermindert ist.
  • Zur Absenkung der Ladungsträgerüberschwemmung können lokale oder auch homogene Ladungsträgerlebensdauerabsenkungen vorgenommen werden, indem beispielsweise eine Halbleiterscheibe nach der Fertigstellung Elektronen oder Protonen bestrahlt wird oder durch schnelle Gold- oder Platindiffusion die Ladungsträgerlebensdauer im Halbleiterbauelement herabgesetzt wird. Eine derartige Absenkung der Ladungsträgerlebensdauer hat jedoch den Nachteil, dass nicht nur die Durchlassspannung VF, sondern auch die Sättigungsdurchlassspannung VCEsat zwischen der ersten Elektrode und der zweiten Elektrode ansteigt. Mit erhöhter Durchlassspannung oder Sättigungsspannung erhöht sich auch die Verlustwärme durch Aufheizung des Halbleiterbauelements im Durchlassfall und vermindert somit auch den Wirkungsgrad des gesamten Halbleiterbauelements. Der durch die Außenkanten der hochdotierten Zonen eines ersten Leitungstyps begrenzte Bereich wird auch Sourceanschlusszone genannt, da er sich aus der hochdotierten Zone und einer Kontaktzone der ersten (Source) Elektrode mit der Bodyzone zusammen setzt.
  • Aus der DE 10 2005 053 487 A1 ist ein Leistungs-IGBT bekannt, der einen Halbleiterkörper mit einer Emitterzone eines ersten Leitungstyps und einer sich an die Emitterzone anschließenden Driftzone eines zweiten Leitungstyps aufweist. Zudem weist der Leistungs-IGBT ein Zellenfeld mit einer Anzahl Transistorzellen, die jeweils eine Sourcezone, eine zwischen der Sourcezone und der Driftzone angeordnete Bodyzone und eine isoliert gegenüber der Sourcezone und der Bodyzone angeordnete Gateelektrode aufweisen und bei denen die Sourcezone und die Bodyzone kurzgeschlossen sind. Das Zellenfeld weist einen ersten Zellenfeldabschnitt mit einer ersten Zellendichte und einen zweiten Zellenfeldabschnitt mit einer zweiten Zellendichte, die geringer ist als die erste Zellendichte, auf. Die Emitterzone besitzt im Bereich des zweiten Zellenfeldabschnittes einen geringeren Emitterwirkungsgrad als im Bereich des ersten Zellenfeldabschnittes.
  • Aus der DE 100 09 345 C1 ist eine Feldeffekt-Transistoranordnung bekannt, bei der zur Erhöhung der Latch-up-Festigkeit das Sourcegebiet in selbstjustierender Weise sich entlang eines Grabens bis unter das hochdotierte Basisgebiet erstreckt.
  • Aus der DE 102 50 575 A1 ist ein IGBT mit monolithisch integrierter antiparalleler Diode bekannt, bei dem die Diodenkathode durch mindestens ein Emittershortgebiet gebildet ist, das im Wesentlichen ausschließlich im Bereich des Hochvoltrands liegt, so dass p-Emittergebiete des IGBTs im Wesentlichen keine Emitter-Shorts aufweisen. Die Gegenelektrode der Diode besteht ausschließlich aus p-Halbleiterwannen auf der Vorderseite des Bauteils.
  • Aus der DE 10 2007 001 031 A1 ist eine Halbleitervorrichtung bekannt, die ein Substrat mit einer ersten und einer zweiten Seite, einen IGBT und eine Diode aufweist. Das Substrat weist eine erste Schicht, eine zweite Schicht auf der ersten Schicht, einen n-leitenden Bereich der ersten Seite auf der zweiten Schicht, einen n- und einen p-leitenden Bereich der zweiten Seite auf der zweiten Seite der ersten Schicht, eine erste Elektrode als Gateelektrode in einem ersten Graben, eine zweite Elektrode als Emitterelektrode und als Anode auf dem n-leitenden Bereich der ersten Seite und in einem zweiten Graben und eine dritte Elektrode als Kollektorelektrode und als Kathode auf den n- und p-leitenden Bereichen der zweiten Seite auf. Der erste Graben dringt durch den n-leitenden Bereich der ersten Seite und die zweite Schicht und erreicht die erste Schicht. Der zweite Graben dringt durch den n-leitenden Bereich der ersten Seite und erreicht die zweite Schicht.
  • Zusammenfassung der Erfindung
  • In einer Ausführungsform der Erfindung wird ein Halbleiterbauelement geschaffen, das eine erste Elektrode und eine zweite Elektrode aufweist, die auf Oberflächen eines Halbleiterkörpers angeordnet sind. Ferner weist das Halbleiterbauelement eine isolierte Gateelektrode auf. Für die erste Elektrode ist außerdem ein Kontaktloch auf dem Halbleiterkörper in einer Zwischenoxidschicht und ein Kontaktlochgraben in dem Halbleiterkörper für die erste Elektrode vorgesehen. Der Halbleiterkörper weist Sourceanschlusszonen für die erste Elektrode auf, die sich bis zu einem Kanalbereich einer Bodyzone erstrecken. In Mittenbereichen der Sourceanschlusszonen weist der Halbleiterkörper eine netto Dotierstoffkonzentration der Bodyzone auf, die geringer ist als die Dotierstoffkonzentration in Randbereichen der Sourceanschlusszonen. Die hochdotierten Bereiche und die gering dotierten Bereiche des komplementären Leitungstyps bilden mit einer im Rückseitenbereich des Halbleiterkörpers angeordneten hochdotierten Emitterzone des ersten Leitungstyps eine monolithisch integrierte Freilaufdiode des Halbleiterbauelement zwischen erster und zweiter Elektrode. Eine Teilkompensation der Ladungsträger im Mittenbereich der Sourceanschlusszone stellt unterschiedliche Dotierstoffkonzentrationen der Bodyzone zwischen den Randbereichen und dem Mittenbereich der Sourceanschlusszone bereit.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • Kurze Beschreibung der Figuren
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement einer nicht zur Erfindung gehörenden Ausführungsform;
  • 2 zeigt ein schematisches Diagramm, das die Wirkungsweise der ersten, nicht zur Erfindung gehörenden Ausführungsform verdeutlicht;
  • 3 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement einer weiteren, nicht zur Erfindung gehörenden Ausführungsform;
  • 4 zeigt ein schematisches Diagramm, das die Wirkungsweise der weiteren, nicht zur Erfindung gehörenden Ausführungsform gemäß 3 zeigt;
  • 5 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement einer Ausführungsform der Erfindung;
  • 6 zeigt ein schematisches Diagramm, das die Wirkungsweise unterschiedlicher Ausführungsformen verdeutlicht;
  • 7 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement einer weiteren, nicht zur Erfindung gehörenden Ausführungsform;
  • 8 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement einer weiteren, nicht zur Erfindung gehörenden Ausführungsform;
  • 9 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement einer weiteren Ausführungsform der Erfindung;
  • 10 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement einer weiteren, nicht zur Erfindung gehörenden Ausführungsform;
  • 11 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement einer weiteren, nicht zur Erfindung gehörenden Ausführungsform;
  • 12 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement einer weiteren Ausführungsform der Erfindung;
  • 13 zeigt einen schematischen Querschnitt durch einen Zellenbereich der Ausführungsform gemäß 3;
  • 14 zeigt einen schematischen Querschnitt durch einen Zellenbereich gemäß einer weiteren, nicht zur Erfindung gehörenden Ausführungsform.
  • Detaillierte Beschreibung der Erfindung
  • 1 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements 1 einer nicht zur Erfindung gehörenden Ausführungsform. In dieser Ausführungsform wird eine erste Elektrode 7 durch eine Metallisierungsschicht auf der Oberseite 26 eines Halbleiterkörpers 10 gebildet. Dabei ist die erste Elektrode 7 durch eine Zwischenoxidschicht 12 von einer ebenfalls auf der Oberseite 26 des Halbleiterkörpers 10 angeordneten isolierten Gateelektrode 9 elektrisch isoliert. Eine zweite Elektrode 8 ist auf der Rückseite 24 des Halbleiterkörpers 10 angeordnet.
  • Dabei weist der Halbleiterkörper 10 in seinem Rückseitenbereich einen hochdotierten Anschlussbereich 22 auf, der in dieser Ausführungsform, die am Beispiel eines IGBT(insulated gate bipolar transistor)-Halbleiterbauelements erläutert wird, eine hochdotierte komplementär leitende Kollektorzone 29 ist. Diese Kollektorzone 29 des komplementären Leitungstyps wird teilweise unterbrochen durch eine hochdotierte Emitterzone 30 eines ersten Leitungstyps. Während die hochdotierte Kollektorzone 29 sich lateral über das gesamte Zellenfeld des in 1 gezeigten IGBTs erstrecken kann, ist für die hochdotierte Emitterzone 30 des ersten Leitungstyps eine geringere flächige Erstreckung vorgesehen, da die Emitterzone 30 lediglich den Kathodenbereich einer monolithisch integrierten Freilaufdiode darstellt. Ferner ist vertikal zwischen dem hochdotierten Anschlussbereich 22 und der Driftzone 18 eine Feldstopzone vorgesehen, die den gleichen Leitungstyp, wie die Driftzone 18 aufweist, jedoch höher als die Driftzone 18 dotiert ist, um die Ausbreitung der Raumladungszone noch vor dem hochdotierten Anschlussbereich 22 im Sperrfall zu stoppen.
  • Die Halbleiterstruktur auf der Oberseite 26 des Halbleiterkörpers 10 ist hingegen komplexer strukturiert als der Rückseitenbereich 24 des Halbleiterkörpers 10. Eine aktive Zellenstruktur 34 ist in einem oberflächenahen Bereich des Halbleiterkörpers 10 von einem Randbereich 35 mindestens teilweise umgeben.
  • Zwischen der Rückseitenstruktur und der Oberseitenstruktur des Halbleiterkörpers 10 ist eine Driftzone 18 angeordnet. Die Driftzone 18 ist schwach bis mittelhoch dotiert und weist wie die hochdotierte Kollektorzone 30 den ersten Ladungsträgertyp auf. Im Randbereich 35 ist eine komplementär dotierte Abschirmzone 28 in dem oberflächennahen Bereich des Halbleiterkörpers 10 angeordnet, die sich auch noch unterhalb der isolierten Gateelektrode 9 erstrecken kann.
  • Im aktiven Bereich weist das Halbleiterbauelement mehrere Zellen auf, von denen in 1 nur ein Teilbereich zu sehen ist. Die erste Elektrode 7 kontaktiert in den Zellen über einen Kontaktlochgraben 40 eine niedrig dotierte Bodyzone 16. Der laterale Bereich zwischen Kanalbereich 37 und Kontaktlochgraben 40 wird dabei seitlich kontaktiert. In diesem Bereich 39 sind hochdotierte Zonen 14 des ersten Leitungstyps vorgesehene, die sich bis zu einem Kanalbereich 37 erstrecken und als Sourcezonen 27 dienen.
  • Darüber hinaus sind in den Randbereichen 13 hochdotierte Bereiche 15 mit komplementärem Leitungstyp außerhalb des Kanalbereichs 37 einer Bodyzone 16 unterhalb der hochdotierten Zonen 14 des ersten Leitungstyps vorgesehen. Im Mittenbereich 17 des Kontaktlochgrabens 40, ist ein Bereich der Bodyzone 16 angeordnet, wobei die netto Dotierstoffkonzentration der Bodyzone 16 geringer ist als die Dotierstoffkonzentration in den hochdotierten Bereichen 15 in den Randbereichen 13 des Kontaktlochgrabens 40. Somit bilden der Mittenbereich 17 und der Kanalbereich 37 zusammen eine schwach dotierte Bodyzone 16, die lediglich in den Randbereichen des Kontaktlochgrabens 40 die hochdotierten Bereiche 15 aufweist, die vollständig ausreichen, um eine „latch-up”-Gefahr für das Halbleiterbauelement 1 zu vermindern.
  • Außerdem bilden die hochdotierten Bereiche 15 und die gering dotierten Bereiche 16 des komplementären Leitungstyps in Zusammenwirken mit der hochdotierten Kollektorzone 30 des ersten Leitungstyps im Rückseitenbereich des Halbleiterkörpers 10 eine monolithisch integrierte Freilaufdiode für diesen IGBT.
  • In dieser Ausführungsform weist das Halbleiterbauelement 1 eine isolierte Gateelektrode 9 in einer Grabenstruktur 20 auf. Diese Gateelektrode 9 wird über eine Gateelektrodenzuleitung 38, die in der Zwischenoxidschicht 12 angeordnet ist, in den unterschiedlichen Schaltzuständen des IGBTs mit unterschiedlichen Potentialen versorgt. Dabei ist die Gateelektrodenzuleitung 38 horizontal und die Gateelektrode 9 vertikal angeordnet. Die Gateelektrode 9 erstreckt sich von der hochdotierten Zone 14 des ersten Leitungstyps über den Kanalbereich 37 der geringer dotierten Bodyzone 16 mit komplementärem Leitungstyp bis zu der Driftzone 18 des ersten Leitungstyps. Von diesen drei Zonen 14, 16 und 18 ist die vertikale Gateelektrode 9 durch ein Gateoxid 19 isoliert.
  • Anstelle der hier gezeigten vertikalen Gatestruktur ist es auch möglich, den IGBT durch eine sich lateral erstreckende Gateelektrode, wie sie mit den 7 bis 12 gezeigt wird, zu steuern. Da üblicherweise die Bodyzone 16 zunächst hergestellt wird und anschließend eine hochdotierte Zone gleichen Leitungstyps zur Verminderung der „latch-up”-Gefahr in die Bodyzone 16 eingebracht wird, werden für diese Ausführungsform unterschiedliche Maskensätze vorgesehen, um unterschiedliche Dotierstoffkonzentrationen der Bodyzone 16, und damit unterschiedliche Dotierstoffkonzentrationen, zwischen den Randbereichen 13 und dem Mittenbereich 17 zu erreichen.
  • Für ein Verfahren zur Herstellung von mehreren Halbleiterchips für Halbleiterbauelemente 1, der in 1 gezeigten Ausführungsform, werden nachfolgende Verfahrensschritte durchgeführt. Zunächst wird ein Halbleiterwafer aus einem monokristallinen Halbleiterkörper 10 mit Halbleiterbauelementstrukturen in Halbleiterchippositionen, die IGBTs aufweisen sollen, strukturiert. Dazu werden zum Einbringen unterschiedlicher Ladungsträgerkonzentrationen in eine Bodyzone 16, die mit einer Emitterelektrode 7 kontaktiert werden soll, nachfolgende weitere Verfahrensschritte durchgeführt.
  • Zunächst wird eine Bodyzone 16 mit komplementärem Leitungstyp selbstjustiert zur Grabenstruktur 20 in den Halbleiterkörper 10 eingebracht. Ebenfalls wird selbstjustiert die Implantation der Sourcezone 27 in die gesamte Bodyzone oberflächennah implantiert.
  • Danach wird durch eine zusätzliche Fototechnik eine höhere Dotierkonzentration des komplementären Leitungstyps, lateral beschränkt auf den Randbereich 13, eingebracht. Der Mittenbereich 17 der Bodyzone 16 weist daher eine in vertikaler Richtung integrierte, geringere Dotierstoffdosis auf als der Randbereich 13. Ein Zwischenoxid 12 wird aufgebracht und ein Kontaktlochgraben 40 wird in der Zwischenoxidschicht 12 freigelegt. Die Source-Zone 27 wird dabei lateral auf den Bereich 39 neben dem Kontaktlochgraben 40 begrenzt, vertikal erstreckt sich der Kontaktlochgraben 40 in seiner Tiefe bis zur Bodyzone 16.
  • Um die erste Elektrode 7 anzuschließen, muss nun lediglich die verbliebene Zwischenoxidschicht 12 und der Kontaktlochgraben 40 mit einer Metallstruktur versehen werden. Dabei kann im Zellenbereich der Kontaktlochgraben 40 unterschiedliche Formen aufweisen, von kreisförmigen Kontaktanschlüssen über viereckige oder polygonale sowie streifenförmige Zellen 36 im Wechsel mit entsprechenden isolierten Gateelektroden 9.
  • In weiteren Verfahrensschritten werden schließlich strukturierte Isolationsschichten und leitende Schichten im Wechsel aufgebracht, um erste Elektroden 7, welche die Kontaktlochgräben 40 zur Bodyzone 16 hin auffüllen, und zweite Elektroden 8, welche vorzugsweise die Rückseite 24 des Halbleiterwafers bedecken, und isolierte Gateelektroden 9 anzubringen. Danach kann der Halbleiterwafer zu Halbleiterchips aufgetrennt und zu Halbleiterbauelementen weiter verarbeitet werden.
  • Verfahren zur Herstellung von mehreren Halbleiterbauelementen aus einem Halbleiterwafer sind weitestgehend bekannt und umfassen die Verfahrensschritte der Herstellung eines Halbleiterwafers mit mehreren Halbleiterchips für Halbleiterbauelemente, anschließend das Auftrennen des Halbleiterwafers in Halbleiterchips und schließlich das Aufbringen der Halbleiterchips auf einen Bauelementträger mit mehreren Außenkontakten und mehreren Halbleiterbauteilpositionen.
  • Danach werden die Elektroden 7, 8 und 9 der Halbleiterchips mit entsprechenden Kontaktanschlussflächen, die mit Außenkontakten des Halbleiterbauelements 1 elektrisch in Verbindung sehen, verbunden. Abschließend wird noch ein Halbleiterbauelementgehäuse unter Einschließen der einzelnen Halbleiterchips und der Verbindungselemente aufgebracht und dann wird der Schaltungsträger in einzelne Halbleiterbauelemente mit in diesem Fall IGBT-Bauelementen mit monolitisch integrierter Freilaufdiode aufgetrennt.
  • 2 zeigt ein schematisches Diagramm, das die Wirkungsweise der ersten Ausführungsform verdeutlicht. Dazu ist auf der Ordinate die Ladungsträgerkonzentration in cm–3 für Elektronen bzw. Löcher angegeben. Auf der Abszisse ist die Eindringtiefe z in μm gezeigt, mit z = 0 im Bereich der Oberseite 26 des Halbleiterkörpers 10, wie es 1 zeigt, z1 am pn-Übergang zwischen Bodyzone 16 und Driftzone 18, z2 am Übergang zwischen Driftzone 18 und hochdotiertem Anschlussbereich 22 und schließlich am Punkt z3 der Rückseite 24 des Halbleiterkörpers 10, wie es 1 darstellt.
  • Das Diagramm A zeigt vergleichsweise den Verlauf der Ladungsträgerkonzentration eines konventionellen Halbleiterbauelements mit hochdotiertem Emitter in Kontakt mit der ersten Elektrode 7 gemäß 1. Die Ladungsträgerüberschwemmung ist bei z1 extrem hoch und klingt linear in Richtung auf z2 ab. Dabei sind homogene Ladungsträgerlebensdauerbegrenzungen durch Rekombinationszentren in der Driftzone nicht vorgesehen. Dieser Verlauf stellt sich im Diodenbetrieb bzw. im inversen Betrieb des IGBT mit monolithisch integrierter Freilaufdiode ein. Der hochdotierte komplementäre Bereich 15, wie ihn 1 nicht zeigt, bedeckt dabei auch den Mittenbereich 17 der Bodyzone 16.
  • Die extrem hohe Ladungsträgerüberschwemmung im Punkt z1 wird durch den komplementär und hochdotierten Bereich, der vollständig von der Bodyzone 16 umgeben ist, im Diodenzustand im Emitter angesammelt und klingt linear mit der Eindringtiefe bis zu der hochdotierten Kollektorzone 30 des ersten Ladungstyps an der Rückseite 24 des Halbleiterkörpers 10 im Punkt z2 ab.
  • Die Kurve B zeigt die Wirkung und damit die Verbesserung, die durch die anhand von 1 beschriebenen Maßnahmen erreicht wird. Dazu ist der Mittenbereich 17 wie in 1 gezeigt, frei von einem hochdotierten Bereich des komplementären Leitungstyps und die erste Elektrode 7 kontaktiert direkt die schwächer dotierte Bodyzone 16 im Mittenbereich 17. Die Ladungsträgerüberschwemmung in Oberseitennähe ist deutlich herabgesetzt zumal der Mittenbereich 17 der Bodyzone 16 nun nicht mehr eine hohe Dotierstoffkonzentration aufweist. Der verminderte Ladungsträgerüberschuss steigt geringfügig in Richtung auf z2 linear an.
  • Durch die Absenkung der Ladungsträgerüberschwemmung im Emitterbereich wird somit ein verminderter Emitterwirkungsgrad erreicht und der Rückflussstrom verkleinert. Die Ladungsträgerüberschwemmung beim Übergang von dem Durchlassfall in den Sperrfall kann folglich schneller abgebaut werden und ist bis zum Wiedereinschalten des IGBTs nicht mehr vorhanden.
  • Vergleichsweise wird noch mit der Kurve D der Verlauf der Ladungsträgerkonzentration einer zugeschalteten Freilaufdiode dargestellt, die eine homogene Ladungsträgerlebensdauereinstellung bzw. Ladungsträgerlebensdauerabsenkung in der Driftzone 18 aufweist. Dabei ist es möglich, die Kurve B mit der Kurve D zu überlagern, wenn neben der niedrigen Dotierung des Mittenbereichs 17 der Bodyzone 16 gemäß 1 gleichzeitig auch eine homogene und/oder eine lokale Lebensdauerabsenkung bei dem Halbleiterbauelement 1, das in 1 gezeigt wird, in der Driftzone 18 vorgenommen wird.
  • Im Fall der Kurve B wird folglich die Maskierung bei der Implantation der hochdotierten Gebiete 15 für das Halbleiterbauelement so verändert, dass im Zentrum der Bodyzone 16 keine Implantation erfolgt und sich somit die Wirkungsweise, wie sie die Kurve B schematisch darstellt, einstellt. Diese Kurven wurden mit Hilfe einer Prozess- und Bauteilsimulation erstellt.
  • 3 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement 2 einer weiteren, nicht zur Erfindung gehörenden Ausführungsform. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. In dieser Ausführungsform wurde die Gatestruktur beibehalten und auch die Struktur der Rückseite unverändert gelassen. Dabei kann der in 3 gezeigte hochdotierte Anschlussbereich 22 auf der Rückseite 24 des Halbleiterkörpers 10 auch durch ein Halbleitersubstrat mit hoher Dotierung verwirklicht werden.
  • Dazu wird bei einem IGBT, wie er in 3 dargestellt wird, als Substrat ein hochdotiertes p-leitendes Halbleitermaterial eingesetzt. Auf dem Substrat wird ein schwächer dotiertes Halbleitermaterial mittels Epitaxieverfahrens abgeschieden und die Driftzone 18 gebildet. Dabei ist Substratmaterial komplementär zu der Driftzone 18 dotiert. In Teilbereichen weist es jedoch den gleichen Leitungstyp wie die Driftzone auf und bildet eine hochdotierte Kollektorzone 30 einer monolitisch integrierten Freilaufdiode. Da jedoch Halbleitersubstrate für derartige partielle Umdotierungen zu dick sind, werden sie vorher gedünnt.
  • Der Unterschied dieses Leistungshalbleiterbauelements 2 gemäß 3 gegenüber dem in 1 gezeigten besteht darin, dass in der Zellenstruktur 34 der Kontaktlochgraben 40 eine etwas differenzierte Struktur zu dem Kontaktlochgraben 40 der 1 aufweist. Bei dieser differenzierten Struktur ist im Randbereich der hochdotierte Bereich 15 vollständig unterhalb der hochdotierten Sourcezone 27 angeordnet, ohne dass der hochdotierte Basisbereich 15 den Kanalbereich 37 der Bodyzone 16 erreicht.
  • Das Herstellungsverfahren kann für eine derartige Struktur vereinfacht werden. Zunächst wird wie beim Herstellen des Halbleiterbauelements 1 der 1 eine niedrige Dotierstoffkonzentration für einen komplementären Leitungstyp einer Bodyzone 16 in den Halbleiterkörper 10 eingebracht. Anschließend wird eine höhere Dotierstoffkonzentration für einen komplementären Leitungstyp eines Bereichs 15 eingebracht. Es folgt ein Einbringen einer hohen Dotierstoffkonzentration für den ersten Leitungstyp einer Sourcezone. Mit diesem Schritt ist eine Schichtfolge von der Oberseite 26 aus gesehen von hochdotiertem ersten Leitungstyp, darunter hochdotiertem komplementären Leitungstyp und schließlich darunter schwach dotiertem Bodyzonenbereich 16 vorhanden.
  • Diese Schichtfolge soll in den Randbereichen 13 der Bodyzone 16 beibehalten werden. Deshalb wird nach dem Ätzen eines Kontaktlochs in der Zwischenoxidschicht 12 in einem weiteren Schritt ein Kontaktlochgraben 40 in den Halbleiterkörper 10 geätzt und damit die Schichtfolge von hochdotiertem ersten Leitungstyp im Mittenbereich 17 der Sourceanschlusszone 11 entfernt. Danach kann dann der Kontaktlochgraben 40 erneut mit Metall für eine erste Elektrode 7 aufgefüllt werden.
  • Alle nachfolgenden Verfahrensschritte bleiben unverändert, wobei anzumerken ist, dass dieses Verfahren gegenüber dem Verfahren zur Herstellung eines Halbleiterbauelements gemäß 1 den Vorteil hat, dass zum Einbringen der hochdotierten Basiszonenbereiche 15 im Randbereich 13 des Kontaktlochgrabens 40 keine Mittenabdeckung und damit keine Extramaske erforderlich ist. Es können somit die üblichen Maskensätze eingesetzt werden, die zur Strukturierung eines IGBTs mit hochdotierter „latch-up”-Gefahr vermindernder Zone in der Bodyzone bereits vorhanden sind.
  • 4 zeigt ein schematisches Diagramm, das die Wirkungsweise der weiteren Ausführungsform gemäß 3 zeigt. Im Vergleich zu einem herkömmlichen IGBT mit hochdotierten Bereichen in der Bodyzone zur Minderung des „latch-up”-Effekts, wie ihn die Kurve A sowohl in 2 als auch in dieser 4 zeigt, ist nun die Ladungsträgerüberschwemmung bei der Eindringtiefe z1, wie es die Kurve C bei der Simulation des Halbleiterbauelements zeigt, deutlich abgesenkt und nähert sich in Bezug auf den Verlauf der Ladungsträgerkonzentration der Kurve D, die bereits in 2 gezeigt und im Detail erörtert wurde. Wird eine homogene Ladungsträgerlebensdauerabsenkung auch für ein Bauelement mit der Kurve C durchgeführt, so kann eine weitere Absenkung der Ladungsträgerlebensdauer die Rückstromspitze beim Umschalten vom Durchlassfall in den Sperrfall deutlich verringern.
  • 5 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement 3 einer Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Der Unterschied zu den Ausführungsformen der 1 und 3 besteht darin, dass die Absenkung der Ladungsträgerkonzentration im Mittenbereich 17 des Kontaktlochfensters 11 dadurch erreicht wird, dass der zunächst hergestellte hochdotierte Bereich 15 zur Verminderung der „latch-up-Gefahr” im Mittenbereich 17 nun durch eine Dotierung mit einem Dotierstoff des ersten Leitungstyps soweit kompensiert wird, dass zwar nach wie vor ein komplementär leitendes Gebiet vorhanden ist, also keine Umdotierung stattfindet, jedoch nun eine netto Ladungsträgerkonzentration im Mittenbereich 17 zur Verfügung steht, die eine Ladungsträgerüberschwemmung des Emitters im Diodenbetrieb des IGBTs deutlich herabsetzt.
  • Dazu wird erneut die Herstellung der Basiszone 16 mit hochdotiertem Bereich 15 und entsprechend hochdotierter Sourcezone 27 angepasst, wobei ein Einbringen einer niedrigen Dotierstoffkonzentration für einen komplementären Leitungstyp einer Bodyzone 16 erfolgt. Dann erfolgt ein Einbringen einer höheren Dotierstoffkonzentration für den komplementären Leitungstyp des hochdotierten Bereichs 15. Ein Einbringen einer hohen Dotierstoffkonzentration für einen ersten Leitungstyp einer Sourcezone 27 erfolgt.
  • Danach wird die Ätzung des Kontaktlochgrabens durchgeführt und der Bereich 27 seitlich frei gelegt. Danach kann die gleiche Maske, die zur Maskierung des Ätzprozesses eingesetzt wurde, eingesetzt werden, um einen Dotierstoff des ersten Leitungstyps in den hochdotierten Bereich 15 der Bodyzone zur teilweisen Kompensation der komplementär hochdotierten Bereichs 15 in der Bodyzone 16, ohne eine Umdotierung zu bewirken, einzubringen. Die Folge dieser verschiedenen Implantationsschritte ergeben schließlich das in 5 gezeigte Halbleiterbauelement 3.
  • 6 zeigt ein schematisches Diagramm, das die Wirkungsweise unterschiedlicher Ausführungsformen verdeutlicht. Dazu ist auf der Abszisse die Durchlassspannung in Volt aufgetragen, die je nach Absenkungsart der Ladungsträgerlebensdauer durch Rekombinationszentren im Halbleiterkörper von 1,5 V bis 4,5 V ansteigt. Dazu ist auf der Ordinate die jeweilige Rückstromspitze IR in Ampere aufgetragen.
  • Bereits ohne jede Ladungsträgerlebensdauerabsenkung ist im Vergleich zur Referenzkurve A die Rückstromspitze der Kurve B mit einem Halbleiterbauelement 1 wie es 1 zeigt um etwa 13% vermindert. Im Fall der Kurve C, bei dem der Kontaktlochgraben so tief geätzt wird, dass unterhalb des Kontaktlochs das p+-Gebiet vollständig entfernt wird, wie es 3 zeigt für ein Halbleiterbauelement 2 zeigt, kann sogar eine Absenkung des Spitzenstroms bis zu 35% gegenüber der Referenzkurve A erreicht werden. Für beide Varianten mit den Kurven B und C wurde auch die Veränderung der Speicherladung simuliert. Sie reagiert etwas stärker als die Rückstromspitze, was jedoch hier nicht dargestellt ist.
  • Die Erfindung lässt sich auch auf andere Bauelemente anwenden, die eine integrierte Inversdiode aufweisen, wie beispielsweise DMOS-Leistungstransistoren oder einen Trench-MOS Leistungstransistor (die unter dem Handelsnamen CoolMOS oder SFET bekannt sind), und mit den nachfolgenden Figuren gezeigt werden. Dazu kann sowohl bei den in den 1 bis 3 gezeigten IGBTs als auch bei den nachfolgend gezeigten MOS-Transistoren die Gateelektrode 9 sowohl als vertikales Trenchgate, wie in den 1 bis 3 gezeigt, oder als laterales Planargate, wie in den nachfolgenden Figuren gezeigt, ausgeführt sein und die Zellen 36 der Zellenstruktur 34 können quadratisch sein, Streifenform annehmen oder auch polygonale Formen aufweisen.
  • 7 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement 4 einer weiteren, nicht zur Erfindung gehörenden Ausführungsform. Dieses Halbleiterbauelement 4 stellt einen DMOS-Transistor mit lateraler Gatestruktur dar. Auch bei diesem Halbleiterbauelement 4 ist es erforderlich, dass die erste Elektrode 7 über einen Kontaktlochgraben 40 mit einer Sourcezone 27 und einer Bodyzone 16 sowie mit einem hochdotierten Bereich 15 im Randbereich des Kontaktlochgrabens 11 elektrisch in Verbindung steht. Dabei entspricht die Struktur des Kontaktlochgrabens 40, der Struktur, die bereits in 1 gezeigt wird. Entsprechend wird die Ladungsträgerüberschwemmung im Diodenbetrieb des Halbleiterbauelements 4 deutlich abgesenkt, zumal der hochdotierte Bereich 15 der Bodyzone 16 deutlich verringert ist und eine hohe Dotierung für diesen Bodyzonenbereich 15 nur noch in den Randbereichen 13 der Sourceanschlusszone 11 vorgesehen ist.
  • 8 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement 5 einer weiteren, nicht zur Erfindung gehörenden Ausführungsform, dabei entspricht die Struktur der Oberseite 26 des Halbleiterkörpers 10 der Struktur der Oberseite 26 des Halbleiterkörpers 10 gemäß 3. Durch einen entsprechenden Ätzschritt erreicht hier die Sourceanschlusszone 11 im Mittenbereich 17 die schwach dotierte Basiszone 16. Dadurch verbleiben nur noch in Randbereichen 13 des Kontaktlochgrabens zwei übereinander angeordnete hochdotierte Zonen aus komplementär dotiertem Material und Material des ersten Leitungstyps. Diese Struktur zeigt die mit den Kurven C in den 2 und 4 dargestellte Wirkung in Bezug auf eine deutlich herabgesetzte Ladungsträgerüberschwemmung und entsprechend in vorteilhafter Weise verminderten Emitterwirkungsgrad.
  • 9 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement 6 einer weiteren Ausführungsform der Erfindung, wobei hier entsprechend der Struktur, wie sie in 5 gezeigt wird, eine Kompensationsdotierung des Mittenbereichs 17 der Sourceanschlusszone 11 vorgenommen ist. Der Unterschied zur 5 besteht lediglich darin, dass nun eine laterale Gatestruktur vorliegt. Bei der Kompensationsdotierung durch n+-Ionenimplantation durch das Kontaktloch in das p+-Gebiet wird darauf geachtet, dass nach der Diffusion keine Umdotierung stattfindet. Dieses kann mit Hilfe der Implantationsdosis und dem Temperaturbudget einstellt werden, um eine effektive Dotierstoffkompensation zu erreichen, die gegenüber der vorher eingebrachten p+-Dotierung vermindert ist.
  • Die 10, 11 und 12 zeigen Halbleiterbauelemente 31, 32 und 33 eines IGBT's oder MOSFET's mit lateraler Gatestruktur, bei denen die Oberflächenstruktur des Halbleiterkörpers 10 entsprechend den Oberflächenstrukturen der in 7, 8 und 9 gezeigten Halbleiterbauelemente 4 bis 6 aufgebaut ist. Zusätzlich zu der lateralen Gatestruktur weisen diese Halbleiterbauelemente 7 bis 9 in der Driftzone 18 Ladungskompensationszonen 23 des komplementären Leitungstyps auf. Diese Ladungsträgerkompensationszonen 23 reichen von der Basiszone 16 bis in die Nähe des in den 1, 3 und 5 gezeigten hochdotierten Anschlussbereichs 22. Dabei weist der hier nicht gezeigte hochdotierte Anschlussbereich ein hochdotiertes Substrat des ersten Leitungstyps auf im Gegensatz zu den Halbleiterbauelementen 1 bis 3.
  • 13 zeigt einen schematischen Querschnitt durch einen Zellenbereich 42 der Ausführungsform gemäß 3. Die einzelne Zelle 36 ist wie in 3 gezeigt aufgebaut. Um den prinzipiellen Aufbau eines Zellebereiches 42 zu zeigen sind lediglich die Zellen 36 spiegelbildlich aneinandergeordnet, so dass im Zellenbereich 42 sich Abschirmzonen 28 mit aktiven Zellstrukturen 34 abwechseln. In dieser Ausführungsform gemäß 13 ist im Bereich der Rückseite 24 des Halbleiterkörpers 10 im Übergang von der Driftzone 18 zu dem hochdotierten Anschlussbereich 22 eine Feldstopzone 41 des gleichen Leitungstyps wie die Driftzone 18 vorgesehen, wobei die Feldstopzone 41 eine höhere Dotierung als die Driftzone 18 aufweist.
  • Die hochdotierte Anschlusszone 22 ist in dieser Ausführungsform gemäß 3 für jede Zelle 36 mit einer hochdotierten komplementär leitenden Kollektorzone 29 ausgestattet und weist zusätzlich eine hochdotierte Emitterzone 30 eines ersten Leitungstyps auf, welche die Kathode der monolithisch integrierten Freilaufdiode bildet. Dieser Kathodenbereich 30 muss jedoch nicht für jede Zelle 36 in einem Zellenbereich 42 eines Halbleiterbauelements vorgesehen werden, wie es die nachfolgende 14 zeigt.
  • 14 zeigt einen schematischen Querschnitt durch einen Zellenbereich 42 eines Halbleiterbauelements 44 gemäß einer weiteren, nicht zur Erfindung gehörenden Ausführungsform. In dieser Ausführungsform ist der Zellenbereich 42 aus aneinandergereihten Einzelzellen 36 aufgebaut. Der hochdotierte Anschlussbereich 22 ist jedoch derart strukturiert, dass eine Vielzahl von Zellen 36 mit einer gemeinsamen hochdotierten komplementär leitenden Kollektorzone 29 zusammenwirken. Andere Zellen 36, die in 14 an den Rändern des gezeigten Ausschnitts eines Halbleiterbauelements 44 angeordnet sind, weisen auf der Rückseite Anschlussbereiche mit hochdotierten Emitterzonen 30 eines ersten Leitungstyps auf.
  • Diese Anordnung verbessert das Durchschaltverhalten des hier gezeigten IGBT. Komponenten mit gleichen Funktionen wie in den vorgehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Andererseits ist es auch möglich, dass im Zellenbereich 42 keine oder nur wenige Abschirmzonen 28 insbesondere bei Halbleiterbauelementen, die wie in dieser 14 Trenchgatestrukturen aufweisen. In diesen Fällen können Sourceanschlusszonen 11 beiderseits der Trenchgatestruktur angeordnet sein.

Claims (18)

  1. Halbleiterbauelement aufweisend – eine erste Elektrode (7) und – eine zweite Elektrode (8), die auf Oberflächen eines Halbleiterkörpers (10) angeordnet sind, – eine isolierte Gateelektrode (9) und – einen Kontaktloch auf dem Halbleiterkörper (10) in einer Zwischenoxidschicht (12) für die erste Elektrode (7), wobei der Halbleiterkörper (10) – in Randbereichen (13) von Sourceanschlusszonen (11) hochdotierte Zonen (14) eines ersten Leitungstyps aufweist, die sich bis zu einem Kanalbereich einer Bodyzone (16) erstrecken, – hochdotierte Bereiche (15) außerhalb des Kanalbereichs der Bodyzone (16) mit komplementärem Leitungstyp unterhalb der hochdotierten Zonen (14) des ersten Leitungstyps aufweist und – in Mittenbereichen (17) der Sourceanschlusszonen (11) eine netto Dotierstoffkonzentration der Bodyzone (16) mit komplementärem Leitungstyp aufweist, die geringer ist als die Dotierstoffkonzentration in den hochdotierten Bereichen (15) in den Randbereichen (13) der Sourceanschlusszonen (11), und wobei die hochdotierten Bereiche (15) und die gering dotierten Bereiche des komplementären Leitungstyps mit einer im Rückseitenbereich des Halbleiterkörpers (10) angeordneten hochdotierten Emitterzone (30) des ersten Leitungstyps eine monolithisch integrierte Freilaufdiode des Halbleiterbauelements (1) zwischen erster und zweiter Elektrode (7, 8) bilden und wobei eine Teilkompensation der Ladungsträger im Mittenbereich (17) der Sourceanschlusszone (11) unterschiedliche Dotierstoffkonzentrationen der Bodyzone (16) zwischen den Randbereichen (13) und dem Mittenbereich (17) der Sourceanschlusszone (11) bereitstellt.
  2. Halbleiterbauelement nach Anspruch 1, wobei die isolierte Gateelektrode (9) in der Zwischenoxidschicht (12) angeordnet ist und sich lateral von der hochdotierten Zone (14) des ersten Leitungstyps über eine geringer dotierte Bodyzone (16) mit komplementärem Leitungstyp bis zu einer Driftzone (18) des ersten Leitungstyps erstreckt und von diesen drei Zonen (14, 16, 18) durch ein Gateoxid (19) isoliert ist.
  3. Halbleiterbauelement nach Anspruch 1, wobei die isolierte Gateelektrode (9) in einer Grabenstruktur (20) angeordnet ist und sich vertikal von der hochdotierten Zone (14) des ersten Leitungstyps über eine geringer dotierte Bodyzone (16) mit komplementärem Leitungstyp bis zu einer Driftzone (18) des ersten Leitungstyps erstreckt und von diesen drei Zonen (14, 16, 18) durch ein Gateoxid (19) isoliert ist.
  4. Halbleiterbauelement nach Anspruch 2, wobei sich die Driftzone (18) von der Bodyzone (16) zu einem hochdotierten Anschlussbereich (22) des Halbleiterkörpers (10) erstreckt, der von der zweiten Elektrode (8) kontaktiert wird.
  5. Halbleiterbauelement nach Anspruch 4, wobei der Anschlussbereich (22) mindestens teilweise einen Leitungstyp komplementär zur Driftzone (18) aufweist.
  6. Halbleiterbauelement nach Anspruch 4, wobei der Anschlussbereich (22) mindestens teilweise den Leitungstyp der Driftzone (18) aufweist.
  7. Halbleiterbauelement nach Anspruch 2, wobei die Driftzone Ladungskompensationszonen mit einem Leitungstyp komplementär zur Driftzone (18) aufweist.
  8. Halbleiterbauelement nach Anspruch 4, wobei zwischen dem Anschlussbereich (22) und der Driftzone (18) eine Feldstopzone (41), die eine höhere Dotierstoffkonzentration des ersten Leitungstyps als die Driftzone (18) aufweist, angeordnet ist.
  9. Halbleiterbauelement nach Anspruch 1, wobei sich die unterschiedlichen Dotierstoffkonzentrationen pR der Bodyzone (15, 16) an den Kontaktlochgrabenrändern und pM in der Kontaktlochgrabenmitte (17) um mindestens eine Zehnerpotenz mit pR/pM ≥ 10 unterscheiden.
  10. Halbleiterbauelement nach Anspruch 1, wobei das Halbleiterbauelement (1) ein Leistungstransistor ist.
  11. Halbleiterbauelement nach Anspruch 1, wobei das Halbleiterbauelement (1, 2, 3) ein IGBT ist.
  12. Halbleiterbauelement nach Anspruch 1, wobei das Halbleiterbauelement (4, 5, 6) ein DMOS Transistor ist.
  13. Halbleiterbauelement nach Anspruch 1, wobei das Halbleiterbauelement (31, 32, 33) ein Superjunction MOSFET Transistor ist.
  14. Halbleiterbauelement nach Anspruch 1, wobei das Halbleiterbauelement (4, 5, 6) ein Trench-MOSFET ist.
  15. Verfahren zur Herstellung von mehreren Halbleiterchips für Halbleiterbauelemente (1) gemäß Anspruch 1, wobei das Verfahren folgende Verfahrensschritte aufweist: – Strukturieren eines Halbleiterwafers aus einem monokristallinen Halbleiterkörper (10) mit Halbleiterbauelementstrukturen in Halbleiterchippositionen, die IGBTs, DMOS Transistoren, Superjunction-MOSFET Transistoren oder Trench-MOSFETs aufweisen sollen, wobei zum Einbringen unterschiedlicher Dotierstoffkonzentrationen in ein Kontaktloch einer Bodyzone (16) nachfolgende Verfahrensschritte durchgeführt werden: – selektives Einbringen einer niedrigen Dotierstoffkonzentration für einen komplementären Leitungstyp einer Bodyzone (16) in den Halbleiterkörper (10); – selektives Einbringen einer höheren Dotierstoffkonzentration als die Bodyzone für einen ersten Leitungstyp einer Sourcezone (27) im Bodyzonenbereich; – selektives Einbringen einer höheren Dotierstoffkonzentration als die der Bodyzone für einen hochdotierten Bereich (15) eines komplementären Leitungstyps in das Kontaktloch unter Freilassung eines Kanalbereichs (37); – selektives Einbringen eines Dotierstoffs des ersten Leitungstyps in den hochdotierten Bereich (15) der Bodyzone zur teilweisen Kompensation der komplementär leitenden Ladungsträger des hochdotierten Bereichs (15) der Bodyzone ohne eine Umdotierung zu bewirken; – selektives Einbringen eines Kontaktlochs in eine Zwischenoxidschicht (12) unter partiellem Freilegen der Oberseite (26) des Halbleiterkörpers (10);
  16. Verfahren nach Anspruch 15, wobei mit weiteren Verfahrensschritten strukturierte Isolationsschichten und leitende Schichten im Wechsel aufgebracht werden, um erste Elektroden (7), welche den Kontaktlochgraben (11) zur Bodyzone (16) hin auffüllen, und zweite Elektroden (8), welche die Rückseite (24) des Halbleiterwafers bedecken, und isolierte Gateelektroden (9) anzubringen.
  17. Verfahren nach Anspruch 15, wobei der Halbleiterwafer zu Halbleiterchips aufgetrennt und zu Halbleiterbauelementen (1) weiterverarbeitet wird.
  18. Verfahren zur Herstellung von mehreren Halbleiterbauelementen (1), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellung eines Halbleiterwafers mit mehreren Halbleiterchips für Halbleiterbauelemente (1) gemäß Anspruch 15; – Auftrennen des Halbleiterwafers in Halbleiterchips; – Aufbringen der Halbleiterchips auf einen Bauelementträger mit mehreren Außenkontakten in mehreren Halbleiterbauteilpositionen; – Verbinden der Elektroden (7, 8, 9) der Halbleiterchips mit Kontaktanschlussflächen, die mit Außenkontakten elektrisch in Verbindung stehen; – Aufbringen eines Halbleiterbauelementgehäuses unter Einschließen der einzelnen Halbleiterchips und der Verbindungselemente; – Auftrennen des Schaltungsträgers in einzelne Halbleiterbauelemente (1) mit monolithisch integrierter Freilaufdiode.
DE102008045488.5A 2007-09-28 2008-09-03 Halbleiterbauelement und Verfahren zur Herstellung desselben Expired - Fee Related DE102008045488B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/864,238 2007-09-28
US11/864,238 US7880200B2 (en) 2007-09-28 2007-09-28 Semiconductor device including a free wheeling diode

Publications (2)

Publication Number Publication Date
DE102008045488A1 DE102008045488A1 (de) 2009-04-16
DE102008045488B4 true DE102008045488B4 (de) 2014-12-04

Family

ID=40435654

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008045488.5A Expired - Fee Related DE102008045488B4 (de) 2007-09-28 2008-09-03 Halbleiterbauelement und Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (1) US7880200B2 (de)
DE (1) DE102008045488B4 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4240140B1 (ja) * 2007-09-10 2009-03-18 トヨタ自動車株式会社 給電装置とその駆動方法
EP2081233A1 (de) * 2007-12-21 2009-07-22 SEMIKRON Elektronik GmbH & Co. KG Leistungsdiode mit grabenförmigen Anodenkontaktbereich
WO2009101868A1 (ja) * 2008-02-14 2009-08-20 Toyota Jidosha Kabushiki Kaisha 逆導通半導体素子の駆動方法と半導体装置及び給電装置
JP2011023527A (ja) * 2009-07-15 2011-02-03 Toshiba Corp 半導体装置
US11244896B2 (en) * 2019-01-27 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US8384151B2 (en) * 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
US9685523B2 (en) * 2014-12-17 2017-06-20 Alpha And Omega Semiconductor Incorporated Diode structures with controlled injection efficiency for fast switching
US8803205B2 (en) * 2011-05-31 2014-08-12 Infineon Technologies Austria Ag Transistor with controllable compensation regions
US8698229B2 (en) * 2011-05-31 2014-04-15 Infineon Technologies Austria Ag Transistor with controllable compensation regions
CN103839802B (zh) * 2012-11-23 2018-09-11 中国科学院微电子研究所 一种沟槽型igbt结构的制作方法
US9627517B2 (en) 2013-02-07 2017-04-18 Infineon Technologies Ag Bipolar semiconductor switch and a manufacturing method therefor
JP6182921B2 (ja) * 2013-03-21 2017-08-23 富士電機株式会社 Ｍｏｓ型半導体装置
US9209109B2 (en) 2013-07-15 2015-12-08 Infineon Technologies Ag IGBT with emitter electrode electrically connected with an impurity zone
US9337827B2 (en) 2013-07-15 2016-05-10 Infineon Technologies Ag Electronic circuit with a reverse-conducting IGBT and gate driver circuit
WO2015056318A1 (ja) * 2013-10-17 2015-04-23 三菱電機株式会社 炭化珪素半導体装置
DE102014107325B4 (de) 2014-05-23 2023-08-10 Infineon Technologies Ag Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102014110681B4 (de) 2014-07-29 2019-06-06 Infineon Technologies Ag Rückwärts leitender igbt und herstellungsverfahren dafür
JP6260515B2 (ja) * 2014-11-13 2018-01-17 三菱電機株式会社 半導体装置
US9768285B1 (en) * 2016-03-16 2017-09-19 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
US10199492B2 (en) * 2016-11-30 2019-02-05 Alpha And Omega Semiconductor Incorporated Folded channel trench MOSFET
CN108538910B (zh) * 2018-02-13 2020-08-14 株洲中车时代电气股份有限公司 具有复合栅的igbt芯片
CN111129130B (zh) * 2018-10-30 2023-09-05 株洲中车时代半导体有限公司 一种沟槽栅igbt器件
CN114420745B (zh) * 2022-03-30 2022-06-28 深圳芯能半导体技术有限公司 一种碳化硅mosfet及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10009345C1 (de) * 2000-02-28 2001-07-19 Infineon Technologies Ag Feldeffekt-Transistoranordnung mit hoher Latch-up-Festigkeit und Verfahren zu deren Herstellung
DE10250575A1 (de) * 2002-10-30 2004-05-19 Infineon Technologies Ag IGBT mit monolithisch integrierter antiparalleler Diode
DE102004035788A1 (de) * 2003-07-24 2005-03-03 Mitsubishi Denki K.K. Isolierschicht-Bipolar-Transistor mit eingebauter Freilaufdiode
DE102005048447A1 (de) * 2005-10-07 2007-04-19 Infineon Technologies Ag Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102005053487A1 (de) * 2005-11-09 2007-05-31 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit
DE102007001031A1 (de) * 2006-01-10 2007-07-12 Denso Corp., Kariya Halbleitervorrichtung mit IGBT und Diode

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5698454A (en) * 1995-07-31 1997-12-16 Ixys Corporation Method of making a reverse blocking IGBT
KR100194668B1 (ko) * 1995-12-05 1999-07-01 윤종용 전력용 절연 게이트 바이폴라 트랜지스터
JP4371521B2 (ja) * 2000-03-06 2009-11-25 株式会社東芝 電力用半導体素子およびその製造方法
JP2005340626A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10009345C1 (de) * 2000-02-28 2001-07-19 Infineon Technologies Ag Feldeffekt-Transistoranordnung mit hoher Latch-up-Festigkeit und Verfahren zu deren Herstellung
DE10250575A1 (de) * 2002-10-30 2004-05-19 Infineon Technologies Ag IGBT mit monolithisch integrierter antiparalleler Diode
DE102004035788A1 (de) * 2003-07-24 2005-03-03 Mitsubishi Denki K.K. Isolierschicht-Bipolar-Transistor mit eingebauter Freilaufdiode
DE102005048447A1 (de) * 2005-10-07 2007-04-19 Infineon Technologies Ag Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102005053487A1 (de) * 2005-11-09 2007-05-31 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit
DE102007001031A1 (de) * 2006-01-10 2007-07-12 Denso Corp., Kariya Halbleitervorrichtung mit IGBT und Diode

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Hilleringmann, U.: Silizium-Halbleitertechnologie. Stuttgart : Teubner, 2004. 262. Kapitel 13. - ISBN 3-519-30149-0 *

Also Published As

Publication number Publication date
US7880200B2 (en) 2011-02-01
DE102008045488A1 (de) 2009-04-16
US20090085103A1 (en) 2009-04-02

Similar Documents

Publication Publication Date Title
DE102008045488B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE68926098T2 (de) Mit einer Schottky-Sperrschicht versehene, bipolare Halbleiteranordnung mit isolierter Steuerelektrode und Verfahren zu deren Herstellung
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
AT404525B (de) Leistungstransistorvorrichtung und verfahren zu deren herstellung
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102005014714B4 (de) Halbleitervorrichtung mit isoliertem Gate
DE69628633T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
DE102008032547B4 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
DE10239815B4 (de) Insulated-Gate-Halbleiterbauelement und Verfahren zur Herstellung von diesem
DE102018215731B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102021110549A1 (de) Halbleitervorrichtung
DE102014117364A1 (de) Halbleitervorrichtung und bipolartransistor mit isoliertem gate mit barrierebereichen
DE102019216131A1 (de) Halbleitervorrichtung
DE112021002169T5 (de) Halbleitervorrichtung
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102018100237A1 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit
DE102020122405A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102022102521A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE19630341B4 (de) Halbleitereinrichtung mit hoher Durchbruchsspannung
DE102020134850A1 (de) RC-IGBTVerfahren zum Herstellen eines RC-IGBT
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative

Representative=s name: SCHWEIGER, MARTIN, DIPL.-ING. UNIV., DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee