DE19730759C1

DE19730759C1 - Vertikaler Leistungs-MOSFET

Info

Publication number: DE19730759C1
Application number: DE19730759A
Authority: DE
Inventors: Jenoe Dr Ing Tihanyi; Gerald Dr Rer Nat Deboy
Original assignee: Siemens AG; Siemens Corp
Current assignee: Infineon Technologies AG
Priority date: 1997-07-17
Filing date: 1997-07-17
Publication date: 1998-09-03
Anticipated expiration: 2017-07-18
Also published as: EP0929910A1; JP2001501042A; JP4116098B2; WO1999004437A1; US6479876B1

Description

Die Erfindung betrifft einen vertikalen Leistungs-MOSFET mit einem Halbleiterkörper mit einer Innenzone vom ersten Lei tungstyp und vorgegebener Dotierungskonzentration, mit minde stens einer an der Innenzone und an eine erste Oberfläche des Halbleiterkörpers angrenzenden Basiszone vom zweiten Lei tungstyp, in die jeweils mindestens eine Sourcezone eingebet tet ist, mit mindestens einer an eine der Oberflächen des Halbleiterkörpers angrenzenden Drainzone, mit in der Innenzo ne im wesentlichen innerhalb der sich bei Sperrspannung auf spannenden Raumladungszone angeordneten zusätzlichen Zonen des zweiten Leitungstyps, mit mindestens einer zwischen die sen zusätzlichen Zonen liegenden, höher als die Innenzone do tierten zusätzlichen Zone vom ersten Leitungstyp und mit ei ner Dotierungshöhe der zusätzlichen Zonen und mit Abständen der zusätzlichen Zonen des zweiten Leitungstyps voneinander derart, daß ihre Ladungsträger bei angelegter Sperrspannung weitgehend ausgeräumt sind.

Ein derartiger vertikaler Leistungs-MOSFET ist beispielsweise in der DE 43 09 764 C2 beschrieben.

Dieser bekannte vertikale Leistungs-MOSFET, der im Schnitt in der beigefügten Fig. 3 dargestellt ist, hat eine niedrig n dotierte Innenzone 1. In die obere Oberfläche 2 eines Halb leiterkörpers sind Basiszonen 3 des p-Leitungstyps eingela gert. In die Basiszonen 3 sind Sourcezonen 4 des n⁺-Leitungs typs eingebettet. Isoliert über der Oberfläche 2 ist eine Ga teelektrode 8 vorgesehen. An der anderen Oberfläche 6 ist ei nen hochdotierte Drainzone 7 vom gleichen Leitungstyp wie die Innenzone 1 angeordnet.

In der Innenzone 1 sind im Bereich der sich bei Sperrspannung aufspannenden Raumladungszone zusätzliche Halbleiterzonen 11, 12 vorgesehen. Es sind mindestens zwei Zonen 11 des der In nenzone 1 entgegengesetzten Leitungstyps vorhanden. Zwischen den Zonen 11 sind höher als die Innenzone dotierte zusätzli che Zonen 12 des der Innenzone 1 gleichen n-Leitungstyps an geordnet. Die Zonen 11, 12 sind säulenförmig ausgebildet. Die zusätzlichen Zonen 11 des entgegengesetzten Leitungstyps kön nen auch stabförmig angeordnet werden. Sie sind dann von ei ner einzigen Zone 12 allseitig umgeben. Diese einzige Zone hat ebenso wie die Zonen 12 den gleichen Leitungstyp wie die Innenzone 1, sie weist jedoch eine höhere Dotierung auf.

Liegt am Leistungs-MOSFET nach Fig. 3 eine Spannung in Durch laßrichtung an, so kann er über die Gateelektrode 8 leitend gesteuert werden. Hierbei finden die aus einer Sourcezone 4 stammenden Elektronen in den zusätzlichen Zonen 12 eine hohe Dotierung vor. Damit verringert sich der Bahnwiderstand des Leistungs-MOSFETs.

Liegt am Leistungs-MOSFET eine Sperrspannung an, so bildet sich ausgehend vom pn-Übergang zwischen der Innenzone 1 und der Basiszone 3 eine Raumladungszone aus, deren Ausdehnung mit steigender Sperrspannung anwächst. Stößt die Raumladungs zone an die p-dotierten Zonen 11 an, so werden diese über das ausgeräumte Gebiet der Innenzone 1 leitend an die Basiszonen 3 angeschlossen. Eine hochohmige Verbindung ist wegen der dy namischen Eigenschaften an sich nicht erwünscht. Bei weiter ansteigender Sperrspannung dehnt sich die Raumladungszone weiter aus, so daß auch ein Teil der Ladungsträger aus den Zonen 11 und 12 ausgeräumt wird. Dies ist durch eine gestri chelte Linie 13 schematisch dargestellt.

Bei weiterer Steigerung der Sperrspannung sind dann die La dungsträger aus einem großen Teil der Innenzone 1 und aus den Zonen 11, 12 vollständig ausgeräumt. Die Raumladungszone nimmt damit in der Innenzone 1 einen Verlauf an, der durch eine gestrichelte Linie 14 begrenzt ist. Bei maximal anlie gender Sperrspannung liegen so die zusätzlichen Zonen 11, 12 vollständig in der Raumladungszone.

Das Ausräumen der Ladungsträger hat die Wirkung, als ob die Zonen 11 und 12 nicht vorhanden wären. Bei maximaler Ausdeh nung der Raumladungszone ist also in erster Näherung aus schließlich die Dotierung der Innenzone 1 maßgebend. Wird der Kompensationsgrad, also die Gesamtbilanz der Summe der Ladun gen in den Zonen 11 ("p-Säulen") und der Summe der Ladungen in den Zonen 12 ("n-Säulen") sowie der umgebenden Bereiche niedrig genug gewählt, so lassen sich mit diesem Bauelement ohne weiteres 1.000 V und mehr sperren. Im Durchlaßfall hat dagegen dieser Leistungs-MOSFET einen Widerstand, der dem ei nes erheblich niedriger sperrenden MOSFET entspricht. Das Sperrverhalten wird durch die "Höhe" der Zonen 11, 12 und den Kompensationsgrad bestimmt.

Der Bahnwiderstand läßt sich durch den Abstand a der Zonen 11, 12 von der ersten Oberfläche 2 einstellen. Er läßt sich außerdem durch die Dotierung der Zonen 12 beeinflussen.

Bei diesem bekannten MOSFET werden die Dotierung und die Dic ke der Zonen 11, 12 so eingestellt, daß die Ladungsträger aus diesen Zonen 11, 12 bei Anlegen der maximalen Sperrspannung vollständig ausgeräumt sind.

Vertikale MOSFETs, die in der Leistungselektronik eingesetzt werden, bieten an sich im Gegensatz zu anderen Transistorkon zepten, wie beispielsweise einem Bipolartransistor mit iso liertem Gate (IGBT) die Möglichkeit, die durch ein n⁺-Sub strat, eine n^--Epitaxieschicht und eine p-Wanne (vgl. die Be zugszeichen 7, 1 und 3 in Fig. 3) gebildete Inversdiode als Freilaufdiode einzusetzen. Solche Freilaufdioden werden ins besondere in Pulswechselrichteranwendungen, wie beispielswei se Schaltnetzteilen und Halb- oder Vollbrücken zur Motor steuerung, benötigt.

Derzeit gibt es mit dem FREDFET ("Fast Recovery Epitaxial Di ode-FETI") ein Bauelement, dessen Inversdiode in gewisser Wei se als Freilaufdiode einsetzbar ist. Das Reverse-Recovery- Verhalten ("Rückwärts-Erholungsverhalten") ist jedoch auf grund der angestrebten Transistoreigenschaften hinsichtlich Stromabriß, Höhe und zeitlicher Verlauf der Rückstromspitze, nicht optimal.

Werden übliche MOSFETs angewendet, so ist ständig eine exter ne Beschaltung mit eigener Freilaufdiode und einer weiteren Zener-Diode zwischen Drain und Source zum Schutz des MOSFETs vor einem Durchbruch erforderlich. Auch der aus der DE 43 09 764 C2 bekannte und oben anhand der Fig. 3 erläuter te Leistungs-MOSFET ist hinsichtlich der Eigenschaften seiner Inversdiode nicht befriedigend.

Es ist daher Aufgabe der vorliegenden Erfindung, einen verti kalen Leistungs-MOSFET zu schaffen, der hinsichtlich der Ei genschaften seiner Inversdiode ohne Verschlechterung der Transistoreigenschaften, insbesondere des spezifischen Wider standes zwischen Drain und Source, verbessert ist.

Diese Aufgabe wird bei einem vertikalen Leistungs-MOSFET der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß die Ladungsträger-Lebensdauer mindestens in den zusätzlichen Zonen vom ersten Leitungstyp vermindert ist und daß die Dic kendimensionierung der zusätzlichen Zonen so gewählt ist, daß die sich bei Sperrspannung aufspannende Raumladungszone den von der ersten Oberfläche des Halbleiterkörpers abgewandten Übergang zwischen den zusätzlichen Zonen vom ersten Leitungs typ und der Innenzone praktisch nicht überschreitet.

Die Erfindung geht dabei von der Erkenntnis aus, daß die Do tierungskonzentration der zusätzlichen Zonen des gleichen Leitungstyps wie die Innenzone durchschnittlich um etwa eine Größenordnung über der Dotierungskonzentration des die glei che Sperrspannung aufnehmenden Substrates, das beispielsweise n^--dotiert ist, liegt. Daher kann die Ladungsträger-Lebens dauer durch Diffusion von Platin, Gold usw. oder durch Be strahlung mit Elektronen oder Helium um mindestens den glei chen Betrag stärker abgesenkt werden, bevor negative Auswir kungen auf den spezifischen Widerstand des MOSFETs als Folge der kompensierenden Wirkung der Lebensdauereinstellung auf die Dotierung der stromführenden Gebiete auftreten.

Es ist also eine wesentlich kürzere Lebensdauer der Ladungs träger erzielbar, wobei Werte für diese angestrebt werden, die unterhalb 0,5 µs liegen sollten. Durch diese geringere Lebensdauer wird ein rascheres Abkommutieren des Stromes er reicht, so daß der MOSFET früher seine Sperrspannung aufneh men kann. Damit werden die Speicherladung und die Belastung des einschaltenden MOSFETs in einer Voll- oder Halbbrücken konfiguration entsprechend verringert.

Die Dickendimensionierung der eine aktive Schicht bildenden zusätzlichen Zonen ist optimal so gewählt, daß die Raumla dungszone bei voller Sperrspannung den von der ersten Ober fläche des Halbleiterkörpers abgewandten (hinteren) n-/n⁺- Übergang zwischen der Innenzone und der Drainzone jedenfalls nicht erreicht. Als Beispiel sei hierfür eine Dicke von etwa unterhalb 10 µm für eine Sperrspannung von 400 V genannt.

Da damit der Strom im wesentlichen innerhalb relativ hoch do tierter Bahngebiete fließt, ist der Verlust an spezifischem Drain-Source-Widerstand sehr gering. Auch wird erreicht, daß die Speicherladung im "hinteren" Bereich des MOSFETs ver bleibt. Diese Speicherladung wird durch Rekombination und Diffusion innerhalb von etwa 0,5 µs abgebaut, so daß ein "sanfter" Verlauf der Rückstromspitze, ein sog. "soft reco very-Verhalten" erzielbar ist. Insbesondere kann auch der Ab riß des Rückstromes, der sonst bei jedem MOSFET mit minimaler Dickenauslegung auftritt, vermieden werden. Überspannungen, die durch Streuinduktivitäten im Zweig zwischen kommutieren dem und einschaltendem MOSFET bis hin zu einem Avalanche durchbruch des kommutierenden Schalters auftreten, und die damit verbundenen Netzbelastungen werden so sicher verhin dert.

Damit ist ein Einsatz des erfindungsgemäßen vertikalen Lei stungs-MOSFET als Freilaufdiode möglich. Das heißt, eine ent sprechende Ersatzbeschaltung mit einer eigenen Freilaufdiode ist im Gegensatz zum Stand der Technik nicht mehr erforder lich.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1 einen Schnitt durch den erfindungsgemäßen vertikalen Leistungs-MOSFET,

Fig. 2(a) bis (c) schematische Darstellungen zur Erläuterung der Herstellung des Leistungs-MOSFET und

Fig. 3 einen Schnitt durch einen bestehenden vertikalen Lei stungs-MOSFET.

Die Fig. 3 ist bereits eingangs ausführlich beschrieben wor den.

In der Fig. 1 werden für einander entsprechende Bauteile die gleichen Bezugszeichen wie in Fig. 3 verwendet, so daß von näheren Erläuterungen hierzu abgesehen werden kann.

Im Gegensatz zu dem bestehenden vertikalen MOSFET gemäß Fig. 3 sind bei dem erfindungsgemäßen vertikalen Leistungs- MOSFET die n-leitenden Zonen 11 durch Diffusion mit Platin, Gold usw. dotiert, um die Ladungsträger-Lebensdauer in diesen Zonen zu vermindern. Diese Verringerung der Ladungsträger- Lebensdauer kann auch durch Bestrahlung mit Elektronen oder Helium erreicht werden. Infolge der ursprünglich höheren Do tierung werden Auswirkungen auf den spezifischen Widerstand des MOSFETs als Folge der kompensierenden Wirkung der Verrin gerung der Ladungsträger-Lebensdauer verhindert.

Durch die geringere Ladungsträger-Lebensdauer wird ein ra scheres Abkommutieren des Stromes erreicht, so daß der Lei stungs-MOSFET früher seine Sperrspannung aufnehmen kann.

Die Dickendimensionierung der zusätzlichen Zonen 11, 12 ist so gewählt, daß die Raumladungszone bei voller Sperrspannung den "hinteren" n⁺/n^--Übergang zwischen der Innenzone 1 und der Drainzone 7 keinesfalls erreicht und praktisch am Über gang zwischen den zusätzlichen Zonen 11, 12 und der Innenzone 1 endet.

Die maximale Ausdehnung der Raumladungszone ist in Fig. 1 durch eine Linie 15 angedeutet.

Die in den Fig. 1 und 2 angegebenen Polaritäten können selbstverständlich vertauscht werden. So kann beispielsweise die Innenzone 1 p-dotiert sein, während die Zonen 11 n- dotiert und die Zonen 12 wie die Innenzone 1 p-dotiert sind. Außerdem ist es auch möglich, in einer p-leitenden Innenzone 1 nur eine n-leitende Zone 11 ("Säule") oder in einer n- leitenden Innenzone 1 nur eine p-leitende Zone 11 vorzusehen.

Die Zonen 11, 12 können als "p-Säulen" für die Zonen 11 in einer n-Epitaxieschicht für die Zonen 12 (vgl. Fig. 2(c)) oder als "n-Säulen" für die Zonen 12 in einer p-Epitaxie schicht für die Zonen 11 (vgl. Fig. 2(b)) hergestellt werden. Auch ist es möglich, die Zonen 11, 12 als "n-Säulen" und "p- Säulen" in eine n^-- bzw. p^--Epitaxieschicht einzubringen (vgl. Fig. 2(a)). Als besonders vorteilhaft hat sich die Va riante der Fig. 2(c) erwiesen.

Bezugszeichenliste

1

Innenzone

2

Oberfläche

3

Basiszone

4

Sourcezone

6

Oberfläche

7

Drainzone

8

Gateelektrode

11

Zone

12

Zone

13

Linie

14

Linie

15

Linie
SSource
GGate
DDrain
aAbstand

Claims

1. Vertikaler Leistungs-MOSFET mit einem Halbleiterkörper mit einer Innenzone (1) vom ersten Leitungstyp und vorgegebener Dotierungskonzentration, mit mindestens einer an die Innenzo ne (1) und an eine erste Oberfläche des Halbleiterkörpers an grenzenden Basiszone (3) vom zweiten Leitungstyp, in die je weils mindestens eine Sourcezone (4) eingebettet ist, mit mindestens einer an eine der Oberflächen des Halbleiterkör pers angrenzenden Drainzone (7), mit in der Innenzone (1) im wesentlichen innerhalb der sich bei Sperrspannung aufspannen den Raumladungszone angeordneten zusätzlichen Zonen (11) des zweiten Leitungstyps, mit mindestens einer zwischen diesen zusätzlichen Zonen liegenden, höher als die Innenzone (1) do tierten zusätzlichen Zone (12) vom ersten Leitungstyp und mit einer Dotierungshöhe der zusätzlichen Zonen (11, 12) und mit Abständen der zusätzlichen Zonen des zweiten Leitungstyps voneinander derart, daß ihre Ladungsträger bei angelegter Sperrspannung weitgehend ausgeräumt sind, dadurch gekennzeichnet, daß die Ladungsträger-Lebensdauer mindestens in den zusätzli chen Zonen (12) vom ersten Leitungstyp vermindert ist und daß die Dickendimensionierung der zusätzlichen Zonen (11, 12) so gewählt ist, daß die sich bei Sperrspannung aufspannende Raumladungszone (vgl. 15) den von der ersten Oberfläche des Halbleiterkörpers abgewandten Übergang zwischen den zusätzli chen Zonen (12) vom ersten Leitungstyp und der Innenzone (1) praktisch nicht überschreitet.

2. Vertikaler Leistungs-MOSFET nach Anspruch 1, dadurch gekennzeichnet, daß die Ladungsträger-Lebensdauer durch Diffusion von Platin und/oder Gold oder durch Bestrahlung mit Elektronen und/oder Helium herabgesetzt ist.

3. Vertikaler Leistungs-MOSFET nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Ladungsträger-Lebensdauer auf Werte unterhalb 0,5 µs eingestellt ist.

4. Vertikaler Leistungs-MOSFET nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß die Dicke der zusätzlichen Zonen (11, 12) in Dickenrich tung des vertikalen MOSFETs für eine Sperrspannung von 400 V etwa unterhalb 10 µm beträgt.

5. Vertikaler Leistungs-MOSFET nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß eine der zusätzlichen Zonen (11, 12) als p-Säule bzw. als n-Säule in eine n- bzw. p-Epitaxieschicht eingebracht ist.

6. Vertikaler Leistungs-MOSFET nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die zusätzlichen Zonen (11, 12) als p- bzw. n-Säulen in eine n^-- oder p^--Epitaxieschicht eingebracht sind.