[go: up one dir, main page]

DE69937101T2 - Laterale-dünnfilm-silizium-auf-isolator (soi) anordnung mit mehreren gebieten im drift-gebiet - Google Patents

Laterale-dünnfilm-silizium-auf-isolator (soi) anordnung mit mehreren gebieten im drift-gebiet Download PDF

Info

Publication number
DE69937101T2
DE69937101T2 DE69937101T DE69937101T DE69937101T2 DE 69937101 T2 DE69937101 T2 DE 69937101T2 DE 69937101 T DE69937101 T DE 69937101T DE 69937101 T DE69937101 T DE 69937101T DE 69937101 T2 DE69937101 T2 DE 69937101T2
Authority
DE
Germany
Prior art keywords
region
lateral
soi
zones
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69937101T
Other languages
English (en)
Other versions
DE69937101D1 (de
Inventor
Theodore Letavic
Mark Simpson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Application granted granted Critical
Publication of DE69937101D1 publication Critical patent/DE69937101D1/de
Publication of DE69937101T2 publication Critical patent/DE69937101T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/657—Lateral DMOS [LDMOS] FETs having substrates comprising insulating layers, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6717—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/159—Shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Thin Film Transistor (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • Die Erfindung betrifft den Bereich von Halbleiter-auf-Isolator(SOI)-Anordnungen, insbesondere von lateralen SOI-Anordnungen, die für Hochspannungs-Anwendungen geeignet sind.
  • Bei der Herstellung von Hochspannungs-Leistungsanordnungen müssen typischerweise Nachteile und Kompromisse in Bereichen wie Durchbruchspannung, Größe, Widerstand bei eingeschalteter Anordnung und Einfachheit und Zuverlässigkeit der Produktion in Kauf genommen werden. Oft führt die Verbesserung eines Parameters, wie Durchbruchspannung, zur Verschlechterung eines anderen Parameters, wie Widerstand bei eingeschalteter Anordnung. Idealerweise würden solche Anordnungen ausgezeichnete Eigenschaften in allen Bereichen mit einem Minimum an Nachteilen im Hinblick auf Betrieb und Produktion aufweisen.
  • Eine besonders vorteilhafte Form von lateralen Dünnfilm-SOI-Anordnungen enthält ein Halbleitersubstrat, eine versenkte isolierende Schicht auf dem Substrat und eine laterale MOS-Anordnung auf der versenkten isolierenden Schicht, wobei die MOS-Anordnung, wie ein MOSFET, eine Halbleiter-Oberflächenschicht auf der versenkten isolierenden Schicht, ein Source-Gebiet eines ersten Leitfähigkeitstyps, das in einem Body-Gebiet eines zweiten, zu dem ersten entgegengesetzten Leitfähigkeitstyps ausgebildet ist, eine isolierte Gate-Elektrode über einem Kanal-Gebiet des Body-Gebiets und davon durch ein Isolationsgebiet isoliert, ein laterales Drift-Gebiet des ersten Leitfähigkeitstyps und ein durch das Drift-Gebiet seitlich beabstandet von dem Kanal-Gebiet angeordnetes Drain-Gebiet des ersten Leitfähigkeitstyps, beinhaltet.
  • Eine Anordnung dieser Art ist in 1 abgebildet, bekannt aus den verbundenen US-Patenten No. 5,246,870 (auf ein Verfahren gerichtet) und 5,412,241 (auf eine Anordnung gerichtet), welche mit der vorliegenden Anmeldung durch den gleichen Anmelder verbunden sind. Die in 1 abgebildete Anordnung der vorgenannten Patente ist eine laterale SOI-MOSFET Anordnung mit verschiedenen Merkmalen, wie eine in der Dünne verringerte SOI-Schicht mit einem linearen lateralen Dotierungs-Profil in dem Drift-Gebiet und einer aufliegenden Feldplatte, um den Betrieb zu verbessern. Wie üblich ist diese Anordnung ein mit dem üblicherweise als NMOS-Technologie bezeichneten Verfahren hergestellter n-Kanal- oder NMOS-Transistor mit Source- und Drain-Gebieten vom n-Typ. Eine SOI-Anordnung mit einem linear-dotierten Drift-Gebiet mit konstanter Dicke ist in US-Patent No. 5,300,448 gezeigt, welches ebenfalls mit der vorliegenden Anmeldung durch den gleichen Anmelder verbunden ist.
  • Fortgeschrittenere Technologien zur Verbesserung von Hochspannungs- und Hochstrom-Leistungsparametern von SOI-Leistungsanordnungen sind im US-Patent No. 6,236,451 , angemeldet am 24. 12. 1997, gezeigt, welches mit der vorliegenden Anmeldung durch den gleichen Anmelder verbunden ist. Der Einsatz mehrerer paralleler Gebiete mit einheitlicher Dotierung im Drift-Gebiet ist in der UK-Patentanmeldung GB 2,309,336A gezeigt, entsprechend dem Oberbegriff von Anspruch 1. Die parallelen Gebiete sind abwechselnd von n-Typ- und p-Typ-Leitungsfähigkeit und reichen vom Kanal-Diffusionsgebiet in das Drain-Gebiet.
  • Eine weitere Technik zur Verbesserung der Leistung einer SOI-Anordnung besteht darin, eine hybride Anordnung auszubilden, die mehr als eine Art Anordnungskonfiguration in einer einzelnen Struktur kombiniert. So ist beispielsweise im US-Patent No. 6,133,591 , welches mit der vorliegenden Anmeldung durch den gleichen Anmelder verbunden ist, eine SOI-Anordnung offenbart, die einen lateralen DMOS-Transistor und einen LIGB-Transistor in der selben Struktur aufweist.
  • Es ist also offensichtlich, dass eine Vielzahl von Techniken und Ansätzen zum Einsatz gekommen sind, um Leistungshalbleiteranordnungen zu verbessern, in einem anhaltenden Bestreben, eine dem Optimum näher kommende Kombination von solchen Parametern, wie Durchbruchspannung, Größe, Stromführungsleistungfähigkeit und Produktionserleichterung, zu erhalten. Während alle vorhergehenden Strukturen verschiedene Grade der Verbesserung der Leistung der Anordnung bieten, optimiert keine Anordnung oder Struktur alle der Design-Anforderungen für den Hochspannungs-, Hochstrom-Betrieb vollständig.
  • Demgemäß wäre es wünschenswert, eine Transistoranordnungsstruktur zu haben, die hohe Leistung in einer Hochspannungs-, Hochstrom-Umgebung er bringt, deren Betriebsparameter, insbesondere Widerstand bei eingeschalteter Anordnung und Durchbruchspannung, weiter optimiert sind.
  • Es ist daher ein Ziel der vorliegenden Erfindung, eine Transistoranordnungsstruktur bereitzustellen, die hohe Leistung in einer Hochspannungs-, Hochstrom-Umgebung erbringt. Es ist weiterhin ein Ziel der vorliegenden Erfindung, eine solche Transistoranordnungsstruktur bereitzustellen, deren Betriebsparameter, wie Widerstand bei eingeschalteter Anordnung und Durchbruchspannung, verbessert sind.
  • Die vorliegende Erfindung stellt eine laterale Dünnfilm-Silizium-auf-Isolator(SOI)-Anordnung bereit, umfassend ein Halbleitersubstrat, eine versenkte isolierende Schicht auf dem Substrat und eine laterale MOS-Anordnung auf der versenkten isolierenden Schicht, ein Source-Gebiet eines ersten Leitfähigkeitstyps, der in einem Body-Gebiet eines zweiten, zu dem ersten entgegengesetzten, Leitfähigkeitstyps ausgebildet ist, ein laterales Drift-Gebiet benachbart zum Body-Gebiet, ein durch das laterale Drift-Gebiet seitlich beabstandet von dem Body-Gebiet angeordnetes Drain-Gebiet des ersten Leitfähigkeitstyps, und eine Gate-Elektrode über einem Teil des Body-Gebiets in welchem ein Kanal-Gebiet während des Betriebs und über mindestens einem Teil des zum Body-Gebiet benachbarten lateralen Drift-Gebiets ausgebildet ist, wobei die Gate-Elektrode von dem Body-Gebiet und dem Drift-Gebiet durch ein Isolationsgebiet isoliert ist, und das laterale Drift-Gebiet ein Material eines ersten Leitfähigkeitstyps aufweist und sich mehrere beabstandete Zonen des zweiten Leitfähigkeitstyps dort hindurch in lateraler Richtung vom Body-Gebiet zum Drain-Gebiet erstrecken. Erfindungsgemäß steigt die Dotierungskonzentration im lateralen Drift-Gebiet aus dem Material des ersten Leitfähigkeitstyps in Richtung vom Body-Gebiet zum Drain-Gebiet an, und nimmt die Dotierungskonzentration in den beabstandeten Gebie-Zonen in dieser Richtung ab.
  • In einer bevorzugten Ausführungsform der Erfindung weisen das Drift-Gebiet und die beabstandeten Zonen eine lineares Dotierungsprofil in genannter Richtung auf.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung sind die beabstandeten Zonen des lateralen Drift-Gebiets durch Oberflächenzonen ausgebildet, die sich in vertikaler Richtung nur teilweise durch das laterale Drift-Gebiet erstrecken und in einer weiteren bevorzugten Ausführungsform der Erfindung erstrecken sich die beabstandeten Zonen vom Body-Gebiet in Richtung des Drain-Gebiets, kommen aber nicht mit dem Drain-Gebiet in Kontakt.
  • Laterale Dünnfilm SOI-Anordnungen gemäß der vorliegenden Erfindung bieten eine signifikante Verbesserung insofern, als eine Kombination von positiven Leistungseigenschaften, wie geringer Widerstand bei eingeschalteter Anordnung und hohe Durchbruchspannung, die die Anordnungen in einer Hochspannungs-, Hochstrom-Umgebung anwendbar machen, erreicht werden kann.
  • Diese und andere Aspekte der Erfindung werden deutlich und erläutert mit Bezug auf die im Folgenden beschriebenen Ausführungsformen.
  • KURZE BESCHREIBUNG DER FIGUREN
  • Die Erfindung kann mit Bezug auf die folgende Beschreibung, zu lesen in Verbindung mit den zugehörigen Figuren, vollständiger verstanden werden, wobei
  • 1 einen vereinfachten Schnitt einer lateralen Dünnfilm SOI-Anordnung gemäß einer bevorzugten Ausführungsform der Erfindung entlang der Schnittebene 1-1 in 2 zeigt;
  • 2 eine vereinfachte Draufsicht der lateralen Dünnfilm SOI-Anordnung von 1 zeigt;
  • 3 eine vereinfachte Draufsicht einer weiteren bevorzugten Ausführungsform der Erfindung zeigt;
  • 4 eine vereinfachte Draufsicht einer weiteren bevorzugten Ausführungsform einer lateralen Dünnfilm SOI-Anordnung gemäß der Erfindung zeigt;
  • 5 einen vereinfachten Schnitt entlang der Schnittebene 5-5 in 2 zeigt;
  • 6 einen vereinfachten Schnitt entlang der Schnittebene 6-6 in 4 zeigt.
  • In der Figur sind Halbleitergebiete desselben Leitfähigkeitstyps in den Schnitten grundsätzlich in gleicher Richtung schraffiert dargestellt und es ist anzumerken, dass die Figuren nicht maßstabsgerecht gezeichnet sind.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Im vereinfachten Schnitt von 1 beinhaltet ein lateraler Dünnfilm SOI MOS Transistor 20 ein Halbleitersubstrat 22, eine versenkte isolierende Schicht 24 und eine Halbleiter-Oberflächenschicht 26 in welcher die Anordnung gefertigt ist. Der MOS Transistor beinhaltet ein Source-Gebiet 28 eines ersten Leitfähigkeitstyps, ein Body-Gebiet 30 eines zweiten, zu dem ersten entgegengesetzten Leitfähigkeitstyps, ein laterales an eine Kante 30A des Body-Gebiets 30 angrenzendes Drift-Gebiet 32 des ersten Leitfähigkeitstyps und ein Drain-Gebiet 34, ebenfalls des ersten Leitfähigkeitstyps. Die Basisstruktur der Anordnung wird von einer Gate-Elektrode 36, die von der darunter liegenden Halbleiter-Oberflächenschicht 26 durch ein Oxid-Isolierungsgebiet 38 isoliert ist, vervollständigt. Im Anwendungsbereich der Erfindung kann die in der vorliegenden Erfindung zum Einsatz kommende MOS Transistorstruktur verschiedene, aus dem vorgenannten Stand der Technik bekannte, leistungsverbessernde Merkmale aufweisen, wie z. B. eine gestuftes Oxid-Gebiet 38A, 38B, erweiterte Gate-Elektrodenstruktur, die einen Feldplattenabschnitt 36A bildet, und einen dünnen Teil eines lateralen Drift-Gebiets 32A und möglicherweise auch eine weitere Feldplatte auf dem Oxid-Gebiet 32B, oder je nach Bedarf weitere leistungsverbessernde Merkmale aufweisen, ohne vom Erfindungsgedanken oder dem Anwendungsbereich der Erfindung abzuweichen. Alternativ kann ein laterales Drift-Gebiet mit konstanter Dicke, wie im US-Patent No. 5,300,448 offenbart, zum Einsatz kommen. Außerdem kann der MOS Transistor 20 auch ein mit dem Source-Gebiet 28 in Kontakt stehendes Oberflächenkontaktgebiet 40 beinhalten, das im Body-Gebiet 30 angeordnet ist und vom selben Leitfähigkeitstyp wie das Body-Gebiet, aber höher dotiert, ist.
  • Es ist ersichtlich, dass die in den Figuren abgebildeten vereinfachten, charakteristischen Anordnungen bestimmte Anordnungsstrukturen darstellen, dass aber umfangreiche Abwandlungen von sowohl Anordnungsgeometrien als auch – konfigurationen im Anwendungsbereich der Erfindung zum Einsatz kommen können.
  • Eine vereinfachte Draufsicht einer Anordnung wie in 1 dargestellt ist in 2 gezeigt. In 2 lässt sich das von der rechten Kante 30A des Body-Gebiets bis zum Drain-Gebiet 34 erstreckende laterale Drift-Gebiet 32, mit mehreren sich horizontal in lateraler Richtung von dem Body-Gebiet zum Drain-Gebiet erstreckenden beabstandeten Zonen 32A des zweiten Leitfähigkeitstyps, erkennen. Es ist offensichtlich, dass, obwohl in 2 nur zwei solcher Zonen gezeigt sind, reale Anordnungen tatsächlich eine größere Anzahl von beabstandeten Zonen im Drift-Gebiet aufweisen. Obwohl im Anwendungsbereich der Erfindung eine Vielzahl von Geometrien und Dotierungsprofilen betrachtet werden, sollten sowohl das laterale Drift-Gebiet 32 als auch die beabstandeten Zonen 32A einen variierenden Ladungsgrad in lateraler Richtung aufweisen. In einer typischen Ausführungsform, in der das Drift-Gebiet von n-Typ-Leitfähigkeit ist und die Zonen von p-Typ-Leitfähigkeit sind, steigt der Ladungsgrad im lateralen Drift-Gebiet 32 in Richtung vom Body-Gebiet zum Drain-Gebiet an, während der Ladungsgrad in den Zonen 32A in dieser Richtung abnimmt.
  • Wenngleich zu verstehen ist, dass die vorliegende Erfindung nicht auf bestimmte Dimensionen oder Ladungsgrade festgelegt ist, liegt die Breite der beabstandeten Zonen 32A und der Drain-Gebiets-Segmente 32 zwischen den Zonen 32A (in Richtung der Schnittebene 5-5 in 2) typischerweise zwischen 1 und 10 Mikometern, wobei der variierende Ladungsgrad in diesen Zonen in lateraler Richtung von der Kante des Body-Gebiets 30a zum Drain-Gebiet 34 um den Faktor 5–10 oder mehr variiert und der Ladungsgrad in den Drain-Gebiets-Segmenten und den Zonen in entgegengesetzte Richtungen variiert. Folglich kann der Ladungsgrad für eine typische Anordnung mit einer Drift-Gebietslänge von 50 Mikrometer in den Drift-Gebiet-Abschnitten 32 von ca. 1 × 1012 at/cm2 am Body-Gebiet-Ende der Anordnung bis zu 7 × 1012 – 1 × 1013 at/cm2 am Drain-Gebiet-Ende der Anordnung variieren, wobei die beabstandeten Zonen 32A eine ähnliche, aber entgegengesetzte Variation im Ladungsgrad aufweisen.
  • In der alternativen Ausführungsform, gezeigt in der vereinfachten Draufsicht von 3, ist die Struktur weitgehend ähnlich zu der in 2, außer dass die beabstandeten Zonen 32A sich bis zum Drain-Gebiet 34 erstrecken, aber nicht mit dem Drain-Gebiet in Kontakt kommen. Stattdessen enden die Zonen 32A bei 32B vor dem Drain-Gebiet, typischerweise in einem Abstand von ca. 5 bis 10 Mikrometer, um die Durchbruchseigenschaften weiter zu verbessern.
  • In einer weiteren Ausführungsform der Erfindung, wie in der vereinfachten Draufsicht in 4 dargestellt, verjüngen sich die beabstandeten Zonen 32A ebenso wie die Teile des Drift-Gebiets 23 zwischen den beabstandeten Zonen 32A. In dieser Ausführungsform weisen das laterale Drift-Gebiet und Zonen jeweils ein konstantes Dotierungsniveau auf, anstelle eines linear oder anders variierenden Dotierungsgrads, wobei das erfindungsgemäße Merkmal des variierenden Ladungsgrads über die variierende Breite der Drift-Gebiets-Segmente und der beabstandeten Zonen (in Richtung der Schnittebene 6-6 in 4) bereitgestellt wird. Eine typische Variation der Breite der Zonen 32A und der Gebiete 32 weist ein Verhältnis von ca. 5 oder 10 zu 1 von einer Seite der Anordnung zur anderen auf, wobei der genaue Grad der Verjüngung eine Funktion des für ein bestimmtes Design gewünschten Ladungsgrads ist.
  • Zwei weitere Designvarianten sind in den vereinfachten Schnitten von 5 und 6 dargestellt, in Richtung der Schnittebene 5-5 in 2 bzw. der Schnittebene 6-6 in 4. In diesen Schnitten sind die verschiedenen zuvor beschriebenen Bereiche und Gebiete in einer Richtung rechtwinklig zur Richtung des Schnitts in 1 dargestellt. In der in 5 gezeigten Ausführungsform haben die beabstandeten Zonen 32A das gleiche vertikale Ausmaß wie die lateralen Drift-Gebiet-Segmente 32 und erstrecken sich vom Isoliergebiet 38B hinunter bis zur versenkten isolierenden Schicht 24, wohingegen sich in 6 die beabstandeten Zonen 32A in vertikaler Richtung von der Oberfläche nur teilweise (typischerweise bis zur Hälfte oder weniger) durch das laterale Drift-Gebiet erstrecken, so dass Teile des lateralen Drift-Gebiets 32 unterhalb der Zonen 32A verbleiben.
  • Es ist zu erkennen, dass die verschiedenen oben beschriebenen veranschaulichenden Ausführungsformen alternativ oder in Kombination, entweder in Anordnungen, die ein dünnes Drift-Gebiet wie in 1 gezeigt aufweisen, oder in Anordnungen mit einem im wesentlichen ebenen Drift-Gebiet, wie in US-Patent No. 5,300,448 , zum Einsatz kommen können und so eine extrem große Variationsbreite von Anwendungen der vorliegenden Erfindung in Abhängigkeit von den zu erfüllenden Design-Parametern bieten.
  • In vorbekannten Dünnfilm SOI-Anordnungen erfolgt eine Minderung der Ladung im Drift-Gebiet nur durch Interaktionen elektrischer Felder zwischen dem Drift-Gebiet und einer oder mehreren aufliegenden Feldplatten und ist daher von Natur aus zweidimensional. Folglich resultieren sehr hohe vertikale elektrische Felder, was den Einsatz von sehr dünnen SOI Schichten für das Drift-Gebiet erfor derlich macht, was einen erhöhten Widerstand bei eingeschalteter Anordnung zur Folge hat. Indem Streifen oder Zonen im Drift-Gebiet bereitgestellt werden, die sich in lateraler Richtung vom Body-Gebiet zum Drain-Gebiet erstrecken, verändert sich der Minderungsmechanismus von einem zweidimensionalen Modus zu einem dreidimensionalen Modus, wobei eine zusätzliche Ladungsminderung aufgrund der lateralen p-n Verbindungen zwischen dem lateralen Drift-Gebiet und den beabstandeten Zonen des entgegengesetzten Leitfähigkeitstyps auftritt. Folglich kann mehr Ladung in das Drift-Gebiet eingeleitet werden, was zu einer signifikanten Senkung des Widerstands bei eingeschalteter Anordnung bei einer gegebenen Durchbruchspannung führt. Darüber hinaus führt die Bereitstellung einer zusätzlichen Minderungsdimension zu einer Reduzierung des vertikalen elektrischen Feldes im Drift-Gebiet, was die Konstruktion von robusteren Anordnungen und eine dickere Drift-Gebiet SOI Schicht ermöglicht.
  • Schließlich ist zu erkennen, dass die beabstandeten Zonen gemäß der vorliegenden Erfindung mit bekannten Techniken zum Bereitstellen solcher Zonen, wie Implantation und/oder Diffusion hergestellt werden können.
  • Auf diese Weise stellt die vorliegende Erfindung eine Transistoranordnungsstruktur bereit, die hohe Leistung in einer Hochspannungs-, Hochstrom-Umgebung erbringt und gleichzeitig die Betriebsparameter von Widerstand bei eingeschalteter Anordnung und Durchbruchspannung verbessern.
  • Obwohl die Erfindung mit Bezug auf mehrere bevorzugte Ausführungsformen gezeigt und beschrieben wurde, ist es für den Fachmann offensichtlich, dass vielfältige Veränderungen in Form und Detail vorgenommen werden können, ohne vom Erfindungsgedanken oder dem Anwendungsbereich der Erfindung abzuweichen.

Claims (5)

  1. Laterale Dünnfilm-Silizium-auf-Isolator-(SOI)-Anordnung (20), umfassend – ein Halbleitersubstrat (22), – eine versenkte isolierende Schicht (24) auf dem Substrat und – eine laterale MOS-Anordnung (20) auf der versenkten isolierenden Schicht, – ein Source-Gebiet (28) eines ersten Leitfähigkeitstyps, das in einem Body-Gebiet (3) eines zweiten, zu dem ersten entgegengesetzten, Leitfähigkeitstyps ausgebildet ist, – ein laterales Drift-Gebiet benachbart zum Body-Gebiet, – ein durch das laterale Drift-Gebiet seitlich beabstandet von dem Body-Gebiet angeordnetes Drain-Gebiet (34) des ersten Leitfähigkeitstyps, und – eine Gate-Elektrode (36) über einem Teil des Body-Gebiets in welchem ein Kanalgebiet während des Betriebs und über mindestens einem Teil des zum Body-Gebiet benachbarten lateralen Drift-Gebiets ausgebildet ist, – wobei die Gate-Elektrode von dem Body-Gebiet und dem Drift-Gebiet durch ein Isolationsgebiet (38) isoliert ist, und – das laterale Drift-Gebiet ein Material des ersten Leitfähigkeitstyps aufweist und sich mehrere beabstandete Zonen (32A) des zweiten Leitfähigkeitstyps dort hindurch in lateraler Richtung vom Body-Gebiet zum Drain-Gebiet erstrecken, dadurch gekennzeichnet, dass die Dotierungskonzentration im lateralen Drift-Gebiet (32) aus dem Material des ersten Leitfähigkeitstyps in Richtung vom Body-Gebiet (30) zum Drain-Gebiet (34) ansteigt, und die Dotierungskonzentration in den beabstandeten Zonen (32A) in dieser Richtung abnimmt.
  2. Laterale Dünnfilm-Silizium-auf-Isolator-(SOI)-Anordnung nach Anspruch 1, wobei das Drift-Gebiet und die Zonen ein lineares Dotierungsprofil in genannter Richtung aufweisen.
  3. Laterale Dünnfilm-Silizium-auf-Isolator-(SOI)-Anordnung nach Anspruch 1 oder 2, wobei die Zonen Oberflächengebiete (32A, 6) umfassen, die sich in vertikaler Richtung nur teilweise durch das Drift-Gebiet erstrecken.
  4. Laterale Dünnfilm-Silizium-auf-Isolator-(SOI)-Anordnung nach Anspruch 1 oder 2, wobei sich die Zonen (32A) von dem Body-Gebiet (30) erstrecken um das Drain-Gebiet (34) zu kontaktieren.
  5. Laterale Dünnfilm-Silizium-auf-Isolator-(SOI)-Anordnung nach einem der vorhergehenden Ansprüche, wobei sich die Zonen (32A) vom Body-Gebiet (30) in Richtung des Drain-Gebiets (32B) erstrecken, aber nicht mit dem Drain-Gebiet (32B) in Kontakt kommen.
DE69937101T 1998-12-07 1999-11-09 Laterale-dünnfilm-silizium-auf-isolator (soi) anordnung mit mehreren gebieten im drift-gebiet Expired - Lifetime DE69937101T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US206434 1994-03-04
US09/206,434 US6023090A (en) 1998-12-07 1998-12-07 Lateral thin-film Silicon-On-Insulator (SOI) device having multiple zones in the drift region
PCT/EP1999/008628 WO2000035023A1 (en) 1998-12-07 1999-11-09 Lateral thin-film silicon-on-insulator (soi) device having multiple zones in the drift region

Publications (2)

Publication Number Publication Date
DE69937101D1 DE69937101D1 (de) 2007-10-25
DE69937101T2 true DE69937101T2 (de) 2008-06-19

Family

ID=22766367

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69937101T Expired - Lifetime DE69937101T2 (de) 1998-12-07 1999-11-09 Laterale-dünnfilm-silizium-auf-isolator (soi) anordnung mit mehreren gebieten im drift-gebiet

Country Status (7)

Country Link
US (1) US6023090A (de)
EP (1) EP1051757B1 (de)
JP (1) JP2002532887A (de)
KR (1) KR100707529B1 (de)
DE (1) DE69937101T2 (de)
TW (1) TW439283B (de)
WO (1) WO2000035023A1 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973358A (en) * 1997-07-01 1999-10-26 Citizen Watch Co., Ltd. SOI device having a channel with variable thickness
US6310378B1 (en) * 1997-12-24 2001-10-30 Philips Electronics North American Corporation High voltage thin film transistor with improved on-state characteristics and method for making same
US6127703A (en) * 1999-08-31 2000-10-03 Philips Electronics North America Corporation Lateral thin-film silicon-on-insulator (SOI) PMOS device having a drain extension region
GB2380056B (en) * 2001-05-11 2005-06-15 Fuji Electric Co Ltd Lateral semiconductor device
US6847081B2 (en) * 2001-12-10 2005-01-25 Koninklijke Philips Electronics N.V. Dual gate oxide high-voltage semiconductor device
US6777746B2 (en) * 2002-03-27 2004-08-17 Kabushiki Kaisha Toshiba Field effect transistor and application device thereof
JP3944461B2 (ja) * 2002-03-27 2007-07-11 株式会社東芝 電界効果型トランジスタおよびその応用装置
CN1663049A (zh) * 2002-06-26 2005-08-31 剑桥半导体有限公司 横向半导体器件
US6661059B1 (en) * 2002-09-30 2003-12-09 Koninklijke Philips Electronics N.V. Lateral insulated gate bipolar PMOS device
WO2004102672A1 (en) * 2003-05-13 2004-11-25 Cambridge Semiconductor Limited Lateral soi semiconductor device
DE102006001922B3 (de) * 2006-01-14 2007-05-03 Infineon Technologies Austria Ag Lateraler Leistungstransistor und Verfahren zu dessen Herstellung
US8587055B2 (en) * 2007-02-23 2013-11-19 Infineon Technologies Ag Integrated circuit using a superjunction semiconductor device
US7851857B2 (en) * 2008-07-30 2010-12-14 Freescale Semiconductor, Inc. Dual current path LDMOSFET with graded PBL for ultra high voltage smart power applications
US20100117153A1 (en) * 2008-11-07 2010-05-13 Honeywell International Inc. High voltage soi cmos device and method of manufacture
US7964485B1 (en) 2009-10-23 2011-06-21 National Semiconductor Corporation Method of forming a region of graded doping concentration in a semiconductor device and related apparatus
US8299547B2 (en) 2011-01-03 2012-10-30 International Business Machines Corporation Lateral extended drain metal oxide semiconductor field effect transistor (LEDMOSFET) with tapered dielectric plates
US8901676B2 (en) 2011-01-03 2014-12-02 International Business Machines Corporation Lateral extended drain metal oxide semiconductor field effect transistor (LEDMOSFET) having a high drain-to-body breakdown voltage (Vb), a method of forming an LEDMOSFET, and a silicon-controlled rectifier (SCR) incorporating a complementary pair of LEDMOSFETs
US9245960B2 (en) 2013-02-08 2016-01-26 Globalfoundries Inc. Lateral extended drain metal oxide semiconductor field effect transistor (LEDMOSFET) with tapered airgap field plates
CN103280460B (zh) * 2013-05-22 2016-09-07 矽力杰半导体技术(杭州)有限公司 注入形成具有叠加漂移区的高压pmos晶体管及其制造方法
CN104183646A (zh) * 2014-08-29 2014-12-03 电子科技大学 一种具有延伸栅结构的soi ldmos器件
CN108598156A (zh) * 2018-05-29 2018-09-28 矽力杰半导体技术(杭州)有限公司 Ldmos晶体管及其制造方法
CN111092123A (zh) * 2019-12-10 2020-05-01 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法
CN115621304A (zh) * 2021-12-09 2023-01-17 友达光电股份有限公司 半导体装置及其制造方法
US12464761B2 (en) * 2022-11-30 2025-11-04 Texas Instruments Incorporated LOCOS fillet for drain reduced breakdown in high voltage transistors

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0497427B1 (de) * 1991-02-01 1996-04-10 Koninklijke Philips Electronics N.V. Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
US5246870A (en) * 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
US5294824A (en) * 1992-07-31 1994-03-15 Motorola, Inc. High voltage transistor having reduced on-resistance
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US5378912A (en) * 1993-11-10 1995-01-03 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region
JPH08227999A (ja) * 1994-12-21 1996-09-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法並びに半導体集積回路及びその製造方法
US5648671A (en) * 1995-12-13 1997-07-15 U S Philips Corporation Lateral thin-film SOI devices with linearly-graded field oxide and linear doping profile
JPH09266311A (ja) * 1996-01-22 1997-10-07 Fuji Electric Co Ltd 半導体装置及びその製造方法
US6097063A (en) * 1996-01-22 2000-08-01 Fuji Electric Co., Ltd. Semiconductor device having a plurality of parallel drift regions
US5710451A (en) * 1996-04-10 1998-01-20 Philips Electronics North America Corporation High-voltage lateral MOSFET SOI device having a semiconductor linkup region

Also Published As

Publication number Publication date
EP1051757A1 (de) 2000-11-15
TW439283B (en) 2001-06-07
DE69937101D1 (de) 2007-10-25
KR100707529B1 (ko) 2007-04-12
EP1051757B1 (de) 2007-09-12
JP2002532887A (ja) 2002-10-02
US6023090A (en) 2000-02-08
KR20010040641A (ko) 2001-05-15
WO2000035023A1 (en) 2000-06-15

Similar Documents

Publication Publication Date Title
DE69937101T2 (de) Laterale-dünnfilm-silizium-auf-isolator (soi) anordnung mit mehreren gebieten im drift-gebiet
DE19854915C2 (de) MOS-Feldeffekttransistor mit Hilfselektrode
DE69936839T2 (de) Laterales dünnfilm-silizium-auf-isolator-(soi)-jfet-bauelement
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE4037876C2 (de) Laterale DMOS-FET-Vorrichtung mit reduziertem Betriebswiderstand
DE3122768C2 (de)
DE69224709T2 (de) Halbleiteranordnung mit verbesserter Durchbruchspannungs-Charakteristik
DE60033271T2 (de) Laterales dünnfilm-silizium-auf-isolator-(soi)-pmos-bauelement mit drain-ausdehnungszone
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE2706623C2 (de)
DE112012000748T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE4309764A1 (de) Leistungs-MOSFET
EP1114466A1 (de) Hochspannungs-halbleiterbauelement
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE3021042C2 (de) Widerstandselement mit hoher Durchbruchsspannung für integrierte Schaltungen
DE19947020A1 (de) Kompensationsbauelement mit variabler Ladungsbilanz
DE102004054286A1 (de) Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Feldeffekttransistor, sowie Verfahren zu deren Herstellung
WO2000014810A1 (de) Siliziumcarbid-junction-feldeffekttransistor
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102004056772A1 (de) Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben
WO2005076366A2 (de) Soi-halbleiterbauelement mit erhöhter spannungsfestigkeit
DE10005772B4 (de) Trench-MOSFET

Legal Events

Date Code Title Description
8364 No opposition during term of opposition