[go: up one dir, main page]

CN108598156A - Ldmos晶体管及其制造方法 - Google Patents

Ldmos晶体管及其制造方法 Download PDF

Info

Publication number
CN108598156A
CN108598156A CN201810531384.8A CN201810531384A CN108598156A CN 108598156 A CN108598156 A CN 108598156A CN 201810531384 A CN201810531384 A CN 201810531384A CN 108598156 A CN108598156 A CN 108598156A
Authority
CN
China
Prior art keywords
oxide layer
well region
region
drain
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810531384.8A
Other languages
English (en)
Inventor
王猛
喻慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN201810531384.8A priority Critical patent/CN108598156A/zh
Publication of CN108598156A publication Critical patent/CN108598156A/zh
Priority to US16/415,001 priority patent/US11251276B2/en
Priority to US17/568,856 priority patent/US12166091B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/118—Electrodes comprising insulating layers having particular dielectric or electrostatic properties, e.g. having static charges
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H10W10/012—
    • H10W10/13—

Landscapes

  • Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明公开了一种LDMOS晶体管，包括临近漏端的场氧化层和沿长度方向与所述场氧化层相邻的至少一个漏氧化层，其中，所述漏氧化层的厚度小于所述场氧化层的厚度，当所述漏氧化层的个数大于1时，从所述漏端到所述沟道方向所述漏氧化层的厚度递减；还包括位于漏极区域的具有第二掺杂类型的漂移区，从所述漏端到所述沟道方向所述漂移区的注入深度递减。本发明提出的所述厚度递减的漏氧化层可以很好的缓解鸟嘴效应，改善热载流子效应，提高晶体管的可靠性和击穿电压，所述注入深度递减的漂移区使得晶体管的击穿电压和导通电阻获得更好的折中。

Description

LDMOS晶体管及其制造方法
技术领域
本发明涉及一种半导体技术，更具体地说，涉及一种LDMOS晶体管及其制造方法。
背景技术
在各种电子系统中，诸如DC至DC电压变换器之类的电压调节器用于提供稳定的电压源。低功率设备(例如笔记本、移动电话等)中的电池管理尤其需要高效率的DC至DC变换器。开关型电压调节器通过将输入DC电压转换成高频电压、然后对高频输入电压进行滤波以产生输出DC电压来产生输出电压。具体地，开关型调节器包括用于交替地将DC电压源(例如电池)耦合至负载(例如集成电路(IC))和将二者去耦合的功率开关。
LDMOS晶体管由于其在导通电阻(Rdson)和击穿电压(BV)之间的均衡性能而广泛应用于开关式调节器。在现有工艺中，通常耐压大于40V的晶体管需要引入较厚的场氧化层作为高压漏氧化层，但该结构由于厚场氧化层的存在会产生显著的鸟嘴效益，限制了高压晶体管Rdson与BV之间的折中关系，并且具有较差热载流子效应(hot-carrier effect)，严重影响了晶体管的可靠性。
发明内容
有鉴于此，本发明提供了一种LDMOS晶体管及其制造方法，以解决现有技术存在的问题。
第一方面，提供一种LDMOS晶体管，包括临近漏端的场氧化层和沿长度方向与所述场氧化层相邻的至少一个漏氧化层；
其中，所述漏氧化层的厚度小于所述场氧化层的厚度，通过调节所述场氧化层和所述漏氧化层的长度比值，以提高所述LDMOS晶体管的击穿电压性能。
优选地，所述LDMOS晶体管还包括，位于漏极区域的具有第二掺杂类型的漂移区，从所述漏端到所述沟道方向所述漂移区的注入深度递减，以提高所述LDMOS晶体管的导通电阻性能。
优选地，所述LDMOS晶体管还包括，位于源极区域的具有第一掺杂类型的复合阱区，沿长度方向，靠近所述漏端侧，具有凸出的第一区域，沿厚度方向，向基层的底部具有凸出的第二区域。
优选地，从所述漏端到所述沟道方向所述漂移区的掺杂浓度递减。
优选地，所述复合阱区由第二阱区和第一阱区叠加形成，其中，所述第一阱区比所述第二阱区的宽度宽，所述第二阱区比所述第一阱区的深度深。
优选地，所述第二阱区的掺杂浓度小于所述第一阱区的掺杂浓度。
优选地，当所述漏氧化层的个数大于1时，从所述漏端到所述沟道方向所述漏氧化层的厚度递减。
优选地，所述LDMOS晶体管还包括，沿长度方向，从沟道上方至少延伸至第二厚度的氧化层表面的栅极导体，其中，第二厚度的氧化层为在所述场氧化层和所述漏氧化层中厚度为第二的氧化层。
优选地，所述LDMOS晶体管还包括，位于所述栅极导体下方的栅介质层，其中，所述栅介质层与所述漏氧化层相邻。
优选地，所述基层包括半导体衬底和位于所述半导体衬底中具有第二掺杂类型的深阱区，
所述漂移区和所述复合阱区均位于所述深阱区。
优选地，所述LDMOS晶体管还包括，位于所述漂移区中的具有第二掺杂类型的漏区。
位于所述复合阱区中的具有第二掺杂类型的源区和具有第一掺杂类型的体区。
第二方面，提供一种制造LDMOS晶体管的方法，包括：
在基层的第一表面形成临近漏端的场氧化层；
在基层的第一表面沿长度方向形成与所述场氧化层相邻的至少一个漏氧化层；
其中，所述漏氧化层的厚度小于所述场氧化层的厚度，通过调节所述场氧化层和所述漏氧化层的长度比值，以提高所述LDMOS晶体管的击穿电压性能。
优选地，所述方法还包括：在基层中的漏极区域形成具有第二掺杂类型的漂移区，其中，从所述漏端到所述沟道方向所述漂移区的注入深度递减，以提高所述LDMOS晶体管的导通电阻性能。
优选地，所述方法还包括在基层中的源极区域形成具有第一掺杂类型的复合阱区，其中，所述复合阱区沿长度方向，靠近所述漏端侧，具有凸出的第一区域，沿厚度方向，向基层的底部具有凸出的第二区域。
优选地，从所述漏端到所述沟道方向所述漂移区的掺杂浓度递减。
优选地，在形成所述场氧化层之后，形成所述至少一个漏氧化层之前，形成第二阱区；
在形成所述漂移区之后，形成第一阱区；
其中，所述第一阱区比所述第二阱区的宽度宽，所述第二阱区比所述第一阱区的深度深，所述第二阱区和所述第一阱区叠加形成所述复合阱区。
优选地，所述第一阱区的掺杂浓度大于所述第二阱区的掺杂浓度。
优选地，当形成所述漏氧化层的个数大于1时，从所述漏端到所述沟道方向所述漏氧化层的厚度递减。
优选地，所述方法还包括，在形成所述第一阱区之前，沿长度方向，形成从沟道上方至少延伸至第二厚度氧化层表面的栅极导体，其中，第二厚度的氧化层为在所述场氧化层和所述漏氧化层中厚度为第二的氧化层。
优选地，所述方法还包括，在形成所述栅极导体之前，形成位于所述栅极导体下方的栅介质层，其中，所述栅介质层与所述漏氧化层相邻。
优选地，所述方法还包括，在所述基层中形成具有第二掺杂类型的漏区，以及
在所述基层中形成具有第二掺杂类型的源区和具有第一掺杂类型的体区。
本发明公开了一种LDMOS晶体管，包括临近漏端的场氧化层和沿长度方向与所述场氧化层相邻的至少一个漏氧化层，其中，所述漏氧化层的厚度小于所述场氧化层的厚度，当所述漏氧化层的个数大于1时，从所述漏端到所述沟道方向所述漏氧化层的厚度递减；还包括位于漏极区域的具有第二掺杂类型的漂移区，从所述漏端到所述沟道方向所述漂移区的注入深度递减。本发明提出的所述厚度递减的漏氧化层可以很好的缓解鸟嘴效应，改善热载流子效应，提高晶体管的可靠性和击穿电压，所述注入深度递减的漂移区使得晶体管的击穿电压和导通电阻获得更好的折中。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为根据本发明第一实施例的LDMOS晶体管的截面图；
图2为根据本发明第二实施例的LDMOS晶体管的截面图；
图3为根据本发明第三实施例的LDMOS晶体管的截面图；
图4a-4j为根据本发明第三实施例制造LDMOS晶体管的各阶段截面图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述晶体管的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将晶体管翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
在本申请中，术语“半导体结构”指在制造半导体晶体管的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。
在下文中描述了本发明的许多特定的细节，例如晶体管的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
本发明提供了一种LDMOS晶体管，包括临近漏端的场氧化层和沿长度方向与所述场氧化层相邻的至少一个漏氧化层；其中，所述漏氧化层的厚度小于所述场氧化层的厚度，通过调节所述场氧化层和所述漏氧化层的长度比值，以提高所述LDMOS晶体管的击穿电压性能。
图1为本发明的第一实施例的LDMOS晶体管的结构示意图，在本实施例中，第一掺杂类型为p型，第二掺杂类型为n型，本发明以n型LDMOS为例进行说明，所述LDMOS晶体管包括基层，位于所述基层源极区域中的p型阱区105，位于所述基层漏极区域的n型漂移区103，位于所述p型阱区105中的n型源区107和p型体区108，位于所述n型漂移区103中的n型漏区106以及临近漏端的场氧化层104和沿长度方向与所述场氧化层相邻的至少一个漏氧化层120。其中，所述漏氧化层120的厚度小于所述场氧化层104的厚度，当所述漏氧化层的个数大于1时，从所述漏端到所述沟道方向所述漏氧化层的厚度递减。在本实施例中，所述场氧化层104和所述的漏氧化层120采用热氧化法形成，所述漏氧化层120的个数为2个，由第一漏氧化层1201和第二漏氧化层1202共同形成，其中，所述第一漏氧化层1201与所述场氧化层104相邻，其厚度小于所述场氧化层104，第二漏氧化层1202靠近沟道侧，与所述第一漏氧化层1201相邻，其厚度最薄，使得所述漏氧化层120呈阶梯状结构，其厚度从漏端到沟道方向递减。其中，所述漏区106，所述源区107和体区108分别与漏电极Drain，源电极Source和体电极Body(图1中仅用连接端子示意，并未画出具体的电极)电连接。
所述LDMOS晶体管进一步的还包括沿长度方向，从沟道上方向漏端方向至少延伸至第二厚度的氧化层表面的栅极导体110，其中，第二厚度的氧化层为在所述场氧化层和所述漏氧化层中厚度为第二的氧化层，例如，在本实施例中的栅极导体110至少延伸至第一漏氧化层1201的表面。其中，所述栅极导体110与栅电极Gate(图1中仅用连接端子示意，并未画出具体的电极)电连接。所述LDMOS晶体管还包括位于所述栅极导体110下方的栅介质层109，其中，所述栅介质层109与所述漏氧化层120相邻。通过改变所述栅极导体在氧化层上的延伸长度可提高器件的击穿电压，通常覆盖在所述氧化层上所述栅极导体向漏端方向延伸的长度越长，器件的击穿电压越高。
其中，所述基层可以只包括p型的衬底101，也可以进一步包括位于所述衬底101中的n型深阱区102。在本实施例中，所述p型阱区105和n型漂移区103都位于所述n型深阱区102中。
相比于现有技术LDMOS中单独的厚场氧化层，本发明采用至少一个与场氧化层相邻且比场氧化层薄的漏氧化层，所述漏氧化层的厚度从漏端到沟道方向也是递减的，其中，较薄的漏氧化层很好的缓解了器件的鸟嘴效应，改善了热载流子效应，提高了器件的可靠性。同时，最厚的场氧化层可以承受更高的耐压，逐渐递减的漏氧化层可以使电场分布更加均匀，进一步地提高了器件的击穿电压性能。还可以通过调节所述场氧化层和所述漏氧化层的长度比值，以提高所述LDMOS晶体管的击穿电压性能。当所述漏氧化层120长度越长或厚度越薄时，热载流子效应改善效果越好，导通电阻(Rdson)越小，但同时器件的击穿电压(BV)也会下降，反之则反。所以主要通过调节所述场氧化层和所述漏氧化层的长度比值，在晶体管BV达到要求的情况下，来缓解鸟嘴效应，使得器件BV/Rdson获得更好的折中，同时热载流子效应的可靠性达到较大改善。
在本实施例中，所述的漏氧化层为局部硅氧化隔离(LOCOS)，本领域的技术人员也可将本发明技术方案用于采用浅沟槽隔离(STI)或其他形式可作为漏氧化层的器件结构，以实现相同的技术效果。
图2为本发明的第二实施例的LDMOS晶体管的结构示意图，与本发明的第一实施例不同的是，在本实施例中，从所述漏端到所述沟道方向所述漂移区的注入深度递减，且从所述漏端到所述沟道方向所述漂移区的掺杂浓度递减，用于改善所述LDMOS晶体管的导通电阻性能。
如图2所示，漂移区203由不同注入深度，不同掺杂浓度的三个区域形成，从漏端到沟道方向，依次为第一漂移区2031，第二漂移区2032和第三漂移区2033，其中第一漂移区2031的厚度最厚，第二漂移区2032的厚度次之，第三漂移区2033的厚度最薄。其掺杂浓度从第一漂移区2031至第三漂移区2033也依次减小。
在本实施例中，采用注入深度递减结构的漂移区与厚度递减的漏氧化层相对应，使得漏极电场分布更加均匀，不再集中于漂移区的某个角处，更进一步地提高了晶体管的击穿电压。深度递减和掺杂浓度递减结构的漂移区使得晶体管的击穿电压和导通电阻获得更好的折中，更进一步提高了晶体管的可靠性。
在本实施例中，所述的漂移区303由三部分形成，当然，本领域的技术人员也可根据具体晶体管的电压，导通电阻等的需求适当的减少或增加区域，以使得晶体管的击穿电压和导通电阻获得更好的折中。
图3为本发明的第三实施例的LDMOS晶体管的结构示意图，与本发明的第二实施例不同的是，本实施例中的p型阱区采用复合阱区，所述复合阱区沿长度方向，靠近所述漏端侧，具有凸出的第一区域，沿厚度方向，向基层的底部具有凸出的第二区域。
具体地，如图2所示，所述复合阱区305由第二阱区3052和第一阱区3051叠加形成，其中，所述第一阱区3051比所述第二阱区3052的宽度宽，所述第二阱区3052比所述第一阱区3051的深度深。所述第二阱区3052的掺杂浓度小于所述第一阱区3051的掺杂浓度。
所述第一阱区3051用于调节晶体管的阈值电压，所述第二阱区3052的宽度小于第一阱区3051的宽度，以在基层的表面形成沟道区域，且第二阱区3052的掺杂浓度需小于等于所述第一阱区3051的掺杂浓度，以减小其对阈值电压的影响。而第二阱区3052主要利用其深度，增加沟道电流流过的面积，以增加体电阻进而提高器件的安全工作区，进一步地提高器件的击穿电压。
图4a-4j为根据本发明第三实施例制造LDMOS晶体管的各阶段截面图，具体的步骤为：
在基层的第一表面形成临近漏端的场氧化层；在基层的第一表面沿长度方向形成与所述场氧化层相邻的至少一个漏氧化层；其中，所述漏氧化层的厚度小于所述场氧化层的厚度。
具体地，如图4a所示，选择一P型衬底201，通过向所述衬底201中注入n型杂质，形成深阱区202。
随后，如图4b-4e所示，通过热氧化的方式，在所述深阱区202的漏极区域表面，从漏端到沟道方向依次生长场氧化层2041和漏氧化层，在本实施例中，所述漏氧化层的个数为2个，分别为第一漏氧化层2042和第二漏氧化层2043，通过控制热氧化生长的温度，时间，气压等参数使得所述场氧化层2041，第一漏氧化层2042和第二漏氧化层2043的厚度依次减小。其中，在形成场氧化层2041和第一漏氧化层2042之间还包括在LDMOS晶体管的源极区域注入p型杂质，形成第二阱区2052。其中，可以通过调节所述场氧化层和所述漏氧化层的长度比值，以提高所述LDMOS晶体管的击穿电压性能。
随后，在基层中的漏极区域形成具有第二掺杂类型的漂移区，其中，从所述漏端到所述沟道方向所述漂移区的注入深度递减，以提高所述LDMOS晶体管的导通电阻性能。具体地，如图4f所示，通过离子注入从漏端边缘到沟道方向依次形成的第一漂移区2031，第二漂移区2032和第三漂移区2033，所述第一漂移区2031，第二漂移区2032和第三漂移区2033的掺杂浓度依次减小，通过控制离子注入的能量，使得所述第一漂移区2031，第二漂移区2032和第三漂移区2033的注入深度也依次减小。
随后，如图4g-4h所示，在衬底未被场氧化层和漏氧化层覆盖的区域热氧化生长一层氧化层，并对其进行部分刻蚀形成栅介质层209，在所述栅介质层209和部分所述漏氧化层上方形成栅极导体210。其中，沿长度方向，所述栅极导体从沟道上方至少延伸至第二厚度的氧化层表面的，其中，第二厚度的氧化层为在所述场氧化层和所述漏氧化层中厚度为第二的氧化层。例如，所述栅极导体210至少延伸至所述第一漏氧化层2042表面。
随后，如图4i所示，在所述源极区域继续注入p型杂质，形成第一阱区2051，以使得所述第一阱区2051与所述第二阱区2052部分重叠。其中，所述第一阱区2051比所述第二阱区2052的宽度宽，所述第二阱区2052比所述第一阱区2051的深度深，所述第二阱区2052和所述第一阱区2051叠加形成一复合阱区。所述复合阱区沿长度方向，靠近所述漏端侧，具有凸出的第一区域，沿厚度方向，向基层的底部具有凸出的第二区域。
最后，如图4j所示，在所述漂移区中形成漏区206，在所述的复合阱区中形成源区207和体区208。
本发明公开了一种LDMOS晶体管，包括临近漏端的场氧化层和沿长度方向与所述场氧化层相邻的至少一个漏氧化层，其中，所述漏氧化层的厚度小于所述场氧化层的厚度，当所述漏氧化层的个数大于1时，从所述漏端到所述沟道方向所述漏氧化层的厚度递减；还包括位于漏极区域的具有第二掺杂类型的漂移区，从所述漏端到所述沟道方向所述漂移区的注入深度递减；还包括位于源极区域的复合阱区。本发明提出的所述厚度递减的漏氧化层可以很好的缓解鸟嘴效应，改善热载流子效应，提高晶体管的可靠性和击穿电压，所述注入深度递减的漂移区使得晶体管的击穿电压和导通电阻获得更好的折中，所述复合阱区可以进一步的提高器件的安全工作区。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (21)

1.一种LDMOS晶体管，其特征在于，
包括临近漏端的场氧化层和沿长度方向与所述场氧化层相邻的至少一个漏氧化层；
其中，所述漏氧化层的厚度小于所述场氧化层的厚度，通过调节所述场氧化层和所述漏氧化层的长度比值，以提高所述LDMOS晶体管的击穿电压性能。
2.根据权利要求1所述的LDMOS晶体管，其特征在于，还包括，位于漏极区域的具有第二掺杂类型的漂移区，从所述漏端到所述沟道方向所述漂移区的注入深度递减，以提高所述LDMOS晶体管的导通电阻性能。
3.根据权利要求1所述的LDMOS晶体管，其特征在于，还包括，位于源极区域的具有第一掺杂类型的复合阱区，沿长度方向，靠近所述漏端侧，具有凸出的第一区域，沿厚度方向，向基层的底部具有凸出的第二区域。
4.根据权利要求2所述的LDMOS晶体管，其特征在于，从所述漏端到所述沟道方向所述漂移区的掺杂浓度递减。
5.根据权利要求3所述的LDMOS晶体管，其特征在于，所述复合阱区由第二阱区和第一阱区叠加形成，其中，所述第一阱区比所述第二阱区的宽度宽，所述第二阱区比所述第一阱区的深度深。
6.根据权利要求5所述的LDMOS晶体管，其特征在于，所述第二阱区的掺杂浓度小于所述第一阱区的掺杂浓度。
7.根据权利要求1所述的LDMOS晶体管，其特征在于，当所述漏氧化层的个数大于1时，从所述漏端到所述沟道方向所述漏氧化层的厚度递减。
8.根据权利要求7所述的LDMOS晶体管，其特征在于，还包括，沿长度方向，从沟道上方至少延伸至第二厚度的氧化层表面的栅极导体，其中，第二厚度的氧化层为在所述场氧化层和所述漏氧化层中厚度为第二的氧化层。
9.根据权利要求8所述的LDMOS晶体管，其特征在于，还包括，位于所述栅极导体下方的栅介质层，其中，所述栅介质层与所述漏氧化层相邻。
10.根据权利要求3所述的LDMOS晶体管，其特征在于，
所述基层包括半导体衬底和位于所述半导体衬底中具有第二掺杂类型的深阱区，
所述漂移区和所述复合阱区均位于所述深阱区。
11.根据权利要求10所述的LDMOS晶体管，其特征在于，还包括，
位于所述漂移区中的具有第二掺杂类型的漏区。
位于所述复合阱区中的具有第二掺杂类型的源区和具有第一掺杂类型的体区。
12.一种制造LDMOS晶体管的方法，其特征在于，包括：
在基层的第一表面形成临近漏端的场氧化层；
在基层的第一表面沿长度方向形成与所述场氧化层相邻的至少一个漏氧化层；
其中，所述漏氧化层的厚度小于所述场氧化层的厚度，通过调节所述场氧化层和所述漏氧化层的长度比值，以提高所述LDMOS晶体管的击穿电压性能。
13.根据权利要求12所述的方法，还包括：
在基层中的漏极区域形成具有第二掺杂类型的漂移区，其中，从所述漏端到所述沟道方向所述漂移区的注入深度递减，以提高所述LDMOS晶体管的导通电阻性能。
14.根据权利要求13所述的方法，还包括
在基层中的源极区域形成具有第一掺杂类型的复合阱区，其中，所述复合阱区沿长度方向，靠近所述漏端侧，具有凸出的第一区域，沿厚度方向，向基层的底部具有凸出的第二区域。
15.根据权利要求13所述的方法，其特征在于，从所述漏端到所述沟道方向所述漂移区的掺杂浓度递减。
16.根据权利要求14所述的方法，其特征在于，在形成所述场氧化层之后，形成所述至少一个漏氧化层之前，形成第二阱区；
在形成所述漂移区之后，形成第一阱区；
其中，所述第一阱区比所述第二阱区的宽度宽，所述第二阱区比所述第一阱区的深度深，所述第二阱区和所述第一阱区叠加形成所述复合阱区。
17.根据权利要求16所述的方法，其特征在于，所述第一阱区的掺杂浓度大于所述第二阱区的掺杂浓度。
18.根据权利要求1所述的方法，其特征在于，当形成所述漏氧化层的个数大于1时，从所述漏端到所述沟道方向所述漏氧化层的厚度递减。
19.根据权利要求1所述的方法，还包括，在形成所述第一阱区之前，沿长度方向，形成从沟道上方至少延伸至第二厚度氧化层表面的栅极导体，其中，第二厚度的氧化层为在所述场氧化层和所述漏氧化层中厚度为第二的氧化层。
20.根据权利要求19所述的方法，还包括，在形成所述栅极导体之前，形成位于所述栅极导体下方的栅介质层，其中，所述栅介质层与所述漏氧化层相邻。
21.根据权利要求1所述的方法，还包括，
在所述基层中形成具有第二掺杂类型的漏区，以及
在所述基层中形成具有第二掺杂类型的源区和具有第一掺杂类型的体区。
CN201810531384.8A 2018-05-29 2018-05-29 Ldmos晶体管及其制造方法 Pending CN108598156A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810531384.8A CN108598156A (zh) 2018-05-29 2018-05-29 Ldmos晶体管及其制造方法
US16/415,001 US11251276B2 (en) 2018-05-29 2019-05-17 LDMOS transistor and method for manufacturing the same
US17/568,856 US12166091B2 (en) 2018-05-29 2022-01-05 LDMOS transistor and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810531384.8A CN108598156A (zh) 2018-05-29 2018-05-29 Ldmos晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN108598156A true CN108598156A (zh) 2018-09-28

Family

ID=63630230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810531384.8A Pending CN108598156A (zh) 2018-05-29 2018-05-29 Ldmos晶体管及其制造方法

Country Status (2)

Country Link
US (2) US11251276B2 (zh)
CN (1) CN108598156A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346525A (zh) * 2018-11-21 2019-02-15 无锡市晶源微电子有限公司 一种n型ldmos器件及其制作方法
CN110120417A (zh) * 2019-04-15 2019-08-13 上海华虹宏力半导体制造有限公司 高压隔离环
CN111785639A (zh) * 2020-08-26 2020-10-16 上海华虹宏力半导体制造有限公司 Ldmos晶体管及其制备方法
CN111933713A (zh) * 2020-09-24 2020-11-13 晶芯成(北京)科技有限公司 半导体器件及其制造方法
CN111987166A (zh) * 2020-09-07 2020-11-24 杰华特微电子（杭州）有限公司 横向双扩散晶体管的制造方法
CN113948573A (zh) * 2020-07-17 2022-01-18 世界先进积体电路股份有限公司 高压半导体器件及其形成方法
CN114927573A (zh) * 2022-05-06 2022-08-19 重庆安派芯成微电子有限公司 具有变掺杂漂移区的ldmos器件
WO2022174556A1 (zh) * 2021-02-18 2022-08-25 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制备方法
CN115706148A (zh) * 2021-08-17 2023-02-17 格芯新加坡私人有限公司 具有多厚度缓冲介电层的横向扩散金属氧化物半导体器件

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112993021B (zh) * 2019-12-18 2023-07-07 东南大学 横向双扩散金属氧化物半导体场效应管
JP7407590B2 (ja) * 2019-12-25 2024-01-04 三菱電機株式会社 半導体装置および集積回路
CN111048420B (zh) * 2019-12-27 2022-07-19 杰华特微电子股份有限公司 横向双扩散晶体管的制造方法
TWI747379B (zh) * 2020-07-15 2021-11-21 世界先進積體電路股份有限公司 高壓半導體裝置及其形成方法
US11398552B2 (en) * 2020-08-26 2022-07-26 Vanguard International Semiconductor Corporation High-voltage semiconductor device and method of forming the same
CN112018187B (zh) * 2020-09-28 2022-12-06 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法
CN114597259A (zh) * 2022-03-31 2022-06-07 西安电子科技大学 具有平面组合辅助电极结构的soi ligbt器件及其制备方法
CN114613859A (zh) * 2022-03-31 2022-06-10 西安电子科技大学 一种具有平面组合辅助电极结构的ldmos器件及其制备方法
CN114899101A (zh) * 2022-04-19 2022-08-12 矽力杰半导体技术(杭州)有限公司 半导体器件及其制造方法
CN115513283B (zh) * 2022-09-16 2025-10-21 上海华虹宏力半导体制造有限公司 Ldmos器件及其形成方法
US12464761B2 (en) * 2022-11-30 2025-11-04 Texas Instruments Incorporated LOCOS fillet for drain reduced breakdown in high voltage transistors
KR20240120003A (ko) * 2023-01-31 2024-08-07 주식회사 디비하이텍 반도체 소자 및 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023090A (en) * 1998-12-07 2000-02-08 Philips Electronics North America, Corporation Lateral thin-film Silicon-On-Insulator (SOI) device having multiple zones in the drift region
US20040262685A1 (en) * 2001-11-01 2004-12-30 Zingg Rene Paul Thin film lateral soi power device
CN102971856A (zh) * 2010-03-31 2013-03-13 沃特拉半导体公司 具有使电容降低的p-本体的LDMOS器件
CN103280460A (zh) * 2013-05-22 2013-09-04 矽力杰半导体技术(杭州)有限公司 注入形成具有叠加漂移区的高压pmos晶体管及其制造方法
CN104241132A (zh) * 2013-06-18 2014-12-24 北大方正集团有限公司 Ldmos及其制造方法
CN208385411U (zh) * 2018-05-29 2019-01-15 矽力杰半导体技术(杭州)有限公司 Ldmos晶体管

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7074659B2 (en) 2003-11-13 2006-07-11 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET (LDMOS) transistor
US7163856B2 (en) 2003-11-13 2007-01-16 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused mosfet (LDMOS) transistor and a conventional CMOS transistor
US7220633B2 (en) 2003-11-13 2007-05-22 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET
KR100589489B1 (ko) 2003-12-31 2006-06-14 동부일렉트로닉스 주식회사 횡형 디모스의 제조방법
US8253196B2 (en) 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US7230302B2 (en) 2004-01-29 2007-06-12 Enpirion, Inc. Laterally diffused metal oxide semiconductor device and method of forming the same
US7868378B1 (en) 2005-07-18 2011-01-11 Volterra Semiconductor Corporation Methods and apparatus for LDMOS transistors
TWI347675B (en) 2006-12-07 2011-08-21 Vanguard Int Semiconduct Corp Laterally diffused metal oxide semiconductor transistors
US7999318B2 (en) 2007-12-28 2011-08-16 Volterra Semiconductor Corporation Heavily doped region in double-diffused source MOSFET (LDMOS) transistor and a method of fabricating the same
KR100974697B1 (ko) 2008-07-09 2010-08-06 주식회사 동부하이텍 Ｌｄｍｏｓ 소자 및 ｌｄｍｏｓ 소자의 제조 방법
US8119507B2 (en) 2008-10-23 2012-02-21 Silergy Technology Lateral double-diffused metal oxide semiconductor (LDMOS) transistors
US9330979B2 (en) * 2008-10-29 2016-05-03 Tower Semiconductor Ltd. LDMOS transistor having elevated field oxide bumps and method of making same
TWI397180B (zh) 2008-12-17 2013-05-21 Vanguard Int Semiconduct Corp 在積體電路中具靜電放電防護能力的水平擴散金氧半導體電晶體（ｌｄｍｏｓ）元件
US8319283B2 (en) 2009-05-29 2012-11-27 Freescale Semiconductor, Inc. Laterally diffused metal oxide semiconductor (LDMOS) device with multiple gates and doped regions
US8138049B2 (en) 2009-05-29 2012-03-20 Silergy Technology Fabrication of lateral double-diffused metal oxide semiconductor (LDMOS) devices
US9082846B2 (en) 2013-04-25 2015-07-14 Globalfoundries Singapore Pte. Ltd. Integrated circuits with laterally diffused metal oxide semiconductor structures
US9460926B2 (en) * 2014-06-30 2016-10-04 Alpha And Omega Semiconductor Incorporated Forming JFET and LDMOS transistor in monolithic power integrated circuit using deep diffusion regions
US20160181369A1 (en) * 2014-12-23 2016-06-23 Kaiming Ning Jfet device and its manufacturing method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023090A (en) * 1998-12-07 2000-02-08 Philips Electronics North America, Corporation Lateral thin-film Silicon-On-Insulator (SOI) device having multiple zones in the drift region
US20040262685A1 (en) * 2001-11-01 2004-12-30 Zingg Rene Paul Thin film lateral soi power device
CN102971856A (zh) * 2010-03-31 2013-03-13 沃特拉半导体公司 具有使电容降低的p-本体的LDMOS器件
CN103280460A (zh) * 2013-05-22 2013-09-04 矽力杰半导体技术(杭州)有限公司 注入形成具有叠加漂移区的高压pmos晶体管及其制造方法
CN104241132A (zh) * 2013-06-18 2014-12-24 北大方正集团有限公司 Ldmos及其制造方法
CN208385411U (zh) * 2018-05-29 2019-01-15 矽力杰半导体技术(杭州)有限公司 Ldmos晶体管

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346525A (zh) * 2018-11-21 2019-02-15 无锡市晶源微电子有限公司 一种n型ldmos器件及其制作方法
CN110120417A (zh) * 2019-04-15 2019-08-13 上海华虹宏力半导体制造有限公司 高压隔离环
CN113948573A (zh) * 2020-07-17 2022-01-18 世界先进积体电路股份有限公司 高压半导体器件及其形成方法
CN111785639A (zh) * 2020-08-26 2020-10-16 上海华虹宏力半导体制造有限公司 Ldmos晶体管及其制备方法
CN111785639B (zh) * 2020-08-26 2024-02-02 上海华虹宏力半导体制造有限公司 Ldmos晶体管及其制备方法
CN111987166B (zh) * 2020-09-07 2022-09-20 杰华特微电子股份有限公司 横向双扩散晶体管的制造方法
CN111987166A (zh) * 2020-09-07 2020-11-24 杰华特微电子（杭州）有限公司 横向双扩散晶体管的制造方法
CN111933713A (zh) * 2020-09-24 2020-11-13 晶芯成(北京)科技有限公司 半导体器件及其制造方法
CN111933713B (zh) * 2020-09-24 2021-02-05 晶芯成(北京)科技有限公司 半导体器件及其制造方法
WO2022174556A1 (zh) * 2021-02-18 2022-08-25 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制备方法
CN114975607A (zh) * 2021-02-18 2022-08-30 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制备方法
CN115706148A (zh) * 2021-08-17 2023-02-17 格芯新加坡私人有限公司 具有多厚度缓冲介电层的横向扩散金属氧化物半导体器件
CN115706148B (zh) * 2021-08-17 2025-10-03 格芯新加坡私人有限公司 具有多厚度缓冲介电层的横向扩散金属氧化物半导体器件
CN114927573A (zh) * 2022-05-06 2022-08-19 重庆安派芯成微电子有限公司 具有变掺杂漂移区的ldmos器件

Also Published As

Publication number Publication date
US12166091B2 (en) 2024-12-10
US20190371896A1 (en) 2019-12-05
US20220130967A1 (en) 2022-04-28
US11251276B2 (en) 2022-02-15

Similar Documents

Publication Publication Date Title
CN108598156A (zh) Ldmos晶体管及其制造方法
US9064955B2 (en) Split-gate lateral diffused metal oxide semiconductor device
US10211333B2 (en) Scalable SGT structure with improved FOM
TWI722390B (zh) 橫向擴散金屬氧化物半導體裝置及其製造方法
US9543451B2 (en) High voltage junction field effect transistor
WO2004061975A1 (en) Trench mis device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
JP2012084929A (ja) トレンチｍｉｓデバイスの終端領域の作製プロセスおよび、ｍｉｓデバイスを含む半導体ダイとその形成方法
CN103151376A (zh) 沟槽-栅极resurf半导体器件及其制造方法
WO2019192243A1 (zh) 一种半导体器件
JP2011159763A (ja) 電力用半導体装置
CN107464837B (zh) 一种超结功率器件
CN105070759A (zh) Nldmos器件及其制造方法
WO2023088013A1 (zh) 碳化硅半导体器件及其制作方法
CN108091685A (zh) 一种提高耐压的半超结mosfet结构及其制备方法
TWI601295B (zh) 斷閘極金氧半場效電晶體
US8802530B2 (en) MOSFET with improved performance through induced net charge region in thick bottom insulator
CN109192777B (zh) 一种深槽半超结结构功率器件及制造方法
CN104009087B (zh) 一种静电屏蔽效应晶体管及其设计方法
CN116864535A (zh) 一种屏蔽栅沟槽mosfet器件及其制造方法
CN110739347B (zh) 沟槽栅半导体器件及其制造方法
CN208385411U (zh) Ldmos晶体管
CN104282762A (zh) 射频横向双扩散场效应晶体管及其制作方法
CN113497140A (zh) 碳化硅场效应晶体管及其制备方法、碳化硅功率器件
CN115547838A (zh) 金属氧化物半导体器件的制备方法及器件
CN110867443B (zh) 半导体功率器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 310051 No. 6 Lianhui Street, Xixing Street, Binjiang District, Hangzhou City, Zhejiang Province

Applicant after: Silergy Semiconductor Technology (Hangzhou ) Co., Ltd.

Address before: Room A1501-A1505 and A1509-A1511, 71 Building No. 90 Wensan Road, Xihu District, Hangzhou City, Zhejiang Province, 310012

Applicant before: Silergy Semiconductor Technology (Hangzhou ) Co., Ltd.

CB02 Change of applicant information