-
Die
vorliegende Erfindung betrifft einen Sicherungsschaltkreis unter
Verwendung von Kondensatoren als Sicherungselemente und insbesondere einen
Sicherheitsschaltkreis, um einen stabilen Betrieb zu erhalten, wenn
der zerstörte/zerstörungsfreie Zustand
des Sicherungselementes ausgelesen wird.
-
US-A-4,707,806 offenbart
einen Sicherungsschaltkreis zum Auslesen zerstörter/zerstörungsfreier Zustände von
elektrischen Sicherungselementen mit elektrischen Sicherungselementen,
die gemeinsam an einem Ende verbunden sind; einer Spannung-erzeugenden
Vorrichtung zum selektiven Anlegen einer Programmierspannung zum
Zerstören
des elektrischen Sicherungselements und einer Lesespannung zum Auslesen
der zerstörten/zerstörungsfreien
Zustände
der elektrischen Sicherungselemente an einem gemeinsamen Verbindungsknoten
des einen Endes der elektrischen Sicherungselemente; und einer Auslesevorrichtung
zum Auslesen der zerstörten/zerstörungsfreien
Zustände
der elektrischen Sicherungselemente von den anderen Enden der elektrischen
Sicherungselemente, wenn die Lesespannung an den gemeinsamen Verbindungsknoten von
der Spannung-erzeugenden Vorrichtung angelegt wird.
-
Ein
Sicherungselement wird weit verbreitet als eine Vorrichtung zum Ändern der
Schaltkreiskonfiguration eines fertig gestellten Halbleitergerätes verwendet.
Das herkömmliche
Sicherungselement ist aus einem Metall oder aus Polysilizium-Material gebildet
und es ist ein allgemeines Verfahren, diese Sicherungselemente durch
Verwenden eines Lasergerätes
zu zerstören.
Um jedoch das Sicherungselement durch Anwenden von Laserlicht zu
zerstören, ist
es notwendig, einen Zustand aufzubauen, in dem das Sicherungselement
ausgesetzt ist und es ist unmöglich,
das Sicherungselement zu zerstören,
nachdem dieses zum Beispiel in einer Packung verschlossen ist.
-
Ein
elektrisches Sicherungselement wird entwickelt, um das obige Problem
zu lösen.
Das elektrische Sicherungselement verwendet einen Kondensator oder
eine Hochwiderstands-Polysiliziumschicht als
das Sicherungselement und eine Hochspannung wird an das Sicherungselement
angelegt oder ein großer
Strom wird diesem direkt von einem Eingabestift oder von einem Steuerschaltkreis
innerhalb des Chips zugeführt,
um das Sicherungselement zu zerstören.
-
In
einem engen Sinn wird ein Sicherungselement, wie zum Beispiel eine
Hochwiderstands-Polysiliziumschicht, die sich normalerweise in einem
leitenden Zustand befindet und die zur Zeit einer Zerstörung nicht-leitend
gemacht wird, eine elektrische Sicherung genannt und ein Sicherungselement,
wie zum Beispiel ein Kondensator, der sich normalerweise in einem
nicht-leitenden Zustand befindet und der zur Zeit einer Zerstörung leitend
gemacht wird, wird in einigen Fällen
eine Anti-Sicherung genannt. In einem weiten Sinn jedoch werden
beide der obigen Sicherungselemente in dieser Beschreibung eine
elektrische Sicherung genannt.
-
Jedoch
ist in dem Sicherungsschaltkreis in dem herkömmlichen System, das in dem
obigen Dokument beschrieben ist, es schwierig einen ausreichend
großen
Lesestrom zu erhalten, der erlaubt, dass der Betrieb eines Auslesens
eines zerstörten/zerstörungsfreien
Zustands stabil durchgeführt wird.
Dies geschieht, da ein Lesestrom, der veranlasst wird zu fließen, um
den zerstörten/zerstörungsfreien
Zustand zu bestimmen, so klein wie mehrere Zehntel μA bis mehrere μA ist und
in einem großen Ausmaß variiert,
wenn der Kondensator zerstört
wird, der als das Sicherungselement verwendet wird.
-
Demgemäß ist es
ein Ziel dieser Erfindung einen Sicherungsschaltkreis bereitzustellen,
der einen stabilen Auslesebetrieb der zerstörten/zerstörungsfreien Zustände von
elektrischen Sicherungselementen erzielen kann.
-
Gemäß der Erfindung
wird ein Sicherungsschaltkreis zum Zerstören und Programmieren elektrischer
Sicherungselemente und zum Auslesen von Daten gemäß den zerstörten/zerstörungsfreien
Zuständen
der elektrischen Sicherungselemente bereitgestellt, mit: elektrischen
Sicherungselementen, mit denen ein erster Anschluss gemeinsam verbunden ist;
einer Spannungs-erzeugenden Vorrichtung zum Erzeugen einer Programmspannung
(PROG) zum Zerlegen der elektrischen Sicherungselemente zur Zeit
eines Programmierens und einer Lesespannung zum Auslesen der zerstörten/zerstörungsfreien
Zustände
der elektrischen Sicherungselemente zur Zeit eines Lesens, und einer
Auslesevorrichtung zum Auslesen der zerstörten/zerstörungsfreien Zustände der
elektrischen Sicherungselemente von der Spannungs-erzeugenden Vorrichtung,
wenn die Lesespannung an die elektrischen Sicherungselemente von
der Spannungs-erzeugenden Vorrichtung angelegt wird; wobei die Programmspannung
(PROG) an den ersten Anschluss von der Spannungs-erzeugenden Vorrichtung
angelegt wird und eine Potentialdifferenz zwischen dem ersten Anschluss
und einem zweiten Anschluss, der aus den zweiten Anschlüssen ausgewählt wird,
zur Zeit eines Programmierens angelegt wird, wobei eine Beanspruchung
auf die elektrischen Sicherungselemente angewendet wird, um diese
zu zerlegen; Und die Lesespannung an den ersten Anschluss von der
Spannungserzeugenden Vorrichtung angelegt wird und die Auslesevorrichtung
einen Strom detektiert, der an jedem der zweiten Anschlüsse zur
Zeit eines Auslesens fließt,
wodurch die zerstörten/zerstörungsfreien
Zustände
der elektrischen Sicherungselemente ausgelesen werden und wobei
die elektrischen Sicherungselemente Kondensatoren sind, wobei eine
erste Elektrode jedes der Kondensatoren aus einem Trog-Bereich (engl.: well region)
in einem Halbleitersubstrat gebildet ist und gemeinsam von den Kondensatoren
verwendet wird, die Programmspannung (PROG) an den Trog-Bereich
von der Spannungs-erzeugenden Vorrichtung angelegt wird, wenn zumindest
einer der Kondensatoren dielektrisch zerlegt und programmiert wird
und die Lesespannung an den Trog-Bereich von der Spannungs-erzeugenden
Vorrichtung angelegt wird, zumindest wenn der zerstörte/zerstörungsfreie
Zustand des Kondensators ausgelesen wird.
-
Gemäß der obigen
Konfiguration kann, da die Richtung eines Stromes, wenn das elektrische
Sicherungselement programmiert wird (das elektrische Sicherungselement
zerstört
wird), auf die gleiche Richtung wie diejenige eines Stromes gesetzt
wird, wenn das elektrische Sicherungselement gelesen wird (der zerstörte/zerstörungsfreie
Zustand des elektrischen Sicherungselements ausgelesen wird), ein
ausreichend großer
Lesestrom erhalten werden, der es erlaubt, dass ein stabiler Lesebetrieb
durchgeführt
werden kann, und der stabile Auslesebetrieb des zerstörten/zerstörungsfreien
Zustands kann erhalten werden. Da weiter eine Spannung auf das elektrische
Sicherungselement von dem gemeinsamen Verbindungsknoten angelegt
wird, der eine höhere
Spannungsfestigkeit zur Zeit eines Auslesens und einer Zerstörung des
elektrischen Sicherungselementes aufweist, kann die Zuverlässigkeit
des elektrischen Sicherungselementes verbessert werden und der Schaltkreis
und der Musterbereich können
in einer Größe verringert
werden.
-
In
einer weiteren Entwicklung umfasst der Sicherungsschaltkreis weiter
eine Zerstörungs-bestimmende
Vorrichtung zum Bestimmen der zerstörten Zustände der elektrischen Sicherungselemente
und dadurch gekennzeichnet, dass die Richtung eines Stroms, der
in der Sicherungselementzerstörenden Vorrichtung
fließt,
um das elektrische Sicherungselement zu zerstören, die Richtung eines Stromes,
der in der Auslesevorrichtung fließt, um den zerstörten/zerstörungsfreien
Zustand des elektrischen Sicherungselements auszulesen und die Richtung
eines Stroms, der in der Zerstörungs-bestimmenden Vorrichtung
fließt,
um den zerstörten
Zustand des elektrischen Sicherungselements zu bestimmen, in die
gleiche Richtung zur Zeit eines Programmierens eingestellt werden.
-
Gemäß der obigen
Konfiguration kann, da die Richtung eines Stromes, wenn das elektrische
Sicherungselement programmiert wird, die Richtung eines Stromes
zur Zeit eines Lesens und die Richtung eines Stromes, der in den
Zerstörungs-bestimmenden Abschnitt
fließt,
um den zerstörten
Zustand des elektrischen Sicherungselements zu bestimmen, in der
gleichen Richtung eingestellt sind, ein ausreichend großer Lesestrom
erhalten werden, der erlaubt, dass ein stabiler Lesebetrieb durchgeführt wird und
der stabile Auslesebetrieb der zerstörten/zerstörungsfreien Zustände der
elektrischen Sicherungselemente erhalten werden kann.
-
Diese
Zusammenfassung der Erfindung beschreibt nicht notwendigerweise
alle erforderlichen Merkmale, so dass die Erfindung ebenso eine
Unterkombination dieser beschriebenen Merkmale sein kann.
-
Die
Erfindung kann vollständiger
aus der folgenden, detaillierten Beschreibung verstanden werden,
wenn diese in Verbindung mit den begleitenden Zeichnungen genommen
wird, in denen:
-
1 ein
Schaltkreisdiagramm ist, das ein Beispiel der Schaltkreiskonfiguration
eines elektrischen Sicherungssystems unter Verwendung von Kondensatoren
als elektrische Sicherungselemente zum Darstellen eines Sicherungsschaltkreises
gemäß einer
ersten Ausführung
dieser Erfindung zeigt;
-
2 eine
Querschnittsansicht zum Darstellen eines Beispiels der Struktur
des elektrischen Sicherungselements (Kondensator) in dem in 1 gezeigten
Schaltkreis ist;
-
3 ein
Schaltkreisdiagramm ist, das ein Beispiel der Schaltkreiskonfiguration
eines elektrischen Sicherungssystems unter Verwendung eines Kondensators
als elektrische Sicherungselemente zum Darstellen eines Sicherungsschaltkreises
gemäß einer
zweiten Ausführung
dieser Erfindung zeigt;
-
4A ein
Logik-Schaltkreisdiagramm zum Darstellen eines genauen Beispiels
der Konfiguration eines Sicherungsbestimmungsschaltkreises in dem in 3 gezeigten
Schaltkreis ist;
-
4B ein
Schaltkreisdiagramm ist, das ein genaues Beispiel der Schaltkreiskonfiguration
aus 4A zum Darstellen eines genauen Beispiels der Konfiguration
des Sicherungsbestimmungsschaltkreises in dem in 3 gezeigten
Schaltkreis zeigt;
-
5 ein
Schaltkreisdiagramm ist, das ein Beispiel der Schaltkreiskonfiguration
eines elektrischen Sicherungssystems unter Verwendung von Kondensatoren
als elektrische Sicherungselemente zeigt, zum Darstellen einer Modifikation
des Sicherungsschaltkreises gemäß der zweiten
Ausführung dieser
Erfindung;
-
6 ein
Zeitdiagramm zur Zeit eines Lesebetriebes (nach einer Programmierung)
in dem in 3 bis 5 gezeigten
Schaltkreis ist; und
-
7 ein
Zeitdiagramm zur Zeit eines Lesebetriebes (vor einer Programmierung)
in dem in 3 bis 5 gezeigten
Schaltkreis ist.
-
(Erste Ausführung)
-
1 ist
ein Schaltkreisdiagramm, das ein Beispiel der Schaltkreiskonfiguration
eines elektrischen Sicherungssystems unter Verwendung von Kondensatoren
als Sicherungselemente zum Darstellen eines Sicherungsschaltkreises
gemäß einer ersten
Ausführung
dieser Erfindung zeigt. Das elektrische Sicherungssystem umfasst
einen Sicherungsadressen-Decoder 11, einen Sicherungssatz 12,
ein Programmier-/Lese-Steuerschaltkreis 18,
einen Leistungsversorgungs-Umwandlungsschaltkreis 14,
einen Ausgabeverifizier-Schaltkreis 15,
einen Leseleistungs-Versorgungsschaltkreis 19 und Ähnliches.
-
Der
Sicherungsadressen-Decoder 11 wird mit einer Sicherungsadresse
versorgt und ein Sicherungsauswahlsignal ADDn, das von dem Sicherungsadressen-Decoder 11 ausgegeben
wird, wird zu dem Sicherungssatz 12 zugeführt. Der
Sicherungssatz 12 ist konfiguriert, um einen Kondensator Q1
als ein elektrisches Sicherungselement, NMOS-Transistoren (N-Kanal-MOS-Transistoren) Q2,
Q3, Q4, einen Sicherungsbestimmungsschaltkreis 20, einen
Sicherungs-Verriegelungsschaltkreis 17 und Ähnliches
zu umfassen. Die Sicherungssätze 12 werden
entsprechend einer Anzahl (n) zu erforderlichen Sicherungselementen
bereitgestellt, jedoch wird in 1 ein Sicherungssatz
als ein Vertreter für eine
Kürze der
Zeichnung gezeigt. Falls n Sicherungssätze bereitgestellt werden,
werden Elektroden einer Seite der Kondensatoren Q1 gemeinsam verbunden
und der gemeinsame Verbindungsknoten wird mit dem Programmier-/Lesesteuerschaltkreis 18,
dem Leistungszuführ-Umwandlungsschaltkreis 14,
dem Ausgabeverifizierschaltkreis 15 und dem Leseleistungs-Versorgungsschaltkreis 19 verbunden.
-
Ein
Ende des Strompfades des NMOS-Transistors wird mit dem Ausgabeverifizierschaltkreis 15 verbunden,
das andere Ende des Strompfades von diesem wird mit Enden einer
Seite der NMOS-Transistoren Q2, Q4 verbunden und das Gate von diesen wird
mit dem Sicherungsauswahlsignal ADDn versorgt, das von dem SicherungsadressenDecoder 11 ausgegeben
wird. Das Gate des NMOS-Transistors Q2 wird mit einem Sicherungsbestimmungsschaltkreis-Trennsignal
bAFCLOSE versorgt. Weiter wird das Gate des NMOS-Transistors Q4
mit einer Leistungsversorgung Vcc verbunden und das andere Ende
des Strompfades von diesem wird mit einer Elektrode des Kondensators
Q1 verbunden.
-
Der
Sicherungsbestimmungsschaltkreis 20 ist durch einen Invertierer 41,
ein NOR-Gatter 42 und ein NAND-Gatter 43 konfiguriert.
Der Invertierer 41 wird mit dem Sicherungsbestimmungsschaltkreis-Trennsignal
bAFCLOSE versorgt und ein Ausgabesignal von dem Invertierer wird
zu einem Eingabeanschluss des NOR-Gatters 42 zugeführt. Der
andere Eingabeanschluss des NOR-Gatters 42 wird mit einem
Signal AFUSEn versorgt, das von dem NAND-Gatter 43 ausgegeben
wird. Ein Eingabeanschluss des NAND-Gatters 43 wird mit
einem Signal bAFPRCH versorgt, das ein invertiertes Signal eines Vorladungssignals
AFPRCH ist und der andere Eingabeanschluss von diesem wird mit einem
Signal bAFUSEn versorgt, das von dem NOR-Gatter 42 ausgegeben
wird. Ein Signal AFUSEn, das von dem NAND-Gatter 43 ausgegeben
wird, wird zu dem Sicherungsverriegelungsschaltkreis 17 zugeführt.
-
Der
Sicherungsverriegelungsschaltkreis 17 ist durch einen PMOS-Transistor
Q7 (P-Kanal-MOS) und NMOS-Transistoren Q8, Q9 konfiguriert, deren Strompfade
seriell zwischen der Leistungsversorgung Vcc und dem Erdungsknoten
Vss und den Invertierern 23, 24, 25 verbunden
sind. Das Gate des PMOS-Transistors
Q7 wird mit dem Signal bAFPRCH versorgt, das ein invertiertes Signal
des Vorladungssignals AFPRCH ist. Das Gate des NMOS-Transistors
Q8 wird mit einem Sicherungsverriegelungssignal AFLATCH versorgt.
Das Gate des NMOS-Transistors Q9 wird mit einem Ausgabesignal AFUSEn
des Sicherungsbestimmungsschaltkreises 16 versorgt. Ein
Verbindungsknoten der Strompfade des PMOS-Transistors Q7 und des
NMOS-Transistors Q8 wird mit dem Eingabeanschluss des Invertierers 23 verbunden
und dem Ausgabeanschluss des Invertierers 24. Der Ausgabeanschluss
des Invertierers 23 und der Eingabeanschluss des Invertierers 24 werden
mit dem Eingabeanschluss des Invertierers 25 verbunden.
Ein Signal FSOUTn wird von dem Ausgabeanschluss des Invertierers 25 ausgegeben.
-
Weiter
wird der Programmier-/Lese-Steuerschaltkreis 18 mit einem
Programmsteuersignal und einem Lesesteuersignal versorgt und führt Signale PULSE
und bPULSE als ein Leistungsversorgungs-Umwandlungsschaltkreis-Steuersignal
zu dem Leistungsversorgungs-Umwandlungsschaltkreis 14.
Ein Signal VERIFYcnt, das von dem Programmier-/Lese-Steuerschaltkreis 18 ausgegeben wird,
wird zu dem Ausgabeverifizierschaltkreis 15 zugeführt.
-
Der
Leistungsversorgungs-Umwandlungsschaltkreis 14 wird auf
einer Spannung zwischen einer Leistungsversorgung VBP und dem Grundknoten Vss
betrieben, um ein Belastungssignal PROG zu der anderen Elektrode
des Kondensators Q1 zuzuführen,
der als das elektrische Sicherungselement verwendet wird.
-
Der
Ausgabeverifizierschaltkreis 15 wird durch einen Invertierer 30 und
NMOS-Transistoren Q5, Q6 konfiguriert. Enden einer Seite des Strompfads
der NMOS-Transistoren Q5 und Q6 sind zusammen verbunden und das
andere Ende des NMOS-Transistors
Q6 ist mit dem Erdungsknoten Vss verbunden. Das Signal VERIFYcnt,
das von dem Programmier-/Lese-Steuerschaltkreis 18 ausgegeben
wird, wird zu dem Gate des NMOS-Transistors Q6 zugeführt und
von dem Invertierer 30 invertiert und zu dem Gate des NMOS-Transistors
Q5 zugeführt.
Eine Verifizierausgabe wird von dem anderen Strompfad des NMOS-Transistors
Q5 erhalten.
-
Weiter
ist der Leseleistungsversorgungsschaltkreis 19 durch einem
PMOS-Transistor Q20 und einem NMOS-Transistor Q21 konfiguriert.
Ein Ende des Strompfades des PMOS-Transistors Q20 wird mit der Leistungsversorgung
Vcc verbunden und dessen Gate wird mit einem Lesesteuersignal versorgt.
Ein Ende des Strompfads des NMOS-Transistors Q21 wird mit dem anderen
Ende des Strompfads des PMOS-Transistors
Q20 verbunden, das andere Ende dessen Strompfads wird mit der anderen
Elektrode des Kondensators Q1 verbunden und dessen Gate wird mit
der Leistungsversorgung Vcc verbunden.
-
2 ist
eine Querschnittsansicht eines Trench-Kondensators (Grabenkondensator)
mit der gleichen Struktur wie eine Speicherzelle vom Trenchtyp zum
Darstellen eines Beispiels der Struktur des Kondensators in dem
in 1 gezeigten Schaltkreis.
-
Wie
in 2 gezeigt, ist eine eingelassene Platte 32,
die aus einem eingelassenen Quellenbereich gebildet ist, in einer
tiefen Position eines Halbleitersubstrats (Siliziumsubstrat) 31 gebildet
und ein Elementisolationsbereich 33 einer STI-Struktur
ist in dessen Oberflächenbereich
gebildet. In einem Elementbereich des Siliziumsubstrats 31 sind
tiefe Gräben 31-1, 34-2,
..., 34-n gebildet, um sich von dem Oberflächenbereich
zu einer Tiefe hin zu erstrecken, um so die eingelassene Platte 32 zu
durchdringen. An den inneren Wänden
der tiefen Gräben 34-1, 34-2,
..., 34-n, sind jeweils Kondensatorisolatorfilme 35-1, 35-2,
..., 35-n gebildet und eingelassene Elektroden 36-1, 36-2,
..., 36-n sind in den jeweiligen Gräben eingelassen (eingefüllt). In
dem Oberflächenbereich
des Substrats 31 nahe den Öffnungen der tiefen Gräben 34-1, 34-2,
..., 34-n, sind jeweils diffundierte Schichten vom n-Typ 37-1, 37-2,
..., 37-n gebildet. Weiter ist auf dem Substrat 31 ein
Zwischenschicht-isolierender
Film 38 gebildet und Metallverbindungen 40 sind
auf dem Zwischenschicht-isolierenden Film 38 gebildet.
In Teilen des Zwischenschicht-isolierenden Film 38, die
auf den diffundierten Schichten vom n-Typ 37-1, 37-2,
..., 37-n liegen, sind jeweils Kontaktstecker 39,1, 39,2,
..., 39-n gebildet und die eingelassenen Elektroden 36-1, 36-2,
..., 36-n sind elektrisch mit den Metallverbindungen 40-1, 40.2,
..., 40-n über
die diffundierten Schichten vom n-Typ 37-1, 37-2,
..., 37-n bzw. die Kontaktstecker 39-1, 39-2,
..., 39-n verbunden.
-
Die
eingelassene Platte 32 entspricht der einen Elektrode jedes
der Kondensatoren Q1-1, Q2-2, ..., Q1-n, die als Sicherungselemente
verwendet werden, jeder der Kondensator-isolierenden Filme 35 entspricht
einem Kondensator-isolierenden
Film und die eingelassenen Elektroden 36-1, 36-2,
..., 36-n entsprechen jeweils den anderen Elektroden der Kondensatoren.
Das heißt,
die eingelassene Platte 32 wird gemeinsam von einer Vielzahl
von Kondensatoren Q1-1, Q1-2, ..., Q1-n verwendet. Weiter entsprechen
die Metallverbindungen 40-1, 40-2, ..., 40-n jeweils
den Verbindungen, die mit den anderen Elektroden der Kondensatoren
Q1-1, Q1-2, ..., Q1-n verbunden sind.
-
Als
nächstes
wird der Betrieb des Gerätes mit
der obigen Konfiguration erklärt.
-
In
dem Programmierbetrieb (Zerstörung
der Sicherungselemente) wird ein elektrische Sicherungselement,
das gewünscht
ist, dem Programmierbetrieb unterzogen zu werden, durch Eingeben
einer Adresse des Sicherungselements Q1 (Q1-1, Q1-2, ..., Q1-n)
an den Sicherungsadress-Decoder 11 ausgewählt, das
gewünscht
ist programmiert zu werden, und ein Setzen des Sicherungsauswahlsignals
ADDn auf den „H"-Pegel, um so den
Transistor Q3 anzuschalten. Zur gleichen Zeit wird das Sicherungsbestimmungsschaltkreis-Trennsignal
bAFCLOSE auf den „L"-Pegel gesetzt, um
den Transistor Q2 auszuschalten, um so elektrisch den Sicherungsbestimmungsschaltkreis 20 von
dem Sicherungselement Q1 zu isolieren.
-
Dann
wird das Programmiersteuersignal zu dem Programmier-/Lesesteuerschaltkreis 18 zugeführt, so
dass der Schaltkreis 18 den Transistor Q6 einschaltet,
wodurch ein Strompfad von VBP zu Vss erhalten wird und ein Belastungssignal
PROG auf ein VBP-Potential durch Verwendung der Leistungsversorgungs-Umwandlungsschaltkreis-Steuersignale PULSE,
bPULSE gesetzt wird, um eine Belastung auf das Sicherungselement
Q1 anzuwenden. Zu dieser Zeit wird durch Setzen des Lesesteuersignals
auf den „H"-Pegel, um den Transistor
Q20 einzuschalten, der Leseleistungsversorgungsschaltkreis 19 daran gehindert
betrieben zu werden.
-
Wie
in dem Programmierbetrieb wird in dem Verifizierbetrieb (Zerstörungs-Bestimmen)
eine Adresse des Sicherungselements Q1 das gewünscht ist, verifiziert zu werden,
in den Sicherungsadress-Decoder 11 eingegeben, um das Sicherungselement
auszuwählen.
Dann wird das Programmiersteuersignal eingegeben, jedoch ist in
diesem Fall der Verifizierbetrieb darin unterschiedlich zu dem Programmierbetrieb,
dass die Leistungsversorgungs-Umwandlungsschaltkreis-Steuersignale
PULSE, bPULSE in den Leistungsversorgungs-Umwandlungsschaltkreis 14 eingegeben
werden, um so das Belastungssignal PROG in einen elektrischen Gleitzustand
durch Verwendung des Lesesteuersignals zu setzen und zur gleichen
Zeit der Leserleistungsversorgungsschaltkreis 19 betrieben
wird, um das Belastungssignal PROG auf den „H"-Pegel (in diesem Fall (Vcc – VthN))
zu laden. In diesem Fall wird die Schaltkreiskonfiguration veranlasst,
den Transistor Q5 durch Verwendung des Lesesteuersignals anzuschalten
und ein Strompfad zwischen der Leistungsversorgung Vcc des Leistungsversorgungsschaltkreises 19 und
dem Ausgabeverifizierknoten wird erhalten. Da zu dieser Zeit ein
Gleichstrom-Strompfad zwischen der Leistungsversorgung Vcc und dem
Ausgabeverifizierknoten über
den Transistor Q5 gebildet wird, falls das Sicherungselement Q1
zerstört
wurde, wird es möglich,
einen Strom durch Verwendung zum Beispiel einer externen Kontaktfläche zu überwachen.
-
Bei
dem Lesebetrieb (Auslesen des zerstörten/zerstörungsfreien Zustands des Sicherungselements)
wird ein Puls vom „L"-Pegel als das Vorladungssignal
bAFPRCH zu dem Sicherungsbestimmungsschaltkreis 20 bei
der Startzeit des Lesebetriebs zugeführt, das Signal AFUSEn wird
auf den „H"-Pegel geladen und
das Signal bAFUSEn wird auf den „L"-Pegel
gesetzt und verriegelt. Zu dieser Zeit wird das Sicherungsauswahlsignal
ADDn bei dem „L"-Pegel gesetzt und
das Sicherungsbestimmungsschaltkreis-Trennsignal bAFCLOSE wird auf
den „H"-Pegel gesetzt. Da
zu dieser Zeit das Signal bAFPRCH auf den „L"-Pegel gesetzt ist und das Sicherungsverriegelungssignal
AFLATCH ebenso auf den „L"-Pegel gesetzt ist, wird ein Signal FINT
ebenso auf den „H"-Pegel geladen und verriegelt. Falls
die Signale AFUSEn und FINT bei dem „H"-Pegel verriegelt sind, wird das Signal
bAFPRCH auf den „H"-Pegel gesetzt. Wie
bei dem Verifizierbetrieb wird in dem Lesebetrieb, da die Konfiguration
eingerichtet ist, das Belastungssignal PROG auf den „H"-Pegel (in diesem
Fall (Vcc – VthN))
durch die Verwendung des Lesesteuersignals zu laden, das Signal
bAFUSEn mit dem Signal PROG gekoppelt und auf den „H"-Pegel (in diesem
Fall (Vcc – VthN))
gesetzt, wenn das Sicherungselement Q1 in den zerstörten Zustand
gesetzt ist. Daher wird der Zustand des Sicherungsbestimmungsschaltkreises 20 invertiert,
um das Signal AFUSEn auf den „L"-Pegel zu setzen.
Darüber
hinaus werden die Signale bAFUSEn und AFUSEn jeweils bei dem „L"-Pegel und „H"-Pegel gehalten, wenn
das Sicherungselement in den zerstörungsfreien Zustand gesetzt
ist.
-
Falls
ein Puls eines „H"-Pegels als das Signal
AFLATCH angelegt wird, nachdem der Zustand des Signals AFUSEn bestimmt
ist, wird ein Ausgabesignal FSOUTn auf den „H"-Pegel gesetzt, während das Signal FINTn bei
dem „H"-Pegel gehalten wird, wenn
das Sicherungselement Q1 zerstört
wurde. Falls andererseits das Sicherungselement Q1 nicht zerstört ist,
wird das Signal FINTn auf den „L"-Pegel invertiert
und das Ausgabesignal FSOUTn wird auf den „L"-Pegel gesetzt.
-
Mit
der obigen Schaltkreiskonfiguration kann, da die Richtung des Stroms,
der durch das Sicherungselement Q1 zu der Zeit eines Lesebetriebes und
eines Verifizierbetriebes fließt,
auf die gleiche Richtung des Stromes zu der Zeit eines Programmierbetriebes
gesetzt werden kann, ein ausreichend großer Lesestrom erhalten werden,
der den stabilen Lesebetrieb erlaubt und der Betrieb des elektrischen Sicherungssystems
kann stabilisiert werden. Da weiter eine Spannung an einen Teil
des Sicherungselementes Q1 angelegt wird, das eine höhere Spannungsfestigkeit
aufweist, das heißt
an die eingelassene Platte (eingelassene Quelle) 32 zu
der Zeit einer Zerstörung
des Sicherungselements und eines Auslesebetriebs, kann die Zuverlässigkeit
des elektrischen Sicherungselements verbessert werden und der Schaltkreis
und der Musterbereich können
in einer Größe verringert
werden.
-
Dies
liegt daran, dass eine Vielzahl von Kondensatorelementen im Allgemeinen
gebildet werden, während
Quellenbereiche, die auf dem Halbleitersubstrat gebildet werden,
auf das gemeinsame Potential gesetzt werden, falls die Kondensatorelemente
auf dem Halbleitersubstrat gebildet werden. Um eine Diffusion (Sperrschichtleck)
in das Halbleitersubstrat zu vermeiden, werden Fremdatome vom n-Typ
oder p-Typ einer niedrigen Fremdatomkonzentration in dem Quellenbereich
dotiert. Andererseits werden Fremdatome vom n-Typ oder p-Typ einer hohen Fremdatomkonzentration
dotiert, um die Widerstandskomponente an der anderen Elektrodenseite mit
einem dazwischen angeordneten, isolierenden Film zu erhöhen. Wenn
daher die Fremdatomkonzentration in der Halbleiterschicht unterschiedlich
ist, wird die Spannungsfestigkeit höher, wenn eine Spannung an
den Quellenbereich angelegt wird, in dem die Fremdatomkonzentration
niedriger ist, als wenn eine Spannung an die andere Elektrodenseite
mit dem dazwischen angeordneten, isolierenden Film angelegt wird.
-
Weiter
wird zu der Zeit eines Programmierens das Sicherungselement durch
Anlegen einer Hochspannung an eine Elektrode zerstört und durch Verbinden
der anderen Elektrode mit dem Erdungsknoten Vss. Um in diesem Fall
die Hochspannung an die andere Elektrodenseite entgegengesetzt zu
dem Quellenbereich mit dem dazwischen angeordneten isolierenden
Film anzulegen, ist es notwendig, den Hochspannungsknoten selektiv
zu setzen oder die Quellenbereiche der jeweiligen Sicherungselemente zu
trennen und selektiv den Erdungsknoten Vss zu setzen. In jedem Fall
wird eine schwere Strafe dem Schaltkreis und Musterbereich auferlegt.
Falls andererseits die Hochspannung an den gemeinsamen Quellenbereich
einer Vielzahl von Sicherungselementen angelegt wird, kann der Schaltkreis
und der Musterbereich in einer Größe verringert werden.
-
(Zweite Ausführung)
-
3 bis 5 zeigen
ein Beispiel der Schaltkreiskonfiguration eines elektrischen Sicherungssystems
unter Verwendung eines Kondensators als ein elektrisches Sicherungselement
zum Darstellen eines Sicherungsschaltkreises gemäß einer zweiten Ausführung dieser
Erfindung. 7 und 8 sind
Zeitdiagramme bei dem Lesebetrieb des in 3 bis 5 gezeigten
Schaltkreises.
-
In 3 bis 5 werden
aufbauende Teile, die ähnlich
zu denjenigen aus 1 sind, durch die gleichen Bezugszeichen
bezeichnet und eine detaillierte Erklärung wird daher ausgelassen.
-
Der
in 3 gezeigte Schaltkreis ist darin unterschiedlich
zu dem in 1 gezeigten Schaltkreis, dass
ein Steuerschaltkreis 50 des Sicherungsbestimmungsschaltkreises und
ein Lese-VBP-Schaltkreis 80 zusätzlich bereitgestellt sind, die
logische Konfiguration eines Sicherungsbestimmungsschaltkreises 20' wird geändert, da
der Steuerschaltkreis 50 des Sicherungsbestimmungsschaltkreises
zusätzlich
bereitgestellt wird, die Konfiguration eines Leseleistungsversorgungsschaltkreises 19' wird geändert und
die genaue logische Konfiguration eines Programmiersteuerschaltkreises 18' wird geändert.
-
Das
heißt,
der Steuerschaltkreis 50 des Sicherungsbestimmungsschaltkreises
ist konfiguriert, um die Invertierer 51 bis 54 und
die NAND-Gatter 55 bis 57 zu umfassen. Ein Programmier-ermöglichendes
Signal PROGen wird zu dem Eingabeanschluss des Invertierers 51 und
einem Eingabeanschluss des NAND-Gatters 55 zugeführt. Ein
invertiertes Signal bPROGen des Programmier-ermöglichenden Signals PROGen,
das von dem Invertierer 51 ausgegeben wird, wird zu dem
Sicherungsbestimmungsschaltkreis 20' zugeführt. Ein Programmiersteuerschaltkreis-Auswahlsignal
BLOCKsel wird zu dem anderen Eingabeanschluss des NAND-Gatters 55 über den
Invertierer 52 zugeführt.
Ein Ausgabesignal des NAND-Gatters 55 wird
zu einem Eingabeanschluss des NAND-Gatters 56 zugeführt. Ein
Lesesteuersignal AFSETOK wird zu dem anderen Eingabeanschluss des
NAND-Gatters 56 zugeführt,
dessen Ausgabesignal zu einem Eingabeanschluss des NAND-Gatters 57 zugeführt wird.
Ein Sicherungsschaltkreis-Unterbrechungssignal
bAFKILL, das verwendet wird, um temporär oder permanent den Betrieb
des Sicherungsschaltkreises zu unterbrechen, wird zu dem anderen
Eingabeanschluss des NAND-Gatters 57 zugeführt, dessen
Ausgabesignal zu dem Eingabeanschluss des Invertierers 53 zugeführt wird.
Der Invertierer 53 führt
ein Sicherungsbestimmungs-Schaltkreis-Trennsignal bAFCLOSE zu dem Gate des
Transistors Q2 und führt
das Signal zu dem Invertierer 54. Ein Ausgabesignal AFCLOSE des
Invertierers 54 wird dem Sicherungsbestimmungsschaltkreis 20' zugeführt.
-
Weiter
ist der Sicherungsbestimmungsschaltkreis 20' konfiguriert, ein OR-Gatter 60 und NAND-Gatter 61, 62 zu
umfassen. Das Signal AFCLOSE, das von dem Invertierer 54 ausgegeben
wird, wird zu einem Eingabeanschluss des OR-Gatters 60 zugeführt und
ein Signal AFUSEn, das von dem NAND-Gatter 62 ausgegeben wird,
wird zu dessen anderem Eingabeanschluss zugeführt. Ein Ausgabesignal des
OR-Gatters 60 wird
zu einem Eingabeanschluss des NAND-Gatters 61 zugeführt und
ein Signal bPROGen das von dem Invertierer 51 ausgegeben
wird, wird zu dem anderen Eingabeanschluss des NAND-Gatters 61 zugeführt. Ein
Ausgabesignal bAFUSE, das von dem NAND-Gatter 61 ausgegeben wird,
wird zu einem Ende des Strompfades des Transistors Q2 und einem
Eingabeanschluss des NAND-Gatters 62 zugeführt. Ein
Signal bAFPRCH, das ein invertiertes Signal des Vorladungssignals
AFPRCH ist, wird zu dem anderen Eingabeanschluss des NAND-Gatters 62 zugeführt. Das
Signal bAFPRCH wird durch Verwendung des NAND-Gatters 63 erzeugt,
das mit dem Signal bAFKILL und dem Signal bAFSET versorgt wird und
des Invertierers 64, der ein Ausgabesignal des NAND-Gatters 63 invertiert.
-
Der
Programmiersteuerschaltkreis 18' ist konfiguriert, NAND-Gatter 70 bis 74 und
Invertierer 75 bis 78 zu umfassen. Ein Lesesteuersignal
AFSETOK und ein invertiertes Signal bAFVERI eines Verifiziersteuersignals
AFVERI werden zu dem NAND-Gatter 70 zugeführt, welches
wiederum ein Ausgabesignal an einen Eingabeanschluss des NAND-Gatters 73 über den
Invertierer 75 zuführt.
Ein Programmier-ermöglichendes
Signal PROGen und ein Programmiersteuerschaltkreisauswahlsignal BLOCKsel
werden zu dem NAND-Gatter 71 zugeführt, welches wiederum ein Ausgabesignal
an einen Eingabeanschluss des NAND-Gatters 72 und den ersten
Eingabeanschluss des NAND-Gatters 74 über den
Invertierer 76 zuführt.
Ein Programmierpuls-Steuersignal PULSEcnt wird zu dem anderen Eingabeanschluss
des NAND-Gatters 72 zugeführt und zu dem zweiten Eingabeanschluss
des NAND-Gatters 74 über
den Invertierer 78 zugeführt. Das Verifizier-Steuersignal
AFVERI wird zu dem dritten Eingabeanschluss des NAND-Gatters 74 zugeführt und
zu dem Invertierer 79 zugeführt, der wiederum ein invertiertes
Signal bAFVERI zuführt.
-
Ein
Signal PULSE, das von dem NAND-Gatter 73 ausgegeben wird
und ein Signal bPULSE, das durch Invertieren des obigen Signals
unter Verwendung des Invertierers 77 ausgegeben wird, werden zu
dem Leistungsversorgungs-Umwandlungsschaltkreis 14 als
ein Leistungsversorgungs-Umwandlungsschaltkreis-Steuersignal zugeführt. Weiter wird ein Ausgabesignal
des NAND-Gatters 74 zu dem Ausgabeverifizierschaltkreis 15 zugeführt.
-
Der
Lese-VBP-Schaltkreis 80 ist durch einen NMOS-Transistor Q30 konfiguriert,
der einen Strompfad aufweist, der an einem Ende der Leistungsversorgung
Vcc verbunden ist und an dem anderen Ende mit einem VBP-Knoten des
Leistungsversorgungs-Umwandlungsschaltkreises 14 und einem Gate,
das mit einem Leistungsversorgungs-Erzeugungsschaltkreis-Steuersignal AFNGT
versorgt wird.
-
Der
Programmiersteuerschaltkreis 18' ist konfiguriert, um einen PMOS-Transistor
Q31, eine NMOS-Transistor Q32, ein NAND-Gatter 81 und einen
Invertierer 82 zu umfassen. Das NAND-Gatter 81 wird
mit dem invertierten Signal bAFVERI des Verifiziersteuersignals
AFVERI und einem Lesesteuersignal AFSETOK versorgt und führt ein
Ausgabesignal zu dem Gate des PMOS-Transistors Q31 über den Invertierer 82.
Ein Ende des Strompfades des PMOS-Transistors Q31 ist mit der Leistungsversorgung
Vcc verbunden und dessen anderes Ende des Strompfades ist mit dem
einen Ende des Strompfades des NMOS-Transistors Q32 verbunden. Das andere
Ende des Strompfades des NMOS-Transistors Q32 ist mit der anderen
Elektrode des Kondensators Q1 verbunden, der als ein Sicherungselement
verwendet wird und dessen Gate wird mit dem Leistungsversorgungs-Erzeugungsschaltkreis-Steuersignal
AFNGT versorgt.
-
4A und 4B stellen
insbesondere den in 3 gezeigten Sicherungsbestimmungsschaltkreis 20' dar, 4A ist
ein Logikschaltkreisdiagramm und 4B ist
ein Schaltkreisdiagramm, das dessen detaillierte Schaltkreiskonfiguration
zeigt. Wie in 4B gezeigt, ist der Schaltkreis
konfiguriert, NMOS-Transistoren Q41, Q43 bis Q48, Q50, Q51 und PMOS-Transistoren
Q42, Q45, Q46, Q49, Q52 zu umfassen. Das eine Ende des Strompfades des
PMOS-Transistors
Q41 und dessen Gate sind mit der Leistungsversorgung Vcc verbunden.
Die Strompfade des PMOS-Transistors
Q42 und der NMOS-Transistoren Q43, Q44 sind seriell zwischen dem
anderen Ende des Strompfades des PMOS-Transistors Q41 und dem Erdungsknoten
Vss verbunden. Weiter ist das andere Ende des Strompfades des PMOS-Transistors
Q41 mit dem einen Ende des Strompfades des PMOS-Transistors Q45 verbunden.
Das andere Ende des Strompfades des PMOS-Transistors Q45 ist mit einem Ende des Strompfades
des PMOS-Transistors
Q46 verbunden und das andere Ende des Strompfades des PMOS-Transistors
Q46 ist mit einem Verbindungsknoten der Strompfade des PMOS-Transistors
Q42 und des NMOS-Transistors
Q43 verbunden. Ein Verbindungsknoten der Strompfade der NMOS-Transistoren
Q43 und Q44 ist mit einem Ende des Strompfades des NMOS-Transistors
Q47 verbunden, der an dem anderen Ende des Strompfades mit dem Erdungsknoten
Vss verbunden ist. Die Gates des PMOS-Transistors Q42 und des NMOS-Transistors Q43
werden mit einem invertierten Signal bPROGen des Programmier-ermöglichenden
Signals PROGen versorgt und die Gates des PMOS-Transistors Q45 und
des NMOS-Transistors
Q47 werden mit einem Programmiersteuerschaltkreis-Trennsignal bAFCLOSE
versorgt. Ein Signal bAFUSEn wird von einem Verbindungsknoten der
Strompfade der PMOS-Transistoren Q42, Q46 und dem NMOS-Transistor Q43 ausgegeben.
-
Ein
Ende des Strompfades des PMOS-Transistors Q48 und dessen Gate sind
mit der Leistungsversorgung Vcc verbunden. Die Strompfade des PMOS-Transistors
Q49 und der NMOS-Transistoren Q50,
Q51 sind seriell zwischen dem anderen Ende des Strompfades des PMOS-Transistors
Q48 und dem Erdungsknoten Vss verbunden. Weiter ist das andere Ende
des Strompfades des PMOS-Transistors Q48 mit einem Ende des Strompfades
des PMOS-Transistors Q52 verbunden. Das andere Ende des Strompfades
des PMOS-Transistors Q52 ist mit einem Verbindungsknoten des Strompfades des
PMOS-Transistors Q49 und des NMOS-Transistors Q50 verbunden. Die
Gates des PMOS-Transistors
Q49 und des NMOS-Transistors Q50 werden mit einem Signal bAFUSEn
versorgt und die Gates des PMOS-Transistors
Q52 und des NMOS-Transistors Q51 werden mit einem Signal bAFPRCH
versorgt, das ein invertiertes Signal des Vorladungssignals AFPRCH
ist. Ein Signal AFUSEn wird von einem Verbindungsknoten der Strompfade
der PMOS-Transistoren
Q49, Q52 und des NMOS-Transistors Q50 ausgegeben und zu den Gates
des NMOS-Transistors Q44 und PMOS-Transistors Q46 zugeführt.
-
Der
Grund, warum die NMOS-Transistoren Q41, Q48 in dem konkreten Beispiel
des Schaltkreises des Sicherungsbestimmungsschaltkreises 20' aus 4B bereitgestellt
sind und das Potential (Vcc – VthN),
das durch die Schwellspannung des NMOS-Transistors vermindert ist,
als die Leistungsversorgungsspannung verwendet wird, ist wie folgt. Das
heißt,
das Signal bAFUSEn wird auf den „H"-Pegel geladen, wenn das Sicherungselement
Q1 bei dem Lesebetrieb in den gestörten Zustand gesetzt wird,
jedoch wird zu dieser Zeit der „H"-Pegel aufgrund des NMOS-Transistors
Q4 auf ein Potential von (Vcc – VthN)
gesetzt, dessen Gate mit der Leistungsversorgungsspannung Vcc versorgt
wird. Falls daher die Leistungsversorgungsspannung des Sicherungsbestimmungsschaltkreis 20' auf Vcc gesetzt wird,
werden sowohl der PMOS-Transistor als auch der NMOS-Transistor des 2-Eingaben-NAND-Logikschaltkreises
eingeschaltet, so dass das Signal AFUSEn mit einer Verzögerung auf
den „L"-Pegel (Vss) gesetzt
werden kann und fehlerhafte Daten in dem anfänglichen Zustand verriegelt
werden, in dem das Signal bAFPRCH von dem „L"-Pegel (Vss) auf den „H"-Pegel (Vcc) geändert wird,
um den Zustand des Sicherungsbestimmungsschaltkreises 20' durch Verwenden
des „H"-Pegels (Vcc – VthN)
des Signals bAFUSEn zu invertieren.
-
5 zeigt
eine Modifikation des in 4A und 4B gezeigten
Schaltkreises. Der Schaltkreis umfasst Invertierer 98, 99 statt
des Sicherungsverriegelungsschaltkreises 17 und ein Teil
eines Steuerschaltkreises 50' des
Sicherungsbestimmungsschaltkreises wird gemäß einer Änderung in dem Schaltkreis
geändert.
Die andere Grundkonfiguration ist die Gleiche wie der in 4A und 4B gezeigte
Schaltkreis und wird im Wesentlichen in der gleichen Weise betrieben.
-
Das
heißt,
der Steuerschaltkreis 50' des Sicherungsbestimmungsschaltkreises
wird durch Inverter 91 bis 94 und NAND-Gatter 95 bis 97 konfiguriert.
Ein Programmier-ermöglichendes
Signal PROGen wird zu dem Eingabeanschluss des Invertierers 91 und
einem Eingabeanschluss des NAND-Gatters 95 zugeführt. Ein
invertiertes Signal bPROGen des Programmier-ermöglichenden Signals PROGen,
das von dem Invertierer 91 ausgegeben wird, wird zu dem
Sicherungsbestimmungsschaltkreis 20' zugeführt. Weiter wird ein Programmiersteuerschaltkreis-Auswahlsignal
BLOCKsel zu dem anderen Eingabeanschluss des NAND-Gatters 95 zugeführt. Ein Ausgabesignal
des NAND-Gatters 95 wird zu einem Eingabeanschluss des
NAND-Gatters 96 zugeführt. Der
andere Eingabeanschluss des NAND-Gatters 96 wird mit einem
Sicherungsschaltkreis-Unterbrechungssignal bAFKILL versorgt, welches
verwendet wird, um den Betrieb des Sicherungsschaltkreises temporär oder permanent
zu unterbrechen. Das Sicherungsschaltkreis-Unterbrechungssignal bAFKILL wird zu
dem ersten Eingabeanschluss des NAND-Gatters 97 zugeführt und
ein Lesesteuersignal AFSETOK wird zu dessen zweiten Eingabeanschluss
zugeführt.
Ein Ausgabesignal AFCLOSE des NAND-Gatters 96 wird zu dem
Sicherungsbestimmungsschaltkreis 20' zugeführt und zu dem dritten Eingabeanschluss
des NAND-Gatters 97 über
den Invertierer 92 zugeführt. Ein Ausgabesignal des NAND-Gatters 97 wird
zu dem Gate des NMOS-Transistors Q2 als ein Sicherungsbestimmungs-Schaltkreis-Trennsignal
bAFCLOSE über den
Invertierer 94 zugeführt.
-
Als
nächstes
wird der Betrieb des elektrischen Sicherungssystems mit der obigen
Konfiguration erklärt.
-
Zunächst wird
bei dem Programmierbetrieb (Zerstörung des Sicherungselementes)
das Programmier-ermöglichende
Signal PROGen auf den „H"-Pegel gesetzt, um
so das elektrische Sicherungssystem betriebsfähig zu machen. Da zu dieser
Zeit das invertierte Signal bPROGen des Programmier-ermöglichenden
Signals PROGen auf den „L"-Pegel gesetzt wird,
wird das Signal bAFUSEn auf den „H"-Pegel geladen. Da zu der gleichen Zeit
das Sicherungsbestimmungs-Schaltkreis-Trennsignal bAFCLOSE von dem „L"-Pegel auf den „H"-Pegel geändert wird,
wird der Transistor Q2 eingeschaltet, um elektrisch den Sicherungsbestimmungsschaltkreis 20' und das Sicherungselement
Q1 miteinander zu verbinden. Als ein Ergebnis wird die Spannung über jeden
der Transistoren Q4 in allen der Sicherungssätze 12 auf (Vcc – VthN)
geladen. In diesem Fall ist der Grund, warum die Spannung über jeden
der Transistoren Q4 in allen der Sicherungssätze 12 auf (Vcc – VthN)
geladen wird, derjenige, dass eine Belastung (Potentialdifferenz),
die auf das nicht-ausgewählte Sicherungselement
Q3 bei dem Programmierbetrieb angelegt wird, verringert wird, um
die Zuverlässigkeit zu
verbessern und die Charakteristik aufgrund des Belastungssignals
PROG wird gemeinsam an alle der Sicherungssätze 12 zugeführt.
-
Dann
wird ein gewünschter
Sicherungssatz, der gewünscht
ist, dem Programmierprogramm unterzogen zu werden, aus einer Vielzahl
von Sicherungssätzen
durch Eingeben einer Adresse des Sicherungselements Q1 (Q1-1, Q2-2,
..., Q1-n), das gewünscht
ist programmiert zu werden, in den Sicherungsadress-Decoder 11 ausgewählt und
das Sicherungsauswahlsignal ADDn wird auf den „H"-Pegel gesetzt, um den Transistor Q3
einzuschalten. Zu der gleichen Zeit wird das Signal BLOCKsel auf
den „H"-Pegel durch Verwendung
einer Sicherungssatz-Auswahladresse gesetzt, die verwendet wird, eine
Vielzahl von Sicherungssätzen
auszuwählen, die
auf dem Chip bereitgestellt sind. Falls das Signal BLOCKsel auf
den „H"-Pegel gesetzt ist,
wird das Signal bAFCLOSE auf den „L"-Pegel
gesetzt, um den Transistor Q2 auszuschalten, um so den Sicherungsbestimmungsschaltkreis 20' des ausgewählten Sicherungssatzes
von dem Sicherungselement Q1 elektrisch zu isolieren.
-
Als
nächstes
wird eine Belastung auf das Sicherungselement Q1 durch Setzen des
Programmpuls-Steuersignals PULSEcnt auf den „H"-Pegel angelegt, um den Transistor Q6
einzuschalten, um so einen Strompfad von VBP zu dem Erdungsknoten Vss
zu erhalten und die Leistungsversorgungs-Umwandlungsschaltkreis-Steuersignale PULSE
und bPULSE auf den „H"-Pegel bzw. „L"-Pegel zu setzen, um so das Belastungssignal
PROG auf das VBP-Potential
zu setzen. Da zu dieser Zeit das Verifiziersteuersignal AFVERI und
das Lesesteuersignal AFSETOK beide auf den „L"-Pegel gesetzt sind und ein invertiertes
Signal bAFVERI des Verifiziersteuersignals AFVERI auf den „H"-Pegel gesetzt ist,
wird der Leseleistungsversorgungsschaltkreis 19' nicht betrieben. Weiter
wird zu dieser Zeit ein Leistungsversorgungs-Erzeugungsschaltkreis-Steuersignal
AFNGT auf dem Vcc-Pegel gehalten. Selbst falls daher VBP auf Vcc
oder mehr erhöht
wird, wird keine Hochspannung höher
als Vcc an den PMOS-Transistor in dem Leseleistungsversorgungsschaltkreis 19' angelegt und
daher tritt ein Problem nicht auf, dass die Zuverlässigkeit
und die Charakteristik verschlechtert werden. Da weiter der NMOS-Transistor in dem
Lese-VBP-Schaltkreis 80 getrennt wird, wird VBP nicht mit
Vcc verbunden.
-
Der
Verifizierbetrieb (Zerstörungs-Bestimmen)
wird wie folgt durchgeführt.
Wie bei dem Programmierbetrieb wird eine Adresse des Sicherungselements
Q1, das gewünscht
ist, verifiziert zu werden, in den Sicherungsadress-Decoder 11 eingegeben,
um das Sicherungselement auszuwählen.
In diesem Fall ist der Verifizierbetrieb darin unterschiedlich zu
dem Programmierbetrieb, dass das VBP-Potential in einen elektrisch
gleitenden Zustand gesetzt wird oder auf das gleiche Potential wie
das Belastungssignal PROG gesetzt wird und das Signal AFNGT auf
ein Potential gesetzt wird, das gleich oder höher als (Vcc + VthN) ist. Das
Potential wird als die Leseleistungsversorgungsspannung verwendet.
Als nächstes
werden die Signale PROGen und BLOCKsel, die auf dem „H"-Pegel gesetzt sind,
das Signal PULSEcnt, das auf dem „L"-Pegel gesetzt ist und das Verifiziersteuersignal
AFVERI, das auf dem „H"-Pegel gesetzt ist,
in den Programmiersteuerschaltkreis 18' eingegeben, um einen Strompfad
zwischen dem Signal PROG und der Verifizierausgabe zu erhalten. Falls
weiter das Signal AFVERI auf dem „H"-Pegel gesetzt ist, werden die Signale
PULSE, bPULSE jeweils auf den „H"-Pegel und „L"-Pegel gesetzt und eine
Ausgabe des Leistungsversorgungs-Umwandlungsschaltkreises 14 wird
in einen elektrisch gleitenden Zustand gesetzt, jedoch wird das
Signal PROG auf dem Vcc-Pegel durch Verwenden des Leseleistungsversorgungsschaltkreises 19' geladen. Da
zu dieser Zeit ein Gleichstrompfad zwischen der Leistungsversorgung
Vcc und dem Verifizierausgabeknoten über den Transistor Q5 gebildet
wird, falls das Sicherungselement Q1 nicht zerstört ist, wird es möglich, einen
Strom durch Verwenden von zum Beispiel einer externen Kontaktfläche zu überwachen.
-
Der
Lese-VBP-Schaltkreis 80 ist ein Schaltkreis, der das gleiche
Potential wie das Signal PROG erzeugt, wenn VBP in die elektrisch
gleitende Bedingung gesetzt wird und verhindert einen Fluss eines Durchlassstroms
einer PN-Sperrschicht,
die in dem PMOS-Transistor in den Leistungsversorgungs-Umwandlungsschaltkreis 14 auftritt,
wenn das VBP-Potential niedriger als das Signal PROG wird. Der Grund
warum das Signal AFNGT auf ein Potential gleich oder höher als
(Vcc + VthN) gesetzt wird, ist derjenige, dass ein größerer Lesestrom
durch Erhöhen
der Potentialdifferenz erhalten wird, die über das Sicherungselement Q1
angelegt wird, nachdem dieses zerstört wurde.
-
Der
Lesebetrieb (Auslesen des zerstörten/zerstörungsfreien
Zustands des Sicherungselements) wird unter Bezug auf die Zeitdiagramme
aus 6 und 7 erklärt. 6 ist ein
Zeitdiagramm nach einem Programmieren und 7 ist ein
Zeitdiagramm vor einem Programmieren. Wie in dem Falle des Verifizierbetriebs
wird das VBP-Potential in einen elektrisch gleitenden Zustand gesetzt
oder auf das gleiche Potential wie das Signal PROG gesetzt und das
Signal AFNGT wird auf ein Potential gesetzt, das nicht niedriger
als (Vcc + VthN) ist. Das Potential wird als die Leseleistungsversorgungsspannung
verwendet. Zu dieser Zeit werden die Signale PROGen, BLOCKsel, PULSEcnt;
AFVERI und ADDn, die in den Programmiersteuerschaltkreis 18' eingegeben werden,
auf den „L"-Pegel gesetzt. Zu
der Lesestartzeit wird ein Setzsignal bAFSET des Sicherungsbestimmungsschaltkreises 20' auf den „L"-Pegel synchron mit
dem Lesesteuersignal gesetzt und ein Vorladungssignal bAFPRCH des
Sicherungsbestimmungsschaltkreises 20' wird auf den „L"-Pegel gesetzt. Als ein Ergebnis wird
das Signal AFUSEn auf den „H"-Pegel geladen und das Signal bAFUSEn wird
auf den „L"-Pegel geladen und
verriegelt. Da zu dieser Zeit das Signal bAFPRCH auf den „L"-Pegel gesetzt ist
und das Sicherungsverriegelungssignal AFLATCH ebenso auf den „L"-Pegel gesetzt ist, wird das Signal FINT
auf den „H"-Pegel geladen und
verriegelt. Zusätzlich
wird das Signal POG auf das Vcc-Potential durch Verwenden des Leseleistungsversorgungsschaltkreises 19' geladen, um
ein Potential auf das Sicherungselement Q1 durch Setzen eines Lesevollständigkeitssignals
AFSETOK auf den „L"-Pegel anzulegen
und der Transistor Q2, der ein Übertragungsgatter
zwischen dem Sicherungselement Q1 und dem Sicherungsbestimmungsschaltkreis 20' ist, wird durch
Setzen des Signal bAFCLOSE auf den „H"-Pegel eingeschaltet, wodurch es einem
Strom erlaubt wird, in der gleichen Richtung zu fließen, wie
in dem Fall des Programmierbetriebs.
-
In
diesem Fall ist der Grund, warum das Signal bAFCLOSE auf den „H"-Pegel in dem „L"-Pegel-Zeitraum des
Signals bASPRCH gesetzt wird, wie folgt. Das heißt, der Leseleistungsversorgungsschaltkreis 19' lädt das Signal
PROG auf das Vcc-Potential, falls das Signal als AFSETOK auf den „L"-Pegel gesetzt ist,
da jedoch das Signal PROG und der Transistor Q4 miteinander durch
Verwendung des Sicherungselementes Q1 in dem Sicherungssatz gekoppelt
sind, das nicht programmiert wird, werden die Potentiale beider
Enden des Transistors Q4 in einen elektrisch gleitenden Zustand
gesetzt, wenn das Signal PROG auf das Vcc-Potential geladen wird.
Daher entsteht eine Möglichkeit,
dass der Zustand des Sicherungsbestimmungsschaltkreises 20' invertiert wird,
wenn das Signal bAFPRCH auf den „H"-Pegel gesetzt wird und als ein Ergebnis
wird es notwendig, Ladungen in den Erdungsknoten Vss durch Verwendung
des Sicherungsbestimmungsschaltkreises 20' zu ziehen (in dem Zeitraum [1] in 6 und 7).
-
Der
setzende Betrieb der Signale AFUSEn, bAFUSEn wird durch Setzen des
Signals bAFSET auf den „H"-Pegel und Setzen
des Signals als bAFPRCH auf den „H"-Pegel beendet, nachdem der „L"-Pegel-verriegelnde
Zustand des Signals bAFUSEn und der „H"-Pegel-verriegelnde Zustands des Signals
FINT bestimmt sind. Dann wird der Pegel des Signals bAFUSEn durch Verwendung
des Sicherungsbestimmungsschaltkreises 20' detektiert, um den Pegel des Signals
AFUSEn zu bestimmen. Falls zu dieser Zeit das Sicherungselement
Q1 in den zerstörten
Zustand gesetzt ist, wird das Signal bAFUSEn mit dem Signal PROG
gekoppelt und auf den „H"-Pegel (in diesem
Falle Vcc) gesetzt, um den Zustand des Sicherungsbestimmungsschaltkreises 20' zu invertieren
und das Signal AFUSEn auf den „L"-Pegel zu setzen.
Falls das Sicherungselement Q1 in den zerstörungsfreien Zustand gesetzt
ist, wird das Signal bAFUSEn bei dem „L"-Pegel gehalten und das Signal AFUSEn
wird bei dem „H"-Pegel gehalten.
([2] in 6 und 7).
-
Als
nächstes
wird der zerstörte/zerstörungsfreie
Zustand des Sicherungselements Q1 durch Verwendung des Sicherungsbestimmungsschaltkreises 20' bestimmt und
nachdem die Pegel der Signale AFUSEn, bAFUSEn bestimmt sind, wird
das Signal AFLATCH auf den „H"-Pegel gesetzt. Falls
das Signal AFUSEn auf den „H"-Pegel gesetzt ist
(zerstörter Zustand),
wird das Signal FINT auf den „L"-Pegel gezogen und
verriegelt, falls das Signal AFUSEn auf den „L"-Pegel gesetzt ist (zerstörungsfreier
Zustand), wird das Signal FINT auf dem „H"-Pegel gehalten und verriegelt und die
jeweiligen Zustände
werden von dem Sicherungsverriegelungsschaltkreis 17 ausgegeben
(in den Zeiträumen
[3] in 6 und 7).
-
Nachdem
eine oben beschriebene Serie von Operationen beendet ist, wird das
Signal AFSETOK auf den „H"-Pegel gesetzt, um
das Signal PROG auf den Vss-Pegel zu setzen und den Transistor Q2
auszuschalten, um so den Lesebetrieb zu beenden (in dem Zeitraum
[4] in 6 und 7).
-
Das
Lesestartsignal kann synchron mit dem Anstieg der Leistungsversorgungsspannung
Vcc wie in dem herkömmlichen
Fall erzeugt werden, jedoch wird es möglich, einen größeren Lesestrom
des Sicherungselements Q1 nach einer Zerstörung durch Herstellen einer
Konfiguration zu erhalten, die das Lesestartsignal ausgibt, nachdem
die Leistungsversorgungsspannung Vcc auf ein Nennpotential erhöht wird
und ausreichend stabil wird. Zum Beispiel werden im Allgemeinen
die internen Leistungsversorgungs-Erzeugungsschaltkreise des Halbleitergerätes angetrieben,
um die internen Leistungsversorgungsschaltkreise direkt zu betreiben,
nachdem die Leistungsversorgung Vcc eingeschaltet wird. Wenn dann
der interne Schaltkreis detektiert, dass die internen Leistungsversorgungsspannungen
ein voreingestelltes Potential erreichen, gibt dieser ein Signal
aus, das erlaubt, dass der normale Betrieb gestartet wird und die
jeweiligen internen Schaltkreise in Reaktion auf das obige Signal
in betriebsfähige
Zustände
gesetzt werden können.
Das heißt,
da die Leistungsversorgungsspannung ausreichend auf ein Nennpotential
erhöht
ist und in diesem Zustand stabil wird, wird das Lesestartsignal
synchron mit dem Betrieb-ermöglichenden
Signal der jeweiligen internen Schaltkreise ausgegeben.
-
Zum
Beispiel kann in einem Gerät,
wie zum Beispiel einem RAM-Bus
DRAM, das ein Signal erzeugt, das zum Zurücksetzen des internen Signals auf
einen anfänglichen
Zustand jedes Mal wenn eine Serie von normalen Betrieben gestartet
wird, der Lesebetrieb durch Verwendung der Leistungsversorgungsspannung
in dem stabileren Zustand durch Erzeugen eines Lesestartsignals
synchron mit dem Zurücksetzungssignal
durchgeführt
werden. Da weiter der Sicherungsschaltkreis jedes Mal gesetzt wird, wenn
eine Serie von normalen Betrieben gestartet wird, wird es möglich, den
Sicherungsschaltkreis zurückzusetzen,
selbst wenn der Sicherungsschaltkreis einen fehlerhaften Betrieb
durch den Einfluss von Rauschen oder Ähnlichem bei dem normalen Betrieb verursacht
und die Zuverlässigkeit
des Betriebs in dem Sicherungsschaltkreis kann verbessert werden.
-
Weiter
ist in der in 3 gezeigten Ausführungsform
der Sicherungssatz 12, der die zerstörten/zerstörungsfreien Zustände des
Sicherungselements Q1 detektiert, durch den Sicherungsbestimmungsschaltkreis 20' und Sicherungsverriegelungsschaltkreis 17 konfiguriert,
jedoch wird es unnötig, den
Sicherungsschaltkreis 17 durch Bilden des Steuerschaltkreises 50' des Sicherungsbestimmungsschaltkreises
anzuordnen, eine wie in der Modifikation von 6 gezeigte
Konfiguration zu erhalten und die Schaltkreiskonfiguration kann
vereinfacht werden.
-
In 5 sind
die Invertierer 98, 99 bereitgestellt, jedoch
ist es erlaubt, lediglich einen von diesen bereitzustellen.
-
In
den ersten und zweiten Ausführungsformen
wird der Trench-Kondensator
als das Sicherungselement verwendet, jedoch kann der gleiche Effekt
durch Verwenden eines Kondensators einer anderen Struktur erzielt
werden, wie zum Beispiel einer Stapelstruktur oder einer MOS-Struktur.
Weiter ist es möglich,
eine elektrische Sicherung zu verwenden, die nicht eine so genannte
Anti-Sicherung ist und in diesem Fall wird die Polarität der Ausgabe
FSOUTn einfach invertiert und es entsteht kein Problem bei der tatsächlichen
Verwendung.
-
Wie
oben beschrieben kann gemäß einem Aspekt
dieser Erfindung ein Sicherungsschaltkreis erhalten werden, in dem
ein stabiler Betrieb bei dem Lesebetrieb und Verifizierbetrieb erhalten
werden kann und die Zuverlässigkeit
des elektrischen Sicherungselementes kann erhöht werden.